JP2004006877A5 - - Google Patents

Claims (12)

1. 電子メモリアレイで使用され、２次元メモリアレイ内で行線を列線に結合する連続ダイオードシートであって、
   前記電子メモリアレイ内の行線と列線とが交差する格子点に位置する前記ダイオードシートの一部分が、ダイオード・ヒューズ・メモリ素子としての役割を果たし、
   前記連続ダイオードシートが半導体接合シートを有し、
   前記半導体接合シートは、
   順方向バイアス下では前記ダイオードシートの垂直方向に高導電率を有し、逆バイアス下では低導電率を有するので、ダイオードとして働き、
   しきい値電流より大きい電流が流れる行線および列線間の前記一部分の内部で物理的に劣化するので、ヒューズとしての役割を果たし、
   前記シートの平行方向における電流の流れに抵抗し、前記電子メモリアレイの行・列線格子点間の前記ダイオードシートの一部分が、前記電子メモリアレイの他の行・列線格子点の間の前記ダイオードシートの他のすべての部分から相対的に電気的に隔離されるようにする、連続ダイオードシート。
2. 前記電子メモリアレイの内部で追記型クロスポイントダイオードメモリとして用いられる、請求項１に記載の連続ダイオードシート
3. 銅フタロシアニンの薄膜からなる第１層と、該第１層が接合され、３，４，９，１０−ペリレンテトラカルボキシリック−ビス−イミダゾールの薄膜からなる第２層と、を有する請求項１記載の連続ダイオードシート。
4. 電子メモリアレイであって、
   実質的に平行な導電行線のセットと、
   実質的に平行な導電列線のセットと、
   前記導電行線のセットおよび前記導電列線のセットの間にあって、該導電行線のセットおよび該導電列線のセットに対して実質的に平行な上面および下面を有し、行線と列線との各交差点における局部がダイオード・ヒューズメモリ素子を構成するダイオードシートと、
   を有する電子メモリアレイ。
5. 前記ダイオードシートの電気抵抗が異方性であり、前記ダイオードシートの前記上面および下面に対して垂直な方向には低電気抵抗であり、逆方向および前記ダイオードシートの前記上面および下面に対して実質的に平行なすべての方向には高電気抵抗である、請求項４に記載の電子メモリアレイ。
6. 前記行線および列線に結合された外部からアクセス可能な導電コネクタをさらに含む、請求項４に記載の電子メモリアレイ。
7. 前記ダイオードシートが、銅フタロシアニンの薄膜からなる第１層と、該第１層が接合され、３，４，９，１０−ペリレンテトラカルボキシリック−ビス−イミダゾールの薄膜からなる第２層と、を有する、請求項４に記載の電子メモリアレイ。
8. 前記ダイオード・ヒューズメモリ素子のそれぞれが１ビットの情報を格納する、請求項４に記載の電子メモリアレイ。
9. 切断されたダイオード・ヒューズメモリ素子はビット「１」を表し、無傷のダイオード・ヒューズメモリ素子はビット「０」を表す、請求項８に記載の電子メモリアレイ。
10. 切断されたダイオード・ヒューズメモリ素子はビット「０」を表し、無傷のダイオード・ヒューズメモリ素子はビット「１」を表す、請求項８に記載の電子メモリアレイ。
11. ２次元メモリアレイを構成する方法であって、
    基板に平行導電線の第１の組を提供するステップと、
    前記平行導電線の第１の組の上部に、ドナー／アクセプタ有機接合シートを積層するステップとを含み、
    該ドナー／アクセプタ有機接合シートは、
    該シートに対して垂直な一方向に電流を伝導するので、ダイオードとして作用し、
    しきい値電流より大きい電流が流れる行線と列線との間の部分で物理的に不安定であり、
    該シートに対して平行な方向において前記電流の流れに抵抗し、前記２次元メモリアレイの行・列線格子点間の該ドナー／アクセプタ有機接合シートの部分が、該２次元メモリアレイの他の行・列線格子点間の該ドナー／アクセプタ有機接合シートの他のすべての部分から相対的に電気的に隔離されるようになっており、
    前記ドナー／アクセプタ有機接合シートの上部に、前記平行導電線の第１の組に対して垂直な平行導電線の第２の組を配置するステップと、
    前記行線および列線に結合される外部からアクセス可能な導電コネクタを提供するステップと、
    を有する方法。
12. 前記ドナー／アクセプタ有機接合シートが、銅フタロシアニンの薄膜からなる第１層と、該第１層が接合され、３，４，９，１０−ペリレンテトラカルボキシリック−ビス−イミダゾールの薄膜からなる第２層と、を有する請求項１１記載の方法。