CN1335629A - 一种叠层式电感元件层间通路的制作方法及其结构 - Google Patents

一种叠层式电感元件层间通路的制作方法及其结构 Download PDF

Info

Publication number
CN1335629A
CN1335629A CN 00121365 CN00121365A CN1335629A CN 1335629 A CN1335629 A CN 1335629A CN 00121365 CN00121365 CN 00121365 CN 00121365 A CN00121365 A CN 00121365A CN 1335629 A CN1335629 A CN 1335629A
Authority
CN
China
Prior art keywords
ceramic
layer
electrode
diaphragm
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 00121365
Other languages
English (en)
Inventor
马振伟
袁纪烈
王晓慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinghua Tongfang Co Ltd
Original Assignee
Qinghua Tongfang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinghua Tongfang Co Ltd filed Critical Qinghua Tongfang Co Ltd
Priority to CN 00121365 priority Critical patent/CN1335629A/zh
Publication of CN1335629A publication Critical patent/CN1335629A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种叠层式电感元件层间通路的制作方法及其结构,其步骤为:利用陶瓷浆料制作陶瓷介质膜片;在陶瓷介质膜片上印制内电极;在内电极上用金属浆料预制出可导通通路的凸起;流延第二层陶瓷浆料,使各凸起点露在第二层陶瓷介质膜片上;之后将陶瓷介质膜片烘干,在有导通通路的陶瓷介质膜上再印刷第二层内电极,按照上述步骤重复制作。本发明同现有技术相比,该方法工序简单、操作容易。用该方法形成的结构,性能可靠、产品合格率高。

Description

一种叠层式电感元件层间通路的制作方法及其结构
本发明涉及电子元器件领域,特别涉及叠层式电感元件层间通路的制作方法及其结构。
现有技术中,叠层式电感元件层间通路的制作方法有以下几种:①流延穿孔法,属干法工艺。是将陶瓷加粘合剂、溶剂等制成浆料,用陶瓷流延工艺制成陶瓷干膜片,在设定的位置上用机械方法打通孔,然后在干膜片上印制内电极,同时在通孔中填充导电浆料。将印制导电浆料后的干膜片精确对位、叠层而形成一整体。采用这种制作方法的缺点是,要求对位精度严格,工艺难以保证,因而成品合格率较低。②交迭印刷法,属湿法工艺。是将低温烧结陶瓷粉加粘合剂等制成适合于丝网印刷工艺的浆料,印制陶瓷膜。在此膜上印刷3/4周的导电银浆,再在1/2的区域上印刷膜、1/2周的导电银浆被陶瓷膜覆盖,1/4周未被覆盖,再继续印刷3/4周导电银浆,与上次印刷未被覆盖的导电银浆相接,从而形成一匝回路导体。中间由陶瓷膜隔开,重复这一过程,就印刷成多层电感结构,然后烘干。采用这种制作方法的缺点是,由于交叠印刷,陶瓷浆料在半边覆盖很难做到整个坯内均匀。不仅工艺复杂、生产效率低而且产品合格率也低。③印刷穿孔法,属湿法工艺。是将低温烧结陶瓷浆料印刷成铁氧体膜,在膜上印刷3/4周导体线圈。接着再印刷同样尺寸的陶瓷膜。在导体线圈端点位置用化学方法将陶瓷膜穿孔,露出导体线圈,再印刷3/4周导体线圈,使之相连通,重复以上步骤,就可印刷成多层导体线圈,中间以陶瓷膜相隔开,然后烘干。采用这种制作方法的缺点是,用化学法穿孔,穿孔后露出的导体线圈如何处理被腐蚀的陶瓷则十分困难。因而成品率也不高。④印刷成孔法,属湿法工艺。与上述的印刷穿孔法基本相同,只是在印刷陶瓷薄膜时,在设定位置留下小孔,使上、下两层导体线圈相连通。其它与印刷穿孔方法完全相同。采用这种制作方法的缺点是,由于在预留孔位置,上、下导通层中没有填充导电浆料,因而效果很差,也直接影响成品率。
综合上述,为了克服现有技术中存在的缺点,本发明的目的是提供一种叠层式电感元件层间通路的制作方法及其结构。该方法可用湿法及干湿法混合工艺,工序简单、操作容易。用该方法所形成的结构,性能可靠、产品合格率高。
为了达到上述的发明目的,本发明的技术方案如下:
叠层式电感元件层间通路的制作方法,其步骤为:①利用干法或湿法工艺用陶瓷浆料制作陶瓷介质膜片。②在陶瓷介质膜片上用导电金属浆料印制内电极。③在内电极上用半固体的金属浆料在设定位置预制出可导通通路的凸起。④流延第二层陶瓷浆料,使各凸起点露在第二层陶瓷介质膜片上。⑤将预制出上、下导通通路的陶瓷介质膜片烘干,使导通通路的凸起固定于陶瓷膜片中。⑥在有导通通路的陶瓷介质膜片上再印刷第二层内电极。⑦在第二层内电极上再用半固体的金属浆料预制出下一层可导通通路的凸起,……依照上述步骤重复制作。⑧制作覆盖在内电极上的陶瓷膜片以形成多层电感元件生坯。
按照上述的技术方案,所述可导通陶瓷介质膜片层间通路的凸起,是由银、钯、镍、铜金属粉或者其混合物与5%~15%的溶剂、粘合剂、固化剂配制。
实现叠层式电感元件层间通路的制作方法的结构,它包括数多层陶瓷介质膜片及每层陶瓷介质膜片上印制的内电极。其结构特点是,所述每层内电极上用金属浆料预制出凸起导通通路各层陶瓷介质膜片之间的通路。最上层内电极上覆盖有陶瓷膜片。
本发明由于采用了上述方法步骤,首先在陶瓷膜片上制作一内电极,在内电极某些设定位置上预制一层用金属浆料做的凸起,为层间通路。类似于注塑时预置金属体方法或者是在建筑的预制板上加钢筋的办法,然后在有凸起的内电极上流延一层陶瓷浆料,将陶瓷膜片烘干,使凸起固定于陶瓷膜片中。因而,本发明制作方法同现有技术相比,具有工艺步骤简单,操作容易的特点。本发明制作方法形成的结构,其性能可靠、连接点坚固,可使产品合格率及生产效率大大提高。
下面结合具体实施方式及附图对本发明作进一步描述。
附图是用本发明制作方法形成的结构示意图。
参看附图,叠层式电感元件层间通路的制作方法采用如下步骤:首先利用干法或湿法工艺用含有40~60%的陶瓷粉料,0.5%~10%的树脂,0.5%~5%的增塑剂,30~60%的溶剂为陶瓷浆料制作陶瓷介质膜片1。在陶瓷介质膜片1上用由银、钯、镍、铜金属粉或者其混合物与溶剂、粘合剂配制的金属浆料印制内电极2。在内电极2上用由银、钯、镍、铜金属粉或者其混合物与5%~15%的溶剂、粘合剂、固化剂配制的半固体金属浆料在设定位置上预制出可导通通路的凸起3。流延第二层陶瓷浆料,使各凸起点露在第二层陶瓷介质膜片1。将预制出上、下导通通路的陶瓷介质膜片1烘干,使导通通路的凸起3固定于陶瓷膜片中。在有导通通路的陶瓷介质膜片1上再印刷第二层内电极2。在第二层内电极2上再用半固体金属浆料预制出下一层可导通通路的凸起3,……依照上述步骤重复制作。最后制作覆盖在内电极2上的陶瓷膜片4以形成多层电感元件生坯。其中,所述的陶瓷粉料包括铁氧体、压电陶瓷、铁电陶瓷及微波介质陶瓷。所述的溶剂是由乙醇、丙醇、丁醇、异丁醇及酯类对环境无污染的物质混合而成。
参看附图,实现叠层式电感元件层间通路的制作方法的结构,它包括数多层陶瓷介质膜片1及每层陶瓷介质膜片1上印制的内电极2。在每层内电极2上用金属浆料预制出可导通各层陶瓷介质膜片1之间通路的凸起3。最上层内电极2上覆盖有陶瓷膜片4。
使用本发明结构,需将生坯切割、排胶、烧结、封端、电镀而形成有多个层间通路的片式电子元件。

Claims (8)

1.一种叠层式电感元件层间通路的制作方法,其步骤为:
(1)利用干法或湿法工艺用陶瓷浆料制作陶瓷介质膜片;
(2)在陶瓷介质膜片上用导电金属浆料印制内电极;
(3)在内电极上用半固体的金属浆料在设定位置上预制出可导通通路的凸起。
(4)流延第二层陶瓷浆料,使各凸起点露在第二层陶瓷介质膜片上。
(5)将预制出上、下导通通路的陶瓷介质膜片烘干,使导通通路的凸起固定于陶瓷膜片中;
(6)在有导通通路的陶瓷介质膜片上再印刷第二层内电极;
(7)在第二层内电极上再用半固体的金属浆料预制出下一层可导通通路的凸起,……依照上述步骤重复制作;
(8)制作覆盖在内电极上的陶瓷膜片以形成多层电感元件生坯。
2.按照权利要求1所述的制作方法,其特征在于:所述陶瓷浆料含有40~60%的陶瓷粉料,0.5%~10%的树脂,0.5%~5%的增塑剂,30~60%的溶剂。
3.按照权利要求2所述的制作方法,其特征在于:所述陶瓷浆料包括铁氧体、压电陶瓷、铁电陶瓷及微波介质陶瓷。
4.按照权利要求2所述的制作方法,其特征在于:所述溶剂由乙醇、丙醇、丁醇、异丁醇及酯类对环境无污染的物质混合而成。
5.按照权利要求1或4所述的制作方法,其特征在于:所述导电金属浆料由银、钯、镍、铜金属粉或者其混合物与溶剂、粘合剂配制。
6.按照权利要求5所述的制作方法,其特征在于:所述凸起由银、钯、镍、铜金属粉或者其混合物与5%~15%的溶剂、粘合剂、固化剂配制。
7.实现权利要求1所述叠层式电感元件层间通路的制作方法的结构,它包括数多层陶瓷介质膜片(1)及每层陶瓷介质膜片(1)上印制的内电极(2),其特征在于:所述每层内电极(2)上用金属浆料预制出可导通各层陶瓷介质膜片
(1)之间通路的凸起(3),最上层内电极(2)上覆盖有陶瓷膜片(4)。
8.按照权利要求7所述的结构,其特征在于:所述凸起由银、钯、镍、铜金属粉或者其混合物与5%~15%溶剂、粘合剂、固化剂配制而成。
CN 00121365 2000-07-24 2000-07-24 一种叠层式电感元件层间通路的制作方法及其结构 Pending CN1335629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 00121365 CN1335629A (zh) 2000-07-24 2000-07-24 一种叠层式电感元件层间通路的制作方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 00121365 CN1335629A (zh) 2000-07-24 2000-07-24 一种叠层式电感元件层间通路的制作方法及其结构

Publications (1)

Publication Number Publication Date
CN1335629A true CN1335629A (zh) 2002-02-13

Family

ID=4588753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 00121365 Pending CN1335629A (zh) 2000-07-24 2000-07-24 一种叠层式电感元件层间通路的制作方法及其结构

Country Status (1)

Country Link
CN (1) CN1335629A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794667A (zh) * 2010-04-09 2010-08-04 深圳顺络电子股份有限公司 一种叠层电感基板的制作方法
CN101834050A (zh) * 2010-04-27 2010-09-15 深圳顺络电子股份有限公司 一种线圈电导体器件的制作方法及线圈电导体器件
CN102724822A (zh) * 2012-06-25 2012-10-10 中国航天科工集团第二研究院二十三所 一种ltcc基板表面平整度控制工艺方法
CN104821224A (zh) * 2015-05-18 2015-08-05 中国科学技术大学 一种基于压电陶瓷材料的电感及其应用
CN105000875A (zh) * 2015-08-03 2015-10-28 深圳市固电电子有限公司 一种湿法叠层电感印刷用铁氧体浆料及其制造方法
CN106653356A (zh) * 2016-11-30 2017-05-10 广东风华邦科电子有限公司 一种叠层片式磁珠的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794667A (zh) * 2010-04-09 2010-08-04 深圳顺络电子股份有限公司 一种叠层电感基板的制作方法
CN101834050A (zh) * 2010-04-27 2010-09-15 深圳顺络电子股份有限公司 一种线圈电导体器件的制作方法及线圈电导体器件
CN102724822A (zh) * 2012-06-25 2012-10-10 中国航天科工集团第二研究院二十三所 一种ltcc基板表面平整度控制工艺方法
CN102724822B (zh) * 2012-06-25 2014-06-18 中国航天科工集团第二研究院二十三所 一种ltcc基板表面平整度控制工艺方法
CN104821224A (zh) * 2015-05-18 2015-08-05 中国科学技术大学 一种基于压电陶瓷材料的电感及其应用
CN105000875A (zh) * 2015-08-03 2015-10-28 深圳市固电电子有限公司 一种湿法叠层电感印刷用铁氧体浆料及其制造方法
CN106653356A (zh) * 2016-11-30 2017-05-10 广东风华邦科电子有限公司 一种叠层片式磁珠的制备方法

Similar Documents

Publication Publication Date Title
KR100297584B1 (ko) 코일부품및그생산방법
CN100484366C (zh) 多层陶瓷基板的制造方法
CN102231452B (zh) 一种ltcc滤波器制作工艺及其制得的ltcc滤波器
CN101681714B (zh) 单片的电感性部件,制造该部件的方法以及该部件的应用
JP2001023822A (ja) 積層フェライトチップインダクタアレイおよびその製造方法
CN1335629A (zh) 一种叠层式电感元件层间通路的制作方法及其结构
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
CN2433714Y (zh) 叠层式电感元件层间通路的结构
CN216597243U (zh) 一种电感器
CN219204470U (zh) 一种ltcc电调滤波器
JP4063549B2 (ja) 巻線型電子部品の製造方法
JP5591009B2 (ja) コイル内蔵配線基板
CN2562318Y (zh) 片式电感器
JPH11317311A (ja) 複合部品およびその製造方法
JP5114141B2 (ja) 電子部品およびその製造方法
JPH09260144A (ja) コイル部品およびその製造方法
JPH06260361A (ja) 薄型電源用インダクタの製造方法
JP3239659B2 (ja) 積層インダクタ部品の製造方法
CN221805273U (zh) 一种叠层片式电感元件
JP2006128224A (ja) 積層基板の製造方法及び積層基板
JPH06196334A (ja) 積層インダクタ
JPH11260647A (ja) 複合部品およびその製造方法
JPH09199331A (ja) コイル部品およびその製造方法
JPH09199328A (ja) 積層インダクタ部品およびその製造方法
JPH1012443A (ja) 高電流型積層チップインダクタ

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication