JPH06260361A - 薄型電源用インダクタの製造方法 - Google Patents
薄型電源用インダクタの製造方法Info
- Publication number
- JPH06260361A JPH06260361A JP4267393A JP4267393A JPH06260361A JP H06260361 A JPH06260361 A JP H06260361A JP 4267393 A JP4267393 A JP 4267393A JP 4267393 A JP4267393 A JP 4267393A JP H06260361 A JPH06260361 A JP H06260361A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- ferrite
- power supply
- thin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 クラックの無いフェライト磁性層の厚膜を積
層した薄型電源用インダクタを容易に製造する方法を提
供する。 【構成】 回路基板の上に導体をスパイラル状にスクリ
ーン印刷して平面コイルを作製し、この上にフェライト
グリーンシートを積層して焼成する。電源回路に用いる
抵抗はスクリーン印刷後焼成し、半導体（ＩＣ、ダイオ
ード）、コンデンサーはリフローはんだで接着して搭載
して、薄型電源を製造する。 【効果】 薄型インダクタのフェライト磁性層を厚膜で
しかもクラック発生無しに作製することができる。その
結果、周囲回路と一体化した薄型インダクタを組み込ん
だ薄型電源を歩留まり良く、低コストで作製できる。
層した薄型電源用インダクタを容易に製造する方法を提
供する。 【構成】 回路基板の上に導体をスパイラル状にスクリ
ーン印刷して平面コイルを作製し、この上にフェライト
グリーンシートを積層して焼成する。電源回路に用いる
抵抗はスクリーン印刷後焼成し、半導体（ＩＣ、ダイオ
ード）、コンデンサーはリフローはんだで接着して搭載
して、薄型電源を製造する。 【効果】 薄型インダクタのフェライト磁性層を厚膜で
しかもクラック発生無しに作製することができる。その
結果、周囲回路と一体化した薄型インダクタを組み込ん
だ薄型電源を歩留まり良く、低コストで作製できる。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器に搭載される
ＤＣ−ＤＣコンバータ等の薄型電源用インダクタの製造
方法に関するものである。
ＤＣ−ＤＣコンバータ等の薄型電源用インダクタの製造
方法に関するものである。
【０００２】
【従来の技術】電子機器の小形、薄型化要求に伴い、電
源に対しても同様な要求が高まっている。そこで、電源
に用いられるインダクタの小形、薄型化も進められてい
る。焼結フェライトコアに巻線を施した巻線方式のイン
ダクタは小型化に限界があり、巻線の代わりに平面コイ
ルを用いる方式の研究が進められている。これらの研究
の中で、平面コイルと磁性膜を組み合わせてなる種々の
薄型のインダクタが提案されている。例えば、スパイラ
ル状の平面コイルをフェライト膜ではさんだ構造のイン
ダクタが知られている。ここで、スパイラル状の平面コ
イルは、セラミックス基板の両面に設けられ、スルーホ
ールを介して電気的に接続されている。
源に対しても同様な要求が高まっている。そこで、電源
に用いられるインダクタの小形、薄型化も進められてい
る。焼結フェライトコアに巻線を施した巻線方式のイン
ダクタは小型化に限界があり、巻線の代わりに平面コイ
ルを用いる方式の研究が進められている。これらの研究
の中で、平面コイルと磁性膜を組み合わせてなる種々の
薄型のインダクタが提案されている。例えば、スパイラ
ル状の平面コイルをフェライト膜ではさんだ構造のイン
ダクタが知られている。ここで、スパイラル状の平面コ
イルは、セラミックス基板の両面に設けられ、スルーホ
ールを介して電気的に接続されている。
【０００３】前記の薄型インダクタはチップインダクタ
として回路基板に他の部品（ＩＣ、ダイオード、コンデ
ンサー等）と同様にはんだ付けしてもよいが、回路基板
上に直接形成して周囲回路と一体化することにより、さ
らに電源の小型化、特に薄型化が可能になる。回路基板
上への薄型インダクタの直接形成については、スパイラ
ル状の導体をセラミックス基板にスクリーン印刷し、さ
らにその上にフェライトをスクリーン印刷することによ
り作製されている。
として回路基板に他の部品（ＩＣ、ダイオード、コンデ
ンサー等）と同様にはんだ付けしてもよいが、回路基板
上に直接形成して周囲回路と一体化することにより、さ
らに電源の小型化、特に薄型化が可能になる。回路基板
上への薄型インダクタの直接形成については、スパイラ
ル状の導体をセラミックス基板にスクリーン印刷し、さ
らにその上にフェライトをスクリーン印刷することによ
り作製されている。
【０００４】
【発明が解決しようとする課題】従来、回路基板上への
薄型インダクタの作製において、そのフェライト磁性層
はスクリーン印刷で作製されてきた。しかしながら、ス
クリーン印刷で作製するフェライト膜は高々１０μm 程
度の厚さであり、しかも、フェライト膜にクラックが生
じることが多かった。このために、スクリーン印刷で作
製したインダクタでは、高いインダクタンスが得られな
かった。したがって、これを電源回路に組み込んでも、
低いインダクタンスのために容量の大きなコンデンサー
が必要となり、結果的に電源の小型化、薄型化が不可能
になる。
薄型インダクタの作製において、そのフェライト磁性層
はスクリーン印刷で作製されてきた。しかしながら、ス
クリーン印刷で作製するフェライト膜は高々１０μm 程
度の厚さであり、しかも、フェライト膜にクラックが生
じることが多かった。このために、スクリーン印刷で作
製したインダクタでは、高いインダクタンスが得られな
かった。したがって、これを電源回路に組み込んでも、
低いインダクタンスのために容量の大きなコンデンサー
が必要となり、結果的に電源の小型化、薄型化が不可能
になる。
【０００５】また、スクリーン印刷、焼成を繰り返し
て、厚いフェライト膜を作製することは可能であるが、
５０〜１５０μＨの高いインダクタンスを得るためには
５０μm 以上の膜厚が必要となり、スクリーン印刷、焼
成を５回以上繰り返さなければならない。すなわち、ス
クリーン印刷でフェライト厚膜を作製する方法は、非効
率的であり、歩留まりが悪い、本発明は、上記課題を解
決するために創案されたものであり、電源回路基板上の
薄型インダクタにおいて、厚膜のフェライト膜を容易に
製造する方法を提供することを目的とする。
て、厚いフェライト膜を作製することは可能であるが、
５０〜１５０μＨの高いインダクタンスを得るためには
５０μm 以上の膜厚が必要となり、スクリーン印刷、焼
成を５回以上繰り返さなければならない。すなわち、ス
クリーン印刷でフェライト厚膜を作製する方法は、非効
率的であり、歩留まりが悪い、本発明は、上記課題を解
決するために創案されたものであり、電源回路基板上の
薄型インダクタにおいて、厚膜のフェライト膜を容易に
製造する方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明の薄型電源用インダクタの製造方法では、回
路基板の上に導体をスパイラル状にスクリーン印刷して
平面コイルを形成し、この上にフェライトグリーンシー
トをのせて焼成することを特徴とする。
に、本発明の薄型電源用インダクタの製造方法では、回
路基板の上に導体をスパイラル状にスクリーン印刷して
平面コイルを形成し、この上にフェライトグリーンシー
トをのせて焼成することを特徴とする。
【０００７】薄型電源の構造例を模式的に図１に示す。
回路基板１上に直接、スパイラル状の導体、フェライト
磁性層を積層することにより、インダクタ２が形成され
ている。電気配線は複雑になるため、省略して示した。
電気配線は、インダクタ２や半導体（ダイオード、トラ
ンジスタ、ＩＣ等）、抵抗、コンデンサー等の部品間
に、スクリーン印刷し、焼成して作製される。これによ
り、インダクタ２中のスパイラル状導体は電気配線と同
様に形成可能であり、インダクタ２は周囲回路と一体化
される。
回路基板１上に直接、スパイラル状の導体、フェライト
磁性層を積層することにより、インダクタ２が形成され
ている。電気配線は複雑になるため、省略して示した。
電気配線は、インダクタ２や半導体（ダイオード、トラ
ンジスタ、ＩＣ等）、抵抗、コンデンサー等の部品間
に、スクリーン印刷し、焼成して作製される。これによ
り、インダクタ２中のスパイラル状導体は電気配線と同
様に形成可能であり、インダクタ２は周囲回路と一体化
される。
【０００８】次に、回路基板上に形成されるインダクタ
の構造例の平面図およびＡ−Ａ線断面図をそれぞれ図２
（ａ）、（ｂ）に示す。スパイラル状導体から成る平面
コイル３ａ、３ｂが回路基板１の両面にそれぞれ設けら
れ、スルーホール４を介して、電気的に接続されてい
る。平面コイル３ａ、３ｂをそれぞれフェライト磁性膜
５ａ、５ｂで挟むことにより、端子７ａ、７ｂ間にイン
ダクタが構成されている。平面図中の平面コイル３ａ
（実線）、３ｂ（破線）は、コイル断面の中心線の軌跡
である。インダクタンス、直流重量特性、サイズ等に応
じて、複数の平面コイルを電気的に直列または並列に接
続可能である。この場合、複数のコイルの配置は、立体
的に積層することが可能である。
の構造例の平面図およびＡ−Ａ線断面図をそれぞれ図２
（ａ）、（ｂ）に示す。スパイラル状導体から成る平面
コイル３ａ、３ｂが回路基板１の両面にそれぞれ設けら
れ、スルーホール４を介して、電気的に接続されてい
る。平面コイル３ａ、３ｂをそれぞれフェライト磁性膜
５ａ、５ｂで挟むことにより、端子７ａ、７ｂ間にイン
ダクタが構成されている。平面図中の平面コイル３ａ
（実線）、３ｂ（破線）は、コイル断面の中心線の軌跡
である。インダクタンス、直流重量特性、サイズ等に応
じて、複数の平面コイルを電気的に直列または並列に接
続可能である。この場合、複数のコイルの配置は、立体
的に積層することが可能である。
【０００９】本発明で使用されるフェライトとしては、
例えば、Ｍｎ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｎｉ−Ｃｕ系、
Ｎｉ−Ｃｕ−Ｚｎ系等のスピネルフェライトが挙げられ
る。また、これらのフェライトにＣａ、Ｓｉ、Ｖ、Ｂ
ｉ、Ｉｎ、Ｔａ、Ｚｒ、Ｂ等の元素が添加されていても
よい。
例えば、Ｍｎ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｎｉ−Ｃｕ系、
Ｎｉ−Ｃｕ−Ｚｎ系等のスピネルフェライトが挙げられ
る。また、これらのフェライトにＣａ、Ｓｉ、Ｖ、Ｂ
ｉ、Ｉｎ、Ｔａ、Ｚｒ、Ｂ等の元素が添加されていても
よい。
【００１０】本発明で使用されているフェライトは、以
下のようにして製造できる。フェライト構成金属および
添加元素の硝酸塩を溶解させたアルコール溶液を加熱・
還流してフェライトゾルを調製し、さらに前記フェライ
トゾルを乾燥・仮焼してフェライト粉末を作製する。ま
たは、フェライト構成金属および添加元素のアルコキシ
ドあるいはその誘導体を溶解したアルコール溶液に水を
添加し加水分解してフェライトゾルを調製し、さらに前
記フェライトゾルを乾燥・仮焼してフェライト粉末を作
製する。
下のようにして製造できる。フェライト構成金属および
添加元素の硝酸塩を溶解させたアルコール溶液を加熱・
還流してフェライトゾルを調製し、さらに前記フェライ
トゾルを乾燥・仮焼してフェライト粉末を作製する。ま
たは、フェライト構成金属および添加元素のアルコキシ
ドあるいはその誘導体を溶解したアルコール溶液に水を
添加し加水分解してフェライトゾルを調製し、さらに前
記フェライトゾルを乾燥・仮焼してフェライト粉末を作
製する。
【００１１】本発明で使用されるフェライトグリーンシ
ートは、前記フェライト粉末に結合剤、可塑剤、および
溶媒を加えて調製した泥しょうをドクターブレード法で
シート状に成形して作製する。
ートは、前記フェライト粉末に結合剤、可塑剤、および
溶媒を加えて調製した泥しょうをドクターブレード法で
シート状に成形して作製する。
【００１２】回路基板と一体型の薄型インダクタは、前
記フェライトグリーンシートを図２のスパイラル状導体
の上に積層して焼成することにより製造する。あるい
は、スパイラル状にスクリーン印刷し乾燥した導体の上
に前記フェライトグリーンシートを積層して同時焼成す
ることによっても製造できる。
記フェライトグリーンシートを図２のスパイラル状導体
の上に積層して焼成することにより製造する。あるい
は、スパイラル状にスクリーン印刷し乾燥した導体の上
に前記フェライトグリーンシートを積層して同時焼成す
ることによっても製造できる。
【００１３】本発明で使用できる回路基板としては、ア
ルミナ、コーディエライト、ガラス等のセラミックス基
板である。電気回路に用いる抵抗はスクリーン印刷後焼
成し、半導体（ＩＣ、ダイオード）、コンデンサーはリ
フローはんだで接着して搭載する。
ルミナ、コーディエライト、ガラス等のセラミックス基
板である。電気回路に用いる抵抗はスクリーン印刷後焼
成し、半導体（ＩＣ、ダイオード）、コンデンサーはリ
フローはんだで接着して搭載する。
【００１４】
【作用】本発明のフェライトグリーンシートを用いれ
ば、緻密なフェライト厚膜を作製でき、その結果、回路
基板と一体型の薄型インダクタを容易にしかも低コスト
で製造できる。従来のフェライトのスクリーン印刷に比
べ、フェライトグリーンシートの方がより緻密にフェラ
イト粒子が充填された成形体になるため、膜厚を厚くで
き、クラックが生じない緻密なフェライト膜が作製でき
る。
ば、緻密なフェライト厚膜を作製でき、その結果、回路
基板と一体型の薄型インダクタを容易にしかも低コスト
で製造できる。従来のフェライトのスクリーン印刷に比
べ、フェライトグリーンシートの方がより緻密にフェラ
イト粒子が充填された成形体になるため、膜厚を厚くで
き、クラックが生じない緻密なフェライト膜が作製でき
る。
【００１５】
【実施例】本発明におけるフェライトグリーンシートを
用いて作製した薄型電源用インダクタの製造方法および
回路基板と一体型の薄型インダクタを搭載した薄型電源
を以下の実施例によって具体的に説明する。ただし、本
発明は、これらの実施例のみに限定されるものではな
い。
用いて作製した薄型電源用インダクタの製造方法および
回路基板と一体型の薄型インダクタを搭載した薄型電源
を以下の実施例によって具体的に説明する。ただし、本
発明は、これらの実施例のみに限定されるものではな
い。
【００１６】実施例１ 薄型電源としてはＤＣ−ＤＣコンバータの一種であるチ
ョッパ方式レギュレータを試作した。構造は図１に示し
たものと同様である。用いたフェライトは硝酸塩から調
製した。その組成はＮｉx Ｃｕy Ｚｎz Ｆｅ2 Ｏ4 の組
成比で、ｘ＝０．１、ｙ＝０．２５、ｚ＝０．６５であ
り、さらにフェライトに対して２重量％に当たるビスマ
スを添加した。８００℃で３時間仮焼したフェライト粉
末を用いフェライトグリーンシートを作製した。
ョッパ方式レギュレータを試作した。構造は図１に示し
たものと同様である。用いたフェライトは硝酸塩から調
製した。その組成はＮｉx Ｃｕy Ｚｎz Ｆｅ2 Ｏ4 の組
成比で、ｘ＝０．１、ｙ＝０．２５、ｚ＝０．６５であ
り、さらにフェライトに対して２重量％に当たるビスマ
スを添加した。８００℃で３時間仮焼したフェライト粉
末を用いフェライトグリーンシートを作製した。
【００１７】回路基板に０．６４mm厚さのアルミナ板を
使用し、電気配線およびスパイラル状の平面コイルを銀
ペーストでスクリーン印刷・焼成した。スパイラル状平
面コイルのスパイラル数は５０、コイル辺長は１．４mm
である。１．５cm×１．５cmの大きさに切断したフェラ
イトグリーンシートをスパイラル状の導体に積層し、８
５０℃、３時間焼成した。
使用し、電気配線およびスパイラル状の平面コイルを銀
ペーストでスクリーン印刷・焼成した。スパイラル状平
面コイルのスパイラル数は５０、コイル辺長は１．４mm
である。１．５cm×１．５cmの大きさに切断したフェラ
イトグリーンシートをスパイラル状の導体に積層し、８
５０℃、３時間焼成した。
【００１８】得られたフェライト厚膜は７０μm の膜厚
で、全くクラックが見られなかった。作製したインダク
タのインダクタタンスは、１５０μＨであった。フェラ
イトグリーンシートを使用することにより、歩留まり良
く薄型インダクタを作製できることができた。さらに、
作製した電源の厚さは、ダイオードの厚さに支配され、
３．２mmであった。
で、全くクラックが見られなかった。作製したインダク
タのインダクタタンスは、１５０μＨであった。フェラ
イトグリーンシートを使用することにより、歩留まり良
く薄型インダクタを作製できることができた。さらに、
作製した電源の厚さは、ダイオードの厚さに支配され、
３．２mmであった。
【００１９】実施例２ 薄型電源としてはＤＣ−ＤＣコンバータの一種であるチ
ョッパ方式レギュレータを試作した。構造は図１に示し
たものと同様である。用いたフェライトはアルコキシド
から調製した。その組成はＮｉx Ｃｕy Ｚｎz Ｆｅ2 Ｏ
4 の組成比で、ｘ＝０．３６、ｙ＝０．２４、ｚ＝０．
４０である。８００℃で３時間仮焼したフェライト粉末
を用いて、フェライトグリーンシートを作製する。
ョッパ方式レギュレータを試作した。構造は図１に示し
たものと同様である。用いたフェライトはアルコキシド
から調製した。その組成はＮｉx Ｃｕy Ｚｎz Ｆｅ2 Ｏ
4 の組成比で、ｘ＝０．３６、ｙ＝０．２４、ｚ＝０．
４０である。８００℃で３時間仮焼したフェライト粉末
を用いて、フェライトグリーンシートを作製する。
【００２０】回路基板に０．６４mm厚さのアルミナ板を
使用し、電気配線およびスパイラル状の平面コイルを銀
ペーストでスクリーン印刷した。スパイラル状平面コイ
ルのスパイラル数は５０、コイル辺長は１．４mmであ
る。１．５cm×１．５cmの大きさに切断したフェライト
グリーンシートをスパイラル状の導体に積層し、８５０
℃、３時間同時焼成した。
使用し、電気配線およびスパイラル状の平面コイルを銀
ペーストでスクリーン印刷した。スパイラル状平面コイ
ルのスパイラル数は５０、コイル辺長は１．４mmであ
る。１．５cm×１．５cmの大きさに切断したフェライト
グリーンシートをスパイラル状の導体に積層し、８５０
℃、３時間同時焼成した。
【００２１】得られたフェライト厚膜は５０μm の膜厚
で、全くクラックが見られなかった。作製したインダク
タのインダクタタンスは、５０μＨであった。フェライ
トグリーンシートを使用することにより、歩留まり良く
薄型インダクタを作製できることができた。さらに、作
製した電源の厚さは、ダイオードの厚さに支配され、
３．２mmであった。
で、全くクラックが見られなかった。作製したインダク
タのインダクタタンスは、５０μＨであった。フェライ
トグリーンシートを使用することにより、歩留まり良く
薄型インダクタを作製できることができた。さらに、作
製した電源の厚さは、ダイオードの厚さに支配され、
３．２mmであった。
【００２２】比較例 薄型電源としてはＤＣ−ＤＣコンバータの一種であるチ
ョッパ方式レギュレータを試作した。構造は図１に示し
たものと同様である。回路基板に０．６４mm厚さのアル
ミナ板を使用し、電気配線およびスパイラル状の平面コ
イルを銀ペーストでスクリーン印刷・焼成した。スパイ
ラル状平面コイルのスパイラル数は５０、コイル辺長は
１．４mmである。スパイラル状胴体の上にフェライトペ
ーストをスクリーン印刷し、８５０℃、３時間焼成し
た。ここで用いたフェライト粉末は実施例２同様の方法
で調製した。
ョッパ方式レギュレータを試作した。構造は図１に示し
たものと同様である。回路基板に０．６４mm厚さのアル
ミナ板を使用し、電気配線およびスパイラル状の平面コ
イルを銀ペーストでスクリーン印刷・焼成した。スパイ
ラル状平面コイルのスパイラル数は５０、コイル辺長は
１．４mmである。スパイラル状胴体の上にフェライトペ
ーストをスクリーン印刷し、８５０℃、３時間焼成し
た。ここで用いたフェライト粉末は実施例２同様の方法
で調製した。
【００２３】得られたフェライト厚膜は１０μm の膜厚
で、膜の一部には２〜５μm のクラックが発生した。作
製したインダクタのインダクタタンスは、２０μＨであ
った。インダクタタンスが低いため、容量の大きなコン
デンサーが必要となった。したがって、作製した電源の
厚さはコンデンサの厚さに支配され、７．５mmになっ
た。
で、膜の一部には２〜５μm のクラックが発生した。作
製したインダクタのインダクタタンスは、２０μＨであ
った。インダクタタンスが低いため、容量の大きなコン
デンサーが必要となった。したがって、作製した電源の
厚さはコンデンサの厚さに支配され、７．５mmになっ
た。
【００２４】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。フ
ェライトグリーンシートを回路基板上に設けられたスパ
イラル状の導体の上に積層して焼成することにより、薄
型インダクタのフェライト磁性層を厚膜でしかもクラッ
ク発生無しに作製することができる。その結果、周囲回
路と一体化した薄型インダクタを組み込んだ薄型電源を
歩留まり良く、低コストで作製できる。
ているので、以下に記載されるような効果を奏する。フ
ェライトグリーンシートを回路基板上に設けられたスパ
イラル状の導体の上に積層して焼成することにより、薄
型インダクタのフェライト磁性層を厚膜でしかもクラッ
ク発生無しに作製することができる。その結果、周囲回
路と一体化した薄型インダクタを組み込んだ薄型電源を
歩留まり良く、低コストで作製できる。
【図１】薄型電源の構造例を模式的に示したものであ
る。
る。
【図２】回路基板上に形成するインダクタの構造例の平
面図および断面図である。
面図および断面図である。
１ 回路基板 ２ 積層により形成するインダクタ ３ａ，３ｂ スパイラル状導体から成るコイル ４ スルーホール ５ａ，５ｂ フェライト磁性膜 ７ａ，７ｂ 端子
Claims (1)
- 【請求項１】 回路基板の上に導体をスパイラル状にス
クリーン印刷して平面コイルを形成し、この上にフェラ
イトグリーンシートをのせて焼成することを特徴とする
薄型電源用インダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267393A JPH06260361A (ja) | 1993-03-03 | 1993-03-03 | 薄型電源用インダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267393A JPH06260361A (ja) | 1993-03-03 | 1993-03-03 | 薄型電源用インダクタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260361A true JPH06260361A (ja) | 1994-09-16 |
Family
ID=12642555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4267393A Withdrawn JPH06260361A (ja) | 1993-03-03 | 1993-03-03 | 薄型電源用インダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260361A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124373A (ja) * | 2009-12-10 | 2011-06-23 | Shinko Electric Ind Co Ltd | インダクタ内蔵部品 |
| JP2014505909A (ja) * | 2010-06-07 | 2014-03-06 | ジェイソン・エイ・サリヴァン | 電源、メモリ、相互接続、及びｌｅｄに関連する小型化技法、システム、及び装置 |
| DE102013113861A1 (de) * | 2013-12-11 | 2015-06-11 | Endress + Hauser Flowtec Ag | Galvanische Trennvorrichtung für Prozessmessgeräte |
| US9606577B2 (en) | 2002-10-22 | 2017-03-28 | Atd Ventures Llc | Systems and methods for providing a dynamically modular processing unit |
| US9961788B2 (en) | 2002-10-22 | 2018-05-01 | Atd Ventures, Llc | Non-peripherals processing control module having improved heat dissipating properties |
| US10285293B2 (en) | 2002-10-22 | 2019-05-07 | Atd Ventures, Llc | Systems and methods for providing a robust computer processing unit |
-
1993
- 1993-03-03 JP JP4267393A patent/JPH06260361A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9606577B2 (en) | 2002-10-22 | 2017-03-28 | Atd Ventures Llc | Systems and methods for providing a dynamically modular processing unit |
| US9961788B2 (en) | 2002-10-22 | 2018-05-01 | Atd Ventures, Llc | Non-peripherals processing control module having improved heat dissipating properties |
| US10285293B2 (en) | 2002-10-22 | 2019-05-07 | Atd Ventures, Llc | Systems and methods for providing a robust computer processing unit |
| US10849245B2 (en) | 2002-10-22 | 2020-11-24 | Atd Ventures, Llc | Systems and methods for providing a robust computer processing unit |
| US11751350B2 (en) | 2002-10-22 | 2023-09-05 | Atd Ventures, Llc | Systems and methods for providing a robust computer processing unit |
| JP2011124373A (ja) * | 2009-12-10 | 2011-06-23 | Shinko Electric Ind Co Ltd | インダクタ内蔵部品 |
| JP2014505909A (ja) * | 2010-06-07 | 2014-03-06 | ジェイソン・エイ・サリヴァン | 電源、メモリ、相互接続、及びｌｅｄに関連する小型化技法、システム、及び装置 |
| DE102013113861A1 (de) * | 2013-12-11 | 2015-06-11 | Endress + Hauser Flowtec Ag | Galvanische Trennvorrichtung für Prozessmessgeräte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001023822A (ja) | 積層フェライトチップインダクタアレイおよびその製造方法 | |
| KR20100094456A (ko) | 적층 인덕터 및 이것을 사용한 전력 변환 장치 | |
| JPWO2007049788A1 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001176728A (ja) | Ｌｃ複合部品および電源素子 | |
| US20150287515A1 (en) | Multilayer array electronic component and method of manufacturing the same | |
| JPH06260361A (ja) | 薄型電源用インダクタの製造方法 | |
| JP2001217126A (ja) | 積層インダクタ | |
| JPH08130109A (ja) | 積層部品用非磁性絶縁材料、積層部品およびその製造法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH0555044A (ja) | インダクタンス部品およびその製造方法 | |
| JPH02122505A (ja) | 積層チップインダクタとその製造方法 | |
| JPS59132604A (ja) | 積層型インダクタ | |
| JP2004363553A (ja) | 基板と積層電子部品と基板の製造方法 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JP2002222712A (ja) | Ｌｃ複合素子 | |
| TWI612542B (zh) | 複合電子零件 | |
| JPS6228891B2 (ja) | ||
| JPH0689811A (ja) | 薄型インダクタ／トランスおよびその製造方法 | |
| JPS637016B2 (ja) | ||
| JPH05121240A (ja) | インダクタンス部品およびその製造方法 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JPH05121241A (ja) | インダクタンス部品およびその製造方法 | |
| JP6528617B2 (ja) | 回路素子内蔵基板及びｄｃ−ｄｃコンバータモジュール | |
| JP2516533Y2 (ja) | 積層インダクタ− | |
| CN218826459U (zh) | 电子部件以及线圈部件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |