CN1329757A - 具有均匀分布的微细结构的半导体开关 - Google Patents
具有均匀分布的微细结构的半导体开关 Download PDFInfo
- Publication number
- CN1329757A CN1329757A CN99812376A CN99812376A CN1329757A CN 1329757 A CN1329757 A CN 1329757A CN 99812376 A CN99812376 A CN 99812376A CN 99812376 A CN99812376 A CN 99812376A CN 1329757 A CN1329757 A CN 1329757A
- Authority
- CN
- China
- Prior art keywords
- fine structure
- semiconductor
- service area
- semiconductor switch
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000013078 crystal Substances 0.000 claims abstract description 48
- 239000002800 charge carrier Substances 0.000 claims abstract description 23
- 238000009413 insulation Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 230000002146 bilateral effect Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000008719 thickening Effects 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 239000011159 matrix material Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000002457 bidirectional effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种半导体开关,它可以用于以各种形式来切换电流。这样的双向开关用于一些电路(逆变器、矩阵转换逆变器),例如,在高达几千伏特的截断或者阻断电压的情况下。本发明旨在提供一种单体开关,它不必通过多个元件混合构成,并且可降低静态导通和关断损耗。本发明提出一种半导体开关,由不掺杂或者仅很弱地掺杂的半导体晶体制造,具有:一个工作区(1)和一个边缘区(50、51)。至少一个表面,特别是相对的表面设有大面积分布的细微结构(10、11、12、13、14),它们实质上是相同构造的,其中它们各有一个导电的接续面(KA、KB),通过这些电极,载流子可以经过受控制的大面积分布的细微结构(GA、GB)运动进入半导体晶体的工作区(1)。由此可以控制工作区(1)中的载流子浓度,并且由此控制所述半导体开关的切换状态。
Description
本发明涉及一种作为半导体开关的半导体结构，它可以用于以各种形式来切换电流(权利要求1或2)。以其极独特的形式使之能够实现双向开关，即可以按所加电压的相应极性双向地接通和切断电流。这样的双向开关用于一些电路(电流逆变器、矩阵转换逆变器)，其电平至少高于加在栅极电路的电压，直到几千伏特的截止或者阻断电压。
本发明的任务是提供一种单体开关，它不必通过多个元件混合构成，特别是应当降低静态导通和关断损耗，并且相对于公知的开关来说，提供降低开关损耗的可能性。
本发明提供的结构不需要承受阻断电压或者截止电压(截止的)的pn结。其特征为，设置一些区域，其电位可以通过控制面(栅极)调节，从而其载流子密度可以通过控制面(栅极)调节。象征性地，可以说成是一种“栅控掺杂”，它按照(主电流通道的)接续电极上的电压极性和所希望的工作状态通过栅极电压调节。
权利要求1说明了导通状态的维持，它通过在提高的意义上控制工作区的载流子而实现。受控的微细结构如此地受MOS结构的电场影响，以致于如果为所述的MOS结构选择第一控制电压极性，则可以把工作区的载流子浓度大面积地提高。权利要求2说明切断过程或者关断的状态，其中由降低工作区的载流子浓度达到对所述浓度的控制。所述细微结构在此由自身的MOS结构如此构加以影响，即在其反向的控制电压极性下，使载流子离开工作区。权利要求1和权利要求2也可以结合起来。
场极板在工作区两侧协调关断状态下的场分布(权利要求3)。所述的两侧不一定是相对的，其中，在晶体的一侧或者另一侧，它们也可以设置在弱掺杂的或无掺杂的半导体晶体同侧的“两边”(权利要求15)。后一种情况称为旁侧开关，在生产中它只需要对一侧进行光刻。
本发明的细微结构不仅可以凸出于半导体晶体的表面( 4)，也可以在半导体晶体的工作区凹陷(权利要求6)，其中在凹陷的范围内所述结构既可以是垂直取向的，也可以是水平取向的(权利要求8)。与其位置如何无关，所述细微结构位于半导体晶体的表面上或者接近导体晶体的表面上(权利要求18)。在此表面上，所述的结构实质上是均匀分布的，并且实质上是均匀构成的( 17)。
本发明也可以用于有一个提供载流子的pn结(权利要求19)，但是不适于加上反向电压的半导体器件范围，此处只可以进行一个方向切换的截止(和导通)。
利用其长为其宽数倍(权利要求16)的MOS结构，对工作区中大面积分布的细微结构的控制可以在一侧也可以在两侧进行(权利要求10、6)。所述细微结构越窄，一侧的MOS结构就越可以确切地象两侧的MOS结构那样影响控制区域。
应用本发明可以生产具有很薄的弱掺杂区的双向开关。在常规的双向截止的器件，如可控硅整流器中需要把一个极性截止的第一pn结通过在另一个极性承受截止电压的第二pn结扩展。从而出现在同样的截止性能下至少需要双倍的器件的pnp结构。根据本发明，同一个弱掺杂区既可以承受闭塞电压也可以承受截止电压。由于主晶体区的厚度极小，根据本发明，也可以使导通电压极低。
通过控制与各自相邻的接续面相对的“细微结构”上的MOS结构，可以在工作中调节多余(载流子)浓度的高低。由此，可以使相应的工作损耗最小。
对于控制电容量起作用的控制面GA与对面的接续电极KB的电容量，及另一侧的控制面GB与对面的接续电极KA的电容量，可以对应于结构宽度与两个细微结构之间的距离之比保持较小，从而使控制耗电保持很小。
通过在断路前预先进行的器件部分放电，与可断路的可控硅(GTO)相比可以显著地降低断路损耗。
特别有意义的是对生产工艺的要求很低。所述器件实际上完全由不改变的半导体输出材料组成。它不需要可截止的pn结，不需要精确调节的掺杂浓度，也不需要复合中心。本发明提出，预定单独接触区域，该单独接触区域的电子和空穴(第一载流子及互补的第二载流子)可以注入和导出。所述区域可以是各自相互通过一个接续面短路的、高掺杂的区域，但是其横向表面的延伸不长。它还可以是适当的肖特基接触。
所述半导体晶体的占绝对优势的工作区用一个绝缘膜覆盖，然后用一个导电的场极板屏蔽，此场极板在截止状态下均衡半导体晶体上的电场。生产技术成本的降低对于很难进行掺杂的半导体材料，如碳化硅特别有很大的优点。
本发明的实施例的说明。
图1是一种双向半导体开关的工作区1的横截面图，这种双向半导体开关具有一个半导体晶体、一个在第一侧“A”的第一接续电极KA和位于对面的、另一侧“B”的第二接续电极KB，图中示出了各层的结构、半导体的掺杂、绝缘膜、栅电极和金属电极。
图2是透视图，说明图1的沟道条结构。图中去掉了接续电极KA，以清楚地表示电极KA之下在沟道条2的上端上的掺杂结构。
图3表示图1的工作区的边缘终接情况，其中具有连续弯曲的场极板50，场极板50通过金属层FA和FB与半导体的相应侧面连接。在上升的场极板50的起始处示意性地示出了沟道条或者沟道柱10。端区很弯曲地隆起的场极板50贴在一个具有相应形状表面的绝缘膜51上，所述绝缘膜可以由二氧化硅构成。
图4表示一个有凹陷的沟道条11的结构剖面，使用沟道技术把栅极电极GA、GB嵌入与图1所示的沟道条11的高度对应的沟道中。
图5表示另一种结构形式。这个结构产生于把图2所示的沟道条半分后“翻倒”在绝缘了的场极板FA上，以形成一个“平放的沟道条”，对于这种结构，特别易于把“沟道条宽度”b做得更小。
图6
图6a表示一个级联构成的双向开关。这里栅极不是单体整合的，而是设计成MOSFET开关SnA和SA，它们引导双向开关的总电流，却只加上很低的截止电压。从而结构13的沟道带宽可以较大。图6的结构相应于图4的沟道技术。
图7是截面图，表示可断开的可控硅的工作区1，在技术上具有类似图4所示的沟道结构。
图8
图8a表示只在半导体晶体的一侧有细微控制结构14的旁侧开关的侧视图和截面I—I。
图1和图2中示出了双向半导体开关的周期性构成的结构一个截面。因为尺寸差别很大，所述在此没有按比例示出。器件由例如方形的半导体晶片组成，一般由硅特别是碳化硅组成。起开关作用的工作区1与图3所示的边缘区50、51不同。图1只表示工作区中的一个截面。上侧“A”和下侧“B”的结构在工作区的整个表面上呈周期性；它们在上侧和下侧是相同的。它们可以但是不必互相对齐，在图1中是互相错开的。相对于所述半导体片的厚度，各单个结构是很小的，半导体片本身由本征半导体晶体(就是说非掺杂的，通常用符号“i”表示)，或者极弱的n掺杂半导体晶体(通常用符号“n”表示)，或者极弱的p掺杂半导体晶体(通常用符号“p”表示)组成，并且应当有尽可能低浓度的复合中心(Rekombinationszentren)(从而进行尽可能长的载流子寿命)。
分布的细微结构既可以构成沟道柱(垂直于图面，并且其延伸尺寸与图面上的尺寸相等)也可以构成沟道条10(在整个工作区上垂直图面延伸)，同样也可以是如图4、5所示的嵌入的水平或者垂直控制结构。下面进一步用沟道条形结构10说明所有类似结构。只有所述沟道条的外端有高的掺杂，并且具有通过接续电极KA及KB而互相短路的n+区和P+区3、4。对于沟道条形结构，这种浓掺杂区3a、4a也可以垂直于图面迭叠地构成，如图2所示。
整个工作区1用双侧的绝缘膜20、21覆盖到与KA和KB接触的区域。对于硅，例如用高质量的二氧化硅层作绝缘膜，如同通常的栅极氧化物绝缘膜一样。这种氧化层在自身的晶片表面上用导电性良好的(金属或者浓渗杂的多晶硅)场电极FA及FB掩盖，这些电极与各自的接续电极，在FA侧与KA电连接，在FB侧与KB电连接。
在垂直于晶片表面的沟道条壁上的氧化层用栅电极GA、GB覆盖，所述栅电极对于硅来说通常由高掺杂的良导电性的多晶硅构成。从而器件通过一对主接续KA(与FA连接)和KB(与FB连接)及两个控制电极GA和GB接外电路。
为了说明功能，在图2中放大地表示了图1中的沟道条10的一个截面。这里表示的是沿沟道条的纵向交替的n+和P+掺杂区3a、4a、3a(如此等等)。由于排列的对称性，因而，在主连接KA和KB之间只需要对一个电压方向进行研究。
为了简单起见，考虑一个电压为UAB(例如UAB＝1000V)的电压源。KA连接正极、KB连接负极。
截止
在半导体晶体的“A”侧，在GA上相对于KA加一个高于MOS结构(GA氧化膜沟道条半导体)的+10伏左右阈值电压以上的正的栅极电压UGKA。紧接沟道条表面和沟道条的根部对着GA构成一个富电子层2a。由此相应地把GA的正电势与沟道条内部2在很大程度上屏蔽开，如果沟道条宽度选得足够地小，在沟道条的中间相对于KA还总是有0.3伏左右的正电位。这导致：此处置入的空穴浓度实质上大于电子浓度。从而在这样的电压下沟道条的内部2所起的作用就象此区是n掺杂的一样。
为截止电压UAB，在所述半导体晶体的另一侧“B”以预定的极性在GB上加一个相对于KB约-10伏的栅极电压UGKB。从而，此处在掺杂的沟道条表面上构成一个富空穴层，从而沟道条内起p掺杂的效果。现在电压UAB具有这样的方向，以致于在这种由上述栅极电压引起的载流子分布下实际上没有电流流过。仅有那些“少数载流子”，也就是来自一侧“A”的沟道条根部“z”的空穴及来自另一侧“B”的电子被分布在整个本征区1的电场吸引而产生截止电流。
沟道条根与从细微结构到主晶体结构的结区(Uebergangsbereichen)z相对应。
举一个例子，在沟道条宽度为0.3微米，UGKA为10V的情况下，通过计算得出，沟道条内的电位约为+0.3伏，并且相应的电子浓度约为1016cm-3。在温度为400K时，相应地可比器件的一般最高允许工作温度将导致下列情况，即，空穴浓度约为数109cm-3，截止电流密度小于1mA/cm2。
在截止的状态下可以把所述器件看成具有“极板”FA和FB的平板电容。提高电压时使电子经过在一侧构成为沟道条的“细微结构”从本征区1导向+极，把空穴经过在另一侧的相应“细微结构”从本征区1导向-极。在导空了的本征区1中产生载流子，由此使新构成的载流子也会流出并且加入到截止电流中。电力线40实际上垂直地经过半导体片从FA走向FB。在沟道条根部z处，电力线起始于更加正电位的栅极GA并且由此处以弯曲的路径经过氧化层到器件的另一侧，见图2。沟道条10有足够长度l时在沟道条的中心2处没有垂直走向的电力线40。
导通状态：
如果在相同的UAB极性时，把在栅板上的电压极性反转，就是说，UGKA相对于KA－10伏，UGKB相对于KB＋10伏，则第一侧“A”上这时就形成一个富空穴层2a，在另一侧“B”上就形成一个类似的富电子层。在所述UAB极性下，这立即导致强大的电流，并且在外负荷下达到经过器件的电压击穿。从B侧向A侧漂移的电子不能够从绝缘的电极FA导出，而是必须侧向地向一个沟道条扩散。所述沟道条区部分地被电子空穴等离子体掩盖。经过n+区把电子导向接续电极KA。通过两个沟道条之间的距离可以影响可能的掩盖浓度大小，并且从而影响导通电压降。
为了关断，可以把所述的器件部分地放电。如果例如把两个栅极电压都置零：UGKA＝UGKB，积聚层就会消失。这意味着，在A侧的富空穴层不再存在，从而显著地降低沟道条中的空穴导电性，并且从而显著地降低空穴电流。在沟道条中电子和空穴的浓度相当，并且从而显著地促使电子流动。因为在B侧同时通过去除富电子层而减少了电子流入，并且加大空穴的流出，所述器件在恒定电流下放电。在放电之后，可以加上截止状态所对应极性的栅极电压，也就是，UGKA＝+10伏、UGKB＝-10伏，并且以此关断所述器件。完全地放电并且重新建立电压。
对于硅，相应于设计的截止要求来选择半导体材料片的厚度。根据近似计算，约每1微米的硅厚可以承受10伏的截止电压，也就是，例如200微米厚的硅片可承受2000伏电压。为了屏蔽沟道条根z处的垂直电场，应当把沟道条宽度b选择得尽可能地小。作为一般的宽度，推荐约0.2微米到2.0微米的宽度。为了避免沟道条处的垂直电场，沟道条长1应当是沟道条宽的约3至10倍。深度可以地按照例如要导通的电流量自由地拟定，在沟道条接触KA、KB处的n+区和p+区不应当再算作沟道条宽度。这些说明是举例性的，并且只应帮助得到具体的想象。
如果要把所述器件用于双向工作，则在边缘区不要简单地通过不对称掺杂区来降低电场强度，例如以通常的场环路(Feldringen)或者横向的掺杂。相反，场极板50上具有边缘末端，它从半导体开始连续地弯曲，如图3所示，以及如WO99/27582(Fraunhofer)所述。
所述器件根据的功能原理可以用不同的结构实现，这些结构主要是在生产过程的成本上有区别。例如图1和图2所示的薄柱或者长沟道条显得不够结实，与接续电极的连接也显得很困难。整个沟道片的结构还可以“嵌入”半导体晶体中，如图4、7或8所示。
为此在半导体中蚀刻出沟槽(在英语中称之为“trench”)，从而出现所希望的“沟道条”2′，2″。沟槽壁用氧化膜绝缘，然后用导电性良好的栅电极填充所述沟槽。从而栅电极在此表面下面构成相关联的栅格或者网，这种栅格或者网在一或者多个位置与接续面连接设置，以便对外接触。这种“沟道”技术是为生产数据存储器开发的，是现有的技术。接续电极的接触这时候特别简单，因为在上面也要用一个氧化膜20绝缘的栅电极GA的情况下，也只须对场极板FA、FB和接续面KA、KB的全部表面进行金属化。
对这种结构也可以进行作进一步改进。栅极的作用只需要对着沟道条内部2、2′、2″，而对着其它的侧面或者下侧的半导体空间仅产生杂散电容。从而，在沟道较宽的情况下，可以在背离沟道条内部的侧面上把绝缘膜敷设得相当厚。在沟道更宽的情况下，可以使场极板FA最后也经过另一个壁引导到沟道的底。
在图5中表示一个注意到这种考虑的形式。在图5中把图2的沟道条对分，然后“翻倒”在绝缘了的场电极上。对于这种水平方向的细微结构，“沟道条宽度”b更小，并且在不超过极限机械强度的情况下，容易大幅度地提高L/B的比例。
把图2所示的对半分开并且水平放置的变形结构在图5中以嵌入的状态表示。图2中的沟道条2在此处与不掺杂或者弱掺杂的半导体晶体制成的窄控制区2*相对应，象工作区1一样，水平放置的沟道条区2*经结区z伸入工作区1。区z对应图2中的根区或者沟道条根区。嵌入到工作区中的半导体晶体1内的场极板FA有一个角形的构形，并且与图5左边贴在表面上的场极板电连接。角形延伸的长边的长度1数倍于以符号b表示的控制区2*的其余厚度。嵌入的、角形地在其左边缘区构成的场极板FA由双侧的水平绝缘膜20b与半导体晶体绝缘。在相对的侧面，也就是在细微结构12的表面上，如图5所示，构成MOS结构，含有：栅极连接GA、在晶体1的表面上的水平的绝缘膜20和控制用的沟道条区2*。使用MOS结构，在结区z中载流子的出入取决于对接续电极KA的控制电压进行控制。载流子(电子或者空穴)的控制与上一个实施例相应，在此不需要详细说明。在角区，接近接续面KA设置高掺杂区3a、4a，它们沿细微结构12的纵向只延伸一点儿。
尽管有可以构成得相当窄的控制区2*，但根据图5构造的细微结构12的机械强度很大。
也可以使用没有pn结去截止的结构，以生产高截止开关，该高截止开关由外部低度截止的开关来控制，也就是所谓的“级联结构”。采用沟道技术的一个这种结构的方案在图6中表示了其A侧。所述沟道用玻璃之类的绝缘体填充。另一侧“B”的结构可以对称地想象出来。现在是各有两个紧密并排的沟道条2*，其中之一是n+掺杂的，并且经接续面KnA和外开关SnA与场极板FA连接，另一个是p+掺杂的，并且经接续面KpA和第二外开关SpA与“A”侧的场极板FA连接。如果加上相对于另一侧“B”的正电位，这时，为了进行截止，把相对设置的开关SnA和SpB闭合，并且把相对设置的开关SpA和SnB断开，如图6a所示。断开的接点(KpA和KnB)的电位现在相对所属的场极板稍向对侧方向移动。它不可能象MOS栅极那样向另一个方向移动。因此这里采用两个分开的n+和p+接点。
在主晶体中发生如图2所示的同样的载流子迁移。这里的起因不是由于整体的MOS结构而是因外部的MOS器件。它们确定各自的结区z中其浓度受控制的载流子的类型。
外部的开关可以是低截止的MOSFET，然而它们必须可以引导双向开关中的总电流。在导通过程中，相应地把SpA和SnB闭合而SnA和SpB断开。通过同时地闭合所有的开关可以进行部分地放电。
不采用pn结来截止的结构也可以优越地用于其它的器件。例如仅沿一个方向控制的开关，从而使之足以，只把根据本发明的结构放在一侧，在另一侧进行相应的(为导通提供载流子)掺杂。这样一种类似于IGBT器件的结构示于图7中。所述器件是MOS可控的，并且有一个特别良好的、可靠的工作区，因为它可以避免电流灯丝化。尽管所示的是根据图4的结构，但每个其它的细微结构的实施例也可以采用。
图8和图8a是一个实施例的视图，其中，具有细微结构14的双向开关作为旁侧器件构成。在图8a中表示一个沿I—I的截面，两个图应当同时进行说明。旁侧指的是，所有的连接放在同一侧。到现在为止，作为相对设置的A侧和B侧，所说明的晶体区的两个表面在此并排设置，并且在两个图中都沿中间分开，从而只有左区和右区可以看出。生产的成本通过这样一种旁侧的结构而降低，光刻只需要在一面进行，在另一面的电介质70用于对不掺杂或者仅弱掺杂的半导体晶体i的绝缘，其工作区1是绝缘膜70上方的整个区域。这样的结构称为SOI(绝缘体上的硅)。
在一个实施例中，A侧或者B侧的厚度可以为大约100微米，取决于所承受的截止电压或者阻滞电压。
在图8中示出了一部分接续面KA和KB，以表示出掺杂区3a和4a，它们在图1和图2中已经说明了。还有沟道结构GA、20A已经借助于图4说明了。在沟道结构中构成的MOS结构的形状与图4中不同；这里选择了长卵形的结构，它们沿纵向相对地排成列，沟道条2′在它们之间分别形成，其中存在弱掺杂或者不掺杂的半导体晶体，在这些位置构成沟道条结构，它们在前面的图中都用标号2表不。
如图8所示，在相对于其高度而言为细长的各个条形结构中，在两侧都设有MOS结构，各个沟道栅极GA有一个使它与周围区域绝缘的层20a。
关于MOS结构的控制与前面的图所示的类似。高度掺杂的区3a、4a使之能够由嵌入的沟道条结构控制，这些沟道条结构穿过成列的沟道栅极之间，要么清出晶体中的载流子，要么把载流子注入晶体中，这取决于对所希望的旁侧开关工作状态的每一次控制。
不言而喻，在多功能开关中，虽然图8中未示出，但各个沟道栅GA之间以及与另一个横向GB之间用导体连接。为了表达清楚，此处把它们略去了，同样的目的，各列沟道栅外侧交替的n+和p+区上方的接触金属化层也部分地略去了。在各列沟道栅的内侧具有不掺杂或者弱掺杂的半导体晶体，以承受截止电压或者阻断电压。
Claims (19)
1.一种半导体开关，由不掺杂或者仅很弱地掺杂的半导体晶体制造，用于在明显地高于栅极电路工作电压的高电压下，切换至少一个方向的，优选双方向的电流，它有一个工作区(1)和一个边缘区(50、51)，
其中，所述半导体开关的工作区(1)的至少一个表面，特别是相对的表面设有大面积分布的细微结构(10，11，12，13，14)，它们的构造实质上是相同的，其中它们各有一个导电的接续面(KA、KB)，通过这些电极，载流子可以经过受控制的大面积分布的细微结构(GA、GB)运动进入半导体晶体的工作区(1)，以控制工作区(1)中的载流子浓度，并且由此控制所述半导体的开关状态。
2.一种半导体开关，由不掺杂或者仅很弱地掺杂的半导体晶体制造，用于在明显地高于栅极电路工作电压的高电压下，切换至少一个方向的，优选双方向的电流，它有一个工作区(1)和一个边缘区(50、51)，
其中，所述半导体开关的工作区(1)的至少一个表面特别是相对的表面设有大面积分布的细微结构(10，11，12，13，14)，它们的构造实质上是相同的，其中它们各有一个导电的接续面(KA、KB)，通过这些电极，载流子可以经过受控制的大面积分布的细微结构(GA、GB)运动离开半导体晶体的工作区(1)，以控制工作区(1)中的载流子浓度，并且由此控制所述半导体的开关状态。
3.根据权利要求1或2所述的半导体开关，其特征在于，在工作区(1)的上表面特别是没有由细微结构(10，11，12，13，14，)占据的部分区域(20、21)绝缘地支承在所述半导体晶体上的内场极板(FA、FB)上，场极板(FA、FB)用接续面(KA、KB)电连接到所述的细微结构—特别是相对立分离的工作区表面，用于构成受截止电压或者受接通电流的两个主接续面。
4.根据权利要求1或2所述的半导体开关，其特征在于，注入或者引出来控制载流子的细微结构由实质上以均匀的距离互相排列的隆起的柱或者细长的沟道条(10)组成，设有一个侧面装置的MOS结构(GA、20、2；GA、20、2*；GB、20、2)，用于控制从各细微结构到不掺杂或者仅弱掺杂的半导体开关的工作区(1)的结区(z)中的载流子浓度。
5.根据权利要求1或2所述的半导体开关，其特征在于，从细微结构到其余的工作区的结区(z)中的载流子浓度控制是
(a)对连接侧(A)的细微结构中的第一载流子浓度进行控制，和
(b)同时对另一个连接侧(B)的细微结构中的互补的第二载流子进行控制。
6.根据权利要求1或2所述的半导体开关，其特征在于，细微结构由细长的沟道条或者沟道柱(11)组成，它们在半导体晶体中在其各侧有嵌入的栅电极(GA、20a)，以构成一个嵌入的MOS结构。
7.根据权利要求6所述的半导体开关，其特征在于，内场极板(FA、FB)和导电接续面(KA、KB)在嵌入的MOS结构上方，实质上在平坦的面上构成。
8.根据权利要求1所述的半导体开关，其特征在于，细微结构(12)平行于半导体晶体，其中，一个双侧绝缘的场极板(20b、FA)从所述表面嵌入半导体晶体中。
9.根据权利要求7所述的半导体开关，其特征在于，在嵌入的场极板(FA)和半导体晶体的表面之间构成一个窄(b)而长(1)的控制区(2*)。
10.根据权利要求9或8所述的半导体开关，其特征在于，仅在窄的控制区(2*)的向外的侧面有一个MOS结构(2*、20、GA)。
11.根据权利要求1或2所述的半导体开关，其特征在于，细微结构(10)在其从结区(z)向晶体区(1)离开的末端具有特别间隔的n+和p+掺杂区(3、4；3a、4a)，它们在整个接续面(KA；KB)上相互电连接。
12.根据权利要求1或2所述的半导体开关，其特征在于，细微结构(13)没有MOS结构，并且每一对从中相邻地设置，其中每对有一个带第一电极(KnA)的n+区和一个带第二电极(KpA)的p+区，用于导通电子流或空穴流，并且这种结构对经过外部的可控制附加开关(SnA、SpA)与自身表面上的接续电极(FA)连接。
13.根据权利要求1或2所述的半导体开关，其特征在于，工作区(1)外的表面绝缘地(51)支承在敷设半导体晶体的外场极板(50)上，外场极板(50)与细微结构(10、11、12、13、14)或者内场极板(FA；FB)电连接。
14.根据以上权利要求之一所述的半导体开关，其特征在于，为了在边缘区进行边缘终结，将内场极板(FA、FB)在一个沿边缘连续变厚的绝缘膜(51)上延续(50)，并且与一个屏蔽电极(52)电连接，所述屏蔽电极经半导体晶体向外突出，并且从半导体晶体离开弯曲地走行(52A)
15.根据权利要求1或2所述的半导体开关，其特征在于，两个带有细微结构(14)的接续面(KA、KB)设置在半导体晶体的相同表面上，并且相对的表面绝缘(70)。
16.根据权利要求1、2或18所述的半导体开关，其特征在于，细微结构(10、11)由弱掺杂或者不掺杂的半导体材料构成，其长(1)是其宽(b)的数倍。
17.根据权利要求1、2或18所述的半导体开关，其特征在于，所述细微结构实质上是均匀排列的，特别是以一定间距排列的，该间距在表面的至少一个方向几倍于它在此方向的长度。
18.一种半导体开关，由不掺杂或者仅很弱掺杂的半导体晶体制造，用于在明显地高于栅极电路工作电压的高电压下，切换至少一个方向的，优选双方向的电流，有一个工作区(1)和一个边缘区(50、51)，
其中，所述半导体开关的工作区(1)的至少一个表面，特别是相对设置的表面设有大面积分布的细微结构(10，11，12，13，14)，它们实质上是相同构造的，其中它们各有一个导电的接续面(KA、KB)，用于接收和放出载流子，可以经所属的导电控制面(GA、GB)用大面积分布的细微结构控制这些电极载流子进或者出半导体晶体的工作区(1)。
19.一种半导体器件，用半导体晶体制造，用于在大于50V的电压下切换至少一个电流方向的电流，
(a)具有一个p+发射极(80)和一个在阳极侧与之邻接的n阻挡层(81)，其中，它在其余的空间内不向阴极侧(B)掺杂或者仅向阴极侧(B)弱掺杂；其中
(b)所述半导体晶体有一个工作区(1)，所述的区在阴极侧(B)设有细微的、有些均匀分布的结构(11)，并且在没有被所述细微结构占据的区域设有绝缘敷设的场极板(FA)，所述场极板与阴极侧(B)的接续电极(K)电连接；
(c)所述的细微结构具有导电的控制面(GA)，经所述控制面可以对工作区(z，l)中的电子和空穴的出、入进行电位控制，用于根据加在控制面(GA)上的相对于接续面(K)的电位，控制不掺杂或者仅弱掺杂空间(Volumens)的掺杂，特别是控制靠近所述细微结构的空间的掺杂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19848596A DE19848596C2 (de) | 1998-10-21 | 1998-10-21 | Halbleiterschalter mit gleichmäßig verteilten feinen Steuerstrukturen |
| DE19848596.4 | 1998-10-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1329757A true CN1329757A (zh) | 2002-01-02 |
Family
ID=7885225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99812376A Pending CN1329757A (zh) | 1998-10-21 | 1999-10-15 | 具有均匀分布的微细结构的半导体开关 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6661036B1 (zh) |
| EP (1) | EP1142022A2 (zh) |
| JP (1) | JP2002528897A (zh) |
| KR (1) | KR20010080285A (zh) |
| CN (1) | CN1329757A (zh) |
| DE (2) | DE19848596C2 (zh) |
| WO (1) | WO2000024060A2 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734266B1 (ko) * | 2005-07-15 | 2007-07-02 | 삼성전자주식회사 | 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법 |
| KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
| FR2894386B1 (fr) * | 2005-12-06 | 2008-02-29 | Commissariat Energie Atomique | Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor |
| US9281359B2 (en) | 2012-08-20 | 2016-03-08 | Infineon Technologies Ag | Semiconductor device comprising contact trenches |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2553583B1 (fr) | 1983-10-14 | 1986-03-21 | Thomson Csf | Limiteur de puissance elevee a diodes pin pour ondes millimetriques et procede de realisation des diodes |
| FR2632776A1 (fr) * | 1988-06-10 | 1989-12-15 | Thomson Hybrides Microondes | Diode hyperfrequences de type pin et son procede de fabrication |
| JPH06268173A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | 半導体記憶装置 |
| JP3959125B2 (ja) | 1994-09-14 | 2007-08-15 | 株式会社東芝 | 半導体装置 |
| JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
| DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
| US6380569B1 (en) * | 1999-08-10 | 2002-04-30 | Rockwell Science Center, Llc | High power unipolar FET switch |
-
1998
- 1998-10-21 DE DE19848596A patent/DE19848596C2/de not_active Expired - Fee Related
-
1999
- 1999-10-15 KR KR1020017005017A patent/KR20010080285A/ko not_active Application Discontinuation
- 1999-10-15 US US09/807,428 patent/US6661036B1/en not_active Expired - Fee Related
- 1999-10-15 JP JP2000577714A patent/JP2002528897A/ja active Pending
- 1999-10-15 DE DE19982124T patent/DE19982124D2/de not_active Expired - Fee Related
- 1999-10-15 CN CN99812376A patent/CN1329757A/zh active Pending
- 1999-10-15 EP EP99900058A patent/EP1142022A2/de not_active Withdrawn
- 1999-10-15 WO PCT/DE1999/003313 patent/WO2000024060A2/de not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1142022A2 (de) | 2001-10-10 |
| JP2002528897A (ja) | 2002-09-03 |
| DE19848596A1 (de) | 2000-05-04 |
| US6661036B1 (en) | 2003-12-09 |
| DE19982124D2 (de) | 2001-11-22 |
| WO2000024060A2 (de) | 2000-04-27 |
| KR20010080285A (ko) | 2001-08-22 |
| DE19848596C2 (de) | 2002-01-24 |
| WO2000024060A3 (de) | 2000-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| US6750508B2 (en) | Power semiconductor switching element provided with buried electrode | |
| CN1040814C (zh) | 一种用于半导体器件的表面耐压区 | |
| CN102194858B (zh) | 半导体装置 | |
| KR102066310B1 (ko) | 전력용 반도체 소자 | |
| JP4185507B2 (ja) | ディープ・トレンチ・スーパースイッチング装置 | |
| CN102456718A (zh) | 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构 | |
| US11349018B2 (en) | Semiconductor device and semiconductor circuit | |
| CN101410987A (zh) | 用于集成电路的功率半导体器件结构及其制造方法 | |
| KR20000077230A (ko) | 연장된 트렌치와 도핑 영역을 갖는 모스-게이트 파워디바이스 및 그 성형공정 | |
| CN1851923A (zh) | 集成抗esd二极管的soi ligbt器件单元 | |
| CN1886835A (zh) | 沟槽绝缘栅场效应晶体管 | |
| US20060255401A1 (en) | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures | |
| US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
| CN1992342A (zh) | 半导体器件及其制造方法 | |
| US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
| US20100102381A1 (en) | Power semiconductor device | |
| US20140097447A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN105706241A (zh) | Mos双极器件 | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| US20230335625A1 (en) | Power semiconductor device | |
| US9882035B2 (en) | Trench insulated gate bipolar transistor and manufacturing method thereof | |
| CN102694024A (zh) | 半导体器件 | |
| US20080116520A1 (en) | Termination Structures For Semiconductor Devices and the Manufacture Thereof | |
| CN104078494B (zh) | 功率半导体设备及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| C10 | Entry into substantive examination | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |