JP2002528897A - 均等に分散された微細な制御構造部をもつ半導体スイッチ - Google Patents
均等に分散された微細な制御構造部をもつ半導体スイッチInfo
- Publication number
- JP2002528897A JP2002528897A JP2000577714A JP2000577714A JP2002528897A JP 2002528897 A JP2002528897 A JP 2002528897A JP 2000577714 A JP2000577714 A JP 2000577714A JP 2000577714 A JP2000577714 A JP 2000577714A JP 2002528897 A JP2002528897 A JP 2002528897A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- semiconductor
- region
- semiconductor crystal
- charge carriers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 239000013078 crystal Substances 0.000 claims abstract description 52
- 239000002800 charge carrier Substances 0.000 claims abstract description 33
- 230000007704 transition Effects 0.000 claims description 8
- 230000036961 partial effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000002441 reversible effect Effects 0.000 abstract description 16
- 230000000903 blocking effect Effects 0.000 abstract description 15
- 239000011159 matrix material Substances 0.000 abstract description 2
- 230000002457 bidirectional effect Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Abstract
(57)【要約】
発明は、電流を切り替えるために種々の形態で使用できる半導体スイッチに関する。そのようなスイッチは、ある回路(電流変換器、マトリックス変換器)、例えば逆電圧又は阻止電圧の数千ボルト以下の電圧レベルのために使用される。発明の目的は、幾つかのコンポーネントを用いたハイブリッド法で構成する必要のないモノシリックなスイッチを作り出すことと、正逆のパワーロスを減ずることにある。発明によれば、半導体スイッチは、能動領域（１）および縁部領域（５０，５１）を備えた、ドーピングしていないか或いは単に僅かにドーピングした半導体結晶で作られる。半導体スイッチの能動領域（１）の少なくとも１つの表面、そして特に両方の反対表面には、広い領域上に分散されそして同じ方法で形成される微細構造部（１０，１１，１２，１３，１４）が設けられる。これにより、それら各々は伝導性接続表面（ＫＡ，ＫＢ）を有し、この接続表面を介して前述の微細構造部（ＧＡ，ＧＢ）により電荷担体を制御しそして半導体結晶の能動領域（１）内へと導くことができる。能動領域（１）内における電荷担体の集中および半導体スイッチのターンオン状態はそのようなやり方で制御される。
Description
【０００１】 本発明は、種々のバリエーションの形で電流を開閉するのに用いることができ
る半導体スイッチとしての半導体構造に関する（請求項１および／または２）。
この半導体構造は、そのもっとも特徴的な形態においては、双方向スイッチ、す
なわち印加される電圧に相応の極性があるときに電流を両方向でオンオフするこ
とのできるスイッチの実現を可能にする。このような双方向スイッチはある種の
回路（電流源変換装置、マトリクス変換装置）に利用され、多くの場合、ゲート
回路の電圧レベルよりも上側の電圧レベルで利用されるとともに、数千ボルトま
での逆電圧またはブロック電圧まで使用される。
る半導体スイッチとしての半導体構造に関する（請求項１および／または２）。
この半導体構造は、そのもっとも特徴的な形態においては、双方向スイッチ、す
なわち印加される電圧に相応の極性があるときに電流を両方向でオンオフするこ
とのできるスイッチの実現を可能にする。このような双方向スイッチはある種の
回路（電流源変換装置、マトリクス変換装置）に利用され、多くの場合、ゲート
回路の電圧レベルよりも上側の電圧レベルで利用されるとともに、数千ボルトま
での逆電圧またはブロック電圧まで使用される。
【０００２】 本発明の課題は、複数の構成要素でハイブリッド式に製作する必要がないモノ
リシックなスイッチを提供することであり、特に、静的な順損失や逆損失を低減
するとともに、公知のスイッチに比べて切換損失を少なくする可能性が設けられ
ていることが望ましい。
リシックなスイッチを提供することであり、特に、静的な順損失や逆損失を低減
するとともに、公知のスイッチに比べて切換損失を少なくする可能性が設けられ
ていることが望ましい。
【０００３】 本発明で提案される構造は、ブロック電圧または逆電圧を受容する（阻止する
）ｐｎ接合が不要である。逆にこの構造は、電位およびこれに伴う電荷担体濃度
を制御面（ゲート）によって調整することのできる領域がつくられることを特徴
とする。象徴的な言い方をすれば「ゲート制御ドーピング」と呼ぶことができ、
これは（メイン電流回路の）接続電極における電圧の極性や所望の動作状態に応
じて、ゲート電圧によって調整されるものである。
）ｐｎ接合が不要である。逆にこの構造は、電位およびこれに伴う電荷担体濃度
を制御面（ゲート）によって調整することのできる領域がつくられることを特徴
とする。象徴的な言い方をすれば「ゲート制御ドーピング」と呼ぶことができ、
これは（メイン電流回路の）接続電極における電圧の極性や所望の動作状態に応
じて、ゲート電圧によって調整されるものである。
【０００４】 請求項１は、能動領域で電荷担体の濃度を制御することによって増大の意味合
いで達成されるターンオン状態、およびその維持について記載している。制御さ
れる微細な構造部がＭＯＳ構造のフィールドを介して影響をうけることにより、
ＭＯＳ構造に対して制御電圧の第1の極性が選択されると、能動領域の濃度を広
い面積にわたって増大させることができる。請求項２は、濃度の制御が結果的に
能動領域における電荷担体濃度の低下を伴う、ターンオフ過程またはターンオフ
された状態について記載している。この場合、微細な構造部が前記ＭＯＳ構造に
よって影響をうけることにより、制御電圧が逆の極性のときに電荷担体が能動領
域から取り出される。請求項１と請求項２を組み合わせることもできる。
いで達成されるターンオン状態、およびその維持について記載している。制御さ
れる微細な構造部がＭＯＳ構造のフィールドを介して影響をうけることにより、
ＭＯＳ構造に対して制御電圧の第1の極性が選択されると、能動領域の濃度を広
い面積にわたって増大させることができる。請求項２は、濃度の制御が結果的に
能動領域における電荷担体濃度の低下を伴う、ターンオフ過程またはターンオフ
された状態について記載している。この場合、微細な構造部が前記ＭＯＳ構造に
よって影響をうけることにより、制御電圧が逆の極性のときに電荷担体が能動領
域から取り出される。請求項１と請求項２を組み合わせることもできる。
【０００５】 両方の面の能動領域における磁気抵抗素子は、ターンオフ状態でのフィールド
の推移を均等化する（請求項３）。両方の面は、結晶の一方または他方の側で必
ずしも向き合っている必要はなく、微弱にドーピングされた、もしくはドーピン
グされていない半導体結晶の同一の側に「両面」として配置されていてもよい（
請求項１５）。後者の場合には側方のスイッチング素子と表現され、製造時に片
側のフォトリソグラフィしか必要としない。
の推移を均等化する（請求項３）。両方の面は、結晶の一方または他方の側で必
ずしも向き合っている必要はなく、微弱にドーピングされた、もしくはドーピン
グされていない半導体結晶の同一の側に「両面」として配置されていてもよい（
請求項１５）。後者の場合には側方のスイッチング素子と表現され、製造時に片
側のフォトリソグラフィしか必要としない。
【０００６】 本発明の微細な構造部は、半導体結晶の表面よりも隆起していてよく（請求項
４）、あるいは半導体結晶の能動領域に沈降していてもよく（請求項６）、この
とき、沈降の場合には垂直に方向づけられていても水平に方向づけられていても
よい（請求項８）。微細な構造部は、それが表面で、または少なくとも半導体結
晶に関して表面付近でどのように具体的に位置しているかに左右されない（請求
項１８）。この表面上で、微細な構造部は実質的に均等に分散されており、実質
的に均等に構成されている（請求項１７）。
４）、あるいは半導体結晶の能動領域に沈降していてもよく（請求項６）、この
とき、沈降の場合には垂直に方向づけられていても水平に方向づけられていても
よい（請求項８）。微細な構造部は、それが表面で、または少なくとも半導体結
晶に関して表面付近でどのように具体的に位置しているかに左右されない（請求
項１８）。この表面上で、微細な構造部は実質的に均等に分散されており、実質
的に均等に構成されている（請求項１７）。
【０００７】 本発明は、電荷担体を供給するｐｎ接合を有する半導体デバイスの枠内でも利
用することができる（請求項１９）。ただしこのｐｎ接合は逆電圧の受容には適
していおらず、この場合には、切換を行う阻止（およびターンオン）は一方向に
しか可能でない。
用することができる（請求項１９）。ただしこのｐｎ接合は逆電圧の受容には適
していおらず、この場合には、切換を行う阻止（およびターンオン）は一方向に
しか可能でない。
【０００８】 長さが幅の複数倍であるＭＯＳ構造（請求項１６）による、能動領域の広い面
積にわたって分散された微細な構造の制御は、片面または両面で行うことができ
る（請求項１０、請求項６）。微細な構造部が細くなればなるほど、片面のＭＯ
Ｓ構造は、両面のＭＯＳ構造と同じように早く制御領域に影響を与えることがで
きる。
積にわたって分散された微細な構造の制御は、片面または両面で行うことができ
る（請求項１０、請求項６）。微細な構造部が細くなればなるほど、片面のＭＯ
Ｓ構造は、両面のＭＯＳ構造と同じように早く制御領域に影響を与えることがで
きる。
【０００９】 本発明により、微弱にドーピングされたゾーンの厚さが著しく低減した双方向
スイッチを製造することが可能になる。双方向で阻止をする従来のデバイス、た
とえばサイリスタなどでは、一方の極性を阻止する第1のｐｎ接合が、他方の極
性の逆電圧を受容することのできる第二のｐｎ接合によって補足されなくてはな
らない。そのために、同一の阻止能力で少なくとも２倍のデバイス厚を必要とす
るｐｎｐ構造が生じることになる。本発明では、微弱にドーピングされた同一ゾ
ーンが、ブロック電圧と逆電圧の両方を受容することができる。半導体結晶領域
の厚みが少ないので、本発明では、より低い順方向電圧も得ることができる。
スイッチを製造することが可能になる。双方向で阻止をする従来のデバイス、た
とえばサイリスタなどでは、一方の極性を阻止する第1のｐｎ接合が、他方の極
性の逆電圧を受容することのできる第二のｐｎ接合によって補足されなくてはな
らない。そのために、同一の阻止能力で少なくとも２倍のデバイス厚を必要とす
るｐｎｐ構造が生じることになる。本発明では、微弱にドーピングされた同一ゾ
ーンが、ブロック電圧と逆電圧の両方を受容することができる。半導体結晶領域
の厚みが少ないので、本発明では、より低い順方向電圧も得ることができる。
【００１０】 それぞれ隣接する接続面に対して、「微細な構造部」でのＭＯＳ構造のゲート
電圧を制御することにより、過剰濃度の大きさを動作中に調整することができる
。それにより、その都度の動作について損失を最低限に抑えることができる。
電圧を制御することにより、過剰濃度の大きさを動作中に調整することができる
。それにより、その都度の動作について損失を最低限に抑えることができる。
【００１１】 対向する接続電極ＫＢに対する、制御キャパシタンスに寄与する制御面ＧＡの
キャパシタンス、ないし他方における対向する接続電極ＫＡに対する制御面ＧＢ
は、構造幅と、２つの微細な構造部の間の間隔との比率に応じて、比較的小さく
保つことができるので、制御コストが低く抑えられる。
キャパシタンス、ないし他方における対向する接続電極ＫＡに対する制御面ＧＢ
は、構造幅と、２つの微細な構造部の間の間隔との比率に応じて、比較的小さく
保つことができるので、制御コストが低く抑えられる。
【００１２】 ターンオフの前に行われるデバイスの部分的な放電によって、ターンオフ可能
なサイリスタ（たとえばＧＴＯ）に比べてターンオフ損失を明らかに低減するこ
とができる。
なサイリスタ（たとえばＧＴＯ）に比べてターンオフ損失を明らかに低減するこ
とができる。
【００１３】 製造プロセスに対する要求が少ないことに格別の意義がある。このデバイスは
事実上完全に変化のないままの半導体原料でできている。阻止能力のあるｐｎ接
合や、正確に調整されるべきドーピング濃度や、再結合中心などは必要ない。電
子および（第１の電荷担体および第２の相補的な電荷担体としての）正孔を注入
ないし導出することのできる接触領域が設けられるだけである。この接触領域は
、それぞれ互いに接続面を介して短絡されていて、高度にドーピングされた、た
だし表面に対して横向きの延びに関しては短い領域であってよい。あるいは適当
なショットキー接点であってもよい。
事実上完全に変化のないままの半導体原料でできている。阻止能力のあるｐｎ接
合や、正確に調整されるべきドーピング濃度や、再結合中心などは必要ない。電
子および（第１の電荷担体および第２の相補的な電荷担体としての）正孔を注入
ないし導出することのできる接触領域が設けられるだけである。この接触領域は
、それぞれ互いに接続面を介して短絡されていて、高度にドーピングされた、た
だし表面に対して横向きの延びに関しては短い領域であってよい。あるいは適当
なショットキー接点であってもよい。
【００１４】 半導体結晶の圧倒的に優勢な能動領域は、絶縁性の層で覆われるとともに、阻
止状態のときに半導体結晶全体にわたる場を均等化する伝導性のある磁気抵抗素
子によって遮蔽される。テクノロジー上の製造コストの低減は、特に、ドーピン
グをきわめて困難にしか達成することのできない半導体材料、たとえば炭化珪素
などについて大きなメリットがある。
止状態のときに半導体結晶全体にわたる場を均等化する伝導性のある磁気抵抗素
子によって遮蔽される。テクノロジー上の製造コストの低減は、特に、ドーピン
グをきわめて困難にしか達成することのできない半導体材料、たとえば炭化珪素
などについて大きなメリットがある。
【００１５】 実施例によって本発明を補足および説明する。
【００１６】 双方向半導体スイッチの周期的に構成されている構造部を示す部分図が、図１
と図２に模式的に描かれている。寸法は、大きさが非常にまちまちなので縮尺ど
おりには描かれていない。このデバイスは、半導体結晶のたとえば矩形のディス
クでできており、典型的にはシリコン、特に炭化珪素でできている。開閉機能を
受け持つ能動領域１は、図３の縁部領域５０，５１とは区別される。図１は能動
領域の一部しか示していない。上面「Ａ」および下面「Ｂ」にみられる構造部は
、能動領域の全表面にわたって周期的に続いており、上面と下面とで同一である
。これらの構造部は互いに揃っていてよいが、揃えることが必要なわけではなく
、図１では互いにずらされた状態で図示されている。各々の構造部は、半導体デ
ィスクの厚さに比べて非常に小さく、この半導体ディスクそのものはイントリン
シックな（つまりドーピングされておらず通常は「ｉ」で表示される）半導体結
晶、または非常に微弱にドーピングされた（通常は「ｎ」で表示される）半導体
結晶、あるいは非常に微弱にｐドーピングされた（通常は「ｐ」で表示される）
半導体結晶でできており、可能な限り低い再結合中心の濃度を有しているのが望
ましい（可能な限り長い電荷担体の耐用寿命）。
と図２に模式的に描かれている。寸法は、大きさが非常にまちまちなので縮尺ど
おりには描かれていない。このデバイスは、半導体結晶のたとえば矩形のディス
クでできており、典型的にはシリコン、特に炭化珪素でできている。開閉機能を
受け持つ能動領域１は、図３の縁部領域５０，５１とは区別される。図１は能動
領域の一部しか示していない。上面「Ａ」および下面「Ｂ」にみられる構造部は
、能動領域の全表面にわたって周期的に続いており、上面と下面とで同一である
。これらの構造部は互いに揃っていてよいが、揃えることが必要なわけではなく
、図１では互いにずらされた状態で図示されている。各々の構造部は、半導体デ
ィスクの厚さに比べて非常に小さく、この半導体ディスクそのものはイントリン
シックな（つまりドーピングされておらず通常は「ｉ」で表示される）半導体結
晶、または非常に微弱にドーピングされた（通常は「ｎ」で表示される）半導体
結晶、あるいは非常に微弱にｐドーピングされた（通常は「ｐ」で表示される）
半導体結晶でできており、可能な限り低い再結合中心の濃度を有しているのが望
ましい（可能な限り長い電荷担体の耐用寿命）。
【００１７】 分散された微細な構造部は、コラムとして（図面平面に対して垂直方向の広が
り、図面方向の広がりと同一）構成され、またウェブ１０として（図面平面に対
して垂直方向に、能動領域全体にわたって延びる広がり）構成されていてもよく
、図４と図５に示すような、埋設された水平方向または垂直方向の制御構造部も
同様に可能である。以下においては、上記のようなすべての構造部を説明するた
めに、ウェブ状の構造部１０について詳しく取り上げることにする。これらのウ
ェブの外側端部だけは、接続電極ＫＡないしＫＢによって相互に短絡されたｎ＋ 区域ないしｐ＋ 区域３，４によって、高いドーピングを有している。ウェブ状
の構造部については、強くドーピングされたこれらの区域３ａ，４ａが、図面平
面に対して垂直に相並んで構成されていてもよく、この様子は図２に描かれてい
る。
り、図面方向の広がりと同一）構成され、またウェブ１０として（図面平面に対
して垂直方向に、能動領域全体にわたって延びる広がり）構成されていてもよく
、図４と図５に示すような、埋設された水平方向または垂直方向の制御構造部も
同様に可能である。以下においては、上記のようなすべての構造部を説明するた
めに、ウェブ状の構造部１０について詳しく取り上げることにする。これらのウ
ェブの外側端部だけは、接続電極ＫＡないしＫＢによって相互に短絡されたｎ＋ 区域ないしｐ＋ 区域３，４によって、高いドーピングを有している。ウェブ状
の構造部については、強くドーピングされたこれらの区域３ａ，４ａが、図面平
面に対して垂直に相並んで構成されていてもよく、この様子は図２に描かれてい
る。
【００１８】 ＫＡおよびＫＢと接触する領域を除いて、能動領域１全体が両側の絶縁層２０
，２１で覆われている。シリコンについては、たとえばゲート酸化物に通常用い
られるような高品質の酸化珪素層で覆う。この酸化物層は、良好な伝導性のある
（金属または高度にドーピングした多結晶シリコン）フィールド電極ＦＡないし
ＦＢをもつ本来のディスク表面の上にかぶせられており、これらのフィールド電
極はそれぞれの側の接続電極と、つまりＦＡはＫＡと、ＦＢはＫＢと、それぞれ
電気的に接続されている。
，２１で覆われている。シリコンについては、たとえばゲート酸化物に通常用い
られるような高品質の酸化珪素層で覆う。この酸化物層は、良好な伝導性のある
（金属または高度にドーピングした多結晶シリコン）フィールド電極ＦＡないし
ＦＢをもつ本来のディスク表面の上にかぶせられており、これらのフィールド電
極はそれぞれの側の接続電極と、つまりＦＡはＫＡと、ＦＢはＫＢと、それぞれ
電気的に接続されている。
【００１９】 ディスク表面に対して垂直に位置するウェブ壁部には、ゲート電極ＧＡないし
ＧＢをもつ酸化物層がかぶせられており、これらのゲート電極は、シリコンにつ
いては典型的には高度にドーピングされた伝導性の優れた多結晶シリコンででき
ている。つまりこのデバイスは、両方のメイン接続部ＫＡ（ＦＡと接続）および
ＫＢ（ＦＢと接続）、ならびに２つの制御電極ＧＡおよびＧＢを備えている。
ＧＢをもつ酸化物層がかぶせられており、これらのゲート電極は、シリコンにつ
いては典型的には高度にドーピングされた伝導性の優れた多結晶シリコンででき
ている。つまりこのデバイスは、両方のメイン接続部ＫＡ（ＦＡと接続）および
ＫＢ（ＦＢと接続）、ならびに２つの制御電極ＧＡおよびＧＢを備えている。
【００２０】 機能を説明するため、図２には図１のウェブ１０の一部が拡大して示されてい
る。ここでは、ウェブの長手方向で交互にｎ＋ ドーピングおよびｐ＋ ドーピン
グされた領域３ａ，４ａ，３ａ（以下同様）が図示されている。配置が左右対称
なので、メイン接続部ＫＡ，ＫＢの間の電圧方向だけを考慮すればよい。
る。ここでは、ウェブの長手方向で交互にｎ＋ ドーピングおよびｐ＋ ドーピン
グされた領域３ａ，４ａ，３ａ（以下同様）が図示されている。配置が左右対称
なので、メイン接続部ＫＡ，ＫＢの間の電圧方向だけを考慮すればよい。
【００２１】 便宜上、電圧ＵＡＢ（たとえばＵＡＢ＝１０００Ｖ）の電圧源について考える
。ＫＡは正極と接続されており、ＫＢは負極と接続されている。
。ＫＡは正極と接続されており、ＫＢは負極と接続されている。
【００２２】 阻止： ＧＡに、ＭＯＳ構造（ＧＡ−酸化物層−ウェブ半導体）の閾値電圧を上回る、
半導体結晶の一方の面「Ａ」にあるＫＡに対して正の約＋１０Ｖのゲート電圧Ｕ
ＧＫＡを印加する。ウェブ表面のすぐ付近、およびＧＡに対するウェブ付加部の
すぐ付近には、電子濃縮層２ａが生成される。それによって、ＧＡの正の電位は
ウェブ内部２によってほぼ遮蔽されるものの、ウェブ幅ｂが十分に小さく選択さ
れていれば、ウェブの中心部にもＫＡに対して約０．３Ｖの正の電位が常に存在
している。その結果、この中心部でも、正孔濃度よりはるかに高い電子濃度が設
定される。つまりこのゲート電圧の場合、ウェブ１０はその内部２とともに、あ
たかもｎドーピングされているかのように作用する。
半導体結晶の一方の面「Ａ」にあるＫＡに対して正の約＋１０Ｖのゲート電圧Ｕ
ＧＫＡを印加する。ウェブ表面のすぐ付近、およびＧＡに対するウェブ付加部の
すぐ付近には、電子濃縮層２ａが生成される。それによって、ＧＡの正の電位は
ウェブ内部２によってほぼ遮蔽されるものの、ウェブ幅ｂが十分に小さく選択さ
れていれば、ウェブの中心部にもＫＡに対して約０．３Ｖの正の電位が常に存在
している。その結果、この中心部でも、正孔濃度よりはるかに高い電子濃度が設
定される。つまりこのゲート電圧の場合、ウェブ１０はその内部２とともに、あ
たかもｎドーピングされているかのように作用する。
【００２３】 半導体結晶の他方の面「Ｂ」では、ＧＢの所定の極性で電圧ＵＡＢを阻止する
ため、ＫＢに対して負の約−１０Ｖのゲート電圧ＵＧＫＢが印加される。すると
そこではドーピングされたウェブ表面に正孔濃縮層が形成され、ウェブは内部で
ｐドーピングされているように作用する。そして電圧ＵＡＢは、このようにゲー
ト電圧によって惹起された電荷担体分布のときに事実上電流が流れないように方
向付けられている。それぞれの「少数派の電荷担体」だけが、すなわち一方の面
「Ａ」のウェブ付加部「ｚ」に由来する正孔、ないし他方の面「Ｂ」のウェブ付
加部に由来する電極だけが、イントリンシック領域１全体にわたって延びる電界
によって吸引されて、逆電流に貢献する。
ため、ＫＢに対して負の約−１０Ｖのゲート電圧ＵＧＫＢが印加される。すると
そこではドーピングされたウェブ表面に正孔濃縮層が形成され、ウェブは内部で
ｐドーピングされているように作用する。そして電圧ＵＡＢは、このようにゲー
ト電圧によって惹起された電荷担体分布のときに事実上電流が流れないように方
向付けられている。それぞれの「少数派の電荷担体」だけが、すなわち一方の面
「Ａ」のウェブ付加部「ｚ」に由来する正孔、ないし他方の面「Ｂ」のウェブ付
加部に由来する電極だけが、イントリンシック領域１全体にわたって延びる電界
によって吸引されて、逆電流に貢献する。
【００２４】 ウェブ付加部は、微細な構造部からメイン結晶領域への移行領域ｚに相当して
いる。
いる。
【００２５】 事例計算では、ウェブ幅が０．３μｍでウェブ内部が１０ＶのＵＧＫＡの場合
、約＋０．３Ｖの電位と、これに応じた数１０１６ｃｍ−３の電子濃度が得られ
ている。これに基づき、同等のデバイスで最大限許容される典型的な動作温度に
相当する４００Ｋの温度では、数１０９ｃｍ−３の正孔濃度と、１ｍＡｃｍ−２ 以下の逆電流密度が導き出される。
、約＋０．３Ｖの電位と、これに応じた数１０１６ｃｍ−３の電子濃度が得られ
ている。これに基づき、同等のデバイスで最大限許容される典型的な動作温度に
相当する４００Ｋの温度では、数１０９ｃｍ−３の正孔濃度と、１ｍＡｃｍ−２ 以下の逆電流密度が導き出される。
【００２６】 阻止状態のとき、このデバイスは「平板」ＦＡおよびＦＢをもつ平板コンデン
サであると考えることもできる。電圧が上昇すると、イントリンシック領域１か
ら電子がウェブとして構成された一方の面の「自由構造部」を介して正極に導出
され、正孔は他方の面の相応の「自由構造部」を介して負極に導出される。空に
なっているイントリンシック領域１を生成することで、新たに形成された電荷担
体も同様に流れ出し、それによってやはり逆電流に貢献する。電気力線４０は半
導体ディスクを通ってＦＡからＦＢへ、実質的に垂直に延びている。ただしウェ
ブ付加部ｚの領域では、電気力線は、まだ正のゲート電極ＧＡで始まっており、
そこから湾曲した軌道で酸化物を通ってデバイスの他方の面に延びている（図２
参照）。ウェブ１０の長さｌが十分であれば、ウェブの中心部２には垂直方向に
延びる電気力線４０は存在しない。
サであると考えることもできる。電圧が上昇すると、イントリンシック領域１か
ら電子がウェブとして構成された一方の面の「自由構造部」を介して正極に導出
され、正孔は他方の面の相応の「自由構造部」を介して負極に導出される。空に
なっているイントリンシック領域１を生成することで、新たに形成された電荷担
体も同様に流れ出し、それによってやはり逆電流に貢献する。電気力線４０は半
導体ディスクを通ってＦＡからＦＢへ、実質的に垂直に延びている。ただしウェ
ブ付加部ｚの領域では、電気力線は、まだ正のゲート電極ＧＡで始まっており、
そこから湾曲した軌道で酸化物を通ってデバイスの他方の面に延びている（図２
参照）。ウェブ１０の長さｌが十分であれば、ウェブの中心部２には垂直方向に
延びる電気力線４０は存在しない。
【００２７】 導通状態： いま、ＵＡＢの極性は同じでゲート電圧の極を逆転させると、すなわちＵＧＫ Ａ をＫＡに対して−１０Ｖ、ＵＧＫＢをＫＢに対して＋１０Ｖにすると、第１の
面「Ａ」には正孔濃縮層２ａが形成され、他方の面「Ｂ」には同様の電子濃縮層
が形成される。しかしこれらは、ＵＡＢがこの極性の場合、すぐに強力な通電に
つながるとともに、外部の負荷があるときにはデバイス上の電圧の降下につなが
る。面Ｂから面Ａにドリフトする電子は、絶縁性の電極ＦＡによって導出される
ことはあり得ず、側方からウェブまで拡散せざるを得ない。ウェブ領域は部分的
に電子−正孔プラズマが過剰になる。電子は、ｎ＋ 区域を介して接続部ＫＡに
導出される。２つのウェブに間隔があることにより、可能な過剰濃度の大きさお
よびこれに伴う順方向電圧降下の大きさに影響を与えることができる。
面「Ａ」には正孔濃縮層２ａが形成され、他方の面「Ｂ」には同様の電子濃縮層
が形成される。しかしこれらは、ＵＡＢがこの極性の場合、すぐに強力な通電に
つながるとともに、外部の負荷があるときにはデバイス上の電圧の降下につなが
る。面Ｂから面Ａにドリフトする電子は、絶縁性の電極ＦＡによって導出される
ことはあり得ず、側方からウェブまで拡散せざるを得ない。ウェブ領域は部分的
に電子−正孔プラズマが過剰になる。電子は、ｎ＋ 区域を介して接続部ＫＡに
導出される。２つのウェブに間隔があることにより、可能な過剰濃度の大きさお
よびこれに伴う順方向電圧降下の大きさに影響を与えることができる。
【００２８】 ターンオフするため、デバイスをまず部分的に放電させることができる。たと
えば両方のゲート電圧がＵＧＫＡ＝ＵＧＫＢ＝０Ｖに設定されると、濃縮層は消
失する。このことは面Ａでは正孔濃縮層が存在しなくなることを意味しているの
で、ウェブでは正孔およびこれに伴う正孔電流に対する伝導性が明らかに低減す
る。ウェブでは電子と正孔の濃度が同化し、それによって電子流が明らかに増大
する。面Ｂでは同時に電子の流入が電子濃縮層の解体によって減少し、正孔の流
出が激しくなるので、デバイスは一定の電流で放電する。そして放電段階の後、
阻止状態のときの極性に準じてゲート電圧を調整することができ、つまりＵＧＫ Ａ ＝＋１０Ｖ，ＵＧＫＢ＝−１０Ｖに調整することができ、それによってデバイ
スをターンオフすることができる。そして完全に放電が終わり、再び電圧が受容
される。
えば両方のゲート電圧がＵＧＫＡ＝ＵＧＫＢ＝０Ｖに設定されると、濃縮層は消
失する。このことは面Ａでは正孔濃縮層が存在しなくなることを意味しているの
で、ウェブでは正孔およびこれに伴う正孔電流に対する伝導性が明らかに低減す
る。ウェブでは電子と正孔の濃度が同化し、それによって電子流が明らかに増大
する。面Ｂでは同時に電子の流入が電子濃縮層の解体によって減少し、正孔の流
出が激しくなるので、デバイスは一定の電流で放電する。そして放電段階の後、
阻止状態のときの極性に準じてゲート電圧を調整することができ、つまりＵＧＫ Ａ ＝＋１０Ｖ，ＵＧＫＢ＝−１０Ｖに調整することができ、それによってデバイ
スをターンオフすることができる。そして完全に放電が終わり、再び電圧が受容
される。
【００２９】 ターンオフ過程を最適化するため、半導体の放電状態に応じて、ゲート電圧を
時間に依存して変えることができる。
時間に依存して変えることができる。
【００３０】 シリコンについては、意図している阻止能力に応じて半導体材料のディスク厚
を選択する。その目安としては、およそ１μｍのシリコンについて１０Ｖの逆電
圧を受容することができ、つまりたとえば厚さ２００μｍのディスクで２０００
Ｖを受容することができる。ウェブ付加部ｚで垂直方向の電場を遮蔽するため、
ウェブ幅ｂはできるだけ小さく選択する。典型的な幅としては、およそ０．２μ
ｍから２．０μｍの幅が意図される。ウェブの内部で垂直方向の場ができるのを
防止するため、ウェブ長さｌはウェブ幅の複数倍であるのが望ましく、約３倍か
ら１０倍が望ましい。奥行きは、たとえば通電されるべき負荷電流に応じて自由
に構成してよい。２つのウェブの間隔はウェブ幅のおよそ１０倍から２０倍に選
択することができ、ウェブ接点ＫＡ，ＫＢにおけるｎ＋ 区域とｐ＋ 区域の大き
さは、ウェブ幅を上回らないのが望ましい。これらの指定は一例であり、より具
体的なイメージを与えるためのものにすぎない。
を選択する。その目安としては、およそ１μｍのシリコンについて１０Ｖの逆電
圧を受容することができ、つまりたとえば厚さ２００μｍのディスクで２０００
Ｖを受容することができる。ウェブ付加部ｚで垂直方向の電場を遮蔽するため、
ウェブ幅ｂはできるだけ小さく選択する。典型的な幅としては、およそ０．２μ
ｍから２．０μｍの幅が意図される。ウェブの内部で垂直方向の場ができるのを
防止するため、ウェブ長さｌはウェブ幅の複数倍であるのが望ましく、約３倍か
ら１０倍が望ましい。奥行きは、たとえば通電されるべき負荷電流に応じて自由
に構成してよい。２つのウェブの間隔はウェブ幅のおよそ１０倍から２０倍に選
択することができ、ウェブ接点ＫＡ，ＫＢにおけるｎ＋ 区域とｐ＋ 区域の大き
さは、ウェブ幅を上回らないのが望ましい。これらの指定は一例であり、より具
体的なイメージを与えるためのものにすぎない。
【００３１】 デバイスを双方向の動作形式に利用したいときは、単に左右対称でなくドーピ
ングされた区域によって、つまりたとえば環状フィールドの通常のシステムの形
態で、あるいは側方のドーピング推移の変化によって、縁部領域で電界強度の低
減が起こらないようにすることが推奨される。それに対して磁気抵抗素子５０は
、連続的に半導体から遠ざかるように湾曲した縁部密閉として好適であり、この
様子は図３に模式的に図示されており、これはＷＯ９９／２７５８２（フラウン
ホーファー）と同様である。
ングされた区域によって、つまりたとえば環状フィールドの通常のシステムの形
態で、あるいは側方のドーピング推移の変化によって、縁部領域で電界強度の低
減が起こらないようにすることが推奨される。それに対して磁気抵抗素子５０は
、連続的に半導体から遠ざかるように湾曲した縁部密閉として好適であり、この
様子は図３に模式的に図示されており、これはＷＯ９９／２７５８２（フラウン
ホーファー）と同様である。
【００３２】 このデバイスの基礎をなしている機能原理は、特に製造プロセスのコストによ
って区別されるさまざまな構造で具体化することができる。たとえば図１と図２
に示す薄いコラムまたは長いウェブは十分に頑丈であるようには思われず、接続
電極ＫＡ，ＫＢとの接触が非常に難しいように思われるかもしれない。ウェブ構
造全体を半導体結晶の内部に「沈降」させることもでき、その様子が図４、図７
または図８に描かれている。
って区別されるさまざまな構造で具体化することができる。たとえば図１と図２
に示す薄いコラムまたは長いウェブは十分に頑丈であるようには思われず、接続
電極ＫＡ，ＫＢとの接触が非常に難しいように思われるかもしれない。ウェブ構
造全体を半導体結晶の内部に「沈降」させることもでき、その様子が図４、図７
または図８に描かれている。
【００３３】 そのために半導体の本体には、通常の英語では「ｔｒｅｎｃｈｓ」と呼ばれる
溝が食刻されて、所望の「ウェブ」２’，２”が残るようになっている。溝の壁
は酸化物層２０ａで絶縁し、次いで、伝導性の良好なゲート電極ＧＡを溝に充填
する。こうしてゲート電極は表面よりも下側で、１つまたは複数の個所に外部と
の接触のための接続面を備えた、関連し合う格子または網目を形成する。この「
トレンチ技術」はデータ記憶装置を製造するために開発されたものであり、従来
技術である。接続電極ＫＡ，ＫＢの接触は、これで格別に簡単になる。なぜなら
上側が酸化物層２０で絶縁されたゲート電極ＧＡの場合でも、磁気抵抗素子ＦＡ
，ＦＢと接続面ＫＡ，ＫＢに対する金属膜を全面に装着するだけでよいからであ
る。
溝が食刻されて、所望の「ウェブ」２’，２”が残るようになっている。溝の壁
は酸化物層２０ａで絶縁し、次いで、伝導性の良好なゲート電極ＧＡを溝に充填
する。こうしてゲート電極は表面よりも下側で、１つまたは複数の個所に外部と
の接触のための接続面を備えた、関連し合う格子または網目を形成する。この「
トレンチ技術」はデータ記憶装置を製造するために開発されたものであり、従来
技術である。接続電極ＫＡ，ＫＢの接触は、これで格別に簡単になる。なぜなら
上側が酸化物層２０で絶縁されたゲート電極ＧＡの場合でも、磁気抵抗素子ＦＡ
，ＦＢと接続面ＫＡ，ＫＢに対する金属膜を全面に装着するだけでよいからであ
る。
【００３４】 この構造についても別の改良形を構成することができる。ゲートの作用はウェ
ブ内部２，２’，２”に向かってしか必要ないのに対し、他方の面または下面に
おける半導体容積に対しては望ましくないキャパシタンスしか発生しない。つま
りトレンチがもっと広ければ、ウェブ内部と反対を向いている面でも、絶縁層を
はるかに厚く設計することができるはずである。トレンチがさらに広ければ、最
終的に、磁気抵抗素子ＦＡも他方の壁を介してトレンチ底面まで通じることがで
きるはずである。
ブ内部２，２’，２”に向かってしか必要ないのに対し、他方の面または下面に
おける半導体容積に対しては望ましくないキャパシタンスしか発生しない。つま
りトレンチがもっと広ければ、ウェブ内部と反対を向いている面でも、絶縁層を
はるかに厚く設計することができるはずである。トレンチがさらに広ければ、最
終的に、磁気抵抗素子ＦＡも他方の壁を介してトレンチ底面まで通じることがで
きるはずである。
【００３５】 このような考察を考慮に入れた構造バリエーションが図５に示されている。こ
の構造は、図２のウェブを半分にして、この上に絶縁性のフィールド電極ＦＡに
「移設」することによって生じるものである。この水平に方向づけられた微細な
構造部については、「ウェブ幅」ｂをはるかに狭く構成して、機械的な限界強度
を越えることなくｌ／ｂの比率を著しく大きくすることが格別に簡単である。
の構造は、図２のウェブを半分にして、この上に絶縁性のフィールド電極ＦＡに
「移設」することによって生じるものである。この水平に方向づけられた微細な
構造部については、「ウェブ幅」ｂをはるかに狭く構成して、機械的な限界強度
を越えることなくｌ／ｂの比率を著しく大きくすることが格別に簡単である。
【００３６】 半分にして水平に寝かせた図２の構造バリエーションは、図５に沈降させた状
態で図示されている。図２のウェブ２はここでは細い制御領域２* に対応してお
り、この制御領域は能動領域１と同じくドーピングされていない、または微弱に
ドーピングされた半導体結晶でできており、能動領域の内部に、水平に配置され
たウェブ領域２* が移行領域ｚを介して挿入されている。領域ｚは、図２の脚部
領域またはウェブ付加部領域ｚに対応している。半導体結晶１に能動領域で沈降
している磁気抵抗素子ＦＡは山形の形態を有しており、図５の左側で表面の上に
載っている磁気抵抗素子に伝導的に続いている。山形をした延びの長い脚部は、
その長さｌが、符号ｂで示している制御領域２* の残りの厚さの複数倍の長さに
なっている。左の縁部領域が山形状に構成された沈降している磁気抵抗素子ＦＡ
は、水平方向に位置する絶縁層２０ｂによって両側で半導体結晶に対して絶縁さ
れている。対向する面、つまり微細な構造部１２の表面には、図５に図示されて
いるように、ＭＯＳ構造が形成されており、このＭＯＳ構造はゲート接続部ＧＡ
と、結晶１の表面上にある水平方向の絶縁層２０と、制御を行うウェブ領域２*
とで構成されている。このＭＯＳ構造によって、移行領域ｚにおける電荷担体の
流入と流出が、接続電極ＫＡに対する制御電圧に依存して制御される。電荷担体
（電子または正孔）の制御は前述した実施例に準じて行われ、ここではあらため
て説明はしない。接続面ＫＡに近い作用領域では、微細な構造部１２の長手方向
ｌでわずかにだけ延びている、高度にドーピングされたゾーン３ａ，４ａが設け
られている。
態で図示されている。図２のウェブ２はここでは細い制御領域２* に対応してお
り、この制御領域は能動領域１と同じくドーピングされていない、または微弱に
ドーピングされた半導体結晶でできており、能動領域の内部に、水平に配置され
たウェブ領域２* が移行領域ｚを介して挿入されている。領域ｚは、図２の脚部
領域またはウェブ付加部領域ｚに対応している。半導体結晶１に能動領域で沈降
している磁気抵抗素子ＦＡは山形の形態を有しており、図５の左側で表面の上に
載っている磁気抵抗素子に伝導的に続いている。山形をした延びの長い脚部は、
その長さｌが、符号ｂで示している制御領域２* の残りの厚さの複数倍の長さに
なっている。左の縁部領域が山形状に構成された沈降している磁気抵抗素子ＦＡ
は、水平方向に位置する絶縁層２０ｂによって両側で半導体結晶に対して絶縁さ
れている。対向する面、つまり微細な構造部１２の表面には、図５に図示されて
いるように、ＭＯＳ構造が形成されており、このＭＯＳ構造はゲート接続部ＧＡ
と、結晶１の表面上にある水平方向の絶縁層２０と、制御を行うウェブ領域２*
とで構成されている。このＭＯＳ構造によって、移行領域ｚにおける電荷担体の
流入と流出が、接続電極ＫＡに対する制御電圧に依存して制御される。電荷担体
（電子または正孔）の制御は前述した実施例に準じて行われ、ここではあらため
て説明はしない。接続面ＫＡに近い作用領域では、微細な構造部１２の長手方向
ｌでわずかにだけ延びている、高度にドーピングされたゾーン３ａ，４ａが設け
られている。
【００３７】 制御領域２* がはるかに細く構成可能であるにもかかわらず、図５に基づいて
製作された微細な構造部１２の機械的強度は著しく高い。
製作された微細な構造部１２の機械的強度は著しく高い。
【００３８】 ｐｎ接合なしに遮蔽をするという構想は、外部の低阻止スイッチを介して制御
される高阻止スイッチ、いわゆる「カスコード構造」を製造するのにも利用する
こともできる。トレンチ技術によるこのような構造の図式が、面「Ａ」について
図６に示されている。トレンチは、ガラスなどの絶縁材６０で充填されている。
他方の面「Ｂ」の構造は、同じく左右対称に考えればよい。ここではそれぞれ２
つのウェブ２* が密接して並んでおり、そのうちの一方はｎ＋ ドーピングされ
ていて接続面ＫｎＡおよび外部のスイッチＳｎＡを介して磁気抵抗素子ＦＡと接
続されており、また、第２のウェブはｐ＋ ドーピングされていて接続面ＫｐＡ
および第２の外部のスイッチＳｐＡを介して面「Ａ」の磁気抵抗素子ＦＡと接続
されている。同じく磁気抵抗素子ＦＡに、他方の面「Ｂ」に対して正の電位が印
加されると、図６ａに示すように、阻止をするために対向するスイッチＳｎＡお
よびＳｐＢが閉じられ、対向するスイッチＳｐＡおよびＳｎＢが開かれる。する
と開いている接続部（ＫｐＡおよびＫｎＢ）の電位は、帰属の磁気抵抗素子に対
して、対向する面の電位に向かう方向へ若干ずらされる。ＭＯＳゲートのように
、それ以外の方向へずれることは決してあり得ない。したがってここではｎ＋
接点とｐ＋ 接点について２つの別個の接続部が提案されている。
される高阻止スイッチ、いわゆる「カスコード構造」を製造するのにも利用する
こともできる。トレンチ技術によるこのような構造の図式が、面「Ａ」について
図６に示されている。トレンチは、ガラスなどの絶縁材６０で充填されている。
他方の面「Ｂ」の構造は、同じく左右対称に考えればよい。ここではそれぞれ２
つのウェブ２* が密接して並んでおり、そのうちの一方はｎ＋ ドーピングされ
ていて接続面ＫｎＡおよび外部のスイッチＳｎＡを介して磁気抵抗素子ＦＡと接
続されており、また、第２のウェブはｐ＋ ドーピングされていて接続面ＫｐＡ
および第２の外部のスイッチＳｐＡを介して面「Ａ」の磁気抵抗素子ＦＡと接続
されている。同じく磁気抵抗素子ＦＡに、他方の面「Ｂ」に対して正の電位が印
加されると、図６ａに示すように、阻止をするために対向するスイッチＳｎＡお
よびＳｐＢが閉じられ、対向するスイッチＳｐＡおよびＳｎＢが開かれる。する
と開いている接続部（ＫｐＡおよびＫｎＢ）の電位は、帰属の磁気抵抗素子に対
して、対向する面の電位に向かう方向へ若干ずらされる。ＭＯＳゲートのように
、それ以外の方向へずれることは決してあり得ない。したがってここではｎ＋
接点とｐ＋ 接点について２つの別個の接続部が提案されている。
【００３９】 主結晶の内部には、図２に示すのと同様の電荷担体輸送が行われる。この場合
に契機となるのは、一体化されているＭＯＳ構造によってではなく、外部のＭＯ
Ｓ素子によってである。この外部のＭＯＳ素子は、それぞれの移行領域ｚで濃度
に関して制御される電荷担体のタイプを規定する。
に契機となるのは、一体化されているＭＯＳ構造によってではなく、外部のＭＯ
Ｓ素子によってである。この外部のＭＯＳ素子は、それぞれの移行領域ｚで濃度
に関して制御される電荷担体のタイプを規定する。
【００４０】 外部スイッチは低素子ＭＯＳＦＥＴであってよいが、双方向スイッチの全電流
を通すことができなくてはならない。導通動作のときは、相応にスイッチＳｐＡ
およびＳｎＢを閉じ、スイッチＳｎＡおよびＳｐＢを開く。すべてのスイッチを
同時に閉じることにより、部分的な放電を得ることができる。
を通すことができなくてはならない。導通動作のときは、相応にスイッチＳｐＡ
およびＳｎＢを閉じ、スイッチＳｎＡおよびＳｐＢを開く。すべてのスイッチを
同時に閉じることにより、部分的な放電を得ることができる。
【００４１】 ｐｎ接合なしで制御下の阻止を行うという構想は、上記以外のデバイス用とし
て採用しても好都合である。たとえばデバイスを一方向でのみ制御下で切り換え
たいときは、本発明に基づく構造部を一方の面だけに取り付け、他方の面には相
応の（導通動作のために電荷担体を供給する）ドーピングを備えていれば十分で
ある。このようなＩＧＢＴ類似のデバイスの構造が図７に示されている。このデ
バイスはＭＯＳ制御可能であり、電流の線条化が防止されるので格別に好都合な
安全な作業領域を有している。図示されているのは図４の構造部であり、微細な
構造部のその他のどの実施形態でも同様に適用することができる。
て採用しても好都合である。たとえばデバイスを一方向でのみ制御下で切り換え
たいときは、本発明に基づく構造部を一方の面だけに取り付け、他方の面には相
応の（導通動作のために電荷担体を供給する）ドーピングを備えていれば十分で
ある。このようなＩＧＢＴ類似のデバイスの構造が図７に示されている。このデ
バイスはＭＯＳ制御可能であり、電流の線条化が防止されるので格別に好都合な
安全な作業領域を有している。図示されているのは図４の構造部であり、微細な
構造部のその他のどの実施形態でも同様に適用することができる。
【００４２】 図８と図８ａは、微細な構造部１４を備えた双方向スイッチが側方デバイスと
して構成された実施形態の平面図を示している。平面Ｉ−Ｉに沿った断面図が図
８ａとして示されており、両方の図について同時に説明することにする。側方と
は、すべての接続部が同一の面に位置しているという意味である。これまで対向
する面ＡおよびＢとして説明してきた結晶領域の両方の表面は、ここでは相並ん
で位置しており、両方の図では中央部が省略されていて左側と右側の領域だけが
見えるようになっている。このような側方構造によって製造コストが軽減され、
フォトリソグラフィが一方の表面にしか必要なくなり、他方の面では誘電体７０
が、ドーピングされていない、または微弱にしかドーピングされていない半導体
結晶ｉを絶縁する役目をしており、この半導体結晶の能動領域１は絶縁層７０の
上側の全領域である。このような構造はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）と呼ばれる。
して構成された実施形態の平面図を示している。平面Ｉ−Ｉに沿った断面図が図
８ａとして示されており、両方の図について同時に説明することにする。側方と
は、すべての接続部が同一の面に位置しているという意味である。これまで対向
する面ＡおよびＢとして説明してきた結晶領域の両方の表面は、ここでは相並ん
で位置しており、両方の図では中央部が省略されていて左側と右側の領域だけが
見えるようになっている。このような側方構造によって製造コストが軽減され、
フォトリソグラフィが一方の表面にしか必要なくなり、他方の面では誘電体７０
が、ドーピングされていない、または微弱にしかドーピングされていない半導体
結晶ｉを絶縁する役目をしており、この半導体結晶の能動領域１は絶縁層７０の
上側の全領域である。このような構造はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）と呼ばれる。
【００４３】 一例としての実施形態では、受容されるべき逆電圧またはブロック電圧に応じ
て、この構造がＡ面からＢ面に向かって約１００μｍの寸法をとる。
て、この構造がＡ面からＢ面に向かって約１００μｍの寸法をとる。
【００４４】 図８では接続面ＫＡおよびＫＢが部分的に破断して描かれており、それによっ
て、すでに図１と図２で説明したドーピング領域３ａ，４ａが明示されている。
トレンチ構造ＧＡ，２０ａも、すでに図４のところで説明ずみである。トレンチ
構造に構成されるＭＯＳ構造の形状は図４に比べて異なっており、ここでは長い
楕円状の構造部が選択されており、これらの構造部は相並んで長手側が互いに向
き合うように列を形成し、それぞれの間にウェブ２’を形成しており、微弱にド
ーピングされた、またはドーピングされていない半導体結晶が位置しており、こ
れらの部位に、前出の図面ではそれぞれ符号２が付されているウェブ構造部が構
成されている。
て、すでに図１と図２で説明したドーピング領域３ａ，４ａが明示されている。
トレンチ構造ＧＡ，２０ａも、すでに図４のところで説明ずみである。トレンチ
構造に構成されるＭＯＳ構造の形状は図４に比べて異なっており、ここでは長い
楕円状の構造部が選択されており、これらの構造部は相並んで長手側が互いに向
き合うように列を形成し、それぞれの間にウェブ２’を形成しており、微弱にド
ーピングされた、またはドーピングされていない半導体結晶が位置しており、こ
れらの部位に、前出の図面ではそれぞれ符号２が付されているウェブ構造部が構
成されている。
【００４５】 図８に示すように、高さに対して細いそれぞれストライプ状の構成に接するよ
うに、両側にＭＯＳ構造が設けられており、すなわちそれぞれトレンチゲートＧ
Ａと、これを周辺領域に対して絶縁する層２０ａとが設けられている。
うに、両側にＭＯＳ構造が設けられており、すなわちそれぞれトレンチゲートＧ
Ａと、これを周辺領域に対して絶縁する層２０ａとが設けられている。
【００４６】 ＭＯＳ構造を介しての制御は、前出の図面のときと同様にして行われる。高度
にドーピングされた領域３ａ，４ａは、並んでいるトレンチゲートの間を貫通し
て延びる沈降したウェブ構造部を介して、制御下で、結晶から電荷担体を除去す
るか、あるいは電荷担体を結晶に注入するかを可能にし、これは制御を通じて希
望される側方スイッチの動作状態に応じて選択される。
にドーピングされた領域３ａ，４ａは、並んでいるトレンチゲートの間を貫通し
て延びる沈降したウェブ構造部を介して、制御下で、結晶から電荷担体を除去す
るか、あるいは電荷担体を結晶に注入するかを可能にし、これは制御を通じて希
望される側方スイッチの動作状態に応じて選択される。
【００４７】 当然ながら、個々のトレンチゲートＧＡないし他方の側方面ＧＢの間の伝導性
のある接続は図８には図示されていないが、機能性のあるスイッチにおいては設
けられている。これらは本図では図を見やすくするために省略されており、部分
的に破断して図示している、トレンチゲートの各列の外側にある交互のｎ＋ 区
域とｐ＋ 区域の上側にある接触金属膜も同様である。トレンチゲートの各列の
内側には、ドーピングされていない、または微弱にドーピングされている半導体
結晶が、逆電圧またはブロック電圧を受容するために設けられている。
のある接続は図８には図示されていないが、機能性のあるスイッチにおいては設
けられている。これらは本図では図を見やすくするために省略されており、部分
的に破断して図示している、トレンチゲートの各列の外側にある交互のｎ＋ 区
域とｐ＋ 区域の上側にある接触金属膜も同様である。トレンチゲートの各列の
内側には、ドーピングされていない、または微弱にドーピングされている半導体
結晶が、逆電圧またはブロック電圧を受容するために設けられている。
【図１】 図１は、半導体結晶と、第１の面「Ａ」にある第１の接続電極ＫＡと、これに
対向する別の面「Ｂ」にある第２の接続電極ＫＢとを備えた双方向半導体スイッ
チの一例の能動領域１を示す断面図である。凡例は個々の層の構造、半導体のド
ーピング、絶縁層、ゲート電極、および金属電極を示している。
対向する別の面「Ｂ」にある第２の接続電極ＫＢとを備えた双方向半導体スイッ
チの一例の能動領域１を示す断面図である。凡例は個々の層の構造、半導体のド
ーピング、絶縁層、ゲート電極、および金属電極を示している。
【図２】 図２は、図１のウェブ構造を示す外観図である。接続電極ＫＡは破断して描か
れており、それによって、電極ＫＡの下側、かつウェブ２の上側端部にあるドー
ピング構造部３ａ，４ａを明らかに示している。
れており、それによって、電極ＫＡの下側、かつウェブ２の上側端部にあるドー
ピング構造部３ａ，４ａを明らかに示している。
【図３】 図３は、図１の能動領域に対する縁部密閉を示しており、この密閉部は連続的
に湾曲した磁気抵抗素子５０を有しており、この磁気抵抗素子は半導体のそれぞ
れの側で金属層ＦＡないしＦｂと結合されている。ウェブまたはコラム１０は、
上昇する磁気抵抗素子５０の開始部のところに模式的に描かれている。末端領域
でより大きく湾曲して上昇している磁気抵抗素子５０は、ＳｉＯ２で形成されて
いてよい相応に成形された表面をもつ絶縁層５１の上に位置している。
に湾曲した磁気抵抗素子５０を有しており、この磁気抵抗素子は半導体のそれぞ
れの側で金属層ＦＡないしＦｂと結合されている。ウェブまたはコラム１０は、
上昇する磁気抵抗素子５０の開始部のところに模式的に描かれている。末端領域
でより大きく湾曲して上昇している磁気抵抗素子５０は、ＳｉＯ２で形成されて
いてよい相応に成形された表面をもつ絶縁層５１の上に位置している。
【図４】 図４は、図１に示すウェブの高さに相当する溝にゲート電極ＧＡ，ＧＢを挿入
するトレンチ技術によって沈降または切除されたウェブ１１をもつ構造部を示す
横断面図である。
するトレンチ技術によって沈降または切除されたウェブ１１をもつ構造部を示す
横断面図である。
【図５】 図５はさらに別の構造バリエーションを示している。この構造は、図２のウェ
ブを半分にして絶縁性の磁気抵抗素子ＦＡに「移設」し、「水平のウェブ」１２
を形成することによって得られる。この構造については、「ウェブ幅」ｂをさら
に小さく形成することが特に簡単である。
ブを半分にして絶縁性の磁気抵抗素子ＦＡに「移設」し、「水平のウェブ」１２
を形成することによって得られる。この構造については、「ウェブ幅」ｂをさら
に小さく形成することが特に簡単である。
【図６】 図６は、カスコード状に製作された双方向スイッチを示している。ゲートはこ
こではモノリシックに一体化されるのではなく、ＭＯＳＦＥＴスイッチＳｎＡお
よびＳｐＡが設けられており、これらは双方向スイッチの全電流を通すが、低い
逆電圧しか受容する必要がない。それにより、構造部１３のより大きなウェブ幅
が許容される。図６に示す構成は、図４のトレンチ技術に相当している。
こではモノリシックに一体化されるのではなく、ＭＯＳＦＥＴスイッチＳｎＡお
よびＳｐＡが設けられており、これらは双方向スイッチの全電流を通すが、低い
逆電圧しか受容する必要がない。それにより、構造部１３のより大きなウェブ幅
が許容される。図６に示す構成は、図４のトレンチ技術に相当している。
【図６ａ】 図６ａは、カスコード状に製作された双方向スイッチを示している。ゲートは
ここではモノリシックに一体化されるのではなく、ＭＯＳＦＥＴスイッチＳｎＡ
およびＳｐＡが設けられており、これらは双方向スイッチの全電流を通すが、低
い逆電圧しか受容する必要がない。それにより、構造部１３のより大きなウェブ
幅が許容される。
ここではモノリシックに一体化されるのではなく、ＭＯＳＦＥＴスイッチＳｎＡ
およびＳｐＡが設けられており、これらは双方向スイッチの全電流を通すが、低
い逆電圧しか受容する必要がない。それにより、構造部１３のより大きなウェブ
幅が許容される。
【図７】 図７は、図４のものと類似するトレンチ技術による構造を備えた、ターンオフ
可能なサイリスタの能動領域１を示す部分図である。
可能なサイリスタの能動領域１を示す部分図である。
【図８】 図８は、半導体結晶の一方の面だけに微細な制御構造部１４を備える、開閉を
行う側方のデバイスを示す平面図である。
行う側方のデバイスを示す平面図である。
【図８ａ】 図８ａは、半導体結晶の一方の面だけに微細な制御構造部１４を備える、開閉
を行う側方のデバイスを示すＩ−Ｉ断面図である。
を行う側方のデバイスを示すＩ−Ｉ断面図である。
───────────────────────────────────────────────────── 【要約の続き】 スイッチのターンオン状態はそのようなやり方で制御さ れる。
Claims (19)
- 【請求項１】 ゲート回路の動作電圧を明らかに上回る比較的高い電圧から
高い電圧のとき、少なくとも一方向、有利には両方向で電流を開閉するための、
ドーピングされていない、またはごく微弱にのみドーピングされている半導体結
晶からなる半導体スイッチであって、 能動領域（１）と縁部領域（５０，５１）とを備えており、 半導体スイッチの能動領域（１）の少なくとも一方、特に両方の対向する表面
が、実質的に同一に構成され、均等に分散された微細な構造部（１０，１１，１
２，１３，１４）を備えており、これらの構造部はそれぞれ伝導性のある接続面
（ＫＡ，ＫＢ）を有しており、これらの接続面を通して電荷担体が、広い面積に
わたって分散された微細な構造部を介して制御されながら（ＧＡ，ＧＢ）半導体
結晶の能動領域（１）の内部へ移動可能であり、それによって能動領域（１）に
おける電荷担体の濃度を制御し、これに伴って半導体スイッチのターンオン状態
を制御する、半導体スイッチ。 - 【請求項２】 ゲート回路の動作電圧を明らかに上回る比較的高い電圧から
高い電圧のとき、少なくとも一方向、有利には両方向で電流を開閉するための、
ドーピングされていない、またはごく微弱にのみドーピングされている半導体結
晶からなる半導体スイッチであって、 能動領域（１）と縁部領域（５０，５１）とを備えており、 能動領域（１）の少なくとも一方、特に両方の対向する表面が、実質的に同一
に構成され、均等に分散された微細な構造部（１０，１１，１２，１３，１４）
を備えており、これらの構造部はそれぞれ伝導性のある接続面（ＫＡ，ＫＢ）を
有しており、これらの接続面を通して電荷担体が、広い面積にわたって分散され
た微細な構造部を介して制御されながら（ＧＡ，ＧＢ）半導体結晶の能動領域（
１）の外部へ移動可能であり、それによって能動領域（１）における電荷担体の
濃度を制御し、これに伴って半導体スイッチのターンオフ状態を制御する、半導
体スイッチ。 - 【請求項３】 能動領域（１）の残りの表面が、特に微細な構造部（１０，
１１，１２，１３，１４）で占められていない部分領域の範囲内で、絶縁されな
がら（２０，２１）半導体結晶の上に装着された内側の磁気抵抗素子（ＦＡ；Ｆ
Ｂ）を支持しており、これらの磁気抵抗素子は、微細な構造部で（特に能動領域
の対向する表面上で）伝導性をもつように接続面（ＫＡ，ＫＢ）と接続されてお
り、それによって阻止されるべき電圧または開閉されるべき電流に対する２つの
メイン接続面を構成する、請求項１または２記載の半導体スイッチ。 - 【請求項４】 微細な構造部が、電荷担体を注入して制御するために、また
は抽出して制御するために、互いに実質的に均等な間隔で取り付けられた隆起し
たコラムまたは長尺状のウェブ（１０）で構成されるとともに、側方で取り付け
られたＭＯＳ構造（ＧＡ，２０，２；ＧＡ，２０，２*；ＧＢ，２０，２）を備
えており、それによって、それぞれの微細な構造部から、スイッチの能動領域（
１）におけるドーピングされていない、または微弱にのみドーピングされている
半導体結晶への移行領域（ｚ）における電荷担体濃度を制御する、請求項１また
は２記載の半導体スイッチ。 - 【請求項５】 微細な構造部からその他の能動領域への移行領域（ｚ）にお
ける電荷担体濃度の制御が、 （ａ） 一方の接続面（Ａ）の微細な構造部における第１の電荷担体の濃度の制
御、および （ｂ） 他方の接続面（Ｂ）の微細な構造部における相補的な第２の電荷担体の
同時の制御がぞれぞれ契機となって開始される、請求項１，２または４記載の半
導体スイッチ。 - 【請求項６】 微細な構造部が長尺状のウェブまたはコラム（１１）で構成
されており、これらは半導体結晶の内部に沈降していて、その各々の側にゲート
電極を有しており（ＧＡ，２０ａ）、それによって沈降したＭＯＳ構造を構成す
ることを特徴とする請求項１または２のいずれか１項記載の半導体スイッチ。 - 【請求項７】 内部の磁気抵抗素子（ＦＡ；ＦＢ）と伝導性のある接続面（
ＫＡ；ＫＢ）とが、沈降したＭＯＳ構造の上側に、実質的に平坦な面を形成して
いる、請求項６記載の半導体スイッチ。 - 【請求項８】 微細な構造部（１２）が半導体結晶の表面に対して平行に延
びており、このとき、両側で絶縁された磁気抵抗素子（２０ｂ，ＦＡ）が前記表
面を起点として半導体結晶の内部に沈降していることを特徴とする請求項１記載
の半導体スイッチ。 - 【請求項９】 沈降した磁気抵抗素子（ＦＡ）と半導体結晶の表面との間に
、細い（ｂ）が、しかし長い（ｌ）制御領域（２*）が形成されている、請求項
７記載の半導体スイッチ。 - 【請求項１０】 細い制御領域（２*）の外方を向いている面にだけＭＯＳ
構造を有している（２*，２０，ＧＡ）、請求項９または８記載の半導体スイッ
チ。 - 【請求項１１】 微細な構造部（１０）が、移行領域（ｚ）から結晶領域（
１）に遠ざかった端部に、接触を行うために特に交互にｎ＋ ドーピングとｐ＋ ドーピングの領域を有しており（３，４；３ａ，４ａ）、これらの領域は共通の
接続面（ＫＡ；ＫＢ）を介して相互に伝導的に接続されていることを特徴とする
請求項１または２のいずれか１項記載の半導体スイッチ。 - 【請求項１２】 微細な構造部（１３）がＭＯＳ構造を有しておらず、それ
ぞれ一組が近くに隣接して配置されており、このとき、それぞれ一つの組が第１
の電極（ＫｎＡ）をもつｎ＋ 領域ないし第２の電極（ＫｐＡ）をもつｐ＋ 領域
を有しており、それによって電子流ないし正孔流を伝達し、前記構造組は制御可
能な外部の追加スイッチ（ＳｎＡ；ＳｐＡ）を介して同一の表面上にある接続電
極（ＦＡ）と接続されている（図６）ことを特徴とする請求項１または２記載の
半導体スイッチ。 - 【請求項１３】 能動領域（１）の範囲外の表面が、絶縁されるように（５
１）半導体結晶の上に装着された外側の磁気抵抗素子（５０）を支持しており、
これらの磁気抵抗素子は微細な構造部（１０，１１，１２，１３，１４）の接続
面（ＫＡ，ＫＢ）と、または内側の磁気抵抗素子（ＦＡ；ＦＢ）と伝導的に接続
されている、請求項１または２記載の半導体スイッチ。 - 【請求項１４】 縁部領域で縁部密閉をするため、内側の磁気抵抗素子（Ｆ
Ａ，ＦＢ）が、縁部に向かって連続的に厚くなっていく絶縁層（５１）に続いて
いるとともに（５０）、伝導的に遮蔽電極（５２）と接続されており、この遮蔽
電極は半導体結晶から突出してこれから離反するように湾曲して（凸面状に）延
びている（５２ａ）ことを特徴とする請求項１から１３までのいずれか１項記載
の半導体スイッチ。 - 【請求項１５】 両方の接続面（ＫＡ，ＫＢ）がその微細な構造部（１４）
とともに半導体結晶の同一の表面に取り付けられており、これと対向する表面は
絶縁（７０）されている、請求項１または２記載の半導体スイッチ。 - 【請求項１６】 微細な構造部（１０，１１）が、微弱にドーピングされた
、またはドーピングされていない半導体材料でできており、その長さは幅（ｂ）
の複数倍である、請求項１，２または１８記載の半導体スイッチ。 - 【請求項１７】 微細な構造部が実質的に均等に分散されて配置されており
、特に、表面の少なくとも一方の方向でこの方向の長さの複数倍の間隔をおいて
配置されている、請求項１，２または１８記載の半導体スイッチ。 - 【請求項１８】 ゲート回路の動作電圧を明らかに上回る比較的高い電圧か
ら高い電圧のとき、少なくとも一方向、有利には両方向で電流を開閉するための
、ドーピングされていない、またはごく微弱にのみドーピングされている半導体
結晶からなる半導体スイッチであって、 能動領域（１）と縁部領域（５０，５１）とを備えており、 半導体スイッチが能動領域（１）で表面付近に能動領域（１）の少なくとも一
方、特に両方の対向する表面に、実質的に同一に構成され、均等に分散された多
数の微細な構造部（１０，１１，１２，１３，１４）を有しており、これらの構
造部は電荷担体を受容または放出するためにそれぞれ伝導性のある接続面（ＫＡ
，ＫＢ）を有しており、これらの電荷担体は、広い面積にわたって分散された微
細な構造部を介して帰属の伝導性のある制御面（ＧＡ，ＧＢ）を通じて半導体結
晶の能動領域（１）に向かって、またはこれから離反するように制御可能である
、半導体スイッチ。 - 【請求項１９】 ５０Ｖ以上の電圧のときに少なくとも一方の流れ方向で電
流を開閉するための、半導体結晶からなる半導体素子において、 （ａ） 陽極面（Ａ）に、ｐ＋ エミッタ（８０）と、これに隣接するｎ阻止層
（８１）とを備えており、このとき半導体スイッチは残りの容積部分では陰極面
（Ｂ）に向かってドーピングされておらず、または微弱にのみドーピングされて
おり、 （ｂ） 半導体結晶は能動領域（１）を有しており、この能動領域は陰極面（Ｂ
）に、ほぼ均等に分散された微細な構造部（１１）を備えるとともに、これらの
微細な構造部で占められていない領域には、絶縁されながら装着された磁気抵抗
素子（ＦＡ）を備えており、この磁気抵抗素子は陰極面（Ｂ）の接続電極（Ｋ）
と伝導的に接続されており、 （ｃ） 微細な構造部は伝導性のある制御面（ＧＡ）を有しており、この制御面
を介して電極と正孔がいずれも電位制御されながら能動領域（ｚ，１）の内部へ
移動可能、かつその外部へ移動可能であり、それによって接続面（Ｋ）に対する
制御面（ＧＡ）の電位に依存して、ドーピングされていない、または微弱にのみ
ドーピングされた容積部分のドーピングを特に微細な構造部の付近で制御する、
半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19848596A DE19848596C2 (de) | 1998-10-21 | 1998-10-21 | Halbleiterschalter mit gleichmäßig verteilten feinen Steuerstrukturen |
| DE19848596.4 | 1998-10-21 | ||
| PCT/DE1999/003313 WO2000024060A2 (de) | 1998-10-21 | 1999-10-15 | Halbleiterschalter mit gleichmässig verteilten feinen steuerstrukturen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002528897A true JP2002528897A (ja) | 2002-09-03 |
Family
ID=7885225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000577714A Pending JP2002528897A (ja) | 1998-10-21 | 1999-10-15 | 均等に分散された微細な制御構造部をもつ半導体スイッチ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6661036B1 (ja) |
| EP (1) | EP1142022A2 (ja) |
| JP (1) | JP2002528897A (ja) |
| KR (1) | KR20010080285A (ja) |
| CN (1) | CN1329757A (ja) |
| DE (2) | DE19848596C2 (ja) |
| WO (1) | WO2000024060A2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734266B1 (ko) * | 2005-07-15 | 2007-07-02 | 삼성전자주식회사 | 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법 |
| KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
| FR2894386B1 (fr) * | 2005-12-06 | 2008-02-29 | Commissariat Energie Atomique | Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor |
| US9281359B2 (en) | 2012-08-20 | 2016-03-08 | Infineon Technologies Ag | Semiconductor device comprising contact trenches |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2553583B1 (fr) | 1983-10-14 | 1986-03-21 | Thomson Csf | Limiteur de puissance elevee a diodes pin pour ondes millimetriques et procede de realisation des diodes |
| FR2632776A1 (fr) * | 1988-06-10 | 1989-12-15 | Thomson Hybrides Microondes | Diode hyperfrequences de type pin et son procede de fabrication |
| JPH06268173A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | 半導体記憶装置 |
| JP3959125B2 (ja) * | 1994-09-14 | 2007-08-15 | 株式会社東芝 | 半導体装置 |
| JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
| KR100223198B1 (ko) * | 1996-04-11 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법 |
| US6380569B1 (en) * | 1999-08-10 | 2002-04-30 | Rockwell Science Center, Llc | High power unipolar FET switch |
-
1998
- 1998-10-21 DE DE19848596A patent/DE19848596C2/de not_active Expired - Fee Related
-
1999
- 1999-10-15 EP EP99900058A patent/EP1142022A2/de not_active Withdrawn
- 1999-10-15 WO PCT/DE1999/003313 patent/WO2000024060A2/de not_active Application Discontinuation
- 1999-10-15 DE DE19982124T patent/DE19982124D2/de not_active Expired - Fee Related
- 1999-10-15 KR KR1020017005017A patent/KR20010080285A/ko not_active Application Discontinuation
- 1999-10-15 JP JP2000577714A patent/JP2002528897A/ja active Pending
- 1999-10-15 CN CN99812376A patent/CN1329757A/zh active Pending
- 1999-10-15 US US09/807,428 patent/US6661036B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19848596C2 (de) | 2002-01-24 |
| US6661036B1 (en) | 2003-12-09 |
| KR20010080285A (ko) | 2001-08-22 |
| DE19982124D2 (de) | 2001-11-22 |
| WO2000024060A3 (de) | 2000-08-10 |
| EP1142022A2 (de) | 2001-10-10 |
| DE19848596A1 (de) | 2000-05-04 |
| CN1329757A (zh) | 2002-01-02 |
| WO2000024060A2 (de) | 2000-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6747295B2 (en) | Semiconductor device with trench gate | |
| JP4581179B2 (ja) | 絶縁ゲート型半導体装置 | |
| KR100451450B1 (ko) | 바디 영역내에 트렌치 형상의 게이트-전극 및 추가 고도핑 층을 갖는 전계 효과 트랜지스터 | |
| JP6728953B2 (ja) | 半導体装置及びその製造方法 | |
| US4876580A (en) | Tunnel injection controlling type semiconductor device controlled by static induction effect | |
| CN108257953A (zh) | 具有igbt区和不可切换二极管区的半导体器件 | |
| CN101645458A (zh) | 半导体器件和制造半导体器件的方法 | |
| JP2001168333A (ja) | トレンチゲート付き半導体装置 | |
| US5728593A (en) | Power insulated-gate transistor having three terminals and a manufacturing method thereof | |
| GB2305777A (en) | Base resistance controlled thyristor structure with high density layout for increased current capacity | |
| US6583487B1 (en) | Power component bearing interconnections | |
| JP2002528897A (ja) | 均等に分散された微細な制御構造部をもつ半導体スイッチ | |
| US5504360A (en) | Vertical type semiconductor device provided with an improved construction to greatly decrease device on-resistance without impairing breakdown | |
| US5323029A (en) | Static induction device | |
| JPH0241182B2 (ja) | ||
| CN113644133A (zh) | 一种半导体器件及其制备方法 | |
| JP2000124472A (ja) | 相互接続を支承するパワ―構成部品 | |
| CN114068526A (zh) | 半导体功率器件 | |
| JP3214242B2 (ja) | 半導体装置 | |
| KR100298573B1 (ko) | 플레이너형트라이악소자 | |
| WO2023202275A1 (zh) | 绝缘体上硅横向器件及其制造方法 | |
| JP2538984B2 (ja) | 静電誘導形半導体装置 | |
| US10700185B2 (en) | Semiconductor device | |
| US20240097012A1 (en) | Semiconductor device | |
| JPH1154742A (ja) | 半導体装置 |