JP2000124472A - 相互接続を支承するパワ―構成部品 - Google Patents
相互接続を支承するパワ―構成部品Info
- Publication number
- JP2000124472A JP2000124472A JP11295333A JP29533399A JP2000124472A JP 2000124472 A JP2000124472 A JP 2000124472A JP 11295333 A JP11295333 A JP 11295333A JP 29533399 A JP29533399 A JP 29533399A JP 2000124472 A JP2000124472 A JP 2000124472A
- Authority
- JP
- Japan
- Prior art keywords
- region
- wall surface
- substrate
- type
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000000470 constituent Substances 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 21
- 238000001465 metallisation Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 相互接続トラックが存在する場合にパワー構
成部品の降伏電圧によって生じる問題を解決すること。 【解決手段】 Ｐ型壁面によって画定されたＮ型シリコ
ン基板中に形成されたパワー構成部品であって、この壁
面に接続された第１のＰ型領域を含む下側表面、第２の
Ｐ型領域を含む上側表面、および基板の上で第２の領域
と壁面の間に延びる導電層を有するパワー構成部品であ
る。この構成部品は、基板中の、第２の領域の外側周縁
部と壁面の内側周縁部の間のほぼ中間となる層の部分の
下に形成された、ドーピング・レベルの高い第３のＮ型
領域を含む。この第３の領域は、壁面の方向および第３
の領域の方向に第３の領域の両側に延びるフィールド・
プレートと接触する。
成部品の降伏電圧によって生じる問題を解決すること。 【解決手段】 Ｐ型壁面によって画定されたＮ型シリコ
ン基板中に形成されたパワー構成部品であって、この壁
面に接続された第１のＰ型領域を含む下側表面、第２の
Ｐ型領域を含む上側表面、および基板の上で第２の領域
と壁面の間に延びる導電層を有するパワー構成部品であ
る。この構成部品は、基板中の、第２の領域の外側周縁
部と壁面の内側周縁部の間のほぼ中間となる層の部分の
下に形成された、ドーピング・レベルの高い第３のＮ型
領域を含む。この第３の領域は、壁面の方向および第３
の領域の方向に第３の領域の両側に延びるフィールド・
プレートと接触する。
Description
【０００１】
【発明の属する技術分野】本発明は、縦型パワー構成部
品に関し、さらに詳細には、その上側表面上に相互接続
を有するパワー構成部品の降伏電圧の最適化に関する。
品に関し、さらに詳細には、その上側表面上に相互接続
を有するパワー構成部品の降伏電圧の最適化に関する。
【０００２】
【従来の技術】図１は、高電圧パワー構成部品の境界領
域の一部分の極めて概略的な部分断面図である。この構
成部品は、その一部分しか図示していないが、少量だけ
ドーピングされたシリコン基板１中に形成される。以下
の記述では、この基板はＮ型であると想定するが、言う
までもなく全ての導電型は反転させることもできる。こ
の構成部品は、基板の上側表面から下側表面まで延びる
絶縁壁面２によってその周縁部を画定される。絶縁壁面
は、構成部品１が形成される半導体チップの限界に対応
することがある。また、半導体チップ内で、隣接する２
つの構成部品の分離に対応することもある。もちろん、
本発明はシリコン・オン・インシュレータ（ＳＯＩ）タ
イプの構成部品にも適用される。
域の一部分の極めて概略的な部分断面図である。この構
成部品は、その一部分しか図示していないが、少量だけ
ドーピングされたシリコン基板１中に形成される。以下
の記述では、この基板はＮ型であると想定するが、言う
までもなく全ての導電型は反転させることもできる。こ
の構成部品は、基板の上側表面から下側表面まで延びる
絶縁壁面２によってその周縁部を画定される。絶縁壁面
は、構成部品１が形成される半導体チップの限界に対応
することがある。また、半導体チップ内で、隣接する２
つの構成部品の分離に対応することもある。もちろん、
本発明はシリコン・オン・インシュレータ（ＳＯＩ）タ
イプの構成部品にも適用される。
【０００３】現在の構成の高電圧縦型半導体構成部品で
は、基板の下側表面上に連続的または不連続的にＰ型層
３が形成され、絶縁壁面に達するまで延びる。基板の上
側表面側には、やはりＰ型の層４が配列される。Ｐ型層
４、Ｎ型基板１、およびＰ型層３は、高電圧縦型構成部
品を構成する層であり、特に基板１の厚さが厚くドーピ
ング・レベルが低いことから、高電圧に耐える。ＰＮＰ
層４−１−３は全体で、例えばトランジスタを形成する
ことができる。
は、基板の下側表面上に連続的または不連続的にＰ型層
３が形成され、絶縁壁面に達するまで延びる。基板の上
側表面側には、やはりＰ型の層４が配列される。Ｐ型層
４、Ｎ型基板１、およびＰ型層３は、高電圧縦型構成部
品を構成する層であり、特に基板１の厚さが厚くドーピ
ング・レベルが低いことから、高電圧に耐える。ＰＮＰ
層４−１−３は全体で、例えばトランジスタを形成する
ことができる。
【０００４】後面メタライゼーションＭ１はこの構成部
品の後面全体と接触し、メタライゼーションＭ２は直接
または間接的に層４と結合される。この結合は、ＰＮＰ
トランジスタを形成することが望ましい場合には間接的
となる。ゲートを備えた、または備えないサイリスタを
形成することが望ましい図示の場合には、追加の多量に
ドーピングしたＮ型層５を作成し、メタライゼーション
Ｍ２と接触するサイリスタのカソードを形成する。層４
の周縁部は、基板１の一部分によって絶縁壁面２から離
間し、領域４より深い好ましくは少量だけドーピングし
たＰ型（Ｐ−）領域６を含む。
品の後面全体と接触し、メタライゼーションＭ２は直接
または間接的に層４と結合される。この結合は、ＰＮＰ
トランジスタを形成することが望ましい場合には間接的
となる。ゲートを備えた、または備えないサイリスタを
形成することが望ましい図示の場合には、追加の多量に
ドーピングしたＮ型層５を作成し、メタライゼーション
Ｍ２と接触するサイリスタのカソードを形成する。層４
の周縁部は、基板１の一部分によって絶縁壁面２から離
間し、領域４より深い好ましくは少量だけドーピングし
たＰ型（Ｐ−）領域６を含む。
【０００５】メタライゼーションＭ１とＭ２の間に正の
電圧が印加されたときには、阻止接合は基板１とＰ領域
４−６の間の接合である。この接合の周りでは、降伏電
圧は主に、図面に点線で示す等電位面Ｅ１ＬおよびＥ１
Ｈによって画定された、いわゆる空間電荷領域によって
もたらされる。等電位面Ｅ１Ｌは、低電位、例えば０ボ
ルトの電極Ｍ２の領域を示す。等電位面Ｅ１Ｈは、高電
位、例えば６００ボルトの電極Ｍ１の領域を示す。
電圧が印加されたときには、阻止接合は基板１とＰ領域
４−６の間の接合である。この接合の周りでは、降伏電
圧は主に、図面に点線で示す等電位面Ｅ１ＬおよびＥ１
Ｈによって画定された、いわゆる空間電荷領域によって
もたらされる。等電位面Ｅ１Ｌは、低電位、例えば０ボ
ルトの電極Ｍ２の領域を示す。等電位面Ｅ１Ｈは、高電
位、例えば６００ボルトの電極Ｍ１の領域を示す。
【０００６】この素子に逆方向バイアスがかけられる、
すなわちメタライゼーションＭ２がメタライゼーション
Ｍ１に対して正にバイアスをかけられると、降伏電圧は
基本的に、一方では基板１とＰ層３の間の接合、他方で
は基板１と絶縁壁面２の間の接合によって保証される。
Ｅ２ＬおよびＥ２Ｈは、空間電荷領域の限界、すなわち
低電位および高電位の等電位面をそれぞれ示すために使
用されている。素子に高い降伏電圧を持たせるために
は、半導体中で降伏電圧に到達しないようにするために
両極端の等電位面を可能な限り離さなければならない
（２０Ｖ／μｍ程度）。したがって、降伏電圧を保証す
る接合の近傍にある層の１つはドーピングを比較的少量
にし、空間電荷領域がその中でかなり広く延在すること
ができるようにしなければならない。
すなわちメタライゼーションＭ２がメタライゼーション
Ｍ１に対して正にバイアスをかけられると、降伏電圧は
基本的に、一方では基板１とＰ層３の間の接合、他方で
は基板１と絶縁壁面２の間の接合によって保証される。
Ｅ２ＬおよびＥ２Ｈは、空間電荷領域の限界、すなわち
低電位および高電位の等電位面をそれぞれ示すために使
用されている。素子に高い降伏電圧を持たせるために
は、半導体中で降伏電圧に到達しないようにするために
両極端の等電位面を可能な限り離さなければならない
（２０Ｖ／μｍ程度）。したがって、降伏電圧を保証す
る接合の近傍にある層の１つはドーピングを比較的少量
にし、空間電荷領域がその中でかなり広く延在すること
ができるようにしなければならない。
【０００７】高電位がその両端間に印加されたときに構
成部品の十分な降伏電圧を保証する必要とは無関係に、
漏れ電流の問題も生じる。様々な理由から、例えば酸化
物の汚染により、Ｎ基板１の表面は上側絶縁層８の下で
強く空乏化される可能性がある。この領域のポピュレー
ション（ｐｏｐｕｌａｔｉｏｎ）の反転が起こることも
ある。この場合、Ｐ領域６の外側周縁部と絶縁壁面２の
内側周縁部の間の電気的連続性を保証するチャネル領域
が現れる。このような漏れ電流を防止するために、多量
にドーピングしたＮ型（Ｎ＋）領域１０から形成された
いわゆるストップ・チャネル領域を、領域６の外側周縁
部と壁面２の内側周縁部の間の基板１の表面で使用する
ことは既知である。これは断面では示していないが、領
域１０は実際には、関係のある構成部品の周縁部全体を
覆って延びるリングとなる。そのドーピング・レベルが
高いものとすると、Ｎ＋リング１０は反転する可能性が
低く、したがって反転チャネルが構成部品の表面に形成
されるのを妨げる。ストップ・チャネル・リング１０の
等電位性を高め、局所空乏の発生を回避するのに、従来
の方法ではこの拡散リング１０をメタライゼーション
（図示せず）で被覆する。
成部品の十分な降伏電圧を保証する必要とは無関係に、
漏れ電流の問題も生じる。様々な理由から、例えば酸化
物の汚染により、Ｎ基板１の表面は上側絶縁層８の下で
強く空乏化される可能性がある。この領域のポピュレー
ション（ｐｏｐｕｌａｔｉｏｎ）の反転が起こることも
ある。この場合、Ｐ領域６の外側周縁部と絶縁壁面２の
内側周縁部の間の電気的連続性を保証するチャネル領域
が現れる。このような漏れ電流を防止するために、多量
にドーピングしたＮ型（Ｎ＋）領域１０から形成された
いわゆるストップ・チャネル領域を、領域６の外側周縁
部と壁面２の内側周縁部の間の基板１の表面で使用する
ことは既知である。これは断面では示していないが、領
域１０は実際には、関係のある構成部品の周縁部全体を
覆って延びるリングとなる。そのドーピング・レベルが
高いものとすると、Ｎ＋リング１０は反転する可能性が
低く、したがって反転チャネルが構成部品の表面に形成
されるのを妨げる。ストップ・チャネル・リング１０の
等電位性を高め、局所空乏の発生を回避するのに、従来
の方法ではこの拡散リング１０をメタライゼーション
（図示せず）で被覆する。
【０００８】図２Ａは、構成部品の上側表面上に延びる
導電性トラックが等電位分布に及ぼす影響を示す図であ
る。図示の例では、メタライゼーションＭ２は、例えば
メタライゼーションＭ２と、同一基板１中で絶縁壁面２
の右側に配列された別の構成部品のメタライゼーション
との間の接続を保証するための金属トラックＬで延長さ
れる。図２Ａの断面図では明らかでないが、メタライゼ
ーションＬは、メタライゼーションＭ２などの接触メタ
ライゼーションが占める表面に比べて比較的薄い金属ト
ラックに対応することを強調しておく。パワー構成部品
では、金属トラックは１０〜１００μｍ程度の幅を有す
ることができる。構成部品に順方向および逆方向のバイ
アスがそれぞれかけられたときに、一方で等電位面Ｅ１
ＬおよびＥ１Ｈ、他方で等電位面Ｅ２ＬおよびＥ２Ｈが
どのように変形するかを、図２Ａに示す。
導電性トラックが等電位分布に及ぼす影響を示す図であ
る。図示の例では、メタライゼーションＭ２は、例えば
メタライゼーションＭ２と、同一基板１中で絶縁壁面２
の右側に配列された別の構成部品のメタライゼーション
との間の接続を保証するための金属トラックＬで延長さ
れる。図２Ａの断面図では明らかでないが、メタライゼ
ーションＬは、メタライゼーションＭ２などの接触メタ
ライゼーションが占める表面に比べて比較的薄い金属ト
ラックに対応することを強調しておく。パワー構成部品
では、金属トラックは１０〜１００μｍ程度の幅を有す
ることができる。構成部品に順方向および逆方向のバイ
アスがそれぞれかけられたときに、一方で等電位面Ｅ１
ＬおよびＥ１Ｈ、他方で等電位面Ｅ２ＬおよびＥ２Ｈが
どのように変形するかを、図２Ａに示す。
【０００９】構成部品に順方向バイアスがかけられた場
合には、等電位面Ｅ１Ｌはほとんど変形せず、等電位面
Ｅ１Ｈは機械的トラックに沿って絶縁壁面２の方向に延
びる。これが前記絶縁壁面に到達すると、パンチスルー
が発生する。これは、構成部品がオフのままその電圧に
耐えられることが望ましいときにオンになることを意味
する。このパンチスルーは破壊的なものではないが、オ
フのままにしておくことが望ましい構成部品の時期尚早
な始動を引き起こす。
合には、等電位面Ｅ１Ｌはほとんど変形せず、等電位面
Ｅ１Ｈは機械的トラックに沿って絶縁壁面２の方向に延
びる。これが前記絶縁壁面に到達すると、パンチスルー
が発生する。これは、構成部品がオフのままその電圧に
耐えられることが望ましいときにオンになることを意味
する。このパンチスルーは破壊的なものではないが、オ
フのままにしておくことが望ましい構成部品の時期尚早
な始動を引き起こす。
【００１０】逆方向バイアスをかけると、基本的に等電
位面Ｅ２Ｌは構成部品の上側部分の高さで変形する。こ
の場合、空間電荷領域は減少し、基板１と壁面２の間の
接合の上側部分の高さの電界が強く増大する。この接合
の降伏が起こる可能性があり、それによりその破壊が引
き起こされる可能性がある。
位面Ｅ２Ｌは構成部品の上側部分の高さで変形する。こ
の場合、空間電荷領域は減少し、基板１と壁面２の間の
接合の上側部分の高さの電界が強く増大する。この接合
の降伏が起こる可能性があり、それによりその破壊が引
き起こされる可能性がある。
【００１１】図２Ｂは、ストップ・チャネル領域１０が
存在する場合の図２Ａの代替形態を示す図である。順方
向バイアスをかけると、等電位面Ｅ１は、図２Ａに関連
して示したのと同様に変形する傾向がある。ただし、高
い等電位面（Ｅ１Ｈ）および中間の等電位面は、ストッ
プ・チャネル領域１０中で互いにさらに接近することに
なり、この領域中で降伏が起こる危険が高くなる。この
ように、この場合では、漏れ電流を防止するストップ・
チャネル領域が存在すると、降伏電圧に不利となること
が分かる。
存在する場合の図２Ａの代替形態を示す図である。順方
向バイアスをかけると、等電位面Ｅ１は、図２Ａに関連
して示したのと同様に変形する傾向がある。ただし、高
い等電位面（Ｅ１Ｈ）および中間の等電位面は、ストッ
プ・チャネル領域１０中で互いにさらに接近することに
なり、この領域中で降伏が起こる危険が高くなる。この
ように、この場合では、漏れ電流を防止するストップ・
チャネル領域が存在すると、降伏電圧に不利となること
が分かる。
【００１２】接続トラックが高電圧構成部品の上に延び
るときに生じる上記で論じた問題は、当技術分野で既知
であり、その解決のために様々な解決策が提供されてい
る。
るときに生じる上記で論じた問題は、当技術分野で既知
であり、その解決のために様々な解決策が提供されてい
る。
【００１３】明らかな解決策は、導電性トラックＬがそ
の上に延びる絶縁層８の厚さを増加させ、このトラック
が発生させる電界が半導体に及ぼす影響を減少させるこ
とからなる。しかし、この解決策はすぐに実際的な限界
に直面する。実際には、酸化物として６００ボルト程度
の最良の場合の降伏電圧をもたらす６μｍ超の厚さの高
品質絶縁体を堆積させることは困難である。
の上に延びる絶縁層８の厚さを増加させ、このトラック
が発生させる電界が半導体に及ぼす影響を減少させるこ
とからなる。しかし、この解決策はすぐに実際的な限界
に直面する。実際には、酸化物として６００ボルト程度
の最良の場合の降伏電圧をもたらす６μｍ超の厚さの高
品質絶縁体を堆積させることは困難である。
【００１４】６００ボルト超の電圧に対して使用される
その他の解決策を図３に示す。図３は、通常は別法とし
て使用されるいくつかの解決策を示している。
その他の解決策を図３に示す。図３は、通常は別法とし
て使用されるいくつかの解決策を示している。
【００１５】第１の解決策は、絶縁壁面２の内側周縁部
に沿って延び、この絶縁壁面と接触する、少量だけドー
ピングしたＰ型領域１１を追加することからなる。これ
により、逆降伏電圧（ｒｅｖｅｒｓｅ ｂｒｅａｋｄｏ
ｗｎ ｖｏｌｔａｇｅ）（基板１と絶縁壁面２の間の接
合）を改善することができる。
に沿って延び、この絶縁壁面と接触する、少量だけドー
ピングしたＰ型領域１１を追加することからなる。これ
により、逆降伏電圧（ｒｅｖｅｒｓｅ ｂｒｅａｋｄｏ
ｗｎ ｖｏｌｔａｇｅ）（基板１と絶縁壁面２の間の接
合）を改善することができる。
【００１６】その他の解決策は、フィールド・プレート
を設けることからなる。
を設けることからなる。
【００１７】第２の解決策によれば、フローティング・
フィールド・プレート１３は、絶縁層８の上に、絶縁層
１４によってそれらが分離されるトラックに対して直角
に配列される。この場合、フローティング・プレート１
３は、明らかにトラックを超えて横方向に延びる場合に
は、前記トラックによって容量的に（ｃａｐａｃｉｔｉ
ｖｅｌｙ）充電される可能性が低く、シリコンと容量結
合される。その場合、これらは、等電位面を酸化物領域
中に引き込むことによってそれらを管理する（ｔａｋｅ
ｃｈａｒｇｅ ｏｆ）。しかし、コンデンサの原理に
基づくこの解決策は、酸化物の品質および起こりうるそ
れらの汚染に強く依存する。さらに、パワー構成部品製
造技術では必ずしも利用できるとは限らない、サブミク
ロン・リソグラフィ機器の使用を必要とすることもあ
る。
フィールド・プレート１３は、絶縁層８の上に、絶縁層
１４によってそれらが分離されるトラックに対して直角
に配列される。この場合、フローティング・プレート１
３は、明らかにトラックを超えて横方向に延びる場合に
は、前記トラックによって容量的に（ｃａｐａｃｉｔｉ
ｖｅｌｙ）充電される可能性が低く、シリコンと容量結
合される。その場合、これらは、等電位面を酸化物領域
中に引き込むことによってそれらを管理する（ｔａｋｅ
ｃｈａｒｇｅ ｏｆ）。しかし、コンデンサの原理に
基づくこの解決策は、酸化物の品質および起こりうるそ
れらの汚染に強く依存する。さらに、パワー構成部品製
造技術では必ずしも利用できるとは限らない、サブミク
ロン・リソグラフィ機器の使用を必要とすることもあ
る。
【００１８】第３の解決策によれば、絶縁壁面２と接触
し、この絶縁壁面から内側に延びるフィールド・プレー
ト１５を使用する。このタイプの構造は、アノード接合
に到達する前に等電位面がフィールド・プレートとトラ
ックの間に含まれる（ｔａｋｅｎ ｉｎ ｃｈａｒｇ
ｅ）ので、カソードの降伏電圧の問題を解決する。しか
し、これは壁面を超えてフィールド・プレートを延長す
ることを意味し、これはその降伏電圧に悪影響を及ぼ
す。一方、アノードが接地され、基板が高電圧となり、
トラックが０ボルトに近い場合（基板が順方向接合（ｆ
ｏｒｗａｒｄ ｊｕｎｃｔｉｏｎ）によってバイアスを
かけられ、順方向接合が拡散抵抗を介してカソードに接
続される場合）には、カソードおよびアノードが同時に
阻止され、この解決策は役に立たない。
し、この絶縁壁面から内側に延びるフィールド・プレー
ト１５を使用する。このタイプの構造は、アノード接合
に到達する前に等電位面がフィールド・プレートとトラ
ックの間に含まれる（ｔａｋｅｎ ｉｎ ｃｈａｒｇ
ｅ）ので、カソードの降伏電圧の問題を解決する。しか
し、これは壁面を超えてフィールド・プレートを延長す
ることを意味し、これはその降伏電圧に悪影響を及ぼ
す。一方、アノードが接地され、基板が高電圧となり、
トラックが０ボルトに近い場合（基板が順方向接合（ｆ
ｏｒｗａｒｄ ｊｕｎｃｔｉｏｎ）によってバイアスを
かけられ、順方向接合が拡散抵抗を介してカソードに接
続される場合）には、カソードおよびアノードが同時に
阻止され、この解決策は役に立たない。
【００１９】このように、従来技術の解決策には、実装
の複雑な技術が必要となる、その他のエレメントに関し
て特定のかたちでトラックにバイアスをかけた場合しか
効率的でない、または使用するシリコン表面を増大させ
る必要があるといった欠点がある。
の複雑な技術が必要となる、その他のエレメントに関し
て特定のかたちでトラックにバイアスをかけた場合しか
効率的でない、または使用するシリコン表面を増大させ
る必要があるといった欠点がある。
【００２０】
【発明が解決しようとする課題】本発明は、従来技術の
構造の１つまたは複数の欠点を回避しながら、相互接続
トラックが存在する場合にパワー構成部品の降伏電圧に
よって生じる問題を解決することを目的とする。
構造の１つまたは複数の欠点を回避しながら、相互接続
トラックが存在する場合にパワー構成部品の降伏電圧に
よって生じる問題を解決することを目的とする。
【００２１】
【課題を解決するための手段】これらの目的を達成する
ために、本発明は、第２の導電型の壁面によって画定さ
れた第１の導電型のシリコン基板の領域中に形成され、
壁面に接続された第２の導電型の第１の領域を含む下側
表面、および少なくとも１つの第２の導電型の第２の領
域を含む上側表面を有し、高電圧が第１の領域と第２の
領域の間に存在する可能性が高く、第２の領域と基板の
間の接合または壁面と基板の間の接合が上側表面側でこ
れに耐えなければならず、導電性トラックが高電位とな
り、基板の上で第２の領域と壁面の間に延びる可能性が
高い、高電圧構成部品を提供する。この構成部品は、第
２の領域の外側周縁部と壁面の内側周縁部の間のほぼ中
間となるトラックの一部分の下の基板中に形成されたド
ーピング・レベルの高い第１の導電型の第３の領域を含
み、この第３の領域は、幅方向には少なくともトラック
幅をほぼ横切って延び、長さ方向には第３の領域の両
側、壁面の方向および第２の領域の方向に延びる、トラ
ックから絶縁されたフィールド・プレートと接触する。
ために、本発明は、第２の導電型の壁面によって画定さ
れた第１の導電型のシリコン基板の領域中に形成され、
壁面に接続された第２の導電型の第１の領域を含む下側
表面、および少なくとも１つの第２の導電型の第２の領
域を含む上側表面を有し、高電圧が第１の領域と第２の
領域の間に存在する可能性が高く、第２の領域と基板の
間の接合または壁面と基板の間の接合が上側表面側でこ
れに耐えなければならず、導電性トラックが高電位とな
り、基板の上で第２の領域と壁面の間に延びる可能性が
高い、高電圧構成部品を提供する。この構成部品は、第
２の領域の外側周縁部と壁面の内側周縁部の間のほぼ中
間となるトラックの一部分の下の基板中に形成されたド
ーピング・レベルの高い第１の導電型の第３の領域を含
み、この第３の領域は、幅方向には少なくともトラック
幅をほぼ横切って延び、長さ方向には第３の領域の両
側、壁面の方向および第２の領域の方向に延びる、トラ
ックから絶縁されたフィールド・プレートと接触する。
【００２２】本発明の一実施形態によれば、フィールド
・プレートは、第３の領域を超えて、壁面の方向および
第２の領域の方向に１０μｍを超える距離だけ延びる。
・プレートは、第３の領域を超えて、壁面の方向および
第２の領域の方向に１０μｍを超える距離だけ延びる。
【００２３】本発明の一実施形態によれば、第２の領域
の外側周縁部は、ドーピング・レベルの低い同じ導電型
のリングを含む。
の外側周縁部は、ドーピング・レベルの低い同じ導電型
のリングを含む。
【００２４】本発明の前述の目的、特徴、および利点に
ついて、添付の図面に関連して、以下の特定の実施形態
の非限定的な説明で詳細に論じる。
ついて、添付の図面に関連して、以下の特定の実施形態
の非限定的な説明で詳細に論じる。
【００２５】
【発明の実施の形態】様々な図面では、半導体構成部品
を表現する分野では従来通り、様々な寸法は一定の比率
では描かず、図面を読みやすくし、その明瞭さを高める
ように自由裁量で描いてある。当業者なら、通常の半導
体パワー構成部品製造規則に従ってどのようにして様々
な厚さおよびドーピング・レベルを適合させるかは分か
るであろう。
を表現する分野では従来通り、様々な寸法は一定の比率
では描かず、図面を読みやすくし、その明瞭さを高める
ように自由裁量で描いてある。当業者なら、通常の半導
体パワー構成部品製造規則に従ってどのようにして様々
な厚さおよびドーピング・レベルを適合させるかは分か
るであろう。
【００２６】図４は、図１に示したのと同じ高電圧構成
部品の境界領域を示す図である。
部品の境界領域を示す図である。
【００２７】本発明によれば、順方向電圧に耐えるＰ型
接合（６−１）の外側周縁部と逆方向電圧に耐える絶縁
壁面の内側周縁部の間の基板１の上に配列されたフィー
ルド・プレート２１が設けられる。フィールド・プレー
ト２１は絶縁層２３上に形成され、絶縁層２４によって
メタライゼーションＭ２から分離される。このフィール
ド・プレートは、領域６の外側周縁部と絶縁壁面２の内
側周縁部の間を延び、トラックＬが存在しない場合には
所望の降伏電圧で発生するはずの空間電荷領域の通常の
延長部分(ｎｏｒｍａｌ ｅｘｔｅｎｓｉｏｎ) （Ｅ１
Ｈ、Ｅ２Ｌ）にほぼ到達する。フィールド・プレート２
１は、ほぼその中央部分で縦方向に、より多量にドーピ
ングしたＮ＋型接触領域２２を介して基板１と接触して
いる。この断面図からは分からないが、接触領域２２が
ほぼトラックＬの幅を有し、図１に関連して記述したス
トップ・チャネル・リング１０の場合のような周縁部リ
ングを形成しないことに留意されたい。フィールド・プ
レートは、好ましくはトラックの幅よりわずかに大きな
幅を有する。
接合（６−１）の外側周縁部と逆方向電圧に耐える絶縁
壁面の内側周縁部の間の基板１の上に配列されたフィー
ルド・プレート２１が設けられる。フィールド・プレー
ト２１は絶縁層２３上に形成され、絶縁層２４によって
メタライゼーションＭ２から分離される。このフィール
ド・プレートは、領域６の外側周縁部と絶縁壁面２の内
側周縁部の間を延び、トラックＬが存在しない場合には
所望の降伏電圧で発生するはずの空間電荷領域の通常の
延長部分(ｎｏｒｍａｌ ｅｘｔｅｎｓｉｏｎ) （Ｅ１
Ｈ、Ｅ２Ｌ）にほぼ到達する。フィールド・プレート２
１は、ほぼその中央部分で縦方向に、より多量にドーピ
ングしたＮ＋型接触領域２２を介して基板１と接触して
いる。この断面図からは分からないが、接触領域２２が
ほぼトラックＬの幅を有し、図１に関連して記述したス
トップ・チャネル・リング１０の場合のような周縁部リ
ングを形成しないことに留意されたい。フィールド・プ
レートは、好ましくはトラックの幅よりわずかに大きな
幅を有する。
【００２８】このようなフィールド・プレートを用いる
と、トラックＬがない場合に比べて、等電位分布はほと
んど変形しないことが分かる。この構成部品がオフであ
るときには、前述のようにトラックＬに沿って延びる傾
向がある等電位面Ｅ１Ｈは、接触領域２２に到達するこ
とはできないが、任意の接合に到達する前にフィールド
・プレートとトラックＬの間の高い降伏電圧を保証する
上側絶縁体層まで上昇し、これにより、時期尚早なパン
チスルーまたは降伏が回避される。この解決策は、金属
トラックがアノードに接続されるとき、および両接合が
同時に阻止されるときにも効率的であることに留意され
たい。
と、トラックＬがない場合に比べて、等電位分布はほと
んど変形しないことが分かる。この構成部品がオフであ
るときには、前述のようにトラックＬに沿って延びる傾
向がある等電位面Ｅ１Ｈは、接触領域２２に到達するこ
とはできないが、任意の接合に到達する前にフィールド
・プレートとトラックＬの間の高い降伏電圧を保証する
上側絶縁体層まで上昇し、これにより、時期尚早なパン
チスルーまたは降伏が回避される。この解決策は、金属
トラックがアノードに接続されるとき、および両接合が
同時に阻止されるときにも効率的であることに留意され
たい。
【００２９】フィールド・プレート２１は、半導体構成
部品を製造する分野でよく見られる任意の導電性材料、
例えばドーピングしたポリシリコン、金属シリサイド
（ｍｅｔａｌ ｓｉｌｉｃｉｄｅ）、金属、金属合金
（ｍｅｔａｌ ａｌｌｏｙ）で作成することができる。
部品を製造する分野でよく見られる任意の導電性材料、
例えばドーピングしたポリシリコン、金属シリサイド
（ｍｅｔａｌ ｓｉｌｉｃｉｄｅ）、金属、金属合金
（ｍｅｔａｌ ａｌｌｏｙ）で作成することができる。
【００３０】フィールド・プレートの下の酸化物層２３
の厚さをＥ１（μｍ）で、フィールド・プレートの上に
形成された酸化物層２４の厚さをＥ２（μｍ）で、領域
２２を超えるフィールド・プレートの横方向延長部分を
ｄ（μｍ）で示すと、降伏電圧ＶＢＲ（ボルト）につい
て表１に示す結果が得られる。
の厚さをＥ１（μｍ）で、フィールド・プレートの上に
形成された酸化物層２４の厚さをＥ２（μｍ）で、領域
２２を超えるフィールド・プレートの横方向延長部分を
ｄ（μｍ）で示すと、降伏電圧ＶＢＲ（ボルト）につい
て表１に示す結果が得られる。
【００３１】
【表１】
【００３２】延長部分ｄが当該の例では１０μｍより大
きな十分な値に到達すると直ちに、降伏電圧が明らかに
増加し、５００Ｖ未満から７００Ｖ近くまで変化するこ
とが分かる。もちろん、この降伏電圧は、絶縁体の厚さ
が増大した場合にも増加する。
きな十分な値に到達すると直ちに、降伏電圧が明らかに
増加し、５００Ｖ未満から７００Ｖ近くまで変化するこ
とが分かる。もちろん、この降伏電圧は、絶縁体の厚さ
が増大した場合にも増加する。
【００３３】本発明によるフィールド・プレートは、上
記に示したように、トラック幅をほぼ横切って延びるこ
としかできない。周縁部ストップ・チャネル領域がある
場合には、このチャネル領域の周縁部全体にわたって延
びることができる。
記に示したように、トラック幅をほぼ横切って延びるこ
としかできない。周縁部ストップ・チャネル領域がある
場合には、このチャネル領域の周縁部全体にわたって延
びることができる。
【００３４】もちろん、本発明は、当業者なら容易に思
いつくであろう様々な改変、修正、および改良を有する
可能性が高い。このような改変、修正、および改良は、
本開示の一部であり、本発明の趣旨および範囲に含まれ
るものとする。したがって、前述の記述は単なる例示を
目的とするものであり、限定するためのものではない。
本発明は、頭記の特許請求の範囲およびその均等物に定
義するようにのみ限定される。
いつくであろう様々な改変、修正、および改良を有する
可能性が高い。このような改変、修正、および改良は、
本開示の一部であり、本発明の趣旨および範囲に含まれ
るものとする。したがって、前述の記述は単なる例示を
目的とするものであり、限定するためのものではない。
本発明は、頭記の特許請求の範囲およびその均等物に定
義するようにのみ限定される。
【図１】従来技術による高電圧構成部品の限界領域の簡
略断面図である。
略断面図である。
【図２Ａ】従来技術による高電圧構成部品の限界領域の
簡略断面図である。
簡略断面図である。
【図２Ｂ】従来技術による高電圧構成部品の限界領域の
簡略断面図である。
簡略断面図である。
【図３】従来技術による高電圧構成部品の限界領域の簡
略断面図である。
略断面図である。
【図４】本発明による高電圧構成部品の限界領域の簡略
断面図である。
断面図である。
１ Ｎ型基板 ２ 絶縁壁面 ３ Ｐ型層（第１の領域） ４ Ｐ型層（第２の領域） ５ Ｎ型層 ６ Ｐ型領域 ２１ フィールド・プレート ２２ 接触領域（第３の領域） ２３ 絶縁層 ２４ 絶縁層
Claims (3)
- 【請求項１】 第２の導電型の壁面（２）によって画定
された第１の導電型のシリコン基板の領域（１）中に形
成され、壁面（２）に接続された第２の導電型の第１の
領域（３）を含む下側表面、および少なくとも１つの第
２の導電型の第２の領域（４）を含む上側表面を有し、
高電圧が第１の領域と第２の領域の間に存在する可能性
が高く、第２の領域と基板の間の接合または壁面と基板
の間の接合が上側表面側でこれに耐えなければならず、
導電性トラック（Ｌ）が高電位となり、基板の上で第２
の領域（４）と壁面（２）の間に延びる可能性が高い、
高電圧構成部品であって、 第２の領域の外側周縁部と壁面の内側周縁部の間のほぼ
中間となるトラックの一部分の下の基板中に形成された
ドーピング・レベルの高い第１の導電型の第３の領域
（２２）を含み、この第３の領域が、幅方向には少なく
ともトラック幅をほぼ横切って延び、長さ方向には第３
の領域の両側、壁面の方向および第２の領域の方向に延
びる、トラックから絶縁されたフィールド・プレート
（２１）と接触する、高電圧構成部品。 - 【請求項２】 フィールド・プレート（２１）が、第３
の領域（２２）を超えて、壁面の方向および第２の領域
の方向に１０μｍを超える距離だけ延びる、請求項１に
記載の構成部品。 - 【請求項３】 第２の領域（４）の外側周縁部が、ドー
ピング・レベルの低い同じ導電型のリング（６）を含
む、請求項１に記載の構成部品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9813219A FR2784801B1 (fr) | 1998-10-19 | 1998-10-19 | Composant de puissance portant des interconnexions |
| FR9813219 | 1998-10-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124472A true JP2000124472A (ja) | 2000-04-28 |
Family
ID=9531842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11295333A Abandoned JP2000124472A (ja) | 1998-10-19 | 1999-10-18 | 相互接続を支承するパワ―構成部品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6831338B1 (ja) |
| EP (1) | EP0996165A1 (ja) |
| JP (1) | JP2000124472A (ja) |
| FR (1) | FR2784801B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4251326B2 (ja) * | 2004-03-30 | 2009-04-08 | サンケン電気株式会社 | 半導体装置 |
| US8901642B2 (en) * | 2012-03-07 | 2014-12-02 | Infineon Technologies Austria Ag | Charge compensation semiconductor device |
| US8866222B2 (en) | 2012-03-07 | 2014-10-21 | Infineon Technologies Austria Ag | Charge compensation semiconductor device |
| US8823084B2 (en) | 2012-12-31 | 2014-09-02 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses |
| JPWO2014155565A1 (ja) * | 2013-03-27 | 2017-02-16 | トヨタ自動車株式会社 | 縦型半導体装置 |
| US9147763B2 (en) | 2013-09-23 | 2015-09-29 | Infineon Technologies Austria Ag | Charge-compensation semiconductor device |
| CN111092123A (zh) * | 2019-12-10 | 2020-05-01 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3414780A (en) | 1966-01-06 | 1968-12-03 | Int Rectifier Corp | High voltage semiconductor device with electrical gradient-reducing groove |
| US3559006A (en) | 1968-04-11 | 1971-01-26 | Tokyo Shibaura Electric Co | Semiconductor device with an inclined inwardly extending groove |
| US3821782A (en) | 1971-01-14 | 1974-06-28 | J Hutson | High voltage semiconductor device with plural grooves |
| JPS55133569A (en) | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Semiconductor device |
| JPS56158474A (en) | 1980-05-12 | 1981-12-07 | Nec Corp | Semiconductor device |
| JPS57196570A (en) * | 1981-05-28 | 1982-12-02 | Toshiba Corp | Thyristor |
| JPS60229371A (ja) | 1984-04-27 | 1985-11-14 | Toshiba Corp | 半導体装置 |
| JPH01293661A (ja) | 1988-05-23 | 1989-11-27 | Nec Corp | 半導体装置 |
| JPH03235367A (ja) * | 1990-02-13 | 1991-10-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| EP0565808B1 (en) * | 1992-04-17 | 1996-12-11 | STMicroelectronics S.r.l. | Junction-isolated high voltage MOS integrated device |
| US5430324A (en) | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
| JP2812093B2 (ja) | 1992-09-17 | 1998-10-15 | 株式会社日立製作所 | プレーナ接合を有する半導体装置 |
| US5344794A (en) | 1993-03-31 | 1994-09-06 | Siemens Components, Inc. | Method of making a semiconductor chip |
| US5445974A (en) | 1993-03-31 | 1995-08-29 | Siemens Components, Inc. | Method of fabricating a high-voltage, vertical-trench semiconductor device |
| EP0711457A1 (en) * | 1993-07-29 | 1996-05-15 | SIEMENS COMPONENTS, Inc. | A reverse field plate, junction-terminating structure |
| US5750414A (en) | 1993-09-29 | 1998-05-12 | Siemens Components, Inc. | Method of fabricating a semiconductor device |
| GB9700923D0 (en) | 1997-01-17 | 1997-03-05 | Philips Electronics Nv | Semiconductor devices |
| US6023078A (en) | 1998-04-28 | 2000-02-08 | North Carolina State University | Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability |
-
1998
- 1998-10-19 FR FR9813219A patent/FR2784801B1/fr not_active Expired - Fee Related
-
1999
- 1999-10-18 JP JP11295333A patent/JP2000124472A/ja not_active Abandoned
- 1999-10-19 US US09/420,478 patent/US6831338B1/en not_active Expired - Lifetime
- 1999-10-19 EP EP99410140A patent/EP0996165A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0996165A1 (fr) | 2000-04-26 |
| FR2784801B1 (fr) | 2000-12-22 |
| FR2784801A1 (fr) | 2000-04-21 |
| US6831338B1 (en) | 2004-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8030730B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4744146B2 (ja) | 表面電界緩和型トランジスタを備える半導体部品 | |
| US7417296B2 (en) | Dielectric isolation type semiconductor device | |
| JP5458809B2 (ja) | 半導体装置 | |
| US7906828B2 (en) | High-voltage integrated circuit device including high-voltage resistant diode | |
| US5294825A (en) | High breakdown voltage semiconductor device | |
| JPH09283716A (ja) | 半導体装置 | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| JP3730394B2 (ja) | 高耐圧半導体装置 | |
| US6583487B1 (en) | Power component bearing interconnections | |
| JP4166010B2 (ja) | 横型高耐圧ｍｏｓｆｅｔ及びこれを備えた半導体装置 | |
| JPH10313064A (ja) | 半導体装置 | |
| JP2000124472A (ja) | 相互接続を支承するパワ―構成部品 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| JP2012015279A (ja) | 半導体装置及びその製造方法 | |
| US6690085B2 (en) | High-voltage semiconductor device used as switching element or the like | |
| US8823095B2 (en) | MOS-power transistors with edge termination with small area requirement | |
| CN110718585A (zh) | Ldmos器件及其制造方法 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JP5092202B2 (ja) | 半導体装置 | |
| JP2017079292A (ja) | 半導体装置 | |
| JPH10242454A (ja) | 半導体装置 | |
| US11916116B2 (en) | Semiconductor device | |
| WO2021085437A1 (ja) | 半導体集積回路 | |
| JP3691943B2 (ja) | 高耐圧半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060628 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080703 |