CN1320640C - 半导体晶片 - Google Patents

半导体晶片 Download PDF

Info

Publication number
CN1320640C
CN1320640C CNB2004100104789A CN200410010478A CN1320640C CN 1320640 C CN1320640 C CN 1320640C CN B2004100104789 A CNB2004100104789 A CN B2004100104789A CN 200410010478 A CN200410010478 A CN 200410010478A CN 1320640 C CN1320640 C CN 1320640C
Authority
CN
China
Prior art keywords
signal
scribe region
semiconductor wafer
characteristic
checkout gear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100104789A
Other languages
English (en)
Other versions
CN1627505A (zh
Inventor
松野则昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1627505A publication Critical patent/CN1627505A/zh
Application granted granted Critical
Publication of CN1320640C publication Critical patent/CN1320640C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/576Protection from inspection, reverse engineering or tampering using active circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

当划片区域2切断的时候,切割检测器53发送检测信号A给转换电路51并电关断焊点50以及检查目标电路52,然后由检测器55监控从转换电路51到检查目标电路52的输入和输出通路54的固定电位。在同一时间,检查目标电路52被转变到一种模式,其中检测信号A拒绝了检查模式的命令接收。在获取了输入和输出通路54的固定电位的异常的情况下,检查目标电路52就转变进入该安全模式。

Description

半导体晶片
技术领域
本发明涉及一种半导体晶片,该半导体晶片具有保护秘密信息的保护性功能,其中的秘密信息存储在该半导体器件中,以避免被一种非法的方式分析或窜改。
背景技术
最近,类似一种用于减小半导体面积以及提供反窜改属性的技术已经被普遍的使用,如检查用焊点(pad)在划片上安置并在切块的时候被切断。根据上述技术,当通过检查切断焊点而减小半导体面积,以及进一步在物理上切断从半导体外部到内部的配线通路时,可以保护存储在半导体器件内的秘密信息,以避免通过利用检查用焊点而非法分析所述秘密信息,并且进一步,当切断检查用焊点时,保证了在工作时间时的可靠性。
图12是一个视图,它示出了传统半导体晶片结构的一部分。如图12所示,在划片区域2内安置的用于检查的焊点50通过MOS晶体管81而连接到检查目标电路52,并且在划片区域2内安置的用于控制的焊点83连接到MOS晶体管81的栅极。
在上述构成中,用于检查的焊点50在划片区域2中安置,并从检查用焊点50设置一条金属配线到芯片区域1,越过经过密封圈3,并通过MOS晶体管81连接到检查目标电路52。在检查晶片的时候,一个始终用于导通MOS晶体管81的信号,从用于控制的焊点83输入到MOS晶体管81,从而开启了从检查用焊点50到检查目标电路52的输入和输出通路,以致可以进行检查。在晶片检查完成之后,沿着切块线4将半导体器件切断。之后,为了防止由于切块过程中产生的碎屑导致发送短路,以及进一步为了防止发生腐蚀和为了保护半导体器件免受利用从检查用焊点50引入配线而进行的非法分析,而通过下面两种方法,从物理上切断金属配线82的通路。
一个方法是,假设金属配线82是一个保险丝,并且完成了切块之后,用激光束照射金属配线82,以使金属配线82熔断。根据这个方法,切断了来自检查用焊点50的引入配线以及到半导体器件内部的通路。另外一个方法是,在切块处理之前,通过控制焊点83,将一个高电场加在MOS晶体管81上,以断开MOS晶体管81,然后进行切块处理。当然,两种方法可以一起使用。在每一种方法中,都切断来自检查用焊点50的引入配线和到半导体器件内部的通路,以保护半导体器件以避免被非法分析装置分析。
(专利文献1)JP-A-2001-135597
即使在应用上述现有技术的时候,从焊点引出的已经切断的配线通路,也可以通过FIB(聚焦离子束)技术而轻易的从物理上恢复。例如,为了照射激光束并熔断配线,在芯片区域安置了保险丝窗口。因此,当观察布线时,能轻易的发现熔断的部分,并且可以确定连接到焊点的配线。因此,采用微探针和FIB技术,可以制成一个输入和输出通路,因此可以连接内部和外部。通过利用输入和输出通路,可以进行非法分析并且可以修改存储信息。甚至当运用断开MOS晶体管的方法时,在观察布线时可以在视觉上辨认出断开的痕迹。因此,当通过FIB技术而使MOS晶体管的源极和漏极的连接节点短路,以及通过微探针技术而制成来自外部的输入和输出通路,就能操作非法分析并且能通过利用因此所形成的通路而修改所存储的信息,更确切的说,上述方法的保护功能是很脆弱的。进一步来说,为了执行上述的方法,不仅需要提供使用照射激光束的切块处理,也要提供通过断开MOS晶体管81的断开处理而进行的切割处理。因此,制造过程就变的很复杂,这提高了制造成本。
发明内容
本发明的一个目标是提供一半导体晶片,其中进一步增强了保护半导体晶片免受非法分析的保护能力。
本发明提供了一半导体晶片,其中包含一个检查目标电路的多个半导体器件通过一个划片区域进行安置,包括:一检测装置,用来检测划片区域已经切断,所述划片区域是将一个半导体器件与其它半导体器件相分离的区域;一转换装置,用来将在检查目标电路和用于检测目标电路的检查用焊点之间的电位转换成一固定的电位;以及一模式转换装置,用来在转换装置和检查目标电路之间检测到一个异常的电位时,将检查目标电路的模式转换成一安全模式。根据这个构成,在切断划片区域后,检测到在转换装置和检查目标电路之间的电位异常,接着检测目标电路的模式就转变到安全模式。(在这个情况下,该安全模式是一种在固定状态下的模式,在该固定状态下,除非关断半导体器件的电源,否则检查目标模式无法恢复,例如,该安全模式是这样一种模式,在该模式下在重置状态下的操作是固定的,或者已从存储器中抹除秘密信息。)如上所述,在划片区域被切断后,就可以防止通过利用一引自焊点的引入线而进行非法分析操作。
在本实施例中,最好是模式改变装置具有拒绝检查命令输入到检查目标电路的功能。根据这个构成,当到检查目标电路的检查命令的输入被拒绝后,就可以防止检查目标电路被非法的装置转换成检查模式。
在本发明中,检测装置包括:一连接到半导体器件提供的电源上的电位的电阻器;一连接到该电阻器的监控配线,该监控配线同样连接到在半导体器件内接地端的电位,同时与与划片区域的切割线交叉;以及一检测装置,用于检测监控配线的电位的改变。由于上述的构成,当提供了监控配线时,其中该监控配线连接到半导体器件内的接地端电位,同时该监控配线与划片区域的切割线交叉,这就可以将监控线的两个末端彼此隔离。因此,恢复监控配线就变的可能。
在本发明中,最好是监控配线围绕安置在划片区域内的检查用焊点安置,或是围绕处于半导体器件内划片区域内的仿真线安置。根据以上构成,当监控配线围绕检查用焊点安置或是仿真线安置时,可以进一步将监控配线的两个末端彼此隔离。因此,就不可能轻易的恢复监控配线,并且可以增强防修改属性。
在本发明中,检测装置包括:一焊点,用来输入一安置在划片区域的监控信号,用于给监控配线一任意特性的信号;以及一特性改变检测装置,用来检测监控配线特性内的改变。根据这个构成,除非监控配线的信号自身被检测到,否则不可以使检测装置无效。
在本发明中,检测装置包括:一安置在划片区域内的信号发生装置,用于给监控配线一任意特性的信号;以及一特性改变检测装置,用来检测监控配线特性内的改变。根据这个构成除非监控配线的信号自身被检测到,否则不可以使检测装置无效。因此,可以显著的增强防修改的属性。进一步,既然不需要从外部提供信号,就可以抑制晶片检查的成本上升。
在本发明中,检测装置包括:一安置在半导体器件内的信号发生装置,用于给监控配线一任意特性的信号;以及一特性异常检测装置,用来检测监控配线对应一参考信号的特性异常以检测划片区域的切割。根据这个构成,不能检测到一具有固定信号特性的信号,但是可以通过与参考信号进行响应的比较而检测到一信号。因此,从信号发生装置可以生成多个信号图像。从而,可以显著增强防修改的属性。
在本发明中,检测装置包括:一安置在半导体器件内的信号发生装置,用于给监控配线一任意特性的信号;以及一特性异常检测装置,用来检测监控配线对应一参考信号的特性异常,以检测划片区域的切割。根据这个构成,由于信号发生装置被切割切线区域所切断,这就使将一通过放置探针来从外部观察信号的方法无效成为可能。从而,可以显著增强防修改的属性。
在本发明中,最好是信号发生装置生成随机的号码。根据这个构成,可以每一次改变一个监控信号。因此,可以进一步增强防修改的属性。
根据本发明的半导体晶片进一步包括一判断装置,用来根据从多个检测装置发送来的检测信号,而判断划片区域的切割。根据这个构成,划片区域的切割基于多个检测装置生成的检测结果进行判断。因此,当它是以这样一种方式组成时,即除非使所有的检测装置都无效,否则不能解除保护功能,这样防修改的属性能显著的增强。进一步,当不同方式的检测装置互相结合时,要使所有的切割检测装置都无效就变的更困难了。因此,可以增强防修改装置。
本发明的半导体晶片进一步包括一故障诊断装置,用来根据对应一个提供给检测装置的测试信号的该检测装置的检测输出和预期值的比较结果,而诊断检测装置的故障。根据这个构成,进一步提供了用于检测检测装置故障的故障检测装置。因此,甚至当检测装置无效时,半导体器件都能由故障诊断装置设定在安全模式。
本发明的半导体晶片进一步包括:一存储器,用于容纳显示划片区域是否已经切断的信息;以及一判断装置,用于通过比较检测装置的输出和存储在存储器中的信息,判断划片区域的切割。根据这个构成,进一步提供了判断装置,通过比较检测装置的输出和显示在划片区域内切割状态的信息,来判断划片区域的切割。因此,除非在检测装置内的两部分信息以及存储器无效,否则要解除检查目标电路内的保护功能是不可能的。从而,进一步增强了防修改的属性。
根据本发明,当在划片区域已经切断后,检测到在转换装置和检查目标电路之间的异常电位并且检查目标电路的模式改变为安全模式时,就可能防止在划片区域被切断后利用从焊点导入的的引入配线而进行的人为非法分析。
附图说明
图1是显示第一个实施例的半导体晶片部分的放大原理平面图。
图2是显示图1所示的切割检测器的一个实施例的原理平面图。
图3是显示图2所示的切割检测器的变体的原理平面图。
图4是显示图1所示的切割检测器的另一个实施例的原理平面图。
图5是显示图4所示的切割检测器的变体的原理平面图。
图6是显示图1所示的切割检测器的另一个实施例的原理平面图。
图7是显示图6所示的切割检测器的变体的原理平面图。
图8是显示图6所示的切割检测器的另一个变体的原理平面图。
图9是具有图2到图8所示的切割检测器的半导体晶片的局部平面图。
图10是显示第二个实施例的半导体晶片部分的放大原理平面图。
图11是显示第三个实施例的半导体晶片部分的放大原理平面图。
图12是显示传统半导体晶片部分的放大原理平面图。
具体实施方式
参照图例,下面详细说明本发明的一个实施例。在这个电路中,在图例中同样的部分由相同的数字和符号指示,并且这里不重复解释。
(第一个实施例)
本发明第一个实施例的构成如图1所示。根据这个构成,组成的半导体晶片使存储在半导体器件中的秘密信息能免受非法装置利用来自焊点的配线通路进行分析。如图1所示,在半导体晶片中,多个芯片区域1(半导体器件)包括通过划片区域2安置的检查目标电路52。该半导体晶片包括:一个或多个用于检查的焊点50,它们安置在划片区域2中或是芯片区域1中;一个转换电路51,用于电关断输入以及输出通路54,以使之转换到固定电位;一个检测器55,用于监控输入和输出通路54的电位;以及一个切割检测器53,用于检测当划片区域切断时,半导体器件是否已经从半导体晶片上切断。在检查用焊点50安置在划片区域2中的情况下,来自检查用焊点50的配线越过密封圈3被引入到芯片区域1。
来自检查用焊点50的配线通过转换电路51而连接到检查目标电路52,并且由检测器55发送的非法检测信号E也连接到检查目标电路52。将用于控制切割检测器的控制信号D从检测目标电路52输入到切割检测器53。将切割检测器53的检测信号A输入到转换电路51和检查目标电路52。
下面将解释其组成为如上所述的保护电路的动作。在工厂内检查晶片的时候,由于划片区域没有切断,所以切割检测器53发送检测信号A到转换电路51,其中检测信号A处于半导体器件没有从半导体晶片上切除的状态。在检查用焊点50和检查目标电路52之间的输入输出通路54是电连接的,检测器55是无效的,并且用于传送输入和输出信息的输入输出通路54是打开的,其中输入和输出信息从检查用焊点50被发送到检查目标电路52。检测信号A也传送到检查目标电路52,因此可以将发送自检查用焊点50的信号进行输入和输出。允许接收发送自外部的测试模式的命令。通过这个方法,可以将检查目标电路52设置在可以进行检查的状态。
在完成检查之后,划片区域2沿着切割线4而切断,同时切断安置在划片区域2内的检查用焊点50,以及生成在划片区域2内的切割检测器53的一部分。当切断划片区域时,切割检测器53被组成,从而可以改变所监控的信号的电气特性,并且获取电气特性的改变。检测信号A被发送到转换电路51,其中检测信号A处于半导体器件从半导体晶片上切断的状态。在检查用焊点50和检查目标电路52之间的输入输出通路54被电关断。从转换电路51到检查目标电路52的输入和输出通路54被设置在一个固定的电位。接着,启动检测器55,并监控输入输出通路54的电位。
检查目标电路52由检测信号A控制,并且拒绝检查模式命令的接收(实施控制,以使检查模式的允许/不允许控制被设置在不允许。)。在发现输入输出通路54的固定电位异常的情况下,非法检查信号E就从检测器55发出。通过所涉及的信号,模式改变为固定状态,除非关断半导体器件的电源,否则半导体器件不会返回到该状态,例如,该动作被固定到重置状态。另外,模式转换到了安全模式,在该模式下,存储在半导体器件中的秘密信息被抹除了。根据上述的解释,可以防止非法分析。
在本发明的半导体器件中,保护功能通过切割检测器53呈现。因此,切割检测器的防修改级别决定了保护能力。下面解释切割检测器的一个实施例。
(切割检测器的第一个实施例)
图2是第一个实施例的切割检测器71的一个简单的装置图。切割检测器71的组成如下。该切割检测器71包括:一个监控配线7,通过以下方式提供,电阻器72通过上拉连接而连接在监控配线7和Vdd固定电位(电源电位)之间,监控配线7配置在从芯片区域1越过密封圈3到划片区域2,监控配线7再次越过密封圈3并被引入芯片区域1的长度范围内;以及一个检测器70,用于监控安置在芯片区域1内的监控配线7的固定电位。
接着,下面解释第一个切割检测器71的动作。在半导体器件从半导体晶片上切割下之前,监控配线7的固定电平是Vss,监控配线7经过从Vdd到电阻器72并在密封圈3之前的位置分支,被输入到检测器70。检测器70执行检测动作,该动作由控制信号D控制。在Vss被检测的同时,检测器70输出表示在切割之前的状态的检测信号A。
另一方面,当划片区域沿着切割线4切断的时候,监控配线7的划片区域部分被切断。在这个时候,输入进检测器70的监控配线7的一部分,留在了芯片区域1内并从Vss切断,其中Vdd通过电阻器72而连接到检测器70,接着输入到检测器70的电位变成了Vdd。检测器70通过控制信号D变为有效,并获取从Vss到Vdd的监控配线7的电位改变,并在半导体器件从半导体晶片上切割下的状态下输出检测信号A。从芯片区域1并越过密封圈3引出到划片区域2的Vss的部分,和从电阻器72并越过密封圈3引出到划片区域2的Vss的部分,可以通过监控配线7的金属线而连接,这样各个部分可以彼此分离开一个长距离。从而,要通过FIB处理装置简单地恢复切断的配线通路就变得很困难。
(切割检测器71的应用)
图3是显示切割检测器71应用的视图。切割检测器71A的组成如下。从芯片区域1并越过密封圈3引出到划片区域2的Vss的部分,和从电阻器72并越过密封圈3引出到划片区域2的Vss的部分,彼此分离开一个长距离,并且多个检查用焊点50安置在划片区域2内。从划片区域1并越过密封圈3引到芯片区域的一条线,以及越过密封圈3连接划片区域2和芯片区域1的仿真(dummy)线73,被插入到切割检测器71A中。根据切割检测器81,要确定通路就变得更困难。因此,增强了防非法分析的防修改属性。在切割检测器71和71A的实施例中,可以采用这样一种构成,即省略了控制信号D,并在任何时候都使检测器70有效。
(切割检测器的第二个实施例)
参考图4的装置图,下面说明本发明的第二个实施例的切割检测器25。第二个切割检测器25包括:一个焊点20,用于输入安置在划片区域2内的一个监控信号;以及一个安置在芯片区域内的检测器21,其中,信号从用于输入监控信号的焊点20输入到该芯片区域。
下面将说明切割检测器25的动作。在半导体器件从半导体晶片上切下之前,在检查晶片的时候,从用于输入监控信号到检测器21的焊点20,输入一个具有任意电气特性的监控信号。通过控制信号D,检测器21的检测定时是受控的。从用于输入监控信号的焊点20输入的任意信号的电气特性是受监控的。如果没有引起任何问题,就输出处于没有执行切割状态的检测信号A。
另一方面,如果晶片的检查已经完成并且划片区域2已经沿着切割线4而切割,则用于输入监控信号的焊点20也随着划片区域2而一同被切断。因此,就从物理上关断了输入到检测器21的监控信号。检测器21获取一个受监控的信号的电气特性的一个改变,并输出处于半导体器件已经从半导体晶片上切下状态的检测信号A。只要从外部提供给检测器21的信号不会偶然的与监控输入信号相同,就不可能使保护效果无效。由于上述原因,如果监控输入信号不是简单的设置,即,如果监控输入信号并不是一个固定的电位,而是一个高电压,一个负电压或是一个具有脉冲相位差的信号,就不能容易地从外部偶然的给入相同的电气特性。由于上述原因,能增强防修改的属性。
(切割检测器25的应用)
作为切割检测器25的一个应用,如图5所示,在切割检测器25A中,信号发生器30而不是输入焊点20被安置以用作监控。信号发生器30和检测器21通过控制信号D而受控。在检查晶片的时候,可以从信号发生器30给出信号到检测器21。因此,与切割检测器25相比,在检查晶片时的焊点数目减少了。从而,可以降低晶片检查的成本。
(切割检测器的第三个实施例)
图6是本发明的第三个实施例的切割检测器11的原理视图。该切割检测器11包括:一个安置在芯片区域1内的信号发生器5;一个从信号发生器5并越过密封圈3引入划片区域2的监控配线7,监控配线7经过划片区域2并再次越过密封圈3并导入芯片区域1;一个检测器8,用于监控监控配线7的电气特性;以及一个控制电路6,用于控制信号发生器5和检测器8。
接着,说明定时检测器11的动作。控制电路6通过控制信号D启动。当接收到来自控制电路6的控制信号时,信号发生器5在一个任意时刻生成一个预定的电气特性的信号。这个信号通过监控配线7和参考信号配线B而传送到检测器8,并且监控配线7的电气特性和参考信号B的电气特性被对比并相互检验。在判断电气特性是相同的情况下,输出处于半导体器件还没有从半导体晶片上切下状态的检测信号A。当在判断电气特性是不同的情况下,输出处于半导体器件已经从半导体晶片上切下状态的检测信号A。当从信号发生器生成的信号形成时,可以进一步增强切割检测器11的防修改的属性。例如,监控配线7的信号图像和参考信号B的信号图像的比较,电气特性的比较以及监控配线7的配线物理特性和参考信号B的配线物理特性的比较,是有效的。当通过结合它们进行判断时,通过利用切割完成后留在半导体器件中的监控配线7以及从外部给入信号而进行的非法分析就变得更加困难。因此,通过它们的组合所作出的判断是有效的。
(切割检测器11的应用1)
图7是显示切割检测器11A的原理视图,它是切割检测器11的第一个应用。在切割检测器11A的情况下,当信号发生器5被随机数生成器10所取代,就能增强防修改的属性。抵抗非法攻击,该攻击通过观察切割检测器11和11A而发现参考信号B的配线,以及通过外部建立的探针而观察到参考信号B,从而追踪到信号,以及在参考信号B的配线被切割之后,通过FIB处理技术,用一条旁路线来连接留在半导体器件中的监控配线7。在这个情况下,采用一个检测系统,其中监控配线7和参考信号B的配线物理特性彼此监控并进行比较,是有效的。然而,在其它的检测系统中,参考信号B的配线被安置在较下的布线层上,并且多条其它配线被制作成通过上层。一个原始信号从信号发生器5发送到监控配线7。关于参考信号B,发送经过解码的信号。在这之后,检测器8将参考信号B解码并将之与从监控配线7发送的信号进行比较。另外,信号通过信号发生器5进行加密,然后作为参考信号B输出,接着通过检测器8解密。另外,信号并行的发送到监控配线7,而参考信号B是串行的发送。通过这个方法,当监控配线7和参考信号B的信号格式改变,并且配线的物理形态进一步发生改变,这就进一步增强了防修改的属性。
(切割检测器11的应用2)
图8是显示切割检测器11的第二个应用格式的切割检测器11B的原理视图。根据这个构成,可以更加容易地增强防修改的属性。在切割检测器11中,信号发生器5安置在划片区域2中。从控制电路6到信号发生器5的控制信号越过了密封圈3,并连接到在划片区域2内的信号发生器5。参考信号B引自一个与划片区域2内的检测器8有较远距离的位置,并越过密封圈3到芯片区域1,然后与检测器8连接。当切割沿着切割线4进行时,信号发生器5和参考信号B的配线就被切断。因此,要观察参考信号B就变得不可能了。进一步,可以这样考虑一个非法分析攻击,其中通过FIB处理或其它导线以及从外部输入相同的信号,将留在半导体器件的监控配线7和参考信号B的配线短路。然而,当将监控配线7引入芯片区域1的位置和参考信号B的配线引入芯片区域1的位置之间的距离延长,以及当改变监控配线7和参考配线B的信号格式,或者当改变配线的物理形状时,可以容易地增加难度。因此,可以增强防修改的属性。
(切割检测器的第四个实施例)
参考图9的原理视图,下面说明本发明的第四个实施例的具有切割检测器的半导体器件。这个半导体器件包括:第一个到第三个实施例的切割检测器的一切割检测器90;以及一个检测判断装置91,用来判断根据发送自每一个切割检测器90的检测信号A1的内容的检测。下面说明具有第四个切割检测器90的半导体器件的动作。
关于从多个切割检测器90输出的检测信号A1,只有在所有的检测信号A1都在检测判断装置91中显示半导体器件还没有从半导体晶片上切下的状态,检测信号A才作为一个信号输出,该信号显示半导体器件还没有从半导体晶片上切下的状态。从而,即使是一个切割检测器90输出显示半导体器件已经从半导体晶片上切下状态的检测信号A1时,显示半导体器件已经从半导体晶片上切下状态的检测信号A就会被输出。
因此,除非实施非法操作的个人通过非法装置同时攻击多个切割检测器90,并且成功完成其非法操作,否则对他来说,要使保护作用无效是不可能的,这就是说,修改会变的非常困难。进一步,在第一个到第三个实施例中使用的多个切割检测器90的各种不同类型,分别地被多个的切割检测器90采用,就使得对个人而言,要执行非法操作会变的更加困难,并且能显著增强防修改的属性。此外,从切割处理的可靠性的观点来说,多个切割检测器90中的任意一个检测到半导体器件已经从半导体晶片上切下的状态,就足够了。因此,可以提供使用可靠性的非常高的成品率。
(第二个实施例)
接着,参考图10,下面说明本发明的第二个实施例。如图10所示,除了第一个实施例外,半导体晶片进一步包括故障诊断装置40,用来判断切割检测器53是否正常工作,从检查目标电路52输入控制信号D1来控制切割检测器53和控制故障诊断装置40,切割检测器53的检测信号A连接到故障诊断器件40并且进一步该故障检测信号B2从故障诊断器件40输入到检查目标电路52。
下面将说明如上述所组成的保护电路的动作。在启动半导体器件的电源时,为了检查该检测功能,关于切割之前的状态以及切割之后的状态的信息作为一个检查图案(测试信号),通过控制信号D1,被多次从故障诊断器件40到切割检测器53发送,以激活切割检测器53并生成检测信号A。由此而生成的检测信号A,通过故障诊断器件40,与预期值进行比较。根据比较的结果,故障检测信号B2即被输出。在检测信号A和预期值互相符合的情况下,故障检测信号B2通知检查目标电路52切割检测器53处于正常状态的事实,并且执行与第一个实施例中相同方式的动作。
另一方面,在检测信号A和预期值彼此不一致的情况下,故障检测信号B2就成为一个显示定时检测器53处于故障状态的信号。不考虑检测信号A的状态,故障检测信号B2将半导体器件改变到安全模式,其中故障检测信号B2已经传送到检查目标电路52。根据上述实施例,即使在执行非法操作的个人发现检测信号A的配线并且以下述方式攻击,即通过合适的非法装置,从外部给入一个显示半导体器件没有从半导体晶片上切下的状态的信号,该保护效果仍能有效。因此,可以提供一个半导体器件和半导体晶片,它们的防修改属性能显著的增强。
(第三个实施例)
最后,参考图11,说明本发明的第三个实施例。如图11所示,除了第一个实施例外,半导体晶片包括一个序列发生器60,它根据非易失性存储器61的信息和发送自切割检测器53的检测信号A的状态,执行非易失性存储器61的信息的读/写同时输出非法检测信号B1,和从检查目标电路52中输入的控制信号D2分别控制切割检测器53、序列发生器60和非易失性存储器61。进一步,序列发生器60的非法检测信号B1被输入到检查目标电路52。
下面将说明如上述所组成的保护电路的动作。切割检测器53由控制信号D2所操作,并且检测信号A被发送到序列发生器60。以同样的方式,序列发生器60以及非易失性存储器61由控制信号D2启动,然后信息从非易失性存储器61读出到序列发生器60。当从非易失性存储器61读出的信息指示晶片处于被检查过的状态(例如,所有都是零)以及发送自切割检测器53的检测信号A指示半导体器件处于没有从半导体晶片上切下的状态时,序列发生器60就以在第一个实施例中半导体器件处于没有从半导体晶片上切下的状态时的相同方式运作。
另一方面,在从切割检测器53发送的检测信号A的状态指示半导体器件处于已经从半导体晶片上切下的状态的情况下,不考虑从非易失性存储器61读出的信息,半导体器件已经从半导体晶片上切下的信息被写入非易失性存储器61。之后,执行如同第一个实施例中的半导体器件已经从半导体晶片上切下的状态时的相同操作。
接着,在从非易失性存储器61读出的信息指示半导体器件已经从半导体晶片上切下的情况下,不考虑发送自切割检测器53的检测信号A的状态,该信息没有被写入非易失性存储器61。在这个时候,当从切割检测器53发送的检测信号A的状态指示半导体器件已经从半导体晶片上切下,执行如同第一个实施例中的半导体器件已经从半导体晶片上切下的状态时的相同操作。然而,当从切割检测器53发送的检测信号A的状态并不是处于半导体器件已经从半导体晶片上切下的状态时,非法检测信号B1就从序列发生器60输出,接着半导体器件转换到安全模式。
根据如前所述,可以做出如下结论。在检查晶片的时候,根据切割检测器而执行保护。然而,当在晶片检查完成之后,半导体器件已经从半导体晶片上切下时,以及半导体器件在装运状态中的信息被写入非易失性存储器的情况下装运之前,半导体器件一旦被激活的时候,只要没有在非易失性存储器中写入信息,即使是在任意非法装置使切割检测器无效的时候,都可以完美的保护防修改的属性,即可以显著增强防修改的属性。
如上所述,根据本发明的半导体晶片,即使是在使用利用来自焊点的引线的任意非法分析装置的时候,都能展示其保护效果,并且可以轻易的提供本发明的半导体晶片,而无需为切割过程之前及之后增加特定的制造过程。
本发明的半导体晶片包括:一个检测装置,用于检测划片区域被切断后的切断状态;以及一个转换装置,用于转换引入线的电位,该引入线引自检查用焊点,以及检测一个在转换装置和检查目标电路之间的异常电位并且将检查目标电路转换到安全模式。由于以上的构成,可以防止个人执行非法分析,其中非法分析利用来自划片区域被切断后的焊点的引入线。因此,本发明可以非常有效地应用于具有保护秘密信息的保护功能的半导体晶片,其中的秘密信息存储在半导体器件中,以免受非法分析及修改。

Claims (12)

1.一半导体晶片,其中通过一划片区域,安置包括一检查目标电路的多个半导体器件,包括:
一检测装置,用来检测划片区域已经切断,所述划片区域是将一个半导体器件与其它半导体器件相分离的区域;
一转换装置,用来将在检查目标电路和用于检测目标电路的检查用焊点之间的电位改变成一固定的电位;以及
一模式转换装置,用来当在转换装置和检查目标电路之间检测到一非正常的电位时,将检查目标电路的模式改变成一安全模式。
2.根据权利要求1的半导体晶片,其中模式转换装置具有拒绝将检查命令输入到检查目标电路的功能。
3.根据权利要求1的半导体晶片,该检测装置包括:
一连接到由半导体器件提供的电源的电位的电阻器;
一连接到该电阻器的监控配线,并且当横穿划片区域中的分割线时,该监控配线还连接到在半导体器件内接地端的电位;以及
一检测装置,用于检测监控配线的电位的改变。
4.根据权利要求3的半导体晶片,其中该监控配线围绕安置在划片区域内的检查用焊点安置,或是围绕处于半导体器件内划片区域内的仿真线安置。
5.根据权利要求1的半导体晶片,其中检测装置包括:
一焊点,用来输入一安置在划片区域的监控信号,用于给监控配线一任意特性的信号;以及
一特性改变检测装置,用来检测监控配线特性内的改变。
6.根据权利要求1的半导体晶片,其中检测装置包括:
一安置在划片区域内的信号发生装置,用于给监控配线一任意特性的信号;以及
一特性改变检测装置,用来检测监控配线特性内的改变。
7.根据权利要求1的半导体晶片,其中检测装置包括:
一安置在半导体器件内的信号发生装置,用于给监控配线一任意特性的信号;以及
一特性异常检测装置,用来根据一参考信号检测监控配线的特性异常,以检测划片区域的切割。
8.根据权利要求1的半导体晶片,其中检测装置包括:
一安置在划片区域内的信号发生装置,用于给监控配线一个任意特性的信号;以及
一特性异常检测装置,用来根据一参考信号检测监控配线的特性异常,以检测划片区域的切割。
9.根据权利要求7或8的半导体晶片,其中信号发生装置生成随机数。
10.根据权利要求1的半导体晶片,进一步包括:一判断装置,用来
根据从多个检测装置发送来的检测信号,而判断划片区域的切割。
11.根据权利要求1的半导体晶片,进一步包括:
一故障诊断装置,用来根据就测试信号而言的检测装置的检测输出和预期值的比较结果,而诊断检测装置的故障,其中的测试信号是给予检测装置的。
12.根据权利要求1的半导体晶片,进一步包括:
一存储器,用于容纳显示划片区域是否已经切断的信息;以及一判断装置,用于通过比较检测装置的输出和存储在存储器中的信息,判断划片区域的切割。
CNB2004100104789A 2003-11-18 2004-11-18 半导体晶片 Expired - Fee Related CN1320640C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003387974A JP4462903B2 (ja) 2003-11-18 2003-11-18 半導体ウェハ
JP387974/03 2003-11-18
JP387974/2003 2003-11-18

Publications (2)

Publication Number Publication Date
CN1627505A CN1627505A (zh) 2005-06-15
CN1320640C true CN1320640C (zh) 2007-06-06

Family

ID=34431543

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100104789A Expired - Fee Related CN1320640C (zh) 2003-11-18 2004-11-18 半导体晶片

Country Status (4)

Country Link
US (1) US7242080B2 (zh)
EP (1) EP1533842A3 (zh)
JP (1) JP4462903B2 (zh)
CN (1) CN1320640C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8588511B2 (en) * 2002-05-22 2013-11-19 Cognex Corporation Method and apparatus for automatic measurement of pad geometry and inspection thereof
JP4274576B2 (ja) 2007-01-12 2009-06-10 エルピーダメモリ株式会社 半導体装置
US7888776B2 (en) * 2008-06-30 2011-02-15 Texas Instruments Incorporated Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss
US8513970B2 (en) 2008-12-26 2013-08-20 Nec Corporation Semiconductor device and method of testing the same
CN101950332B (zh) * 2010-07-12 2012-08-29 大唐微电子技术有限公司 芯片保护方法和系统
WO2014045989A1 (ja) * 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体ウェハ、半導体装置および半導体装置の製造方法
CN103279704B (zh) * 2013-06-08 2016-12-07 大唐微电子技术有限公司 一种芯片物理完整性检测装置与系统
CN103440452B (zh) * 2013-08-20 2016-01-06 大唐微电子技术有限公司 一种芯片物理完整性检测装置
FR3084521B1 (fr) * 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un module de circuit integre et dispositif correspondant
FR3084520B1 (fr) 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un circuit integre, et dispositif correspondant
FR3084492A1 (fr) 2018-07-30 2020-01-31 Stmicroelectronics (Rousset) Sas Procede de detection d'une attaque par un faisceau de particules electriquement chargees sur un circuit integre, et circuit integre correspondant
FR3099259B1 (fr) 2019-07-24 2021-08-13 St Microelectronics Rousset Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant
CN112071768B (zh) * 2020-09-04 2022-09-20 晶能光电(江西)有限公司 P面工艺监测结构及方法、晶圆结构
CN117785590B (zh) * 2024-02-27 2024-05-28 深圳市纽创信安科技开发有限公司 芯片及芯片数据保护方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135759A (en) * 1979-04-11 1980-10-22 Nec Corp Diagnostic unit
CN2134785Y (zh) * 1992-04-10 1993-06-02 黄宾来 舒适型烟灰缸
US5861652A (en) * 1996-03-28 1999-01-19 Symbios, Inc. Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering
CN1231442A (zh) * 1998-03-24 1999-10-13 日本电气株式会社 半导体集成电路的监视电路
EP1079430A2 (en) * 1999-08-26 2001-02-28 Fujitsu Limited A method of manufacturing a semiconductor device
US6228684B1 (en) * 1998-12-28 2001-05-08 Fujitsu Limited Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package
EP1139424A2 (en) * 2000-03-31 2001-10-04 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2003218178A (ja) * 2002-01-25 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置および半導体チップ
JP2003324156A (ja) * 2002-05-01 2003-11-14 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480936A (ja) * 1990-07-24 1992-03-13 Seiko Epson Corp 半導体装置
JPH06230086A (ja) * 1992-09-22 1994-08-19 Nec Corp Lsiのテスト回路
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
JP2002033361A (ja) 2000-07-17 2002-01-31 Mitsumi Electric Co Ltd 半導体ウェハ
JP2002217258A (ja) * 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
JP3506377B2 (ja) 2001-04-09 2004-03-15 松下電器産業株式会社 半導体装置およびその製造方法
JP3748857B2 (ja) * 2002-01-25 2006-02-22 松下電器産業株式会社 半導体集積回路とこれを搭載したデータキャリア

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135759A (en) * 1979-04-11 1980-10-22 Nec Corp Diagnostic unit
CN2134785Y (zh) * 1992-04-10 1993-06-02 黄宾来 舒适型烟灰缸
US5861652A (en) * 1996-03-28 1999-01-19 Symbios, Inc. Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering
CN1231442A (zh) * 1998-03-24 1999-10-13 日本电气株式会社 半导体集成电路的监视电路
US6228684B1 (en) * 1998-12-28 2001-05-08 Fujitsu Limited Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package
EP1079430A2 (en) * 1999-08-26 2001-02-28 Fujitsu Limited A method of manufacturing a semiconductor device
US6365443B1 (en) * 1999-08-26 2002-04-02 Fujitsu Limited Method of manufacturing a semiconductor device having data pads formed in scribed area
EP1139424A2 (en) * 2000-03-31 2001-10-04 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2003218178A (ja) * 2002-01-25 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置および半導体チップ
JP2003324156A (ja) * 2002-05-01 2003-11-14 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP1533842A2 (en) 2005-05-25
JP2005150514A (ja) 2005-06-09
US7242080B2 (en) 2007-07-10
US20050104161A1 (en) 2005-05-19
CN1627505A (zh) 2005-06-15
EP1533842A3 (en) 2006-02-08
JP4462903B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
CN1320640C (zh) 半导体晶片
Smith et al. Laser programmable redundancy and yield improvement in a 64K DRAM
CN106685909B (zh) 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法
CN104156325A (zh) 芯片逻辑地址到物理地址的转换方法和装置
CN113466740A (zh) 故障定位方法和故障定位装置
CN103227167A (zh) 芯片及其测试模式保护电路和方法
CN103077343B (zh) 安全芯片的测试方法及装置
JP4714251B2 (ja) 電気比抵抗探査送信電極自動配電制御装置及び方法
WO1997013226A1 (en) Enhanced security semiconductor device, semiconductor circuit arrangement, and method of production thereof
CN103646886B (zh) 监控多腔体设备缺陷状况的晶圆作业方法
US6452283B2 (en) Semiconductor chip with surface cover
CN105023912B (zh) 半导体晶片以及其测试方法
CN1949478A (zh) 修护集成电路上的故障的方法以及系统
JP2008016707A (ja) 半導体装置及びその検査方法
CN203179877U (zh) 芯片及其测试模式保护电路
CN107507786A (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
CN104409104B (zh) 芯片存储单元扰码地址的验证方法
CN104409381B (zh) 一种金属线压焊异常的样品处理方法
US6300145B1 (en) Ion implantation and laser anneal to create n-doped structures in silicon
CN101350226B (zh) 验证检测设备检测结果是否正确的方法
KR100664908B1 (ko) 반도체 소자의 검사 방법
KR100291229B1 (ko) 반도체장치제조라인의생산제어방법
JP3496970B2 (ja) 半導体装置
Tuite Case Study—Failure Analysis of a Printed Circuit Board Latent Failure and Resulting Implication of Weaknesses in Panel Coupons and Lot DPA
JP2011086693A (ja) 半導体装置の検査システムおよび方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Osaka Japan

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20200605

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20201118

CF01 Termination of patent right due to non-payment of annual fee