CN106685909B - 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法 - Google Patents

电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法 Download PDF

Info

Publication number
CN106685909B
CN106685909B CN201610563063.7A CN201610563063A CN106685909B CN 106685909 B CN106685909 B CN 106685909B CN 201610563063 A CN201610563063 A CN 201610563063A CN 106685909 B CN106685909 B CN 106685909B
Authority
CN
China
Prior art keywords
chip
authentication
code
groups
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610563063.7A
Other languages
English (en)
Other versions
CN106685909A (zh
Inventor
渡边浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Watayasu Yukiko
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN106685909A publication Critical patent/CN106685909A/zh
Application granted granted Critical
Publication of CN106685909B publication Critical patent/CN106685909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/083—Network architectures or network communication protocols for network security for authentication of entities using passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0876—Network architectures or network communication protocols for network security for authentication of entities based on the identity of the terminal or configuration, e.g. MAC address, hardware or software configuration or device fingerprint
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明提供一种将实体性芯片认证装置活用于电子装置网络，防范周边装置盗用造成对网络的攻击的技术。本发明将构成网络的电子装置分为周边装置及管理周边装置的登录信息的主干服务器两种，主干服务器通过软件中央管理，周边装置搭载实体性芯片认证装置，通过以芯片层级管理，可有效率地提升网络整体的安全。

Description

电子装置的网络单元、电子装置的网络及芯片认证装置的利 用方法
技术领域
本发明关于使用于电子装置间通信及网络的实体性芯片认证方式。
背景技术
进入21世纪后信息通信产业有飞跃性的进步，近年不断创造出更巨大的市场。不仅是信息终端装置，家电、住宅、车等所有物品连接至网络的物联网(Internet of Things，IoT)不属于任何既有的市场，比IoT 更进一步的万物联网(Internet of Everything，IoE)更潜藏着改变社会基础的可能性。
技术上而言，可以视为连接至网络的最小单位(节点)的半导体芯片及半导体芯片间的通信技术，但其数量高达数兆个至数十兆个，此点与现有的网络技术相异。相当于将世界人口作为七十亿，则每一人被数千个程度的节点包围。该等芯片包括不仅个人信息，亦包括控制个人周边的机器作动的系统。实际上而言不可能每个人经常仔细地管理该等芯片。又，即使由受过训练的专家中央管理，地球上亦不存在可同时管理数兆个节点的计算器资源。即使将来有开发出来，又由谁负责使用该管理系统？并不宜由一民间企业擅自进行。现状而言交给超越人类能力的人工智能亦不好，且不实际。
若无法管理则有什么问题？试想搭载大容量锂离子电池的自动驾驶车若被骇入会如何便容易理解。可能发生被远程操作的多数的自动驾驶车以无人状态移动至攻击对象(如购物中心、大规模的地下停车场、总站、…)，并大量的锂离子电池集中于一处，且电力系统被入侵。可能对电力控制系统有意地施加某种破坏性的不当操作，使锂离子电池大爆炸。面临有一天购物中心的停车场突然发生大爆炸，或入侵列车运行控制系统使新干线正面对撞，或原子反应炉或航空管制系统被入侵的危险。
若是认为如此重要设施的网络通常以非常强力的防火墙由一般因特网隔离(或是实体上被隔离)因此没有问题，则太过草率。
发明内容
网络安全技术以通过软件的中央管理为主流。此因关于安全技术的理解因人而异，实际上几乎不能期待所有终端使用者正确运用管理。即使有999人适切运用，只要有一人未适切运用则安全性会变脆弱。如此，通过网络的系统安全较佳由充分训练的管理者使用可靠度足够高的软件进行中央管理。中央管理即通过网络使用软件的管理。
然而，如上所述，IoT/IoE的商业模型中节点数量高达数兆个，中央管理本来就很困难。再者，连接网络的节点中只要一个认证码被盗用，则整体系统(例如自动驾驶车、航空管制系统)会变得脆弱。使用认证码因网络主要通过软件控制。此为中央管理的安全性的本质上的极限。
本发明鉴于上述情事，目的为提供一种不需通过软件的节点局部认证管理。本发明为了解决上述问题，采用以下手段。使用本发明芯片认证方式的电子装置的网络单元，包括一主干服务器及连接至该主干服务器的多个周边装置；其中，该主干服务器储存至少一个通行码及至少一个登录码清单与该至少一个通行码分别对应，该登录码清单的内容分别对应该连接至该主干服务器的各个周边装置，该主干服务器通过网络将该通行码传送至各周边装置；其中，各周边装置对应由该主干服务器传送的通行码，分别将各自固有的输出码传送至该主干服务器，该多个周边装置各包括至少一个搭载芯片认证装置的芯片作为构成零件，其中该芯片认证装置彼此不相同；其中，该通行码于各周边装置内转换为输入码；其中，该输入码为于搭载该芯片认证装置的芯片内，被多个字符线及多个位线分配的电子信号的数据的集合体；其中，分配至该芯片的地址由该多个字符线中被分配各个不同编号的一或多个字符线群与该多个位线中被分配各个不同编号的一或多个位线群所定义，该地址的行编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群的其中一方的编号定义，该地址的列编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群中的另一方的编号定义；其中，该芯片认证装置包括配置于该一或多个位线群以及该一或多个字符线群所构成的组件区域中的多个认证组件，该组件区域中，包括由配置于一第一行群以及一第一列群定义的地址上的该多个认证组件中的一部分认证组件所构成的一第一随机数生成器；其中，该认证组件为通过该芯片的制造步骤一同制造的半导体组件；其中，对于该芯片上所布局的该一或多个字符线群以及该一或多个位线群被施加的电输入该认证组件至少电输出一第一值与一第二值；其中，该第一随机数生成器产生一第一随机数码，该第一随机数码为配置于一第一行群以及一第一列群定义的地址上的该认证组件电输出的电子数据的集合体；其中，该输出码为将该输入码与该第一随机数码以规定的方法合成并输出的电子信号的集合；其中，该登录码为将该输出码通过事先登录保存于该主干服务器的电子数据；其中，该主干服务器将该输出码与该登录码的清单分别比较，并判断对应的各个周边装置的正当性。
使用本发明芯片认证方式的电子装置的网络系统，包括：多个电子装置的网络单元，包括一第一网络单元及多个第二网络单元，该第一网络单元与至少一个第二网络单元以一拓扑连接；其中，该多个网络单元各包括一主干服务器及连接至该主干服务器的多个周边装置；其中，于该第一网络单元中，该主干服务器储存至少一个通行码及至少一个登录码清单与该至少一个通行码分别对应，该登录码清单的内容分别对应该连接至该主干服务器的各个周边装置，该主干服务器通过网络将该通行码传送至各周边装置；其中，于该第一网络单元中，各周边装置对应由该主干服务器传送的通行码，分别将各自固有的输出码传送至该主干服务器，该多个周边装置各包括至少一个搭载芯片认证装置的芯片作为构成零件，其中该芯片认证装置彼此不相同；其中，于该第一网络单元中，该通行码于各周边装置内转换为输入码；其中，于该第一网络单元中，该输入码为于搭载该芯片认证装置的芯片内，被多个字符线及多个位线分配的电子信号的数据的集合体；其中，于该第一网络单元中，分配至该芯片的地址由该多个字符线中被分配各个不同编号的一或多个字符线群与该多个位线中被分配各个不同编号的一或多个位线群所定义，该地址的行编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群的其中一方的编号定义，该地址的列编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群中的另一方的编号定义；其中，于该第一网络单元中，该芯片认证装置包括配置于该一或多个位线群以及该一或多个字符线群所构成的组件区域中的多个认证组件，该组件区域中，包括由配置于一第一行群以及一第一列群定义的地址上的该多个认证组件中的一部分认证组件所构成的一第一随机数生成器；其中，于该第一网络单元中，该认证组件为通过该芯片的制造步骤一同制造的半导体组件；其中，于该第一网络单元中，对于该芯片上所布局的该一或多个字符线群以及该一或多个位线群被施加的电输入，该认证组件至少电输出一第一值与一第二值；其中，于该第一网络单元中，该第一随机数生成器产生一第一随机数码，该第一随机数码为配置于一第一行群以及一第一列群定义的地址上的该认证组件电输出的电子数据的集合体；其中，于该第一网络单元中，该输出码为将该输入码与该第一随机数码以规定的方法合成并输出的电子信号的集合；其中，于该第一网络单元中，该登录码为将该输出码通过事先登录保存于该主干服务器的电子数据；其中，于该第一网络单元中，该主干服务器将该输出码与该登录码的清单分别比较，并判断对应的各个周边装置的正当性。
其中，该拓扑包括该第一网络单元的主干服务器，该第一网络单元的该主干服务器与该多个第二网络单元的主干服务器中的一或多个连接。
其中，该拓扑包括该第一网络单元的多个周边装置中的至少一个，该至少一个周边装置分别与该多个第二网络单元的主干服务器中的一或多个连接。
其中，该拓扑包括该第一网络单元的主干服务器与多个周边装置中的至少一个，其中，该第一网络单元的该主干服务器与该多个第二网络单元的主干服务器中的一或多个连接，且该至少一个周边装置分别与该多个第二网络单元的主干服务器中的一或多个连接。
其中，连接该多个周边装置的至少一个主干服务器监控该多个周边装置所接受的由任意的媒体而来的输入信号，并管理该多个周边装置及该媒体的存取。
一种检查方法，由上述的电子装置的网络单元中的各主干服务器分别执行，其特征在于：包括：
读取连接至该主干服务器的各多个周边装置的内部存储器；及
比较该读取的数据与保存于该主干服务器的该至少一通行码；
判定是否包括一致的码；
若该比较的结果未包括一致的码，检查该读取的数据与保存于该主干服务器中对应于该至少一通行码的至少一登录码清单中的该多个登录码中是否有一致者，若无一致者，该周边装置被认为正当；
若该检查的结果非正当，自该网络移除该周边装置。
其中，将以二进制法将该至少一个通行码展开得到的元素，分别分割为一第一输入排列与一第二输入排列，将该第一输入排列的各元素分配于该第一随机数生成器的一对应行，将该第二输入排列的各元素分配于该第一随机数生成器的一对应列，该第一随机数生成器的行数与列数的和大于或等于该第一输入排列的元素数与该第二输入排列的元素数的和。
其中，该芯片认证装置包括一第二随机数生成器，该第二随机数生成器产生一第二随机数码，该第二随机数码为配置于一第二行群以及一第二列群定义的地址上的多个认证组件电输出的电子数据的集合体。
其中，该第二随机数生成器中，还包括一扰频装置，该扰频装置为对应任意选择的行编号，将电输出的该认证组件的数据，以列方向加算后除以2的余数，再加上该第一输入排列与该第二输入排列对应该选择的列编号的元素后除以2，此时得到的余数对应该列编号而排列，并作为一中间输出以输出。
其中，该多个周边装置各包括一中间码用缓冲模块，该中间码用缓冲模块于该周边装置的认证作业中暂时收容该中间输出。
其中，该周边装置还包括一第一码产生器，该第一码产生器将该第一输入排列的元素与该第二输入排列的元素，或者，将该中间输出的元素与该第一随机数码的元素以所选择的位线以及所选择的字符线所指定的每个地址，加算后除以2的余数，于该每个地址输出以产生该输出码。
其中，该多个认证组件各包括至少两个端子，通过给予该两个端子之间至少一次以上的脉冲电压，将该认证组件机率性的破坏，于该两个端子之间输入一既定的读取电压，流经该两个端子之间的电流的绝对值，比一第一阈电流值还要高时，视为输出该第一值，比一第二阈电流值还要低时，视为输出该第二值，该第一阈电流值比该第二阈电流值高，当该电流的绝对值比该第二阈电流值高，且比该第一阈电流值还低的情况下，视为输出一第三值，该芯片认证装置包括输出该第一值以及该第二值的认证组件。
其中，属于输出该第一值的第一状态的该多个认证组件的比例比属于输出该第二值的第二状态的该多个认证组件的比例还小时，选择一部分或全部的属于该第二状态的该多个认证组件，并给予电应力。
其中，属于该第一状态的该多个认证组件的比例，比属于该第二状态的该多个认证组件的比例还大时，选择一部分或全部的属于该第一状态的该多个认证组件，并给予电应力。
其中，各多个认证组件为通过该芯片的制造步骤一同制造的一电容器，该电容器以一第一端子与一第二端子夹持一绝缘膜，该第一端子连接该一或多个字符线群中的一个字符线，该第二端子连接该一或多个位线群中的一个位线，通过对该字符线以及该位线之间给予该脉冲电压，将该绝缘膜机率性的破坏，且通过对该字符线与该位线之间给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
其中，各多个认证组件为通过该芯片的制造步骤一同制造的一个二极管接面，该二极管接面的一端连接于该一或多个字符线群中的一个字符线，另一端连接该一或多个位线群中的一个位线，通过对该字符线以及该位线之间给予该脉冲电压，将该二极管机率性的破坏，且通过对该字符线与该位线之间给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
其中，各多个认证组件为通过该芯片的制造步骤一同制造的一 MOS型晶体管，该MOS型晶体管最少具有一第一端子、一第二端子，及一第三端子，该第一端子连接于该一或多个字符线群中的一个字符线，该第二端子连接该一或多个位线群中的一个位线，该第二端子与该第三端子各自连接于一第一导电型半导体基板或者一第一导电型井的表面作成的两个空间上分离的第二导电型扩散层，该第一端子存在于该第一导电型半导体基板或者该第一导电型井上的一闸极绝缘膜的一表面上，通过对该字符线给予该脉冲电压，将该闸极绝缘膜机率性的破坏，且通过对该字符线给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
其中，各多个认证组件由通过该芯片的制造步骤一同制造的一 MOS型晶体管与一电容器所构成，该电容器以一第一端子与一第二端子夹持一绝缘膜，该MOS型晶体管至少具有一第三端子、一第四端子，及一第五端子，该第三端子连接于该一或多个字符线群中的一个字符线，该第四端子连接该一或多个位线群中的一个位线，该第五端子与该第一端子连接，该第四端子与该第五端子各自连接于一第一导电型半导体基板或者一第一导电型井的表面作成的两个空间上分离的第二导电型扩散层，该第三端子存在于该第一导电型半导体基板上的一闸极绝缘膜的一表面上，对该字符线与该位线之间给予将该MOS型晶体管设为开启状态的一传递电压的期间，通过对该位线给予该脉冲电压，将该电容器的绝缘膜机率性的破坏，并于给予该传递电压的期间，通过对该位线给予该读取电压，将流通于该位线的电流，与该第一阈电流值以及该第二阈电流值做比较。
其中，各多个认证组件为通过该芯片的制造步骤一同制造的一非挥发性内存的一控制晶体管，该控制晶体管至少具有一第一端子、一第二端子，及一第三端子，该第一端子连接于该一或多个字符线群中的一个字符线，该第二端子连接该一或多个位线群中的一个位线，该第二端子与该第三端子各自连接于一第一导电型半导体基板或者一第一导电型井的表面作成的两个空间上分离的第二导电型扩散层，于该第一导电型半导体基板，或者该第一导电型井上，依序层积一穿隧膜、一电荷蓄积层、一层间绝缘膜，及一控制闸极，该第一端子连接该控制闸极，至少一部分或全部的该层间绝缘膜由一层间导电层取代，通过对该字符线给予该脉冲电压，将该穿隧膜机率性的破坏，且通过对该字符线给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
其中，各多个认证组件包括多个选择晶体管，该多个选择晶体管设于具有多个非挥发性内存的一芯片上，且该多个选择晶体管与该芯片于相同制程同时制造，该多个选择晶体管串联于一半导体基板，各选择晶体管至少具有多个闸极端子，以及一位线端子，该多个闸极端子分别与该一或多个字符线群中的一个字符线连接，该位线端子连接该一或多个位线群中的一个位线，该选择晶体管为于该半导体基板上，依序层积一穿隧膜、一电荷蓄积层、一层间导电层，及一控制闸极，该多个闸极端子存在于该控制闸极上，通过对该字符线给予该脉冲电压，将该穿隧膜机率性的破坏，且通过对该字符线给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
其中，各多个认证组件为通过该芯片的制造步骤一同制造的一保险丝电阻，该保险丝电阻以一第一端子与一第二端子夹持一电阻材料，该第一端子连接该一或多个字符线群中的一个字符线，第二端子连接该一或多个位线群中的一个位线，通过对该字符线以及位线之间给予该脉冲电压，将该电阻材料机率性的破坏，且通过对该字符线与该位线之间给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
其中，各多个认证组件由一第一导电体区域、一第二导电体区域、该第一以及该第二导电体区域所夹持的一绝缘膜，及通过一开口部形成步骤与一导电材埋入步骤所制造的一导电体结线孔所构成，该开口部形成步骤为开设由该第一导电体区域贯通该绝缘膜并到达该第二导电体区域的一空间上的孔，该导电材埋入步骤为于该开口部埋入导电性物质，该第一及第二导电体区域的至少一方，与定义该认证组件的地址的该一或多个字符线群中的一个字符线以及该一或多个位线群中的一个位线连接，该导电体结线孔的长度的制造目标值等于该第一及第二导电体区域之间的一距离，通过该开口部形成步骤与该导电材埋入步骤所制造的该导电体结线孔的长度机率性的比该第一及第二导电体区域之间的该距离长，或者短，以将构成该芯片认证装置的该多个认证组件的电特性进行物理随机化。
其中，各认证组件由一第一导电体区域、一第二导电体区域、架桥于该第一以及该第二导电体区域的一导电性细线，及被该第一及第二导电体区域夹持且包覆导电性细线的一绝缘膜所构成，该第一及第二导电体区域的至少一方，与定义该认证组件的地址的该一或多个字符线群中的一个字符线以及该一或多个位线群中的一个位线连接，于该导电体细线的制造步骤，或是包覆该导电体细线的该绝缘膜的制造步骤中，通过制造步骤上的个体差异，使该导电体细线细机率性的形成断线，以将构成该芯片认证装置的该多个认证组件的电特性进行物理随机化。
使用本发明芯片认证方式的芯片认证装置的利用方法，由以半导体制造步骤大量制造的一芯片，制造该芯片的一第一芯片制造商，及使用该芯片组装制品的一芯片用户共同执行，包括：输入一第一公开通行码至该芯片，得到一第一输出码做为输出，其中，该第一公开通行码由该第一芯片制造商公开，且该第一芯片制造商管理一第一列表，该第一列表记录该第一公开通行码与对应的该第一输出码；及输入一第二公开通行码至该芯片，得到一第二输出码作为输出，其中，该第二公开通行码由该芯片的表面的卷标记载的该第二芯片制造商公开，且该第二芯片制造商管理一第二列表，该第二列表记录该第二公开通行码与对应的该第二输出码；由该芯片用户输入该第一公开通行码至该芯片；读取一输出的电子信号的集合，该电子信号的集合对应于由该芯片用户输入的该第一公开通行码并作为一读取码；传送该读取码至该第一芯片制造商以比较该第一输出码与该读取码，其中，若该比较结果一致，则该芯片被视为伪造品；其中，该芯片各自含有固有的一芯片认证装置；其中，该芯片认证装置包括布局于该芯片上的多个认证组件；其中，该多个认证组件配置于由多个字符线中的一或多个字符线群以及多个位线中的一或多个位线群所构成的一组件区域；其中，该组件区域包括一物理随机数生成器，该物理随机数生成器包括配置于该一或多个字符线群以及该一或多个位线群所定义的一地址上的该多个认证组件之一部分；其中，该认证组件通过该芯片的制造步骤一同制造的一半导体组件，并对应于与该芯片上所布局的该一或多个字符线群以及该一或多个位线群被施加的电输入，至少电输出一第一值及一第二值；其中，该物理随机数生成器产生一随机数码，作为该认证组件对应于该电输入而电输出的一电子数据的集合体；其中，该第一输出码是该物理随机数生成器对应该第一公开通行码的输入，所输出的一电子信号的集合，该第二输出码是该物理随机数生成器对应该第二公开通行码的输入，所输出的一电子信号的集合。
根据本发明，可提供新的芯片认证方式，降低窃取认证码导致盗用控制芯片的危险性。
附图说明
图1：搭载现有的认证系统的芯片的一实施例示意图。
图2：搭载本发明的芯片认证装置的芯片的一实施例示意图。
图3：包括搭载本发明的芯片认证装置的芯片的装置的连接方法的一实施例示意图。
图4：通过外部I/O传输信号的一实施例示意图。
图5：将包括搭载本发明的芯片认证装置的芯片的装置，登录至连接本发明的芯片认证装置的装置的方法的一实施例示意图。
图6：正规用户于网络上使用包括搭载本发明的芯片认证装置的芯片的装置的方法的一实施例示意图。
图7：远程攻击者不当连接网络的方法的一实施例示意图。
图8：远程攻击者攻击正规装置的方法的一实施例示意图。
图9：将包括搭载本发明的芯片认证装置的芯片的周边装置连接至主干服务器的方法的一实施例示意图。
图10：由主干服务器将共通通行码传送至包括搭载本发明的芯片认证装置的芯片的周边装置的方法的一实施例示意图。
图11：由包括搭载本发明的芯片认证装置的芯片的周边装置将认证码传送至主干服务器的方法的一实施例示意图。
图12：由主干服务器将共通通行码传送至包括搭载本发明的芯片认证装置的芯片的周边装置的方法的一实施例示意图。
图13：由包括搭载本发明的芯片认证装置的芯片的周边装置将认证码传送至主干服务器的方法的一实施例示意图。
图14：由分割成一第一网络单元及一第二网络单元的多个主干服务器及包括搭载本发明的芯片认证装置的芯片的多个周边装置所组成的网络的一实施例示意图，其中该第一及第二网络单元通过一拓扑连接，该拓扑包括该第一网络单元的一主干服务器与该多的第二网络单元的一主干服务器连接。
图15：一拓扑的一实施例示意图，包括该第一网络单元的多个周边装置中的至少一个，该至少一个周边装置分别连接至多个第二网络单元的主干服务器中的一或多个。
图16：本发明的芯片认证装置须满足的输出独立性的一实施例示意图。
图17：本发明的芯片认证装置须满足的输入独立性的一实施例示意图。
图18：本发明的芯片认证装置须满足的输出信号不可预测性的一实施例示意图。
图19：本发明的芯片认证装置须满足的输入输出信号的可靠度的一实施例示意图。
图20：输入码与登录码的对应表的一实施例示意图。
图21：为了检查周边装置的正当性的作业步骤的一实施例示意图。
图22：分配成方格状的数据的一实施例示意图。
图23：认证组件的布局的一实施例示意图。
图24：排列成N行N列的方格状的认证组件的布局的一实施例示意图。
图25：对排列成N行N列的方格状的认证组件输入输入码的方法的一实施例示意图。
图26：输入码、物理随机数排列、输出码的关系的一实施例示意图。
图27：为了显示芯片认证装置的利用法的一例的基本构成概念示图。
图28：加上扰频装置的实施形态的概念示图。
图29：扰频装置的基本构成示图。
图30：扰频装置与芯片认证装置两者皆有的组件排列的一实施例示意图。
图31：扰频装置的动作原理说明图。
图32：扰频装置的动作原理说明图。
图33：芯片认证装置的动作原理说明图。
图34：扰频装置以及芯片认证装置的动作原理说明图。
图35：混合搭载有扰频装置以及芯片认证装置的记忆芯片的一实施例示意图。
图36：混合搭载有扰频装置以及芯片认证装置的记忆芯片的一实施例示意图。
图37：认证组件的一实施例示意图。
图38：认证组件的读取方法的一实施例说明图。
图39：认证组件的错误修正方法的一实施例说明图。
图40：认证组件的破坏方法的一实施例说明图。
图41：认证组件的构造的一实施例示意图。
图42：认证组件的一实施例示意图。
图43：认证组件的一实施例示意图。
图44：认证组件的一实施例示意图。
图45：认证组件的一实施例示意图。
图46：认证组件的一实施例示意图。
图47：包括周边回路的一部分的认证装置的组件排列示图。
图48：认证组件的数据读取方法的一实施例说明图。
图49：认证组件的数据读取方法的一实施例说明图。
图50：认证组件的一实施例示意图。
图51：认证组件的读取方法的一实施例说明图。
图52：认证组件的构造的一实施例示意图。
图53：认证组件的构造的一实施例示意图。
图54：认证组件的排列构造的一实施例示意图。
图55：认证组件的制造方法的一实施例示意图。
图56：认证组件的制造方法的一实施例示意图。
图57：认证组件的构造的一实施例示意图。
图58：认证组件的排列构造的一实施例示意图。
图59：认证组件的一实施例示意图。
图60：物理随机性的起源的一实施例示意图。
图61：物理随机性的起源的一实施例示意图。
图62：包括芯片认证装置的半导体芯片的一实施例示意图。
图63：包括扰频装置以及芯片认证装置的半导体芯片的一实施例示意图。
图64：搭载包括芯片认证装置的芯片的周边装置的一实施例示意图。
图65：进行输出码的加工的一实施例示意图。
图66：指定认证组件的地址的接线的一实施例示意图。
图67：伪造芯片作成方法的概念示图。
图68：伪造芯片防止方法的概念示图。
图69：认证组件的一实施例示意图。
图70：认证组件的一实施例示意图。
图71：认证组件的一实施例示意图。
附图标记说明
1、10、100 芯片
2 韧体
3 认证控制装置
4 认证码(ID)
5、50 外部输入输出装置(外部I/O)
6 认证系统(现有实施例的一例)
11 第一认证
12 第二认证
13 第三认证
21 第一芯片认证装置
22 第二芯片认证装置
31 输入信号误差
32 输出信号误差
42、102、402 输入码
43 登录码
60、600 芯片认证装置/模块
61 芯片认证装置搭载芯片
71 第一装置
72 第二装置
73 第三装置
74 第四装置
75 第五装置
80 通信序列
83 假通信序列
92 第二装置的正规用户
93 远程攻击者
110 第一芯片
120 第二芯片
130 第N芯片
140 周边装置
202、403 登录码
302、401 内部存储器
400 主干服务器
410 第一周边装置
420 第二周边装置
430 第三周边装置
440 第四周边装置
450 第五周边装置
503 字符线
504 字符线接触点
505 位线接触点
530 导电体贯孔
601、605 随机数生成器
602、606 数码产生器
604 扰频装置
611 芯片认证装置胞数组
614 扰频装置胞数组
742 短路判定电压
743 非短路判定电流值
744 短路判定电流值
790 页面缓冲区电路
791 位线连接闸极
7910 位线连接晶体管
800、810 输入输出控制模块
880 认证装置用控制模块
890 扰频装置模块
900 中间码用缓冲模块
902 位线
910 绝缘膜
930 导电体
931 保护膜
932 破坏判定电压
933 破坏判定电流值
934 非破坏判定电流值
960 芯片认证用组件数组的等效电路
970 导电体接合部
971 输入输出针脚
972 行译码器
973 列译码器
977 认证组件
980 外部输入输出控制电路
982 电容器
983 晶体管
984 非挥发性记忆晶体管
985 保险丝电阻
986 PN接面(二极管)
987 萧特基接面(二极管)
990 控制电极
993 第二端子
994 第一端子
996 第一控制闸极
997 第二控制闸极
1051 导电体顶端部
1052 第二导电体
1053 第一导电体
1054 第二电极
1055 第一电极
1400 第一主干服务器
1410 第一共通通行码
2400 第二主干服务器
2410 第二共通通行码
3400 第三主干服务器
3410 第三共通通行码
4101 第一认证
4201 第二认证
4301 第三认证
4302 第四认证
4402 第五认证
4502 第六认证
9330、9331 破坏判定电压值
9340、9341 非破坏判定电压值
9811 位线侧选择闸极。
具体实施方式
为让本发明的上述及其他目的、特征及优点能更明显易懂，下文特举本发明的实施例，并配合所附附图，作详细说明如下：
图1说明以往典型的芯片控制系统的附图。实现芯片机能的认证控制装置3可依照需要读取韧体2包括的认证码(ID)4。例如，芯片1 为认证控制装置3对应外部输入输出装置5而参照认证码4，主张芯片 1为正确的外部装置。惟，此仅主张而非证明其为正确。此因如上所述，只要窃取认证码(ID)4则其他芯片可以取代芯片1。
本发明如图2所示，将由认证码(ID)4及认证控制装置3所组成的认证系统6置换为本案的芯片认证装置60。芯片认证装置60每次对应由外部输入输出装置50接收的呼叫(输入信号)来产生输出，产生的输出信号利用物理随机性而生成。又，具有改变输入信号则输出信号亦改变的特征。
如图3所示，考虑第一装置71通过外部输入输出装置50与第二装置72交换数据(互相通信)的情形，其中，该第一装置71搭载具有该芯片认证装置60的芯片10。
如图4所示，第二装置72将信号A、信号B、信号C、…作为输入码通过外部输入输出装置50(I/O)传送至第一装置搭载的芯片认证装置60，以某些形式辨识连接的第一装置71。芯片认证装置60分别将信号A1、信号B1、信号C1、…作为输出码通过外部输入输出装置50传回第二装置。在此，第二装置将搭载芯片10的第一装置辨识为“对信号A的输入以信号A1传回；对信号B的输入以信号B1传回；对信号 C的输入以信号C1传回；…”的装置。通信序列于此情况下以(A、B、 C、…：A1、B1、C1、…)表示。或者，于别种情况下，第二装置72 将第一装置71辨识为“对信号F的输入以信号F1传回；对信号A的输入以信号A1传回；对信号K的输入以信号K1传回；…”的装置。该情况的通信序列以(F、A、K、…：F1、A1、K1、…)表示。然而，该通信不需对所有可能的输入信号进行。输入信号的模式(输入码)有无限多种，故对特定的装置全部进行并没有结果。输入信号的模式有无限多种反而有助于使可以网络连接至第二装置的装置的数量没有限制。亦即，将第一装置最初连接至第二装置时，第二装置登录第一装置。该登录较佳由第二装置的正规用户或自第二装置的正规用户正规地转让权限的人进行。例如，如图5所示，登录时将任意选择的输入码102，例如(R、L、A)及由第一装置传回的输出码(R1、L1、A1)储存于第二装置的内部存储器302。此时，有关登录的通信序列为(R、L、A：R1、L1、A1)。更具体而言，可以连接至第二装置的装置有无限多个，故较佳预先固定输入码102。于此情形，将(R1、L1、A1)取代第一装置登录的通信序列(R、L、A：R1、L1、A1)作为登录码202。图5 的实施例说明第一装置71、第四装置74、第五装置75、…登录于第二装置的情形。例如，第四装置对于输入码(R、L、A)将输出码(R4、 L4、A4)传回第二装置。第五装置对于码(R、L、A)将输出信号(R5、 L5、A5)传回第二装置。
图6说明第二装置的正规用户92使用自身持有的第一装置操作第二装置72的实施例。第一装置及第二装置使用通信序列80通信(连接)，联合进行第二装置72的正规用户92作为目的的工作。在此，第二装置 72的正规用户92完全不参与通信序列80。若参与则第二装置72的管理及使用方法变得复杂，会大幅损害IoT/IoE的便利性。具体而言，第二装置与某一外部装置网络连接时，首先第二装置将输入码102(R、 L、A)传送至该外部装置，并确认由该外部装置传回的信号与登录码 202的任一种(R1、L1、A1)、(R4、L4、A4)、(R5、L5、A5)…是否一致即可。
考虑如图7所示，远程攻击者93将第一装置71不当置换为所持有的第三装置73的情形。第三装置73必须不使用第一装置71内建的芯片认证装置60而完全模仿该通信序列80。确认此是否可能即可。若不可能，则可知通过本发明的芯片认证方式可防止装置被盗用。对此的前提条件为，欲将第一装置71不当置换为第三装置73之人(远程攻击者 93)无法实际取得第一装置71。此为IoT/IoE的自然条件。亦即，IoT /IoE的盗用以远程操作为前提。远程攻击者93的目的为使用自己手边所持有的第三装置73，以远程操作第二装置72。欲夺取第一装置必须前往正规地连接至第二装置的第一装置71的所在地秘密地夺取。此意味着无法在网络上完成攻击。亦即，无法远程操作而不被第二装置的用户发现。第三装置73与第二装置72网络连接时，第二装置通过网络连接传送输入信号(R、L、A、…)至第三装置73以通过网络连接辨识第三装置73。第三装置通过网络连接将输出信号(R3、L3、A3、…) 传回第二装置。如此，产生假通信序列83(R、L、A、…：R3、L3、 A3、…)。亦即，远程攻击者93须使假通信序列83与正规通信序列80 完全一致，于此的实施例为(R、L、A：R1、L1、A1)。在此，由输入码102(R、L、A)与对该输入的响应(R3、L3、A3)所组成的通信序列(R、L、A：R3、L3、A3)为假通信序列83的一例。(R3、L3、 A3)若与(R1、L1、A1)一致，则远程攻击者93将第三装置置换为第一装置并成功远程攻击。依照图5的实施例，远程攻击者93使(R3、 L3、A3)与第二装置72的内部存储器302储存的登录码202中的任一个一致即可。
如此，可知远程攻击基本上分为两种方法。第一种方法由第二装置的内部存储器302储存的信息窃取输入码102及登录码202中的至少任一个。例如，假设远程攻击者93成功窃取登录码202中的(R4、L4、 A4)及输入码102(R、L、A)。此时，远程攻击者93可将持有的第三装置73置换为第四装置74并不当地远程操作第二装置。同样地，假设远程攻击者93成功窃取登录码202中的(R1、L1、A1)及输入码102 (R、L、A)。此时，远程攻击者93可将持有的第三装置73置换为第一装置71并不当地远程操作第二装置。为了保护系统防止如此的远程攻击，系统管理者必须严格防御第二装置72的内部存储器302。因此，内部存储器中储存输入码或登录码的第二装置72这样的装置，较佳为受过训练的专家不断以最新的防护软件技术进行严格防护。如此，假设第二装置72设置于网络中央并作为主干，并于安全管理者的中央管理之下。如此，远程攻击的第一种方法几乎被避免。然而，若连接至网络的装置高达数兆个，则实际上不可能将所有装置如第二装置72一样地严格防御保护。此亦即中央管理的极限。在此，远程攻击者93为对连接至第二装置72的中央管理无法顾及的装置，以图5的实施例而言为第一装置71、第四装置74、第五装置75、…进行远程攻击。此为远程攻击的第二种方法。然而，第一装置71未将输入码102及登录码202 的配对(通信序列80)如图1的现有例所示，作为认证码4储存于内部存储器。第四装置74、第五装置75等以目的为以某些形式对第二装置连接并使用的其他外部装置亦相同。该等外部装置(例如，以图5 的实施例而言为第一装置71、第四装置74、第五装置75、…)各自内建搭载不同的芯片认证装置的芯片。
在此，考虑如图8所示，远程攻击者93远程攻击第一装置71的情形。首先，远程攻击者93不当存取第一装置71的内部存储器，欲窃取关于登录码及输入码的信息(通信序列80)。然而，因第一装置未将如此信息储存于内部存储器，故此攻击必然失败。接着，远程攻击者 93将任意选择的信号(X、Y、Z)输入至第一装置71，得到(X1、Y1、 Z1)的回应。(X、Y、Z)与第二装置72使用的输入码102(R、L、A) 相异的情形，回应(X1、Y1、Z1)与登录码202的(R1、L1、A1)相异。如此则第二远程攻击亦失败。在此，问题远程攻击者93任意选择的信号组(X、Y、Z)偶然与储存于第二装置72的内部存储器302的输入码102(R、L、A)一致。为了避免该偶然，充分增加输入码的元素个数，且不公开给第二装置72的管理者以外之人。该信息须由第二装置72的管理者严格防守。又，较佳为偶尔变更。进行此变更的情形，必须进行连接至第二装置72的装置的再次登录。为了减少进行如此的再度登录的频率，有必要管理使输入码的元素个数尽可能增加。如此，输入码作为通行码运作。
该输入码较佳为共通使用于对各种周边装置检查认证ID。于此情形，并非对各个周边装置存取时需要个别的输入码。有鉴于此情事，本发明所说明的输入码以下称为“共通通行码”。如此，该主干服务器最少具有一个共通通行码。
上述第二装置72为计算器(个人计算机等)的情形，连接其的第一装置71、第四装置74、第五装置75连接至计算器并使用的周边装置。例如，鼠标、键盘、麦克风等。如上所述，前提为计算器本体使用最新的防病毒软件并由管理者负责管理。本发明的目的为保护计算器本体避免周边装置(鼠标、键盘、麦克风等)的置换(盗用)。借此，以保护计算器本体为目的的防病毒软件所无法保护的周边装置可避免远程攻击。
该第二装置72作为网络服务的核心机能的主干服务器的情形，连接其的第一装置71、第四装置74、第五装置75等相对于主干服务器可视为周边装置。图9表示第一周边装置410、第二周边装置420、第三周边装置430对一个主干服务器400网络连接的实施例。例如，第一周边装置410、第二周边装置420、第三周边装置430为利用该网络服务的终端用户的终端装置。例如智能型手机、平板、计算器终端、智能家电的遥控器、自动驾驶车的操作面板或其他可穿戴式装置等。如上所述，主干服务器以受过充分训练的专家使用最新的安全防护软件负责管理为前提。本发明的目的为防止由终端用户的终端装置(智能型手机、平板、计算器终端、其他可穿戴式装置等)的置换(盗用)对主干服务器不当存取。借此，即使是受过充分训练的专家使用最新的安全防护软件也无法充分保护的网络上存在的无多个信息终端装置，亦可避免其全体系统受到远程攻击。
上述第二装置72作为云端感测服务的核心机能的数据中心的情形，连接其的第一装置71、第四装置74、第五装置75等为取得数据中心所需资料的传感器。传感器数量无限多，并设置于广大范围。故，实际上不可能以中央管理保护每一个传感器不受远程攻击。如此的传感器例如GPS、病毒监测器、温度计、地震计、插座型可见光通信装置、生物传感器、各种智能测量器等无数多种。如上所述，数据中心为受过充分训练的专家使用最新的安全防护软件负责管理为前提。本发明的目的为防止由如此的传感器的置换(盗用)对数据中心不当存取。借此，受过充分训练的专家即使使用最新的安全防护软件亦无法充分保护的云端感测服务的网络上存在的无数个信息装置可避免远程攻击。
在此，本发明的一个特征，为中央管理所未顾及的周边装置(例如，第一周边装置410、第二周边装置420、第三周边装置430)并未储存如该共通通行码的输入数据。如此，特征区分出储存有认证通信所需的数据(例如共通通行码)的“主干服务器”及不储存该数据的“周边装置”。同时，特征为储存有认证通信所需的数据(例如共通通行码) 的“主干服务器”为中央管理，不储存认证通信所需的数据的“周边装置”搭载本发明的芯片认证方式。
如图10所示，该共通通行码为至少一个储存于第一主干服务器 1400，辨识周边装置时传送至周边装置。例如，第一主干服务器1400 将第一共通通行码1410传送至第一周边装置410、第二周边装置420 及第三周边装置430。该等周边装置将第一主干服务器辨识为“传送第一共通通行码1410者”。如图11所示，第一周边装置410、第二周边装置420及第三周边装置430对应于该第一共通通行码1410的输入，分别传回第一认证4101、第二认证4201及第三认证4301至第一主干服务器1400。第一主干服务器1400分别将第一周边装置410、第二周边装置420及第三周边装置430辨识为“对于第一共通通行码1410，分别传回第一认证4101、第二认证4201及第三认证4301者”。同样地，如图12所示，第二主干服务器2400将第二共通通行码2410传送至第一周边装置410、第二周边装置420及第三周边装置430。该等周边装置将第二主干服务器辨识为“传送第二共通通行码2410者”。如图13 所示，第一周边装置410、第二周边装置420及第三周边装置430对应于该第二共通通行码2410的输入，分别传回第四认证4102、第五认证 4202及第六认证4302至第二主干服务器2400。第二主干服务器2400 分别将第一周边装置410、第二周边装置420及第三周边装置430辨识为“对于第二共通通行码2410，分别传回第四认证4102、第五认证4202 及第六认证4302者”。当然地，第一认证4101、第二认证4201、第三认证4301、第四认证4102、第五认证4202、第六认证4302中任两个认证不同。又，第一主干服务器1400亦可使用别的共通通行码。此为了便利地进行更高程度的管理。
实际的网络中，有无数个周边装置，且主干服务器不限于一个。例如，图14例示由两个主干服务器(第一主干服务器1400及第二主干服务器2400)及五个周边装置(第一周边装置410、第二周边装置420、第三周边装置430、第四周边装置440及第五周边装置450)组成的网络。以第一主干服务器1400为中心，第四周边装置440及第五周边装置450构成一个网络单元，第二主干服务器2400、第一周边装置410、第二周边装置420及第三周边装置430构成另一个网络单元。该等网络单元互相仅以第一主干服务器1400及第二主干服务器2400连接。进而，第四周边装置440及第五周边装置450仅与第一主干服务器1400连接，第一周边装置410、第二周边装置420及第三周边装置430仅与第二主干服务器2400连接。此处的连接为，电子装置通过上述的认证作业互相认证的认证连接，与单纯的连接不同。以下，考虑电子装置的网络的情况，若无特别注明，所谓的连接是指认证连接的意思。且，于此意义下的(认证)连接亦包括单一封装化系统内的装置(模块或者芯片)之间的连接。本发明的一个特征，可举出如此的由多个主干服务器与多个周边装置组成的网络中，主干服务器之间可直接通信，但周边装置之间不直接通信。此因中央管理未顾及的周边装置未储存如共通通行码的输入数据。另一方面，周边装置之间通过主干服务器间接连接。例如，第一周边装置410与第二周边装置420可通过第二主干服务器2400间接地连接。第四周边装置440与第五周边装置450可通过第一主干服务器 1400间接地连接。第三周边装置430与第四周边装置440可通过在网络上互相连接的第一主干服务器1400及第二主干服务器2400间接地连接。如此，根据本发明，可将用于中央管理的资源仅集中于主干服务器。图14的具体例可举例如自动驾驶车与智能房屋。例如，由第一主干服务器1400、第四周边装置440及第五周边装置450组成的网络单元皆为构成一个自动驾驶车的零件。同时，由第二主干服务器2400、第一周边装置410、第二周边装置420及第三周边装置430组成的网络单元构成一个智能房屋的零件。发生灾害时自动驾驶车的电池将智能房屋的电池充电的情形，自动驾驶车搭载例如用以把握智能房屋的电池状况的传感器(例如，第四周边装置440)。如此，第四周边装置440与第一主干服务器1400及第二主干服务器2400的任一方皆为网络连接。
如图15所示，使用本发明的网络中，一个周边装置(例如第一周边装置410)亦可与多个主干服务器(例如，第一主干服务器1400、第二主干服务器2400及第三主干服务器3400)连接。其中例如，第一主干服务器1400与第二主干服务器2400可直接连接，而第一主干服务器 1400及第二主干服务器2400皆不与第三主干服务器3400直接连接。在此，未证明第三基干服务器3400不是远程攻击者。因此，重要的是第一周边装置410不储存有关通信认证的数据(共通通行码)。例如，第一周边装置410最初登录于第一主干服务器1400时，第一主干服务器1400可限制第一周边装置410在连接第一主干服务器1400后再连接至其它主干服务器。因为，第一周边装置410的外部输入输出控制装置 (例如，图23的外部输入输出控制电路980)将接受到的全部信号转送至第一主干服务器1400，而第一主干服务器1400可监控往第一周边装置410的全部输入信号。于此，若是发现与第一共通通行码1410相同的码的话，可以进行紧急处置。例如，第一主干服务器1400与第一周边装置410进行切割。或者，仅利用第一周边装置410以监视远程攻击者的动作。于第一主干服务器1400之后，第二主干服务器2400登录第一周边装置410时，第二主干服务器2400预先向第一主干服务器 1400申请第一周边装置的登录许可，对此，第二主干服务器2400与第一主干服务器1400必须直接连接。对于第二主干服务器2400，第一主干服务器1400许可对第一周边装置410的连接时，第一周边装置410 受理第二共通通行码2410，于第二主干服务器2400回复第二认证12，且第二主干服务器2400登录第一周边装置410。之后，第二主干服务器2400与第一周边装置410，可不需经过第一主干服务器1400许可而进行连接。接下来，第三主干服务器3400与第一周边装置410的连接，则必须要第一主干服务器1400，或者第一主干服务器1400以及第二主干服务器2400，对第一周边装置410，预先许可第三共通通行码3410 的受理。如此一来，第一主干服务器1400，或者第一主干服务器1400 以及第二主干服务器2400会具有限制第三主干服务器3400与第一周边装置410连接的权限。即，未许可的输入码输入至第一周边装置410 时，则拒绝或者限制连接。该权限的行使，由第一主干服务器1400或者第一主干服务器1400以及第二主干服务器2400的正规管理者来进行。
第一主干服务器1400具有第一共通通行码1410，第二主干服务器 2400具有第二共通通行码2410，第三主干服务器3400具有第三共通通行码3410。亦即，第一周边装置410将第一主干服务器1400辨识为“输入第一共通通行码1410者”，将第二主干服务器2400辨识为“输入第二共通通行码2410者”，将第三主干服务器3400辨识为“输入第三共通通行码3410者”。对于该等输入，第一主干服务器1400将第一周边装置410辨识为“传回第一认证11者”，第二主干服务器2400将第一周边装置410辨识为“传回第二认证12者”，第三主干服务器3400将第一周边装置410辨识为“传回第三认证13者”。在此，关于通信认证的数据(共通通行码或对应共通通行码响应的认证数据等)储存于主干服务器，不储存于周边装置。周边装置搭载本发明的芯片认证装置。
接着，叙述本发明的芯片认证方式须满足的条件。
(输出的独立性)首先，确认对两个芯片认证装置输入相同输入信号时的运作。如图16所示，对两个不同的第一芯片认证装置21及第二芯片认证装置22输入相同的输入信号(输入信号Q)。此时，第一芯片认证装置21输出输出信号A。第二芯片认证装置22输出输出信号B。此时，输出信号A及输出信号B不同。如此，即使输入信号相同，芯片认证装置不同的情形下输出信号分别不同。此性质为使用共通通行码的实施例(图10、图11、图12、图13)中必要的条件。亦即，即使将相同通行码作为输入信号分别输入至搭载不同芯片认证装置的周边装置，由各周边装置传回的信号因每个周边装置而异。例如，如图10所示，将第一共通通行码1410分别传送至内建不同芯片认证装置的第一周边装置410、第二周边装置420及第三周边装置430时，由该等周边装置传回的输出信号如图11所示，分别为第一认证4101、第二认证4201 及第三认证4301。在此，第一认证4101、第二认证4201及第三认证 4301中任两个不同。图12及图13的例子亦可同样地说明。
(输入的独立性)相对地，对同样的芯片认证装置输入不同的输入信号，则分别输出不同的输出信号。例如，如图17所示，对芯片认证装置60输入输入信号C则输出输出信号A。对相同芯片认证装置60 输入输入信号D则输出输出信号B。在此，只要输入信号C与输入信号D相异，则输出信号A与输出信号B为各不同的输出信号。此性质如图15所示，由不同的主干服务器分别将不同的通行码作为输入信号输入至相同的周边装置，且各自不同的主干服务器由该周边装置将不同的认证作为输出信号接收的情形下为必要的条件。具体而言，如第一主干服务器1400将第一共通通行码1410输入至第一周边装置410，第一周边装置410将第一认证11输出至第一主干服务器1400，第二主干服务器2400将第二共通通行码2410输入至第一周边装置410，第一周边装置410将第二认证12输出至第二主干服务器2400，第三主干服务器 3400将第三共通通行码3410输入至第一周边装置410，第一周边装置 410将第三认证13输出至第三主干服务器3400的情形。于此，理所当然地，上记认证11、12、13任两个之间亦不相同。
亦即，图14同时满足输入的独立性条件及输出的独立性条件的网络结构的一例。几乎所有情形下，实际上主干服务器的数量比2大，周边装置的数量比5大。图14仅为最简单的一例。
(输出的不可预测性)如图18所示，将n个输入信号Q1－Qn传送至相同芯片认证装置60时，已知对于各个输入信号可得到输出信号 R1－Rn。此时，若不将与n个Q1－Qn的任一个皆不同的输入信号Qn+1 传送至相同芯片认证装置60，则由(Q1、R1)、(Q2、R2)、…、(Qn、Rn)的组合不可能预测传送Qn+1时应可得的输出信号Rn+1。惟，n 为2以上的整数。芯片认证装置60通过某种算法产生输出的情形，亦即，通过软件传回认证的情形，几乎会打破此条件。因此，芯片认证装置60必须利用物理随机性产生输出信号。
(输入输出的可靠度)如图19所示，实际上，控制输入信号Q的电路的无法控制的噪声，使输入信号Q混入输入信号误差31(ΔQ)。相对于此，输入信号误差31(ΔQ)及控制输出信号的电路的无法控制的噪声，使输出信号R混入输出信号误差32(ΔR)。此时，两个不同输入信号(例如Q1及Q2)之差的绝对值设为比输入信号误差31(ΔQ) 的绝对值的最大值大。在此，相对于输入信号Q1的输出信号R1及相对于输入信号Q2的输出信号R2的差的绝对值，必须比输出信号误差 32(ΔR)的绝对值的最大值大。
本发明的芯片认证方式，必须同时满足上述输出的独立性、输入的独立性、输出的不可预测性及输入输出的可靠度这四个条件。
(检查)将实施本发明前已运作的网络发展为满足本发明要件的情形，必须将已连接至主干服务器的周边装置，置换为搭载本发明的芯片认证装置的芯片所构成的周边装置。在此，需要检查该置换是否确实进行。或者，需要检查采用未搭载本发明的芯片认证装置的芯片的周边装置是否有一部份被不当使用。在此说明的检查，作为主干服务器的防护检查的一部分而可随时进行。又，较佳为登录周边装置时亦进行。
此检查最有效的方法，为使用中央管理下的主干服务器对作为检查对象的周边装置实际进行远程攻击。构成作为检查对象的周边装置的芯片，在未使用本发明的芯片认证装置的情况下，必须于内部存储器储存输入码42及登录码43的对应表(参照图20)。搭载本发明的芯片认证装置的芯片的内部存储器未储存如此的通行码。于本发明的网络中，仅有主干服务器正规地储存有如图20的通行码对应表。图9所示的输入码402与登录码403的组合便是该对应表。图9的输入码402对应于图20的输入码42，图9的登录码403对应于图20的登录码43。
具体的检查作业流程以图21说明。首先，从发现到查的周边装置开始。接下来读取检查对象的周边装置的内部存储器。在此读取出的编码中，调查储存于主干服务器的输入码中是否有相一致者。不一致时，进一步与储存于主干服务器的登录码进行比较。比较后不一致时，检查的周边装置认可为正确。继续寻找是否有要检查的周边装置，若没有的话则终了。有的话，则读取成为该检查对象的周边装置的内部存储器。接下来进行相同操作。
如此，构成使用本实施形态的芯片认证方式的网络的所有装置，例如图14所示，分为受过训练的安全专家所保护及管理的主干服务器 (例如1400、2400)群及该安全专家无法管理的周边装置(例如410、 420、430、440、450)群。在此，周边装置彼此不直接连接，仅可与主干服务器连接。如此，构成由一个主干服务器及直接连接至该主干服务器的多个周边装置所组成的网络单元。主干服务器可与主干服务器彼此任意地连接，周边装置彼此可通过主干服务器间接地连接。如此，各网络单元彼此间亦可连接。图14为两个网络单元通过彼此的主干服务器的连接而联合的网络的一例。实际上，有更多数量的主干服务器，亦即，可实现由更多数量的网络单元构成的网络。又，网络上的电子装置之间的连接，通过上述的认证作业来进行电子装置之间的互相认证，亦即认证连接的意思。
各周边装置皆搭载不同的芯片认证装置。如图10及图12所示，主干服务器(1400、2400)分别存有至少各一个的固有共通通行码(1410、 2410)。如图9所示，各主干服务器输出的共通通行码作为输入码(例如402)严格地保存于主干服务器的内部存储器。如图11及图13所示，被输入共通通行码(1410、2410)的周边装置(410、420、430)对于各自的共通通行码分别将固有的认证(4101、4201、4301)及(4102、 4202、4302)分别传回至主干服务器(1400、2400)。在此，传回的认证必须任两个彼此相异。因此，搭载于周边装置的本发明的芯片认证装置如图16所示，必须满足输出的独立性。如图9所示，主干服务器将由周边装置传回的输出信号与以分别对应于输入码(例如402)的形式而严格储存于内部存储器的登录码(例如403)方便比较。
如图15所示，一个周边装置允许连接至多个主干服务器。于此情形，一个周边装置(例如410)被输入多个共通通行码(例如1410、2410、 3410)，则必须对应于不同输入分别输出不同的认证(例如11、12、13)。因此，搭载于周边装置的本发明的芯片认证装置，如第17图所示，必须满足输入的独立性。
接着，考虑关于本发明的芯片认证装置的条件。首先，以软件构成芯片认证装置的情形，对应于输入信号的输出信号的产生必须使用某种算法进行。因此，远程攻击者(例如93)解读该算法的情形，只要知道输入码则例如图20所示，可伪造登录码。如此，该远程攻击者可盗用周边装置的至少一部份，对主干服务器不当存取。为了防止这样的不当行为，本发明的芯片认证装置如图18所示，必须满足输出的不可预测性。然而，只要程序以算法设计，则任何程序皆无法满足输出的不可预测性。此无法通过程序产生完全的随机码。如此，芯片认证装置必须活用物理随机性。
前述的芯片认证装置可与半导体芯片内具有其他机能的模块混合搭载，亦可单独制造为仅具有芯片认证机能的半导体芯片。又，芯片认证装置收到输入码(共通通行码)时，较佳基于物理随机性产生输出信号(认证码)。共通通行码亦不可储存于周边装置的内存。电子装置由多个芯片所构成的情况下，如图64所示，最少需搭载一个本发明的芯片认证装置的芯片。又，芯片认证装置本身即是以半导体芯片实现的电子装置亦可。如此一来，该网络由构成元素的周边装置及主干服务器构成的最少由一个芯片所构成的电子装置网络。
本发明的芯片认证装置可于半导体的组件数组上构成。首先，以某些方法，产生“1”与“0”的随机组合。于此，将“1”作为黑色，将“0”作为白色，根据该组件数组的地址绘图后，则可形成如图22 所示的白色与黑色随机配置的方格图样。如此，随机数以数字化产生，即可满足如图19所说明的(输入输出的可靠度)。
如此，本发明的芯片认证装置为使用半导体装置以及半导体装置的制造工程中的无法控制的不确定性，生成上述的必要的物理随机性。
为让本发明的上述及其他目的、特征及优点能更明显易懂，下文特举本发明的实施例，并配合所附附图，作详细说明如下。
图23用以表现图22的组件排列的一例。于行方向排列有L排的字符线503。而位线902于列方向排列有M排，以和L排正交。于L 排的字符线503与M排的位线902相交的处排列有芯片认证装置元素的认证组件977。于本例中，虽然与非挥发性内存的胞数组相异而无选择闸极，但于第L排的字符线(L-1)与位线接触点505之间，以及，相反侧端的字符线(O)与位线接触点之间，即使采用选择闸极，本发明的本质亦不会变化。
图24为从图23的认证组件用数组960中将N排的字符线503与 N排的位线902抽出之例。N为一般情况下比上记的L或M小或相同的自然数。
输入码(P、S、T、…)的一例，考虑(a(1),b(1),a(2),b (2),…,a(N),b(N))的情况，该输入码分割为排列a与排列b，如图25所示，从第一行开始依序对应(a(1),a(2),…a(N))。从第一列开始依序对应(b(1),b(2),…b(N))。此时，i行j列的认证组件 977的数据视为元素d(i,j)。(i,j)对应认证组件977的地址。于图25 的实施例，显示元素d(5,N-2)。此处，元素d(i,j)的集合{d(i,j)} 以0与1的随机数集合体所构成的随机数码。如此，输入码分割为两个，并使其对应行与列，而可对应输入码与认证组件的地址。输入码的分割作法依照预先决定好的式子实行即可。当然，可得知将排列a与排列b 交换亦可为一例。方法有无数种，此处例示的将排列a与排列b从输入码互相移出的方法只不过为其中一例。又，排列a与排列b的元素数不一定要相等。惟，认证组件用数组960的行数与列数的和至少要大于 2N，以使输入码的全元素皆可输入。此处，将上记输入码显示为{a(i),b (j)}。惟，i以及j各自为独立的自然数。如此一来，从数列{a(i)}、数列{b(j)}以及随机数码{d(i,j)}中以某些方法作成输出码{c(i,j)}。输入码{a(i),b(j)}以及输出码{c(i,j)}的组合对应图6的通信序列80。使用物理随机数作为该随机数码{d(i,j)}的一例即可。
本发明的实施形态，主要是关于从第一输入数列{a(i)}、第二输入数列{b(j)}，以及物理随机数{d(i，j)}中作成输出码{c(i，j)} 的方法，以下参照附图来说明。
(第一实施例)其中一例，利用模除mod(x，y)以生成输出码{c (i，j)}。此为，将X以Y除后的余数。
c(i，j)＝mod(a(i)+b(j)+d(i，j)，2) 式1
图26为数列{a(i)}、数列{b(j)}以及物理随机数{d(i，j)} 与基于式1所输出的输出码{c(i，j)}的关系一览表。使用该方法后，可以容易的想象到0与1的数的比例并没有变化。此为，使以通信序列 80所处理的数据量安定化的必要条件。即，能够得到式1右边输入的情报量与式1左边输出的数据量几乎同等的结果。也就是说输入的情报量与输出的情报量有巨大差异时，以式1所定义的系统的情报量，配合比较少的一方，则作为结果势必最少会有两方之差的情报所失去。
图27为实现式1的构造的基本构成的一例的概念图。即，以随机数生成器601实例化随机数{d(i，j)}，并从主干服务器400，输入输入码{a(i)，b(j)}以作为共通通行码，并以数码产生器602生成输出码{c(i，j)}。于此例中，随机数生成装置601与数码产生器602共同为芯片认证装置600的构成元素。另一方面，虽然图未绘示，但亦可了解，于其他例子中数码产生器602亦可设置于芯片认证装置600之外，无论如何，必须至少使随机数生成装置601尽可能以较经济的方式搭载于芯片内。本发明中，作为随机数生成器601的一例，使用于图22概念式的说明的方式。数码产生器602可以如以式1概念式的说明，以程序来构成。此处，对数码的生成使用一种算法，惟，以物理随机数{d (i,j)}来获取物理随机性为本发明的特征，但是，随机数生成器601 的行数和列数的和，最少要与{a(i)}的元素数、及{b(j)}的元素数之和相同或高，以使输入码的全部元素都能够输入。
(第二实施例)图28为第二实施例的概念图。即，从主干服务器 400将输入码(P、S、T…)送至扰频装置604。如此一来，输入码(P、 S、T…)变换为(P’、S’、T’…)。该输入码作为输往模块化为周边装置的芯片认证装置600的输入码(P’、S’、T’…)而被输入。于此，虽然并无特别绘示，但连接主干服务器400的周边装置至少要装设搭载芯片认证装置600的芯片。该芯片认证装置600送回认证(P1、S1、T1、…)。接着，(1)该认证(P1、S1、T1、…)输出至主干服务器400。或者， (2)该认证(P1、S1、T1、…)回送至扰频装置，将被扰频后的认证 (P1’、S1’、T1’…)返回主干服务器400。或者，虽无特别绘示，亦可得知(3)使用第2个别的扰频装置，将认证(P1、S1、T1、…)变换为(P1”、S1”、T1”、…)后返回主干服务器400。于(3)的方法中至少需要两个独立的扰频装置。
无论如何，以成本考虑来看，扰频装置较佳混合搭载于有搭载芯片认证装置600的芯片中。图29为扰频装置604基本构成的一实施例示意图，于此例中，扰频装置604由随机数生成器605以及数码产生器 606所构成，与芯片认证装置600几乎相同。构成扰频装置604的随机数生成器605以及数码产生器606的详细说明与图27的说明相同，故于此处省略说明。又，虽无特别绘示，亦可得知数码产生器606可置于扰频装置之外。
(第三实施形态)图30为图23的认证组件977数组的一部分表示图，行数为N+K，列数为N。上部K行N列的区域作为扰频装置胞数组614，下部N行N列作为芯片认证装置胞数组611。
图31为实现构成扰频装置604的随机数生成器605的方法的一例。首先，于每列输入{a(j)+b(j)}。接着，将物理随机数元素d(i，j) 于行方向(i)加总的数于列方向(j)除以2得到一余数，该余数于各个列方向(j)加上a(j)与b(j)。其之和再除以2的余数作为中间输出{f(j)}。如此一来，如图32所示，构成扰频装置604的数码产生器606的功能以下列数式表示：
Figure GDA0002305174800000431
该{f(j)}为图28、图29、图32以及图34的扰频装置604的输出。惟，j为1到N的自然数。
图33为实现构成图27的芯片认证装置600的随机数生成器601的芯片认证装置胞数组611的一实施例示意图。与图25及式1中，将排列{b(j)}置换为{f(j)}后的结果相同的缘故，省略详细说明。此处以式3所表示的{c(i，j)}为数码产生器602的输出。
c(i，j)＝mod(a(i)+f(j)+d(i+K，j)，2) 式3
惟，i以及j为各自独立的自然数。
图34为图28的扰频装置604与芯片认证装置600的输入输出关整理说明图。输入码{a(i)，b(i)}以扰频装置604获取物理随机数，并变换为中间码{a(i)，f(i)}。将该{a(i)，f(i)}做为下一个输入码输入至芯片认证装置600，并输出输出码{c(i,j)}。
此处，扰频装置604的行数K与芯片认证装置的行数N的选择方法并不一定要以主干服务器侧做管理。例如，周边装置登录于主干服务器时，周边装置的所有者，或者周边装置的正规管理者可以任意做决定。被决定的(N,K)保存于周边装置内部的非挥发性内存等。
于该时点下，(N,K)为主干服务器侧不需知道的情报，惟，当主干服务器于中央管理网络登录，并连接后，于网络维护时，可以主干服务器侧做检查并因应必要事项而重新制定。此时，需以重新制定的(N,K) 进行再登录周边装置。当(N,K)重新制定后，例如即使输入同样的输入码{a(i),b(j)}，扰频装置604所产生的中间码{a(i),f(j)}会不同。据此，芯片认证装置600所产生的输出码{c(i,j)}也会不同。
主干服务器纪录有前次维护时重新制定的(N,K)。下一次维护时，读取芯片内部所保存的(N,K)，与前一次纪录的(N,K)做比较。若是不一致时，视为芯片受到不当存取，可从网络将该芯片切离或对管理者进行警告。如此，可将(N,K)作为安全缓冲以有效活用，且，基于式 1-3产生的数码利用物理随机数{a(i,j)}的缘故，就算安全缓冲(N,K) 本身泄漏出来亦无妨。
为了按照上述式1-3以生成数码而使用CPU的情况，扰频装置与芯片认证装置之间产生的中间输出{f(j)}未输出于CPU外时，一部分或是全部必须容纳于CPU内的缓存器，但并不需要将{f(j)}全体保存于周边装置的内部存储器。或者，为了按照上述式1-3以生成数码而使用同一芯片内的周边电路的情况，于扰频装置与芯片认证装置之间，所产生的中间输出{f(j)}并未输出于芯片外。也就是说，中间码{a (i),f(j)}亦不会输出于芯片外。无论如何，输出码{c(i,j)}的产生终了时，中间输出{f(j)}会自动被覆盖消去。又，通过远程操作从数码产生中的缓存器中将封于芯片内或是CPU内的中间输出{f(j)}，以逆向工程取出为非常困难的技术。此为，因缓存器为非常小的易失存储器。例如，通常的计算机中仅有32位，顶多只有64位。另一方面，为了将中间输出{f(j)}全部纪录所必要的容量为N位。据此，若N 够大的话，对于产生数码，必须每次将中间码{f(j)}分成几个包裹 (packet)容纳于缓存器中。于此，为了产生数码，一次所能使用的缓存器的位数为R的话，图34中，例如从第一列到第R列作为包裹1、第R+1列到第2R列作为包裹2、第2R+1列到第3R列作为包裹3…，基于式2每包裹产生中间输出{f(j)}的一部分，并容纳于缓存器。即，N够大的话，容纳中间输出{f(j)}的缓存器区域会因包裹的更新所覆盖。因此，即使在数码产生途中，也无法通过远程操作将中间输出 {f(j)}的全体一次盗取。又，本发明中，为了从输入码{a(i),b(j)} 产生中间码{f(j)}而利用物理随机数{d(i,j)}(i＝1,…K)的缘故，从输入码{a(i),b(j)}预测中间输出{f(j)}为不可能。再者，为了从中间输入码{a(i),f(j)}产生输出码{c(i,j)}而利用与前者独立的的物理随机数{d(i,j)}(i＝K+1,…K+N)的缘故，预测输出码{c (i,j)}为不可能。假设，即使中间码{f(j)}被盗取，预测通过物理随机数{d(i,j)}(i＝K+1,…K+N)所构成的物理随机性所产生的输出码{c(i,j)}为不可能。此外，因为可以随时更新安全缓冲(N,K)，对于同样的输入码{a(i),b(j)}产生的中间码随时更新。据此，例如 N设为比64大时，安全性可得到更大的提升。
图35为包括扰频装置胞数组614与芯片认证装置胞数组611的记忆芯片的一实施例示意图。这些区域，与记忆区域共同配设于字符线方向，并共有字符线503。图36为包括扰频装置胞数组614与芯片认证装置胞数组611的记忆芯片的另一实施例示意图。这些3个区域配设于位线方向，并共有位线902。
(第四实施例)图37为认证组件977的一实施例示意图。于字符线503与位线902的交差处配置有电容器982。一般来说电容器为两个导电体夹持绝缘膜的构造，通过给予两个导电体之间电场以积蓄电荷。此处，所给予的电场为直流的话，则电流不会流动。惟，给予的电场太高则绝缘膜会被破坏，如此被破坏的电容器，即使是直流电场，电流也会流动。通过给予字符线503与位线902之间电压，可给予于被选择的交叉点的电容器982电压。
上述破坏的发生是机率性的，且伴随着物理随机性的发生。破坏后的认证组件即使是直流电场，电流也会变得容易流动，例如，内存中相当于1，相当于图22的黑色部分。相反的，未被破坏的认证组件对于给予的电场，电流的流动困难，例如内存中相当于0，相当于图22的白色部分。通过调整给予的电场或电容器的详细条件(物性、构造、尺寸等)，可以大略调整该机率。当该机率约设为50％时，可以得到如图 22的黑白随机数方格图样。
图38为，为了判定破坏所使用的电流电压特性图。横轴为，为了进行读取，给予电容器982的读取电压的绝对值，纵轴对应该读取电压，并流经电容器982的电流绝对值。被破坏的组件中，仅管是低电压，也能流动非常大的电流。另一方面，于未被破坏的组件中，在高电压中也几乎没有电流流动。设定破坏判定电压932中的破坏判定电流值933 与非破坏判定电流值934，以作为看出这之间差别的方法。即，给予电容器982绝对值与破坏判定电压932一致的读取电压时，流经电容器 982的电流的绝对值比破坏判定电流值933高的话判定为破坏，比非破坏判定电流值934还低的话判定未被破坏。此处的读取电压为直流电压。
实际上读取时，首先，必须选择要读取组件的地址，对于选择地址，如图23所示，以行译码器972选择组件行，以列译码器973选择组件列。该行译码器972及该列译码器973进一步与输入输出针脚971连接。该组件行与组件列的组合即为地址。于图39的例中，该地址以2进位法表示。如此一来于选择的地址上，对应的组件所连接的字符线503 与位线902之间，以图38所说明的方法给予读取电压，并读取对应的地址的数据(“1”或是“0”)。读取后，变更选择组件的地址，然后持续该作业到认证组件数组中的全部组件的数据被读出为止。
图38的判定方法中，破坏判定电流值933与非破坏判定电流值934 之间会有一定的差值，因此，读取电流的绝对值于该差值内的组件不被判定为破坏还是未破坏。如此该组件于内存并不相当于“0”也不相当于“1”的缘故，标记为“X”。此时，以2进位法标记的组件的胞数组上的地址，及对应组件的数据所表示的一例为图39所示。作为其中一例，从左边开始为“1”、“1”、“0”、“1”、“X”、“0”、“0”、“1”…。如此，从左边开始第5个认证组件的数据为“X”。
接下来，如图39所示能够预想到将与“0”和“1”之列各自对应的地址的组合以方格状绘图后可为图22的白黑图样。此处“0”变换为白，“1”变换为黑。惟，若存在有非“0”也非“1”的“X”时，则无法产生如图22的白黑方格样态。因此，在绘图为方格状前，需将对应“X”的组件排除。
例如，将对应“X”的组件的地址(例如，以2进位法标记100)保存于缓冲区。并进行将对应于各地址的组件数据与缓冲区的纪录比较，对应的地址存在于缓冲区的话，则不读取的作业。通过该作业，可将对应“X”的组件的数据去除，产生仅由“0”与“1”所构成的数据及地址的组合。如此，可以得到如图22所示的白黑方格图样。
另，对于上述的绝缘膜的破坏现象，一般来说具有软破坏及硬破坏两种模式。软破坏模式通常出现在硬破坏的前阶段，对于读取电压的电流比硬破坏时还要低，比非破坏时还要高。且，于软破坏模式，在重复施加电压的期间，也会回到非破坏状态或是迁移至硬破坏模式，状态不稳定，惟，一旦陷入硬破坏模式，既不会回到非破坏状态，也不会迁移至软破坏模式。本发明中，通过图38及图39所说明的方法，将稳定化破坏模式的硬破坏模式看作内存中的“1”，软破坏模式作为“X”。破坏判定电流值与非破坏判定电流值之间的差值(gap)为了于软破坏模式将“X”做标示。如此，由上述的方法，通过将“X”的软破坏后组件的数据去除，图22的方格状白黑样态为即使重复给予读取电压，也不易变化，而获得图样的再现性。
一般来说，通过电应力(electric stress)从软破坏状态迁移至硬破坏状态的情况，与从非破坏状态迁移至软破坏状态的情况，难以人为控制何种情况占多数。因此，重复电应力的过程中，被标记“X”的软破坏状态的比例既可以为规定的值以下，也可以为该值之上，惟，软破坏状态的组件数量多于一定数量之上的话，会因为数据数的减少而图样的乱度不足。于是，重复给予组件电应力的电压脉冲的方法为必要。作为一例，给予第一破坏脉冲电压后，以图38所说明的方法实施破坏检查。此时，“X”的比例比规定值还高的话，则继续给予第二破坏脉冲电压，再以图38的方法进行破坏检查。“X”的比例还是很高的话，则给予第三脉冲电压，以图38的方法进行破坏检查。重复上述作业直到“X”的比例在规定的值以下为止。且亦必须预先设定该作业重复次数的上限值。即使到达作业重复次数的上限“X”的比例依然未在规定值以下时，则该芯片认证装置为检查不合格。检查合格时，将标示如上述的“X”的组件地址纪录于缓冲区，并去除对应组件的数据。检查不合格时，该芯片视为不良品，并废弃。惟，组件的数量非常多时，仅管软破坏的比例稍微多的话亦能确保足够大的物理随机性。于该情况下，可以省去检查“X”比例的作业。
要达到物理随机性的最大限度，“0”与“1”的比例较佳约各50％。被标示“X”的组件为软破坏模式，重复给予脉冲电压的期间，会机率性的迁移至“1”(硬破坏模式)的缘故，如图40所示，较佳一边将给予脉冲的时间固定，一边将每次给予的脉冲电压的脉冲的波高以一定的电压上升。如此，例如给予第一次脉冲的时候，就算“0”的数量多的话，多次给予脉冲的期间“1”的比例会逐渐增加。像这样，通过优化脉冲给予次数、脉冲给予时间，以及脉冲波高的上升方法，一边尽可能的减少去除数据(“X”)的比例，一边使“0”与“1”的比例靠近各50％。失败时，如上所述，视为检查不合格的不良品而废弃。如此一来，可以单纯产出具有足够的物理随机性、由稳定“0”与“1”的资料所构成的良品来作为制品。
又于另一例中，通过组件构造，使硬破坏比软破坏多的情况亦为可能。例如，如图41所示，由第一导电体1053、第二导电体1052、绝缘膜910、导电体顶端部1051所构成的组件构造来考虑。于第一导电体 1053连接有第一电极1055，于第二导电体1052连接有第二电极1054。第一电极1055连接字符线503或是位线902的任一个，而第二电极1054 则连接另一个。导电体顶端部1051周边的绝缘膜的分子构造为，于力学的应力下为不安定，容易破坏。且，给予破坏脉冲时，于导电体顶端部1051的周边电场容易集中。即，更容易产生硬破坏。惟，导电体顶端部1051的深度在制造时具有个体差异的缘故，导电体顶端部1051 与第二导电体1052之间的绝缘膜910的破坏发生率亦同样的有个体差异。此处，通过进一步对上述的给予破坏脉冲的方法作调整，可使“0”与“1”的物理随机性尽可能的增大。
(第五实施例)各自连接于字符线503与位线902的导电体使用二极管所构成的认证组件977的情况，二极管组件PN接面986(PN junction)(图42)，或是萧特基接面987(Schottky junction)(图59) 的话，通过对二极管给予强的电压应力(voltage stress)，二极管有机率会被破坏。而是否被破坏对二极管给予逆方向的读取电压来判断。被破坏的组件中，对二极管给予逆方向的读取电压时，电流容易流动，例如，相当于内存的“1”。于未被破坏的组件中，即使对二极管给予逆方向的读取电压时，电流亦难以流动，例如相当于内存的“0”。不论是应力还是读取，各自对选择的字符线503以及位线902之间给予电压。
如上所述，构成各自和字符线503与位线902连接的认证组件977 的元素为如PN接面986或萧特基接面987的二极管的情况，读取电压为逆方向。另一方面，构成各自和字符线503与位线902连接的认证组件977的元素为电容器982的情况，读取电压的方向不用区别为正方向还是逆方向也可以。留意此点的话，二极管的破坏判定方法可以同样如图38来说明。此处，于夹持二极管的两个电极所给予的读取电压为绝对值，于给予读取电压时流经二极管组件的电流亦为绝对值。即，PN 接面或萧特基接面的情况下，这些绝对值意味着逆方向电压以及逆方向电流。其他详细的说明，如电容器的情况亦同样，故省略。
(第六实施例)图43为认证组件977为Metal-Oxide-Semiconductor (MOS)型场效晶体管(MOSFET)983的情况示意图。一般来说， MOSFET为由半导体基板表面的两个接近的扩散层与MOS电容器所构成。MOS电容器为，于半导体基板上，层积闸极绝缘膜以与门极电极者。于此图的实施例中，两个扩散层内的一方连接位线902，另一方接地。于闸极电极，连接字符线503。即，本实施例的形态为，采用闸绝缘膜的破坏这种实体性的差异要因为可能。使用绝缘破坏的情况下，将位线902接地的期间给予字符线503电压应力。做为该电压应力的其中一例，可如图40所示的脉冲亦可。读取可以为对位线902与字符线503 之间给予破坏判定电压932，并读取流经位线902与字符线503之间的电流。又，另一例中，如图69，可以为两个扩散层中的一方连接位线 902，另一方连接别的电极。该电极连接源极线或芯片内其他的接线。将该电极的电位先设为0的话，与上述方法同样，可能会发生绝缘破坏。或者，保持浮动状态，仅于位线侧发生绝缘破坏。
(第七实施例)图44为认证组件977由晶体管983与电容器982 所构成的DRAM单元(cell)的情况。因电容器982会产生电压下降，故破坏晶体管983的闸绝缘膜并不实际。因此，于此例中利用电容器 982的破坏。具体上来说，于字符线503处，在字符线与位线之间给予使晶体管983呈开启(ON)状态的传递电压。在那期间给予位线高电压应力。作为该高电压应力的一例，可如图40所示的脉冲。读取可以为给予字符线503传递电压的期间，读取流经位线902的电流。传递电压的绝对值为，比给予位线电压的绝对值还大，该电压差为使晶体管 983呈开启状态所必要的电压。图44中作为一例，电容器982的一个电极连接于晶体管983，另一个电极接地。又，于另一例中，如图70，电容器982的一个电极连接于晶体管983，另一边可连接别的电极。该电极可连接源极线或芯片内的其他接线。将该电极的电位先设为0的话，如上述所述的方法同样，可引起绝缘破坏。
此处要注意的是，认证组件977可以直接使用一般的DRAM单元 (DRAM cell)。即，于DRAM芯片追加本发明的芯片认证装置的情况下，只需要确保认证装置区域(cell array)即可，并不需要在制造上追加成本。认证装置区域所必要的位容量不受限于DRAM，与一般的内存容量相比只需要非常少的量即可。
例如，于图30的例中，将扰频装置(行数K)包括进去，并大略计算芯片认证装置(行数N)的追加容量后，如下所述。将列数作为N，输入码的情况的数为，2的N次方与2的(N+K)次方的和。扰频装置的物理随机数{d(i,j)}的情况的数为，2的NK次方。芯片认证装置的物理随机数{d(i,j)}的情况的数为，2的N2次方。输出码{c(i,j)}的情况的数为2的N2次方。
接着，考虑为了决定(N,K)所必要的要件，首先，上述的绝缘膜破坏或二极管的接面破坏为物理随机性，且不依靠任何算法。惟，本发明中为确保(输入输出的可靠度)，通过做出如图22的白黑(0/1)方格样态，将物理随机性数字化。借此进行信息量的缩小。0/1的方格样态为分布于芯片上的缘故，若分布的组件的数量少的话图样就少，可想而知偶然产生同样的方格图样的可能性就会升高。为了除去像这样的缺陷，于数字化的物理随机数{d(i,j)}的情况下的数，实际上必须将N 以及K设定为几乎视为无限大。另一方面，现在使用一般数字密码电路的输入码为128位到256位。该位数因密码安全性的境况，每年慢慢的增加中，惟，即使如此接下来的10年间预估顶多只能从256位推移至512位。于是，举例来说以N＝K＝512进行估计。此时，输入码的情况的数为2的512次方与2的1024次方之和。此已经是远超过通常计算机所能处理的整数的位数的信息量，实际上以工程用计算器计算的话会出现无限大的数字。扰频装置的物理随机数{d(i,j)}的情况的数、芯片认证装置的物理随机数{d(i+N,j)}的情况的数、以及输出码数{c (i,j)}的情况的数会更加的大，且全部同样为2的5122次方。当然，现实面来说为无限大。此处，5122＝262144，所以包入扰频装置后有 262Kb的话作为芯片认证装置其容量已十分足够。该容量与一般的 DRAM制品每一芯片的容量(4Gb)相比，少了4位数，远小于大约1 万分之一以下。
N＝K＝128的情况下，输入码的情况的数为，2的128次方与2的256 次方的和，约10的77次方。若IoT/IoE真正普及的话，通信节点的数量全世界可达一兆个(10的12次方)。10的77次方并非无限大，但远大于全世界的节点数，偶然有相同输入码的可能性为10的负65方，极微小，以现实面来看为0。扰频装置的物理随机数{d(i,j)}的情况的数、芯片认证装置的物理随机数{d(i+N,j)}的情况的数、以及输出码数{c (i,j)}的情况的数全部同样为2的1282次方，当然，以现实面来说是无限大。此处，1282＝16384，所以包入扰频装置后有16Kb的话作为芯片认证装置其容量已十分足够。该容量与一般的DRAM制品每一芯片的容量(4Gb)相比，少了5位数，远小于大约10万分之一以下。
现在DRAM的价格4Gb是2.5到3美元之间。DRAM储存单元可以直接作为认证组件977使用，因此，可以确保维持足够的物理随机数情报量(输入输出的可靠度)下，包入扰频装置的芯片认证装置的价格为每芯片最大0.03美分。
(第八实施例)图45为认证组件977的一实施例示意图。字符线 503与位线902的交叉处配置有为了控制非挥发性内存所使用的选择晶体管984。非挥发性内存的内存组件可以由层积于第一导电型的半导体基板或者第一导电型的井(well)上的两个扩散层之间的硅、穿隧膜、电荷蓄积层、层间绝缘膜、控制闸极所构成的层积构造。该选择晶体管 984为可以将内存组件的层间绝缘膜的一部分或是全部置换为已置换成导电体的层间导电层，或者使用穿透于层间绝缘膜而开设的垂直孔中埋入导电材的导电体贯孔(via)等亦可。无论如何，通过给予连接控制闸的字符线503高电压，可于所选择交叉处的选择晶体管984的穿隧膜加上高电场应力。此处，穿隧膜的破坏或读取为与晶体管983的闸绝缘膜的破坏相同。即，将第六实施例的闸绝缘膜置换为穿隧膜的话则说明全部相同，故此处的说明以下省略。如图45中作为一例，选择晶体管984一边的扩散层连接位线902，另一边的扩散层接地。又，作为别例，如图71，选择晶体管984一边的电极连接位线902，另一方连接别的电极。该电极连接源极线或芯片内其他的接线。将该电极的电位先设为0的话，与上述方法同样，可能会发生穿隧膜破坏。或者，保持浮动状态，仅于位线侧发生穿隧膜破坏。
(第九实施例)图46为，将于位线方向邻接的选择晶体管984之间的扩散层连接的情况的实施例，此处为NAND型排列，作动方法复杂的缘故，进一步用图面来说明。
图47为，本实施例的芯片认证用组件数组960的一例。页面缓冲区790兼为混合搭载的NAND型非挥发性内存胞数组的页面缓冲区。对于页面缓冲区790，设有位线连接闸极791以使与位线902的连接开 /关。页面缓冲区790为于内部设有掌管读取放大器(senseup)或闩锁效应(latch up)等的电路。
本实施例中，混合搭载的记忆单元(cell)为NAND型或NOR型的非挥发性内存、DRAM等挥发性内存，或是防磁内存，相变化型内存、抵抗变化型内存等新机能型内存中的其中一个亦可。即，与本发明芯片认证装置胞数组611混合搭载的内存依照必要，只要共同含有为了对应地址的位线或字符线的至少一个，内存的种类没有关系。
对于给予认证组件977电压脉冲，作为一例，依以下所示的方法进行。首先，给予位线侧的选择闸正电位，并使位线侧的选择晶体管呈开启状态，同样于欲破坏的字符线与位线侧的选择晶体管之间，存在有字符线时，亦给予该字符线正电位，并使对应的各非挥发性内存晶体管呈开启状态。此处，将欲给予破坏脉冲的位线的电位呈0V。接下来，选择给予破坏脉冲的字符线，并给予破坏脉冲电压。作为给予破坏脉冲方法的一例，例如，以图40所说明的方法进行。又，持有多的芯片认证码的时候，对于各认证码需要各认证区段(block)。于此情况下，亦可对于一个芯片认证装置尝试以图40的方式决定脉冲次数，并将其记忆于芯片内的记忆区域(或者缓冲区)，于其他的芯片认证区域给予此处所记忆的同样次数的破坏脉冲。于该情况下可省略脉冲与脉冲之间的破坏率检查。
图48为本实施例破坏检查时的电压脉冲波形的实施例示意图。首先，选择所读取的电容器的一条字符线，并给予比0V还高的规定的电位。于所选的字符线与位线侧的选择闸极之间有其他字符线存在的情况下，对于该字符线给予正电位呈开启的状态。对位线给予0V至比选择字符线还低的规定的正电位。该选择字符线与位线的电位差为例如图 38的破坏判定电压932的程度。同时，对于位线侧的选择闸极9811给予正电位，并将对应位线侧选择闸极9811的位线侧选择晶体管(SGD) 呈开启的状态。接着将位线连接闸极791降至0V。此时，位线连接晶体管7910会呈关闭，且位线从页面缓冲区790内的检查回路中切离。如果所选的认证组件977为导电状态时，则位线的电位上升。相反的，为非导电状态时则位线的电位则不变化。接着，再度给予位线连接闸极 791正电位，位线连接晶体管7910呈开启的状态。并检查于页面缓冲区790内的位线的电位变化。将根据认证组件元977的导通、非导通状态的位线电位差于页面缓冲区790内扩大，作为high/low数据而收纳于闩锁电路。也就是说，位线电位为规定的电位(例如，破坏判定电压值 9330)以上的话，所选择的认证组件977视为被破坏，位线电位为规定的电位(例如，非破坏判定电压值9340)以下的话，所选择的认证组件977视为未被破坏。于此，破坏判定电压值9330以及非破坏判定电压值9340各自对应图38的破坏判定电流值933与非破坏判定电流值 934的电压值。该例中，破坏为导通状态，非破坏为非导通状态。
于图49为本实施例破坏检查时的电压脉冲波形的另一实施例示意图。首先选择所读取的电容器的一条字符线，并给予0V。同样于选择字符线与位线侧的选择闸极之间存在有其他字符线的情况下，对于该字符线给予正电位呈开启的状态，给予位线规定的正电位，该选择的字符线与位线的电位差例如图38的破坏判定电压932的程度。同时，对于位线侧的选择闸极9811给予正电位，并将位线侧选择晶体管(SGD) 呈开启的状态。接着将位线连接闸极791降至0V。此时，位线连接晶体管7910会呈关闭。且位线从页面缓冲区790内的检查回路中切离。如果所选的认证组件977为导通状态时，则位线的电位下降。相反的，为非导电状态时则位线的电位则不变化。接着，再度给予位线连接闸极 791正电位，位线连接晶体管7910呈开启的状态。并检查于页面缓冲区790内的位线的电位变化。将根据认证组件977的导电、非导电状态的位线电位差于页面缓冲区790内扩大，作为high/low数据而收纳于闩锁电路。也就是说，位线电位为比规定的电位(例如，破坏判定电压值 9331)还低的话，所选择的认证组件977视为被破坏，位线电位为比规定的电位(例如，非破坏判定电压值9341)还高的话，所选择的认证组件977视为未被破坏。于此，破坏判定电压值9331以及非破坏判定电压值9341各自对应图38的破坏判定电流值933与非破坏判定电流值 934的电压值。此处，破坏为导电状态，非破坏为非导通状态。
于非挥发性内存的多区段旁可分配芯片认证装置1区段份的区域，例如，可以如图35或图36所示的布局。如此，虽然芯片认证装置与非挥发性内存具有差异，但通过共有位线902，或者字符线503可节省芯片面积。
(第十实施例)图50为认证组件977的一实施例示意图，于字符线503与位线902交叉处配置有保险丝电阻985。通过给予字符线503 与位线902之间高电压，可对所选择的交叉处的保险丝电阻985施加电场应力。
一般来说，保险丝电阻为将高电阻导电材由两个端子所挟持，如给予保险丝高电场的话，有机率造成短路，字符线503与位线902的交点成为非导电状态。未短路的情况下(非短路)，字符线503与位线902 的交点为导电状态。不管是哪个地址的保险丝短路，或者非短路的状况，终究是以物理随机性来决定，故可作成如图22的随机数方格图样。
保险丝是否被破坏，由给予保险丝电阻985读取电压来判定。于短路的组件中，即使给予读取电压，电流也难以流动，例如相当于内存的“0”。于未短路的组件中，即使读取电压很低，电流也容易流动，例如相当于内存的“1”。如此，保险丝的短路相当于导电体的破坏，例如，通过电迁移之类的所引起。即，电迁移有一定机率会发生，发生后的组件相当于内存的“0”，未发生的组件相当于内存的“1”。
图51为，为了判定短路所使用的电流电压特性。横轴为于保险丝电阻985被给予的读取电压的绝对值，纵轴为对应该读取电压并通过保险丝电阻985的电流的绝对值。于未短路的组件中尽管为低电压，但有非常大的电流流动。另一方面，短路的组件中，即使在高电压中，也几乎无电流流动。作为判明的方法，设定短路判定电压742中的非短路判定电流值743与短路判定电流值744。即，将绝对值与短路判定电压742 一致的读取电压给予保险丝电阻985时，通过保险丝电阻985的电流的绝对值比非短路判定电流值743还高的话，则判定为未短路，比短路判定电流值744还低的话则判定为短路。
于图51的判定方法中，非短路判定电流值743与短路判定电流值 744之间具有一定的差值，为此，读取电流的绝对值于该差值内的组件不被判定有短路发生，还是未有短路发生。如此的组件不相当于内存的“0”亦不相当于内存的“1”，故标记为“X”。此时，将组件的胞数组上的地址(门牌)与对应的组件的数据的一例表示的话，就如图39所示认证组件977为电容器982的情况相同。作为一例，由左开始为，“1”、“1”、“0”、“1”、“X”、“0”、“0”、“1”、…、“0”。如此，第五个的组件的数据为“X”。于此处，将“X”去除以得到如图22的仅有黑白的方格图样的方法与电容器982的情况相同，故此处说明省略。
实际读取的时候，首先，必须选择读取的组件的地址。而选择地址如图23所示，以行译码器972选择组件行，以列译码器973选择组件列。该行译码器972以及该列译码器973进一步的连接于输入输出针脚 971。该组件行与组件列的组合即为地址。于图39的例中，该地址以2 进位法表示。如此一来于选择好的地址上，对应组件所连接的字符线 503与位线902之间，以图51所说明的方法给予读取电压，并读取对应的地址的数据(“1”或是“0”)。读取后，变更选择组件的地址，重复该作业到将图23所示组件数组中的全部组件的数据被读取为止。
图52为保险丝电阻985的一实施例示意图。为由第一导电体1053、第二导电体1052、绝缘膜910、导电体接合部970所组成的组件构造。第一导电体1053连接有第一电极1055，第二导电体1052连接有第二电极1054。第一电极1055连接有字符线503或是位线902其中的一个，另一个连接第二电极1054。导电体接合部970的粗细于制造上有个体差异。因此，电阻值也有个体差异，短路发生率亦有差异。据此，重复给予电压应力，调整短路与非短路率大约50％为较佳。
一般来说，通过电应力使导电体接合部970的高电阻部位会产生热，容易引起电迁移。发生电迁移的话，于该处导电体接合部970会断线。又，因为高温会产生氧化，于断线处会进入绝缘膜910的一部分，使图 52变化为如图41的状态。如此一来，会从非短路状态迁移至短路状态。
又，持续给予电应力的话，断线处的绝缘膜910(参照图41)引起绝缘破坏，此时从短路状态迁移至非短路状态。此时，从图41的状态回复至图52的状态。
从非短路状态迁移至短路状态的情形，与从短路状态迁移至非短路状态的情况，难以人为控制何种情况占多数。该中间状态为“X”。据此，重复给予电应力的期间，标记为“X”的中间状态的比例既有规定值以下，也有规定值以上的情况。惟，中间状态组件的数量如果多于一定以上的话，会因数据的减少而使图样的杂乱度不足。于是，重复给予组件电应力的电压脉冲的方法为必要。作为一例，给予第一破坏脉冲电压后，以图51所说明的方法实施破坏检查。此时，“X”比例比一定值还高的话，继续给予第二破坏脉冲电压，再以图51的方法进行破坏检查。“X”的比例还是多的话，给予第三脉冲电压，以图51的方法进行破坏检查。重复进行该作业直到“X”的比例低于规定值以下为止。亦须预先设定该作业的重复上限值。即使到达作业的重复上限值，“X”的比例未到规定值以下时，该芯片认证装置为检查不合格。检查合格的情况时，如上所述于缓冲区纪录被标记“X”的组件的地址，并去除对应组件的数据。不合格的情况时则废弃。惟，如组件的数量很多时，仅管中间状态的比例稍微多，亦能确保足够大的物理随机性。于该情况下，可以省去检查“X”比例的作业。
另一方面，要最大限度的利用物理随机性，“0”与“1”的比例较佳约各50％。被标示“X”的组件于重复给予脉冲电压的期间，机率性的迁移至“0”，故，如图40所示，较佳为使脉冲给予时间固定，一边使脉冲的波高随着每次给予的脉冲电压以一定电压上升。如此一来，例如给予第一次脉冲的时候，即使“1”的数量很多，在给予多次的电压期间“0”的比例也会增加。如此通过优化脉冲给予次数、脉冲给予时间、以及脉冲的波高的上升方法，被去除的数据(“X”)的比例可以一边尽可能地减少，一边使“0”与“1”的比例渐渐接近几乎50％。失败的情况下，如上所述视为检查不合格并作为不良品而废弃。如此一来可以生产出具有足够的物理随机性、且由稳定的“0”与“1”的资料所组成的良品以作为制品。
(第十一实施例)图53为于图50所采用的保险丝电阻985的另一例。此为做成接线图样时所一起做成。据此，导电体930较佳为与通常的金属接线相同的材料，模板的形状如图53所示，较佳至少于一部分弯曲成矩形。该弯曲的部分容易累积热，容易引起电迁移而断线。字符线接触504为连接于字符线503，位线接触505连接于位线902。图54 为利用图53的认证组件977的布局一例。
又，图53的弯曲成矩形的部分较佳比通常的金属接线还细。例如，如图55所示，将矩形部分以外的地方以保护膜(resist)931罩盖，并经过氧化工程，细化以作成该构造。图56为该结果所示的一例。
(第十二实施例)导电体930可弯曲成矩形多次。图57为该例，于该矩形具有9个地方弯曲。图58以该图样作为布局的一例。如此，短路的发生率可通过接线图样设计来作调节。
(第十三实施例)图52的构造例如，可从第一导电体1053的侧边通过绝缘膜910打开贯孔(via)，于该处埋入导电体材料而做成。作为此处的一例，考虑到贯孔制造工程调整的情况，贯孔深度的目标值与第一导电体1053与第二导电体1052之间的距离相等。贯孔偶然依目标值所做成时，如图60中间的组件所示，贯孔完美的收于第一导电体1053 与第二导电体1052之间。
但是，一般来说，如图61所示，贯孔的深宽比或孔径在制造上有个体差异，贯孔深也具有个体差异。如此一来某个组件中形成断线(短路)，或某个组件中形成连接。例如，于该图60的实施例中由左看来为短路、连接、连接。
以字符线503与位线902所选择的认证组件977的贯孔为短路的情况下，无电流流动，例如，使其对应记忆胞的话呈“0”的状态。相反的，未短路的话则电流流动，例如，使其对应记忆胞的话呈“1”的状态。将“0”视为白，“1”视为黑后，产生如图22所示的随机数黑白图样。
此处，贯孔深度的个体差异为大量生产工程中制造上的差异，故与任何算法无关。据此，可以视为实体的个体差异。且，并非必定给予电应力，也可以得到如图22所示的黑白随机数方格图样。
惟，于制造金属贯孔后，测定短路与非短路的比例，与期望值差异过大的话，亦可给予电应力并期待能够回复。例如，短路的情况(例如图60的左端的单元)，重复给予电应力的期间，贯孔底与第二导电体 1052之间的绝缘膜(910的一部分)可能绝缘破坏，由短路状态转移至非短路状态。相反的，非短路状态的情况(例如，图60的中央的例子)，重复给予电应力的期间，可能发生电迁移，并由非短路状态转移至短路状态。
惟，绝缘破坏与电迁移不管哪一个，难以人为控制何种情况占多数。于是，数据“1”占多数的情况，则仅选择“1”的组件并给予应力，相反的，数据“0”占多数的情况，则仅选择“0”的组件并给予应力。如此一来，较佳一边检查“1”与“0”的比例，一边如上述重复给予应力到接近期望的比率为止。此时，例如图40所示可对于各个所选择的组件群重复给予应力脉冲。
实际上读取的时候，首先，必须选择读取的组件的地址。对于地址的选择，如图23所示，以行译码器972选择组件行，以列译码器973 选择组件列。该行译码器972以及该列译码器973进一步的连接于输入输出针脚971。该组件行与组件列的组合即为地址。于图39的例中，该地址以2进位法表示。如此一来对应于选择的地址上的组件所连接的字符线503与位线902之间，以图51所说明的方法给予读取电压，并读取对应的地址的数据(“1”或是“0”)。读取后，变更选择的组件的地址，重复该作业到将图23所示组件数组中的全部组件的数据读取为止。
(第十四实施例)本发明的芯片认证装置，例如，图62所示，于芯片10中至少可搭载芯片认证模块60以及输入输出控制模块800。该输入输出控制模块800可包括输入输出控制电路、字符线控制电路、位线控制电路、数据输入输出缓冲区等。
(第十五实施例)本发明的芯片认证装置，例如，如图63所示，于芯片100中至少可搭载芯片认证模块600、认证装置用控制模块880、输入输出控制模块810与扰频装置模块890，以及中间码用缓冲模块 900。该输入输出控制模块810可包括输入输出控制电路以及数据输入输出缓冲区，惟与第十四实施例的输入输出控制模块800具有差异，不包括字符线控制电路及位线控制电路。扰频装置模块890包括图28的扰频装置604，扰频装置604所产生的中间码容纳于独立于输入输出控制模块810的中间码用缓冲模块900中，即使有由外部而来的要求，数据亦不会输出至芯片100的外部。此为了将中间码封闭于芯片内。认证装置用控制模块880可包括字符线控制电路、位线控制电路、数据缓冲区。
将外部输入输出50的输入码{a(i),b(j)}输入后，输入输出控制模块810将输入码{a(i),b(j)}转交于扰频装置模块890。此处，基于式2所产生的中间码{a(i),f(j)}，或者，中间输出{f(j)}一时容纳于中间码用缓冲模块900中，并交于认证装置用控制模块880。认证装置用控制模块880运用内部的字符线控制电路、位线控制电路以及数据缓冲区，对应中间码{a(i),f(j)}，并基于式3由芯片认证模块600读取输出码{c(i,j)}，并一时容纳于内部数据缓冲区。认证装置用控制模块880由内部的数据缓冲区将输出码{c(i,j)}叫出，并转交于输入输出控制模块810。输入输出控制模块810为通过外部输入输出装置50将输出码{c(i,j)}输出至芯片400的外部。如此一来，可将中间输出{f(j)}封闭于芯片内。
(第十六实施例)一般来说，构成电子装置的芯片不限于一个。可以想到构成图14的网络的一例的第一、第二、…、第五周边装置亦由至少一个以上的芯片所构成。作为一例，图64中，周边装置140由第一芯片110、第二芯片120、…、第N芯片130所构成。其中，并不是全部的芯片都需要搭载芯片认证装置。图64的例中，仅第一芯片110 搭载有芯片认证装置60以及图62与图63所说明的芯片认证相关模块。
(第十七实施例)如上所述，芯片认证装置的“0”与“1”的比例较佳为大约50％。此为基于香农的熵(Shannon’s entropy)的思考方式，而尽可能的将物理随机性的熵推向最大值。
“0”与“1”的比例的调整，如上所述，可通过给予电应力的方式作某种程度的调整。对于目标值50％，例如，较佳偏差在10％的程度，但是即使偏差无法在10％以内，亦可使用本发明。于该情况下，为了增大物理随机性的熵，增加组件数，即，使构成芯片认证装置的认证组件的数量增加即可。目标值50％(误差±10％)只不过是为了节省芯片认证装置所占的面积，并不是不可欠缺的条件。如上所述，N＝K＝128 已十分足够。
通过上述的方法，该物理随机性的熵于可以于芯片单位中接近最大，亦可以于晶圆单位中接近最大，亦可以于Lot单位中接近最大，亦可以于生产线单位中接近最大，亦可以于工厂单位中接近最大。
于芯片单位中使熵接近最大的情况，可读取芯片认证装置内的多个认证组件的数据，通过上述的电应力的给予方式，使“0”与“1”的比例接近各50％。此处，并非全认证组件都需要检查。
于晶圆单位中使熵接近最大的情况，可横跨整个晶圆内多个芯片，读取多个认证组件的数据，通过上述的电应力的给予方式，使“0”与“1”的比例接近各50％。此处，并非全认证组件都需要检查。
于Lot单位中使熵接近最大的情况，可横跨整个Lot内的多个晶圆以及多个芯片，读取多个认证组件的数据，通过上述的电应力的给予方式，使“0”与“1”的比例接近各50％。此处，并非全认证组件都需要检查。
于生产线单位中使熵接近最大的情况，可横跨整个生产线内的多个 Lot、多个晶圆以及多个芯片，读取多个认证组件的数据，通过上述的电应力的给予方式，使“0”与“1”的比例接近各50％。此处，并非全认证组件都需要检查。
于工厂单位中使熵接近最大的情况，可横跨整个工厂内的多个生产线、多个Lot、多个晶圆以及多个芯片，读取多个认证组件的数据，通过上述的电应力的给予方式，使“0”与“1”的比例接近各50％。此处，并非全认证组件都需要检查。
如上所述，认证组件进行抽样的实体可为芯片、晶圆、Lot、生产线、工厂，可配合生产管理来方便扩大。扩大的方式可以特定的生产线的制造期间划分进行，也可以特定的工厂的制造期间划分进行，此处，并非全认证组件都需要检查。
(第十八实施例)物理随机性的发生源为多个亦无妨。但是，存在于一个认证组件内的发生源互相为串联关系，横跨多个认证组件而存在的发生源为互相并联关系。
据此，一个认证组件内有两个发生源的情况时，任一个为非导电状态时，认证组件成非导电状态。除此之外(皆为导电状态)的情况下，认证组件为导电状态。即，以逻辑电路来说，于一个认证组件中所包括的发生源满足逻辑或非(NOR)的关系。
(第十九实施例)图34的例中，相对于输入码的位数为N，输出码的位数为N的2次方。使输入码和输入码的位数一致为简单。例如，利用下列的式4，将图34的输出{c(i,j)}再变化为新的输出{c’(j)}。
Figure GDA0002305174800000681
但是，j1到N的自然数。图65所示表示输出以式4变换后的新的输出 {c’(j)}的样态。输入码与输出码的位数不一致亦可的情况可省略。
(第二十实施例)图53、图54、图56以及图57的导电体细线通过制造以及加工条件，可能在以电脉冲破坏以前即有断线，或是，电阻异常的高的情况。该断线或者异常高电阻的状态可以认为是如相当于内存的“0”的状态，根据制造以及加工条件而有机率性的发生，且反映物理随机性。该情况下，给予电脉冲为非必要。又，图53只不过为本实施例的一例，导电体930也没有于弯曲成矩形的必要。
上述一连串的实施例中，认证组件977的地址的指定方式，于认证组件的两个端子，分别连接字符线503与位线902。给予认证组件977 的电压分别施加于选择的字符线503以及位线902之间。流经认证组件 977的电流分别流经所选择的字符线503以及位线902之间。
(第二十一实施例)作为地址的另一种例子，如图66中所示，认证组件977至少具有第一端子994以及第二端子993。第一端子994通过连接于位线902的第二控制闸997，以及连接于字符线503的第一控制闸996，以连接控制电极990。地址的指定以位线902与字符线503来进行。第二端子993接地。读取电压或为了破坏组件的应力电压给予控制电极990。如此一来，仅限于所选择的地址的组件会被给予读取电压以及为了破坏的应力电压。应力电压的一例如图40所示。如果是导通状态，电流流经以字符线503以及位线902所选择的控制电极990。
(第二十二实施例)近年来，不当丢弃废弃家电为全球性的问题。 (例如参照非专利文献3： http://www6.nhk.or.jp/wdoc/backnumber/detail/？pid＝150624)由印刷电路板上拆除时，IC芯片受到物理、热的损伤，无法正常地行使功能，为大多数的家电制品的故障或异常的原因。一部分的IC芯片的用途不限于家电用品。特别是，DRAM或闪存等，泛用的IC制品的用途广泛，其伪造芯片如果是作为用来控制高速列车或飞机的控制机械等组件的情况时，可能会招致不可预期的灾害而必须注意。
图67为芯片伪造的惯用手法简单示意图。例如，废弃家电的印刷电路板中采用A公司的泛用记忆芯片。将该芯片强制拆下，贴上B公司的标签，作为B公司的新品芯片便宜贩卖、输出。当然，此为伪造品。遗憾的是，这种不法回收并无及时解决的方法。有效的对策为，于工厂的组装现场迅速的判定所采购的IC芯片制品是否为伪造品。幸运的是本发明的芯片认证装置可于芯片内的IC电路附上认证。
伪造检查方法使用图68来说明。于此处，每个芯片制造商公开伪造判定用密码。组装工厂的采购负责人，将各公司的公开密码输入所采购的芯片，分别读取输出码，并询问芯片制造商该输出码是否正确，为了简单说明，此处假设全部的芯片制造商都有回复。有如图67的伪造芯片的话，A公司与B公司皆会回复为自家产品，如此有两家以上回复为自家产品的情况时，即判定为伪造芯片。又，由A公司回复为自家产品却贴有B公司的标签亦可判定为伪造品。由C公司回复为自家产品的情况时，依然贴有B公司的标签，故可判定为伪造品。不管哪一种情况，组装工厂的采购负责人得知B公司为贩卖伪造品的制造商。只有B公司回复为自家产品的情况时，则为B公司的制品，而非如图 67所示的伪造品。
标签上，除了制造商名外，亦显示制品编号、Lot编号等制品信息。即使卷标所显示的制造商名与通过输出码判定的制造商名一致，标签上的制品编号或Lot编号亦可能会有差异。这也显示，制造商内部不当的伪造或该制造商制品管理草率。
由上所述，整理伪造判定的条件。卷标所显示的制造商名与通过输出码判定的制造商名不一致的情况时判定为伪造。卷标所显示的制造商名与通过输出码判定的制造商名一致的情况时，进一步将卷标上所示其他的信息(例如，制品编号、Lot编号、制造年月日等)对照该输出码。此处为一致时才可判定为非伪造。未一致时，判断该制造商内部伪造或该制造商制品管理草率。
上述的实施例中，为了说明所使用的MOSFET为MOS型晶体管。作为一例，由于第一导电型半导体基板上做成的两个空间上分离的第二导电型扩散层，与第一导电型半导体基板上的闸极绝缘膜，与连接于闸极绝缘膜上的闸极端子，与于其中一个第二导电型扩散层连接的源极端子，与于另一个第二导电型扩散层连接的汲极端子所构成。又，该第一导电型半导体基板、该闸极绝缘膜、以及该闸极电极构成MOS电容器。
上述的实施例中，为了说明所使用的非挥发性内存晶体管，作为一例，由于第一导电型半导体上做成的两个空间上分离的第二导电型扩散层，与第一导电型半导体基板上的穿隧膜，与穿隧膜上的电荷蓄积层，与电荷蓄积层上的层间绝缘膜，与层间绝缘膜上的控制闸极所构成。 NOR型的组件排列中，该两个第二导电型扩散层的任一方于每个组件连接位线。另一方面，NAND型的组件排列中，该两个第二导电型扩散层分别共有相邻的组件，并于基板上呈串联构造。于串联的多个组件的两端剩下的扩散层的一个为隔着汲极侧选择闸极连接于位线，另一个隔着源极侧选择闸极连接源极线。又，NAND型排列中，可将于组件间配置的第二导电型扩散层置换成稀薄的第一导电型扩散层，或省略。
上述的实施例中，为了说明所使用的PN接面为使第一导电型的半导体与第二导电型的半导体接触之物。作为一例，于第一导电型的半导体基板表面做成第二导电型扩散层后，于两者的界面自动形成。据此， MOS型晶体管或非挥发性内存晶体管亦可自动形成。
上述的实施例中，为了说明所使用的萧特基接面为使半导体与导电体接触之物。不论是PN接面或者是萧特基接面皆是二极管接面的一种。
如上所述，为了说明MOS型晶体管、非挥发性内存晶体管以及PN 接面的构造所使用的第一导电型半导体基板，以做成于第一以及第二导电型半导体基板的广范围区域的第一导电型扩散层(一般井)来做置换亦可。
该认证组件为制作于半导体制造的前步骤所大量生产的芯片内的半导体组件。
根据本发明，将电子装置的网络分割为周边装置，与管理周边装置的登录状况的主干服务器，主干服务器作为中央管理，对于中央管理所无法触及的周边装置，搭载包括有于半导体制造的前步骤中制作于芯片内的实体芯片认证装置的半导体芯片，可提升系统全体的安全性，以高效率防范对周边装置远程攻击。此处，所述网络如上所述通过认证通信所连接的所有电子装置的链接，无关特定的系统内还是外。又，对于伪造芯片问题的对策亦可以同样认证组件的芯片认证装置来实现。
且，本发明的技术范围不限定于上述实施例，在不脱离本发明的精神范围内，可进行各种更动。特别是，对于将如手机的SIM卡使用于 IoT/IoE用的周边装置的商业模块有效。
通过利用基于物理随机性而产生的芯片认证，使负担着无数的中央管理所无法触及的周边装置的网络之间的认证，于芯片层级安全地实现。

Claims (25)

1.一种电子装置的网络单元，其特征在于：包括：
一主干服务器；及
连接至该主干服务器的多个周边装置；
其中，该主干服务器储存至少一个通行码及至少一个登录码清单与该至少一个通行码分别对应，该登录码清单的内容分别对应该连接至该主干服务器的各个周边装置，该主干服务器通过网络将该通行码传送至各多个周边装置；
其中，各多个周边装置对应由该主干服务器传送的通行码，分别将各自固有的输出码传送至该主干服务器，该多个周边装置各包括至少一个搭载芯片认证装置的芯片作为构成零件，其中该芯片认证装置彼此不相同；
其中，该通行码于各多个周边装置内转换为输入码；
其中，该输入码为于搭载该芯片认证装置的芯片内，被多个字符线及多个位线分配的电子信号的数据的集合体；
其中，分配至该芯片的地址由该多个字符线中被分配各个不同编号的一或多个字符线群与该多个位线中被分配各个不同编号的一或多个位线群所定义，该地址的行编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群的其中一方的编号定义，该地址的列编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群中的另一方的编号定义；
其中，该芯片认证装置包括配置于该一或多个位线群以及该一或多个字符线群所构成的组件区域中的多个认证组件，该组件区域中，包括由配置于一第一行群以及一第一列群定义的地址上的该多个认证组件中的一部分认证组件所构成的一第一随机数生成器；
其中，该认证组件为通过该芯片的制造步骤一同制造的半导体组件；
其中，对于该芯片上所布局的该一或多个字符线群以及该一或多个位线群被施加的电输入，该认证组件至少电输出一第一值与一第二值；
其中，该第一随机数生成器产生一第一随机数码，该第一随机数码为配置于一第一行群以及一第一列群定义的地址上的该认证组件电输出的电子数据的集合体；
其中，该输出码为将该输入码与该第一随机数码以规定的方法合成并输出的电子信号的集合；
其中，该登录码为将该输出码通过事先登录保存于该主干服务器的电子数据；
其中，该主干服务器将该输出码与该登录码的清单分别比较，并判断对应的各个周边装置的正当性。
2.如权利要求1所述的电子装置的网络单元，其特征在于：将以二进制法将该至少一个通行码展开得到的元素，分别分割为一第一输入排列与一第二输入排列，将该第一输入排列的各元素分配于该第一随机数生成器的一对应行，将该第二输入排列的各元素分配于该第一随机数生成器的一对应列，该第一随机数生成器的行数与列数的和大于或等于该第一输入排列的元素数与该第二输入排列的元素数的和。
3.如权利要求2所述的电子装置的网络单元，其特征在于：该芯片认证装置包括一第二随机数生成器，该第二随机数生成器产生一第二随机数码，该第二随机数码为配置于一第二行群以及一第二列群定义的地址上的多个认证组件电输出的电子数据的集合体。
4.如权利要求3所述的电子装置的网络单元，其特征在于：该第二随机数生成器中，还包括一扰频装置，该扰频装置为对应任意选择的行编号，将电输出的该认证组件的数据，以列方向加算后除以2的余数，再加上该第一输入排列与该第二输入排列对应该选择的列编号的元素后除以2，此时得到的余数对应该列编号而排列，并作为一中间输出以输出。
5.如权利要求4所述的电子装置的网络单元，其特征在于：该多个周边装置各包括一中间码用缓冲模块，该中间码用缓冲模块于该周边装置的认证作业中暂时收容该中间输出。
6.如权利要求4所述的电子装置的网络单元，其特征在于：该周边装置还包括一第一码产生器，该第一码产生器将该第一输入排列的元素与该第二输入排列的元素，或者，将该中间输出的元素与该第一随机数码的元素以所选择的位线以及所选择的字符线所指定的每个地址，加算后除以2的余数，于该每个地址输出以产生该输出码。
7.如权利要求1所述的电子装置的网络单元，其特征在于：该多个认证组件各包括至少两个端子，通过给予该两个端子之间至少一次脉冲电压，将该认证组件机率性的破坏，于该两个端子之间输入一既定的读取电压，流经该两个端子之间的电流的绝对值，比一第一阈电流值还要高时，视为输出该第一值，比一第二阈电流值还要低时，视为输出该第二值，该第一阈电流值比该第二阈电流值高，当该电流的绝对值比该第二阈电流值高，且比该第一阈电流值还低的情况下，视为输出一第三值，该芯片认证装置包括输出该第一值以及该第二值的认证组件。
8.如权利要求7所述的电子装置的网络单元，其特征在于：属于输出该第一值的第一状态的该多个认证组件的比例比属于输出该第二值的第二状态的该多个认证组件的比例还小时，选择一部分或全部的属于该第二状态的该多个认证组件，并给予电应力。
9.如权利要求8所述的电子装置的网络单元，其特征在于：属于该第一状态的该多个认证组件的比例，比属于该第二状态的该多个认证组件的比例还大时，选择一部分或全部的属于该第一状态的该多个认证组件，并给予电应力。
10.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件为通过该芯片的制造步骤一同制造的一电容器，该电容器以一第一端子与一第二端子夹持一绝缘膜，该第一端子连接该一或多个字符线群中的一个字符线，该第二端子连接该一或多个位线群中的一个位线，通过对该字符线以及该位线之间给予该脉冲电压，将该绝缘膜机率性的破坏，且通过对该字符线与该位线之间给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
11.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件为通过该芯片的制造步骤一同制造的一个二极管接面，该二极管接面的一端连接于该一或多个字符线群中的一个字符线，另一端连接该一或多个位线群中的一个位线，通过对该字符线以及该位线之间给予该脉冲电压，将该二极管机率性的破坏，且通过对该字符线与该位线之间给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
12.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件为通过该芯片的制造步骤一同制造的一MOS型晶体管，该MOS型晶体管最少具有一第一端子、一第二端子，及一第三端子，该第一端子连接于该一或多个字符线群中的一个字符线，该第二端子连接该一或多个位线群中的一个位线，该第二端子与该第三端子各自连接于一第一导电型半导体基板或者一第一导电型井的表面作成的两个空间上分离的第二导电型扩散层，该第一端子存在于该第一导电型半导体基板或者该第一导电型井上的一闸极绝缘膜的一表面上，通过对该字符线给予该脉冲电压，将该闸极绝缘膜机率性的破坏，且通过对该字符线给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
13.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件由通过该芯片的制造步骤一同制造的一MOS型晶体管与一电容器所构成，该电容器以一第一端子与一第二端子夹持一绝缘膜，该MOS型晶体管至少具有一第三端子、一第四端子，及一第五端子，该第三端子连接于该一或多个字符线群中的一个字符线，该第四端子连接该一或多个位线群中的一个位线，该第五端子与该第一端子连接，该第四端子与该第五端子各自连接于一第一导电型半导体基板或者一第一导电型井的表面作成的两个空间上分离的第二导电型扩散层，该第三端子存在于该第一导电型半导体基板上的一闸极绝缘膜的一表面上，对该字符线与该位线之间给予将该MOS型晶体管设为开启状态的一传递电压的期间，通过对该位线给予该脉冲电压，将该电容器的绝缘膜机率性的破坏，并于给予该传递电压的期间，通过对该位线给予该读取电压，将流通于该位线的电流，与该第一阈电流值以及该第二阈电流值做比较。
14.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件为通过该芯片的制造步骤一同制造的一非挥发性内存的一控制晶体管，该控制晶体管至少具有一第一端子、一第二端子，及一第三端子，该第一端子连接于该一或多个字符线群中的一个字符线，该第二端子连接该一或多个位线群中的一个位线，该第二端子与该第三端子各自连接于一第一导电型半导体基板或者一第一导电型井的表面作成的两个空间上分离的第二导电型扩散层，于该第一导电型半导体基板，或者该第一导电型井上，依序层积一穿隧膜、一电荷蓄积层、一层间绝缘膜，及一控制闸极，该第一端子连接该控制闸极，至少一部分或全部的该层间绝缘膜由一层间导电层取代，通过对该字符线给予该脉冲电压，将该穿隧膜机率性的破坏，且通过对该字符线给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
15.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件包括多个选择晶体管，该多个选择晶体管设于具有多个非挥发性内存的一芯片上，且该多个选择晶体管与该芯片于相同制程同时制造，该多个选择晶体管串联于一半导体基板，各选择晶体管至少具有多个闸极端子，以及一位线端子，该多个闸极端子分别与该一或多个字符线群中的一个字符线连接，该位线端子连接该一或多个位线群中的一个位线，该选择晶体管为于该半导体基板上，依序层积一穿隧膜、一电荷蓄积层、一层间导电层，及一控制闸极，该多个闸极端子存在于该控制闸极上，通过对该字符线给予该脉冲电压，将该穿隧膜机率性的破坏，且通过对该字符线给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
16.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件为通过该芯片的制造步骤一同制造的一保险丝电阻，该保险丝电阻以一第一端子与一第二端子夹持一电阻材料，该第一端子连接该一或多个字符线群中的一个字符线，第二端子连接该一或多个位线群中的一个位线，通过对该字符线以及位线之间给予该脉冲电压，将该电阻材料机率性的破坏，且通过对该字符线与该位线之间给予该读取电压，将流通于该位线或者该字符线的电流，与该第一阈电流值以及该第二阈电流值做比较。
17.如权利要求7所述的电子装置的网络单元，其特征在于：各多个认证组件由一第一导电体区域、一第二导电体区域、该第一导电体区域以及该第二导电体区域所夹持的一绝缘膜，及通过一开口部形成步骤与一导电材埋入步骤所制造的一导电体结线孔所构成，该开口部形成步骤为开设由该第一导电体区域贯通该绝缘膜并到达该第二导电体区域的一空间上的孔，该导电材埋入步骤为于该开口部埋入导电性物质，该第一导电体区域及第二导电体区域的至少一方，与定义该认证组件的地址的该一或多个字符线群中的一个字符线以及该一或多个位线群中的一个位线连接，该导电体结线孔的长度的制造目标值等于该第一导电体区域及第二导电体区域之间的一距离，通过该开口部形成步骤与该导电材埋入步骤所制造的该导电体结线孔的长度机率性的比该第一导电体区域及第二导电体区域之间的该距离长，或者短，以将构成该芯片认证装置的该多个认证组件的电特性进行物理随机化。
18.如权利要求7所述的电子装置的网络单元，其特征在于：各认证组件由一第一导电体区域、一第二导电体区域、架桥于该第一导电体区域以及该第二导电体区域的一导电性细线，及被该第一导电体区域及第二导电体区域夹持且包覆导电性细线的一绝缘膜所构成，该第一导电体区域及第二导电体区域的至少一方，与定义该认证组件的地址的该一或多个字符线群中的一个字符线以及该一或多个位线群中的一个位线连接，于该导电体细线的制造步骤，或是包覆该导电体细线的该绝缘膜的制造步骤中，通过制造步骤上的个体差异，使该导电体细线细机率性的形成断线，以将构成该芯片认证装置的该多个认证组件的电特性进行物理随机化。
19.一种电子装置的网络系统，其特征在于：包括：
多个电子装置的网络单元，包括一第一网络单元及多个第二网络单元，该第一网络单元与至少一个第二网络单元以一拓扑连接；
其中，该多个网络单元各包括一主干服务器及连接至该主干服务器的多个周边装置；
其中，于该第一网络单元中，该主干服务器储存至少一个通行码及至少一个登录码清单与该至少一个通行码分别对应，该登录码清单的内容分别对应该连接至该主干服务器的各个周边装置，该主干服务器通过网络将该通行码传送至各多个周边装置；
其中，于该第一网络单元中，各多个周边装置对应由该主干服务器传送的通行码，分别将各自固有的输出码传送至该主干服务器，该多个周边装置各包括至少一个搭载芯片认证装置的芯片作为构成零件，其中该芯片认证装置彼此不相同；
其中，于该第一网络单元中，该通行码于各多个周边装置内转换为输入码；
其中，于该第一网络单元中，该输入码为以规定的方法被多个字符线及多个位线分配的电子信号的数据的集合体；
其中，于该第一网络单元中，分配至该芯片的地址由该多个字符线中被分配各个不同编号的一或多个字符线群与该多个位线中被分配各个不同编号的一或多个位线群所定义，该地址的行编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群的其中一方的编号定义，该地址的列编号由布局于该芯片上的该一或多个字符线群及该一或多个位线群中的另一方的编号定义；
其中，于该第一网络单元中，该芯片认证装置包括配置于该一或多个位线群以及该一或多个字符线群所构成的组件区域中的多个认证组件，该组件区域中，包括由配置于一第一行群以及一第一列群定义的地址上的该多个认证组件中的一部分认证组件所构成的一第一随机数生成器；
其中，于该第一网络单元中，该认证组件为通过该芯片的制造步骤一同制造的半导体组件；
其中，于该第一网络单元中，对于该芯片上所布局的该一或多个字符线群以及该一或多个位线群被施加的电输入，该认证组件至少电输出一第一值与一第二值；
其中，于该第一网络单元中，该第一随机数生成器产生一第一随机数码，该第一随机数码为配置于一第一行群以及一第一列群定义的地址上的该认证组件电输出的电子数据的集合体；
其中，于该第一网络单元中，该输出码为将该输入码与该第一随机数码以规定的方法合成并输出的电子信号的集合；
其中，于该第一网络单元中，该登录码为将该输出码通过事先登录保存于该主干服务器的电子数据；
其中，于该第一网络单元中，该主干服务器将该输出码与该登录码的清单分别比较，并判断对应的各个周边装置的正当性。
20.如权利要求19所述的电子装置的网络系统，其特征在于：该拓扑包括该第一网络单元的主干服务器，该第一网络单元的该主干服务器与该多个第二网络单元的主干服务器中的一或多个连接。
21.如权利要求19所述的电子装置的网络系统，其特征在于：该拓扑包括该第一网络单元的多个周边装置中的至少一个，该至少一个周边装置分别与该多个第二网络单元的主干服务器中的一或多个连接。
22.如权利要求19所述的电子装置的网络系统，其特征在于：该拓扑包括该第一网络单元的主干服务器与多个周边装置中的至少一个，其中，该第一网络单元的该主干服务器与该多个第二网络单元的主干服务器中的一或多个连接，且该至少一个周边装置分别与该多个第二网络单元的主干服务器中的一或多个连接。
23.如权利要求19所述的电子装置的网络系统，其特征在于：连接该多个周边装置的至少一个主干服务器监控该多个周边装置所接受的由任意的媒体而来的输入信号，并管理该多个周边装置及该媒体的存取。
24.一种检查方法，由如权利要求1所述的电子装置的网络单元中的各主干服务器分别执行，其特征在于：包括：
读取连接至该主干服务器的各多个周边装置的内部存储器；及
比较该读取的数据与保存于该主干服务器的该至少一通行码；
判定是否包括一致的码；
若该比较的结果未包括一致的码，检查该读取的数据与保存于该主干服务器中对应于该至少一通行码的至少一登录码清单中的该多个登录码中是否有一致者，若无一致者，该周边装置被认为正当；
若该检查的结果非正当，自该网络移除该周边装置。
25.一种芯片认证装置的利用方法，由以半导体制造步骤大量制造的一芯片、制造该芯片的一第一芯片制造商及使用该芯片组装制品的一芯片用户共同执行，其特征在于：包括：
输入一第一公开通行码至该芯片，得到一第一输出码做为输出，其中，该第一公开通行码由该第一芯片制造商公开，且该第一芯片制造商管理一第一列表，该第一列表记录该第一公开通行码与对应的该第一输出码；及
输入一第二公开通行码至该芯片，得到一第二输出码作为输出，其中，该第二公开通行码由该芯片的表面的卷标记载的一第二芯片制造商公开，且该第二芯片制造商管理一第二列表，该第二列表记录该第二公开通行码与对应的该第二输出码；
由该芯片用户输入该第一公开通行码至该芯片；
读取一输出的电子信号的集合，该电子信号的集合对应于由该芯片用户输入的该第一公开通行码并作为一读取码；
传送该读取码至该第一芯片制造商以比较该第一输出码与该读取码，其中，若该比较结果一致，则该芯片被视为伪造品；
其中，该芯片各自含有固有的一芯片认证装置；
其中，该芯片认证装置包括布局于该芯片上的多个认证组件;
其中，该多个认证组件配置于由多个字符线中的一或多个字符线群以及多个位线中的一或多个位线群所构成的一组件区域；
其中，该组件区域包括一物理随机数生成器，该物理随机数生成器包括配置于该一或多个字符线群以及该一或多个位线群所定义的一地址上的该多个认证组件之一部份；
其中，该认证组件通过该芯片的制造步骤一同制造的一半导体组件，并对应于与该芯片上所布局的该一或多个字符线群以及该一或多个位线群被施加的电输入，至少电输出一第一值及一第二值；
其中，该物理随机数生成器产生一随机数码，作为该认证组件对应于该电输入而电输出的一电子数据的集合体；
其中，该第一输出码是该物理随机数生成器对应该第一公开通行码的输入，所输出的一电子信号的集合，该第二输出码是该物理随机数生成器对应该第二公开通行码的输入，所输出的一电子信号的集合。
CN201610563063.7A 2015-07-16 2016-07-18 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法 Active CN106685909B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-141721 2015-07-16
JP2015141721A JP2017028354A (ja) 2015-07-16 2015-07-16 電子装置ネットワーク及びチップ認証方式

Publications (2)

Publication Number Publication Date
CN106685909A CN106685909A (zh) 2017-05-17
CN106685909B true CN106685909B (zh) 2020-07-14

Family

ID=56617993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610563063.7A Active CN106685909B (zh) 2015-07-16 2016-07-18 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法

Country Status (5)

Country Link
US (2) US10176127B2 (zh)
EP (1) EP3118770B8 (zh)
JP (1) JP2017028354A (zh)
CN (1) CN106685909B (zh)
TW (1) TWI590091B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5796725B2 (ja) * 2013-03-22 2015-10-21 カシオ計算機株式会社 認証処理装置、認証処理方法及びプログラム
US20170132434A1 (en) * 2015-11-06 2017-05-11 Mentor Graphics Corporation Measure variation tolerant physical unclonable function device
US10476680B2 (en) 2016-02-03 2019-11-12 Ememory Technology Inc. Electronic device with self-protection and anti-cloning capabilities and related method
JP6495853B2 (ja) * 2016-03-16 2019-04-03 株式会社東芝 データ生成装置、電子デバイスおよび認証システム
US10706177B2 (en) * 2017-02-13 2020-07-07 Hiroshi Watanabe Apparatus and method for chip identification and preventing malicious manipulation of physical addresses by incorporating a physical network with a logical network
WO2019055307A1 (en) * 2017-09-15 2019-03-21 Cryptography Research, Inc. PACKAGING TECHNIQUES FOR REAR MESH CONNECTIVITY
US20210026604A1 (en) * 2018-03-21 2021-01-28 Indian Institute Of Technology Bombay System and method for generating random bit string in an integrated circuit
US11294693B2 (en) * 2020-04-14 2022-04-05 Ncr Corporation Virtualized transaction terminal platform
US20230198961A1 (en) * 2020-05-26 2023-06-22 Yukiko Watanabe Electronic apparatus and network of electronic apparatus
US11293956B2 (en) 2020-05-28 2022-04-05 Nanning Fugui Precision Industrial Co., Ltd. Real-time power monitoring method, electronic device and computer program product
JP7487046B2 (ja) 2020-08-21 2024-05-20 株式会社東海理化電機製作所 システムおよび制御装置
CN113010470B (zh) * 2021-03-30 2023-06-20 上海西井信息科技有限公司 边缘节点远程控制系统、方法、设备及存储介质
TWI848388B (zh) * 2022-10-03 2024-07-11 力晶積成電子製造股份有限公司 物理不可複製功能產生器結構及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084643A (zh) * 2004-12-21 2007-12-05 Emue控股集团公司 认证装置和/或方法
EP2230794A3 (en) * 2009-03-16 2011-10-05 Technische Universität München Towards Electrical, Integrated Implementations of SIMPL Systems
CN103440451A (zh) * 2013-07-23 2013-12-11 福州福大海矽集成电路有限公司 一种基于des的电子系统认证芯片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697920B1 (en) * 2006-05-05 2010-04-13 Boojum Mobile System and method for providing authentication and authorization utilizing a personal wireless communication device
CN101495957A (zh) 2006-07-31 2009-07-29 皇家飞利浦电子股份有限公司 产生随机位串的设备和方法
US8130955B2 (en) * 2007-12-21 2012-03-06 Spansion Llc Random number generation through use of memory cell activity
JP2011526113A (ja) * 2008-06-27 2011-09-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アイテムの真正性、完全性、及び／又は物理的状態を検証するための装置、システム、及び方法
TWI498827B (zh) * 2008-11-21 2015-09-01 Verayo Inc 非連網射頻辨識裝置物理不可複製功能之鑑認技術
JP5474705B2 (ja) * 2010-08-23 2014-04-16 ルネサスエレクトロニクス株式会社 半導体装置
TWI479870B (zh) * 2011-08-16 2015-04-01 Ict Korea Co Ltd 基於ｐｕｆ透過機器對機器溝通在裝置之間認證的設備與方法
US9038133B2 (en) * 2012-12-07 2015-05-19 International Business Machines Corporation Self-authenticating of chip based on intrinsic features
JP6037450B2 (ja) * 2013-05-20 2016-12-07 日本電気株式会社 端末認証システムおよび端末認証方法
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US9489504B2 (en) * 2013-10-03 2016-11-08 Qualcomm Incorporated Physically unclonable function pattern matching for device identification
US9219722B2 (en) * 2013-12-11 2015-12-22 Globalfoundries Inc. Unclonable ID based chip-to-chip communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084643A (zh) * 2004-12-21 2007-12-05 Emue控股集团公司 认证装置和/或方法
EP2230794A3 (en) * 2009-03-16 2011-10-05 Technische Universität München Towards Electrical, Integrated Implementations of SIMPL Systems
CN103440451A (zh) * 2013-07-23 2013-12-11 福州福大海矽集成电路有限公司 一种基于des的电子系统认证芯片

Also Published As

Publication number Publication date
EP3118770A2 (en) 2017-01-18
EP3118770B8 (en) 2020-03-11
US10387342B2 (en) 2019-08-20
US20170024339A1 (en) 2017-01-26
EP3118770B1 (en) 2019-10-30
US10176127B2 (en) 2019-01-08
CN106685909A (zh) 2017-05-17
TW201705030A (zh) 2017-02-01
US20190114273A1 (en) 2019-04-18
EP3118770A3 (en) 2017-04-12
JP2017028354A (ja) 2017-02-02
TWI590091B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
CN106685909B (zh) 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法
TWI592827B (zh) 電子裝置、電子裝置的網路單元、電子裝置的網路及晶片認證方法
CN107819583B (zh) 密钥的防滥用技术
JP6393376B2 (ja) 電子装置のネットワーク、電子装置及びその検査工程
CN103093143B (zh) 用于阻拦对安全asic 的物理攻击的篡改检测对策
CN104252636B (zh) 具有电容式安全屏蔽的设备
WO2021241590A1 (ja) 電子装置のネットワーク及び電子装置
JP2021190989A (ja) 電子装置のネットワーク及び電子装置
EP3070875B1 (en) Method of physical chip identification for networks of electronic appliance
US11587890B2 (en) Tamper-resistant circuit, back-end of the line memory and physical unclonable function for supply chain protection
Skorobogatov Is Hardware Security prepared for unexpected discoveries?
KR20240153889A (ko) 보안 장치 및 이를 포함하는 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220322

Address after: 1, 9 floor, No. 284 Zhong Zheng Road, Ling Ya District, Kaohsiung, Taiwan, China

Patentee after: Watayasu Yukiko

Address before: Kanagawa County, Yokohama, Japan Green Zone Temple Hill CHO 689-1-313

Patentee before: Toboka Hiroshi

TR01 Transfer of patent right