CN107819583B - 密钥的防滥用技术 - Google Patents

密钥的防滥用技术 Download PDF

Info

Publication number
CN107819583B
CN107819583B CN201710818611.0A CN201710818611A CN107819583B CN 107819583 B CN107819583 B CN 107819583B CN 201710818611 A CN201710818611 A CN 201710818611A CN 107819583 B CN107819583 B CN 107819583B
Authority
CN
China
Prior art keywords
pcid
code
authentication
value
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710818611.0A
Other languages
English (en)
Other versions
CN107819583A (zh
Inventor
渡边浩志
曾德彰
永井享浩
白田理一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Watayasu Yukiko
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN107819583A publication Critical patent/CN107819583A/zh
Application granted granted Critical
Publication of CN107819583B publication Critical patent/CN107819583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/04—Payment circuits
    • G06Q20/06—Private payment circuits, e.g. involving electronic currency used among participants of a common payment scheme
    • G06Q20/065—Private payment circuits, e.g. involving electronic currency used among participants of a common payment scheme using e-cash
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/36—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes
    • G06Q20/363—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes with the personal data of a user
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/382—Payment protocols; Details thereof insuring higher security of transaction
    • G06Q20/3823—Payment protocols; Details thereof insuring higher security of transaction combining multiple encryption tools for a transaction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/382—Payment protocols; Details thereof insuring higher security of transaction
    • G06Q20/3825—Use of electronic signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/382—Payment protocols; Details thereof insuring higher security of transaction
    • G06Q20/3827—Use of message hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/382—Payment protocols; Details thereof insuring higher security of transaction
    • G06Q20/3829—Payment protocols; Details thereof insuring higher security of transaction involving key management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/104—Peer-to-peer [P2P] networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q2220/00—Business processing using cryptography
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/80—Wireless
    • H04L2209/805—Lightweight hardware, e.g. radio-frequency identification [RFID] or sensor

Abstract

本发明提供一种防止密钥滥用之技术，该密钥相对于具有实体之网络是真正地单独分配，即使是持有者亦不可编辑。又，本发明提供一种无法滥用密钥之区块链技术。本发明以具有实体之认证核心所包含的PUF装置产生与一公钥成对结合之密钥，并封闭于认证核心，将该公钥作为逻辑地址公开，将逻辑节点及物理结点单独地连接，藉此有效地提升网络整体的安全性。

Description

密钥的防滥用技术
技术领域
本发明关于利用于区块链(blockchain)等密钥的保护，被期待活用于金融服务或点对点(P2P)商业模式等。
背景技术
金融领域中，可实现金融服务之信息化的技术总称为金融科技(FinTech)。现在的金融科技系以信息技术(IT技术)主导而进行。若将已被使用之金融机构间的在线处理等称为金融科技1.0，则如以比特币为代表之加密货币，使加密通讯技术更主要地活用者可称为金融科技2.0。并且，其核心可认为是区块链。
然而，任一者皆使用信息技术基础之一的加密通信技术。大幅地区分金融科技1.0与2.0者，反而是通讯的网络结构。
金融科技1.0中，假设金融机构的存在，并通过金融机构进行所有处理。因此，网络结构必然为主从式(client–server)。在此，服务器对应于金融机构，客户端为在金融机构持有账号(账户)之账号持有人(账户持有人)，即以金融科技1.0提供之服务的终端使用者。
以账户为前提，亦即帐号信息(帐户信息)储存于提供服务器功能之金融机构，该帐户信息系将识别客户即终端使用者(即帐户持有人)的信息，与该终端使用者(账户持有人)于服务上的处理后状态(余额、借款、处理记录等)链接。提供金融科技1.0并获利的金融机构，有责任安全地管理帐号信息(帐户信息)，安全地进行此服务的营运。
一个金融机构中持有账号(账户)的终端使用者(账户持有人)的数量没有限制，一个金融机构所管理的帐号信息(帐户信息)数量理论上亦无限制。金融机构实际上满足如此条件，同时储存、管理帐号信息(帐户信息)。
进而，提供金融科技1.0服务的金融机构的数量亦无限制，故连接至网络的服务器数量亦无限制。
考虑以上的状况，整理网络上的基本构造如下。
首先，连接于网络者称为节点(node)。使金融机构呈现于网络上之服务器、以及在金融机构有账户(账号)且利用金融机构(服务器)之服务的帐户持有人(用户)亦是节点。或者，亦可能指称账户持有人存取服务时实际利用的装置。服务器识别用户方法，为服务器储存之帐户信息。金融机构是实际上管理、营运服务器所提供之服务的营运母体。亦可特别将服务器称为主干节点，将用户称为周边节点。
图1中，第一用户5510、第二用户5520、第三用户5530等连接至服务器5000。第一用户5510传送个人标识号(P、S、T、…)至服务器5000，第二用户5520传送个人标识号(R、O、A、…)至服务器5000，第三用户5530传送个人标识号(X、A、U、…)至服务器5000。服务器5000将这些与储存的个人标识号信息5020对照，确认为正规用户之后，对第一用户5510、第二用户5520、第三用户5530等提供规定的服务。对应该服务而产生的处理信息，分别对应账号来作为处理后状态储存。
此时，服务器5000将处理后状态的一部分或全部以规定的方法通知各用户。
在此，帐户信息是每个用户的个人标识号5020与处理后状态5030的组合。例如，第一用户5510的情形，为(P、S、T、…；P1、S1、T1、…)。第二用户5520的情形，为(R、O、A、…；R1、O1、A1、…)。第三用户5530的情形，为(X、A、U、…；X1、A1、U1、…)。如此，帐户信息的清单保存于金融机构所管理营运之服务器的储存装置5010。
多个用户连接一个主干服务器，相当于多个账号可登录于一个金融机构。其数量在理论上没有上限。
如此之网络结构(主从式)中，某个用户要汇款至别的用户，必须透过服务器处理。要汇款至在其他金融机构持有账号的其他用户，前提为银行之间处理，亦即服务器之间的处理安全进行。例如，日本国内有藉由ATM之在线合作或多元支付网络(multi paymentnetwork，MPN)等。
另一方面，要汇款至其他国家之金融机构的账号，需要环球银行金融电信协会(SWIFT)提供的服务。现在所有国际处理系使用SWIFT提供的处理系统(下称SWIFT)来进行。然而，这个SWIFT现在暴露在巨大的安全风险下，可参照非专利文献1：Hackers’$81MillionSneak Attack on World Banking(http://www.nytimes.com/2016/05/01/business/dealbook/hackers-81-million-sneak-attack-on-world-banking.html？_r＝0)。
2016年2月，从设于纽约联邦储备银行的孟加拉国中央银行的账户，被黑客不当汇款损失约8100万美金。攻击手段系将一种被称为恶意软件的计算机病毒改造后，使其感染客户端(于此情形为孟加拉国中央银行方面)。特别是服务器(SWIFT的核心网络)未被感染。
然而，发现作为所有国际处理之基础的SWIFT系统具有安全漏洞，带来极大冲击，短期内开始研究现行系统之安全漏洞的对应，中长期上则开始研究取代SWIFT之系统的建构。
孟加拉国中央银行的事件打中了主从式网络的要害。亦即，相较于容易严密地中央管理之服务器，没有中央的资源及技术之客户端对黑客而言是较容易被攻击的对象。
在此，开始研究完全不同概念的网络架构。名为点对点(P2P)之网络架构，特征为不假设作为核心之服务器的存在，连接于网络的所有节点皆为对等，藉由互相监视以确保安全。亦即，没有作为核心的服务器，而是仅由不同于客户端的非核心节点构成之网络。目前以P2P为前提的代表性处理手段系用于比特币等之区块链。
比特币是一种加密货币，将过去的处理记录与作为处理主体之账号名称合成加密，将其作为电子签名转传并作为新的处理。因此，处理手段不经过金融机构。更新且转传后的处理记录被网络上其他多个非核心节点监视，并以类似多数决定之手法认可。
处理记录的转传与货币的流通同义，被认可之处理记录被视为货币处理。如此，不透过像银行这样特定的核心存在而进行处理。
流通于网络上之电子签名所利用的加密，为一般名为公钥加密者，且其著名的爱丽丝与鲍伯之例示。如图2所示，爱丽丝首先将自己的公钥传送给鲍伯。此公钥被网络上的任何人窃取亦无关紧要。鲍伯以从爱丽丝取得的公钥将信件加密并传送给爱丽丝。为了解读此被加密之信件，需要与爱丽丝的公钥成对之加密密钥。因此，只要密码不被解读，则信件即使被网络上的任何人窃取亦无法读取信件内容。因为持有该密钥者仅有爱丽丝。爱丽丝可用本身持有的密钥解开鲍伯的信件的密码并读取。
如此，公钥在网络上公开并无关紧要。因此，爱丽丝传送公钥的对象不只有鲍伯。然而，能够解开以该公钥加密之密码并读取信件的，只要密钥未被解读，则仅有持有密钥的爱丽丝。公钥及密钥必定成对地产生，但由公钥重现密钥必须为实际上不可能。又，以密钥加密之信件可用公钥解码。公钥与密钥的区别，基本上仅有其设为公开或秘密。
公钥另一个重要的角色是作为用以对爱丽丝送信的收件人地址，亦即爱丽丝在网络上的地址。鲍伯将加密的信件流入网络时，交到任意的连接至网络之接收者的手上。此时若无法解码则无法读信。无论如何均无法读信与没有收信同义。因此，仅有爱丽丝可以解码，这等同于仅传送给爱丽丝。如此一来，可明了公钥的另一个角色是作为网络上的地址。因此，用于比特币的公钥亦称为比特币地址。
图3是说明容纳电子货币之钱包的基本概念的一例示图，为与比特币等加密货币共通的构图。对钱包预先给予网络上的地址，钱包内容纳有某种具有货币价值者(流通货币或与其等值之钱币)。并且，使用某种加密技术，将地址及钱包的内容物作为电子签名附加在钱包上。
如图4所示，这样的钱包，可将专用应用程序安装在个人计算机、平板计算机、智能手机、智能卡等硬件来使用。此时，钱包的内容物为在安装有专用应用程序之硬件的储存空间内做为数字数据储存。该数字数据的管理，例如以P2P为前提之电子处理中，有必要由硬件的管理者、持有者自行负责进行。此点为与主从式不同之点。主从式中由金融机构负责进行。P2P之电子处理中不需要这样具有核心机能之金融机构的存在。
图5是表示复数个钱包之间重复汇款之样子。作为一例，由钱包(1)已汇入1000日圆，且附加电子签名(0)之处开始说明。然而，1000日圆仅为一例，只要是与其他货币价值等价或可互换的数字信息即可。钱包(1)系由钱包的内容物1000日圆、用以产生下一个电子签名之密钥(1)及与其成对之固有的公钥(1)构成。如上所述，公钥(1)是钱包(1)于网络上的地址。可以将比特币地址作为一例。
另一方面，若欲使某人将1000日圆汇入钱包(1)之记录包含于电子签名(0)。则将该记录信息作为钱包(1)的内容物即可。无论如何，由公钥(1)、钱包(1)的内容物及电子签名(0)，使用哈希函数(例如SHA-256)产生哈希码(1)。将该哈希码(1)传送至钱包(2)，于钱包(2)将其作为钱包(2)的内容物储存。另一方面，使用传送来源的密钥(1)，将钱包(2)之地址即公钥(2)及哈希码(1)加密而产生电子签名(1)，与哈希码(1)共同传送至钱包(2)。
如此一来，钱包(2)系由哈希码(1)、电子签名(1)及一组固有的公钥(2)及密钥(2)构成。如此一来，完成由钱包(1)对钱包(2)汇款1000日圆。
哈希码(1)应包含该1000日圆来自钱包(1)这样的信息。然而，哈希码与密码不同，无法反转换，故无法将哈希码(1)反转换(解码)将其读取。因此附加有电子签名(1)。该电子签名(1)为使用密钥(1)将公钥(2)及哈希码(1)一并加密者。为了确认该电子签名是否真的属于钱包(1)的用户，则将该电子签名(1)以公钥解码者，与钱包(2)容纳之公钥(2)及哈希码(1)比较即可。只要密码没被破解，若一致则确实是以密钥(1)作电子签名无误。若不一致则该电子签名为伪造。或者，若与以其他公钥，例如公钥(4)解码之结果相同，则可知将公钥(4)作为地址持有之钱包(4)不当处理。
然而，为了证明过去记录没有不当处理，需要别的方法。因为仅有电子签名无法否定密钥(1)的正规持有者不当操作的可能性。例如，考虑持有者滥用密钥。以P2P为前提之比特币，对其以「工作量证明」(proof of work，PoW)避免。有关工作量证明如下所述。
一般而言，主从式网络中，确认处理需要透过可靠的第三者。其为例如可靠的金融机构等，于可靠的网络上作为核心节点(服务器)。亦即，钱包(1)的持有者可透过某金融机构对钱包(2)的持有者汇款。然而，没有方法可以完全证明如此之核心节点的可靠度，每次汇款处理对汇款来源要求确认。亦有横跨多个金融机构的汇款，则确认要求的数量变得庞大。又，一个确认作业需要一定程度以上的成本。因此汇款处理的手续费设有一定的下限。例如，将该下限设为500日圆，则每次汇款500日圆以下便需要多支付500日圆。如此一来，可知主从式不适合以无数个小额处理为前提之商业。
图5接着由公钥(2)、钱包的内容物(此情形为哈希码(1))及电子签名，使用哈希函数(例如SHA-256)产生哈希码(2)。钱包(2)将该哈希码(3)传送至钱包(3)，于钱包(3)将其作为钱包(3)的内容物储存。另一方面，钱包(2)使用密钥(2)，将钱包(3)之地址即公钥(3)及该哈希码(2)加密而产生电子签名(2)。接着，将该电子签名(2)与哈希码(2)共同传送至钱包(3)。
由以上可知，钱包(2)中是将由钱包(1)对钱包(2)之处理(1、2)作为哈希码(1)记录。同样地，可知钱包(3)中是将由钱包(2)对钱包(3)之处理(2、3)作为哈希码(2)记录。如此一来，钱包(N)记录由钱包(N-1)对钱包(N)之处理(N-1、N)。N为任意的自然数。
图6是表示处理(N-2、N-1)、处理(N-1、N)、处理(N、N+1)、……之连锁。处理(N-2、N-1)是钱包(N-2)对钱包(N-1)之某种处理，处理(N-1、N)是钱包(N-1)对钱包(N)之某种处理，处理(N、N+1)是钱包(N)对钱包(N+1)之某种处理。钱包(N+1)的内容物为哈希码(N)，哈希码(N)包含至处理(N-1、N)为止的记录。处理(N-1、N)的内容物即哈希码(N-1)包含至处理(N-2、N-1)为止的记录。如此一来，可知任意钱包的内容物连锁地包含过去所有处理记录。亦即，过去最新的哈希码代表过去所有记录。
另一方面，钱包汇款至一个钱包，不限于图5及图6之例。实际上由多个钱包对一个钱包汇款之情形应不少。又，由一个钱包对多个钱包汇款之情形亦应不少。如此一来，汇款的处理记录变得更复杂，以需要一个一个确认其作业之主从式来进行可知需要庞大的成本。
又，于P2P记录所有过去的汇款处理，一个节点必须追溯过去将全世界的所有节点之处理记录储存。此有可能使安装有钱包之专用应用程序的硬件储存空间饱和。然而，包含最新记录之哈希码必只有一个。其称为墨克树(Merkle tree)的根。因此，可由墨克树根追溯过去。其如图7所示之分支的树形图。此称为墨克树图。于此例中，墨克树根即哈希码(ABCD)连结至对应于哈希码(AB)及哈希码(CD)之记录。哈希码(AB)进一步连接至对应于哈希码(A)及哈希码(B)之过去记录，亦即分别连接至处理(A)及处理(B)。哈希码(CD)进一步连接至对应于哈希码(C)及哈希码(D)之过去记录，亦即分别连接至处理(C)及处理(D)。
然而，哈希码本身不可反转换，故无法藉由解读哈希码来追溯汇款处理的记录。例如，实际追溯钱包(N)之内容物(哈希码(N-1))的过去处理记录的一个方法，为选择任意的其他节点(M)，使用其公钥(M)解码电子签名(N)，将其结果与公钥(N)及哈希码(N-1)比较。若不一致则选择其他节点(M+1)使用公钥(M+1)解码并重复相同作业。若一致则可知该处理来自节点(M+1)的汇款。此时可知M+1为N-1。接着包含哈希码(N-3)之钱包(N-2)的公钥(N-2)亦以同样方法搜寻。藉由重复此作业可追溯处理记录。在此，M及N为任意的自然数。
如此一来，理论上可以追溯过去的处理记录，但实际上不一定需要如此使用哈希码追溯一个个过去记录。反而，将数百至数千个左右的处理集中为一块，以某种方法一并承认这些处理实际上存在即可。具体而言，删除墨克树根以外的全部哈希码，将最新的哈希码(ABCD)作为符号使用即可。如此被承认的处理之集合称为区块(block)。如此一来，安装有钱包之专用应用程序的硬件可节省储存空间。
如此，藉由附加时间戳，承认以墨克树根(上述之例中为哈希码(ABCD))代表之过去处理的集合确实存在。如此被承认的区块在网络上被公开。该公开类似于携带文件至公证处，加上日期并封缄之日期认证的作业(work)。于比特币将新区块之公开称为记账，记账者被赋予一定的报酬作为认证作业的代价。至最早的第210000号为止的记账中，每一次报酬为50BTC。BTC为比特币之单位。由第210001号至第420000号为止为25BTC。亦即，其每210000号便减半，第6929999号之区块被记账时为零之设计。于2016年6月时间点的报酬系每次记账为25BTC。
P2P没有公证处(核心节点之一例)，故代替公证人承认处理之集合，并附加时间戳者参予P2P之不特定多数的比特币使用者。然而，能够附加时间戳并公开新区块(记账)的一次只有一人。因此，为了追求记账所给予的报酬，多个用户争先恐后地进行承认作业。
作为一例，使用图8说明该承认作业。首先获得有关已承认之过去的区块的某种哈希码。接着发现网络上存在的未承认处理之集合，获得该集合的墨克树根(哈希码)。对这两个哈希码增加一可变的nonce值，进一步哈希码化以产生区块哈希码(block hash)。此时，于比特币使用SHA-256作为哈希函数。理所当然地，亦可利用其他哈希函数以产生区块哈希码。
nonce值一般而言是32位的任意值。包含该nonce值而产生的哈希码(此处为区块哈希码)是256位的值。可知2的256次方比10的77次方大，区块哈希码具有庞大的自由度。调整该nonce值则可将区块哈希码最初的数个位设为零。作为一例，新产生之区块哈希码的最初16位全部为零之机率为1/216，即1/65536。此比2015年度时日本的交通意外死亡率(3万分之一)还低，可参照http://www.e-stat.go.jp/SG1/estat/List.do？lid＝000001150496。亦即，不会偶然发生，发现此nonce值需要相应的计算。
然而，哈希函数系不可逆。因此，会产生使最初的数个位(于此例中为16位)为0之哈希码(此处为区块哈希码))的nonce值，不可能以反转换求出。亦即，必须一边改变nonce值一边重复哈希码化，重复直到每次产生之哈希码的最初数个位全部为零为止。如此一来，可知为了决定用以产生区块之nonce值，一定程度以上的计算器之活用为不可或缺。作为其代价，产生区块时会被给予报酬(一定程度的比特币)。其类似采掘金矿，故将该工作称为挖矿(mining)。为了该报酬挖矿的(比特币的)使用者称为挖矿者。
P2P网络中，进行挖矿的并非特定的具有核心功能之节点。只要可活用一定程度以上之计算器资源者则谁都可挖矿。挖矿者，正确来说是该挖矿者活用之P2P上的节点，为一边改变nonce值一边在网络上进行全面搜寻，找出最初的几位数均为零的未承认处理之集合即可。亦即，边改变nonce值一边在网络上到处挖矿。如此一来，不一定需要针对特定的未承认处理之集合调整nonce值。
如此一来，若最初的数个位(于此例中为16位)为零的区块哈希码被挖掘，则对应于该区块哈希码的未承认处理之集合，被允许连接至先前的已承认之过去区块作为新承认之区块。亦即，使最初之规定位数均为零系区块连结的条件。然后，最早挖掘到满足该条件之区块哈希码的挖矿者被允许记账。藉由重复此作业(挖矿)则多个区块被连结，形成区块链。
由上述可知，比特币中通货的可靠性为过去之处理记录的可靠性。取代公证来保证该可靠性者为区块链。区块链延伸得越长则越难窜改。例如，将一部分区块的数据改写，则变得无法满足与前后连接之区块的连结条件(区块哈希码的最初数个位均为零)。在此，必须修正前后之区块的nonce值以满足该条件。如上所述，哈希函数为不可逆故需要与其相应之计算。然而，若调整前后之区块的nonce值，则亦需进一步调整更前面之区块的nonce值。结果，仅窜改一部分数据便须调整所有连接至区块链之区块的nonce值。此需要更庞大的计算器能力。如此一来，区块链延伸得越长则可靠性越高。
另一方面，通货的伪造是指过去处理记录之窜改或不当复制。电子签名为附加于处理记录作为处理检查成功之证明，故通货的伪造为电子签名的伪造。可以产生电子签名者，只要密码没被破解，则仅有持有电子签名所需之密钥的前一个钱包的持有者。反过来说，即使密码未被破解，密钥的正规持有者可窜改过去的处理记录。然而，如上所述，只要组织成区块链，则即使是密钥的正规持有者亦难以窜改使区块链连结之所有nonce值。区块链延伸得越长则其难度巨增。亦即，只要使区块链加长则几乎不可能追溯至过去窜改或编辑。
然而，要进行新处理之情形，有密钥的正规持有者可进行不当处理之方法。图9为钱包(N)的持有者不当使用密钥(N)进行不当处理之方法的一例。由钱包(N)对钱包(N+1)进行正规处理(N,N+1)的另一方面，钱包(N)的持有者不当使用密钥(N)由相同钱包(N)对钱包(M)进行不当处理。亦即，处理(N,M)为不当处理。钱包(M)的持有者相信电子签名(N’)而进行下一个处理，对钱包(M+1)汇款。钱包(N+1)的持有者亦相信电子签名(N)而进行下一个处理，对钱包(N+2)汇款。在此，不当处理仅有处理(N,M)。如此一来，使用密钥(N)复制钱包的内容物则可不当发行通货。此称为双重支付问题。
像这样，经由双重支付，于处理(N-1,N)之后，以哈希码(N)作为墨克树根(最新的过去记录)之区块及以哈希码(M)作为墨克树根(最新的过去记录)之区块同时存在于网络上。亦即，接续相同钱包之内容物即哈希码(N-1)的区块链在处理(N-1,N)之后分成两分支。区块链中，双重支付作为墨克树根的不当增设来表示。于图10之例中，于左起第二个区块及第五个区块进行双重支付，存在有三条区块链。该三条区块链中，显而易见地上下两条在过去发生不当。因此，中间的一条为正规的区块链。
注意看图10，不当处理以直角之实线箭头表示。因此，不当处理的次数于此例中为两次。另一方面，正规处理以实线之直线箭头表示。因此，正规处理之次数于此例中为12次，其中9次包含于正规区块链中。
尝试于正规区块链每次被承认时亦进行不当处理。例如图11，相对于不当处理次数9次，正规区块链内的正规处理次数为9次。另一方面，图11中延伸最长的区块链为位于中央之正规区块链。
为了更增加不当处理之次数，于图11中尚未进行不当处理之每个区块增加直角之箭头。亦即如图12，可知由一个区块可分支之次数为一次的条件下，使不当处理增加到最大限度，最长的区块链仍为位于中央之正规区块链。
那么如图13所示，由一个区块可分支更多次数又如何？于此情形下，最长的区块链仍为位于中央之正规区块链。如此一来，重复挖矿作业，将最长的区块链认定为正规之方法，为上述的「工作量证明」(PoW)。
为了制作比正规区块链更长的区块链，例如图14所示，必须主动使不当处理而分支之链以比正规链更快之速度延伸。为此，支配会压倒其他挖矿者之计算器资源即可。例如，有恶意的挖矿者若支配整体之51％的挖矿能力，则该种情事被认为有实际上发生的危险，因此此称为51％攻击。
51％攻击因费用对于功效之关系，有被议论为不实际。然而，若作为网络攻击以使某集团的财政基础脆弱化，则不限于此。例如，假设在某大国内以区块链为基础之Fintech2.0广泛普及。某小国为了瘫痪该大国的金融系统可能对挖矿投入国防费用。此时应比开发核武更能压低成本。又，亦可能藉由云端挖矿的发达使一部分业者暂时性地得到51％攻击的能力。实际上GHash.io的延伸区块链之能力过去曾有两次到达整体的51％，可参照http://bitcoin-with.com/bitcoin-mining.html#rekishi。此绝非不实际之问题。
于P2P网络上共享处理记录，将承认作业交给挖矿者并担保可靠性这样的区块链之想法，期待在比特币以外亦被广泛应用。此由于使以最低成本窜改过去处理能变得实际上不可能。实际上不可能窜改之数据库的需求，被认为有利用日渐增大之蓄积医疗数据的健康照护、利用日渐增大之蓄积处理数据的证券交易或其他活用日渐增大之蓄积大数据的所有信息服务。
在此，活用区块链的几乎所有P2P商业应采用公钥取代IP地址等逻辑地址，架构于TCP/IP网络上的阶层。区块链的根本性的弱点，第一个是密码被破解，密钥被盗用。接着是密码没被破解，由正规持有者滥用密钥。并且，防止密钥滥用之处方签的弱点为51％攻击之成功。
如上所述，公钥作为钱包的地址被公开在网络上(比特币之情形称为比特币地址)。若破解密码，由公钥重现密钥，则可用他人的账号自由地伪造电子签名进行不当处理。此使电子签名无意义，故所有处理变得无法进行。
密码的最大威胁为量子计算机。假设10分钟产生一个区块，则最后的比特币估计于2140年左右被挖掘。之后现代采矿者的后继者们可能以结账手续费等产生利益。另一方面，量子计算机被认为到那时为止普及的可能性不低。若是这样，则使用现代密码之电子签名将无法成立，故最后的比特币被挖掘之前区块链应不被使用。然而，到那时为止应尚有许多时间。无论如何，虽无理论基础，但今后十年至数十年间区块链被期待于全世界广泛使用。
即使密码未被破解，密钥的正规持有者亦有可能自行进行以第9图说明之不当处理。其对策方法为「工作量证明」。因此，如何防止51％攻击成为问题。
防止51％攻击有重点。首先，不使攻击之节点的数量无限大。分配至节点之地址若为IP地址这样的逻辑地址，则攻击者可获得无限数量的攻击用节点。因此，P2P上之节点均应分配与CPU等连接之物理地址。这种想法称为One-CPU-One-Vote(一台一票)。例如，一人一张投票劵多数决定这样的系统中不可或缺的条件。然而，目前作为物理地址作被广泛使用的MAC地址为分配至以太网络卡之数码，可容易窜改。因此，MAC地址无法保证一台一票。
如此一来，可知需要一种技术，使即使是正规使用者亦无法滥用密钥。其首先需要使密钥与实体所具有的个别认证互相关联。接着，要求持有人或用户负责管理具有实体之信息机器。此亦为P2P的特征。然而，如上所述，密钥为经由软件之产物，与实体无关。软件原本为制作成安装于以相同规格设计、制造之任何信息机器均能同样地发挥功能。故由起源而言其与实体无关。但构成网络的是无数个信息机器，及连接这些并交换电子信息之有线、无线的信号传输路径之集合。显而易见地，不仅是信息机器，信号传输路径亦为实体。在此有使密钥与实体相互关联之提示。
(通信阶层)一般而言，使用因特网之信息通信，是在网络上的信息终端(节点)彼此交换分割成适当大小之数字数据的一片段。对该数据的一片段赋予在网络上管理所必要的控制信息之片段称为协议数据单元(protocol data unit)。数据的一片段及控制数据的排列方式称为格式，格式及其应用被一种称为协议之程序规定。两个任意的相互信息通信之信息机器必须分别处理具有一定的整合性之格式的数据。
例如图15所示，第一节点2001及第二节点2002为经由信号传输路径1000交换协议数据单元。该第一节点2001及第二节点2002分别遵从具有一定的整合性之协议来处理协议数据单元。
同样作为协议数据单元，常用的用语有帧、分组、数据段等。不同名称对应通信阶层而分开使用，且由网络系统整体的概念决定。例如图16所示，阶层由下而上为物理层(第1层)、数据链路层(第2层)、网络层(第3层)、传输层(第4层)及上层(第5层)。然而，此阶层结构仅为一例，以不同概念来说，亦已知例如有将上层再分成3层共7阶层的情形。无论哪一种，一般而言在数据链路层(第2层)将协议数据单元称为帧，在网络层(第3层)称为分组，在传输层(第4层)称为数据段。
以下将图16之5阶层作为前提继续说明。
被传送之原始数据首先被分割成适当大小之数据的集合。如此得到之数据存在的通信阶层为图16说明之上层(第5层)。
接着，对该数据附加传输控制协议标头(TCP header)。TCP为TransmissionControl Protocol之略称，为协定的一种。如此附加TCP标头之数据称为数据段。处理此数据段之通信阶层为传输层(第4层)。
对数据段附加因特网协议标头(IP header)，则协议数据单元称为分组。处理分组之通信阶层为网络层(第3层)，协议为IP。依照版本有IPv4或IPv6等。
对分组附加以太网络协议标头(Ethernet header)，则协议数据单元称为帧。处理帧之通信阶层为数据链路层(第2层)，协议为以太网络。
在以太网络规格中，会定义最下层(第1层)之物理层的转换，亦即，定义转换至光信号或电信号。转换后的帧交由10BASE-T等线路。
通信阶层(或称阶层)系分别为套迭状态，各阶层可视为分别独立。具体而言，如图16所示，第4层(传输层)的数据段(仅对数据附加TCP标头者)之格式，包含第5层(上层)之格式(仅有数据)且未转换。如此，TCP标头与原始数据未不可逆地组合。同样地，第3层(网络层)的分组之格式(仅对数据段附加IP标头者)为包含第4层(传输层)之格式(数据段)且未转换。如此，IP标头与数据段为未不可逆地组合。再者，第2层(数据链路层)的帧之格式(仅对分组附加以太网路标头及FCS者)为包含第3层(网络层)之格式(分组)且未转换。如此，以太网路标头及FCS与分组未不可逆地组合。在此，FCS为帧校验序列(Frame CheckSequence)之略称，用以确认分组是否正确送达。
因为这样的结构，于下位的通信阶层将协议或格式变换，亦完全不会影响上位的通信阶层。
例如，图16中，于第4层(传输层)将TCP标头置换成其他标头，亦不会对原始数据有任何影响。亦即，于第4层(传输层)加入何种变更不会对第5层(上层)有任何影响。
同样地，将第3层(网络层)的IP标头由IPv4变更为IPv6，亦不会对数据段有任何影响。亦即，于第3层(网络层)加入何种变更不会对第4层(传输层)有任何影响。若对第4层(传输层)没有任何影响则亦不会影响第5层(上层)。
再者，于第2层(数据链路层)将以太网路标头置换成其他标头，亦不会对分组有任何影响。例如，将协议由以太网络变更为点对点协议(PPP)，分组亦无任何变化。因此，于第2层(数据链路层)加入何种变更不会对第3层(网络层)有任何影响。若对第3层(网络层)没有任何影响则亦不会对第4层(传输层)有任何影响。若对第4层(传输层)没有任何影响则亦不会对第5层(上层)有任何影响。
再者，于第1层(物理层)加入何种变更不会对第2层(数据链路层)有任何影响。例如，将信号传递路径由光纤变更为无线LAN。于此情形，传输之信息的内容(帧)不论以光纤传输或以无线LAN传输皆必须相同。若对第2层(数据链路层)没有任何变更，则亦不会对第3层(网络层)有任何影响。若对第3层(网络层)没有任何影响则亦不会对第4层(传输层)有任何影响。若对第4层(传输层)没有任何影响则亦不会对第5层(上层)有任何影响。
如此一来，可知于下位的任一个通信阶层施加何种变更对上位的任一个通信阶层没有任何影响。此不会妨碍日后革新技术之设计。
另一方面，本案系关于最下层的物理层及数据链路层。因为如上之原因，亦不会影响藉由本案在逻辑层(比第3层高之层)传送之数据。
为了以实体构成网络，需要做为网络节点之信息机器及连接节点彼此之信号传输路径。信号传输路径可以为有线或无线。又，信号的种类有多个可能性，将其大略分类则为电子信号及光信号。亦即，有线、无线的电子信号传输路径或光信号传输路径系将网络上的节点物理性地连接。规定如此之物理性连接、传输方式之层为物理层(第1层)。
相同阶层采用的协议必须具有一定的整合性，但若阶层不同则无此必要。换言之，设计阶层即是设计多个协定的关联性。于上述系将物理层与数据链路层分别作为不同阶层(第1层及第2层)，但根据其他阶层概念，亦可遵从相同的以太网络协议视为一个阶层。此情形之阶层数量减少一个成为4阶层。又，可将传输层(第4层)及网络层(第3层)的格式合并称为TCP/IP形式。或者，亦有相反地细分阶层之设计概念。例如，OSI模型中，将上层进一步分割成三个，阶层由下而上为会话层(第5层)、表现层(第6层)及应用层(第7层)。
一般而言网络的连接结构复杂，但信号传输路径的两端必须分别以一个节点作为终端。图15为表示最简单的一例。首先，由某种来源输入至第一节点2001的数据，遵从规定的格式转换为协议数据单元(编码)，通过信号传输路径1000传送至第二节点2002。第二节点2002将接收之协议数据单元遵从规定之格式反转换(解码)，重现输入至第一节点2001前之数据，该规定之格式与第一节点2001遵从之格式具有一定的整合性。
如上所述，图15中，于一信号传输路径1000之两端终端之两个节点(第一节点2001及第二节点2002)必须分别遵从具有一定的整合性之协议。如果各自遵从之协议没有一定的整合性，则该信号传输路径1000可视为没有连接第一节点2001及第二节点2002。
对应图15之通信为传输层(第4层)之通信的情形，协议数据单元为数据段，转换协议为TCP。例如，当第一节点2001接收数据，则遵从TCP形式的格式将TCP标头附加于数据而构成数据段。该数据段通过信号传输路径1000传送至第二节点2002。第二节点2002接收该数据段，遵从TCP形式的格式反转换(解码)而重现原始数据。具体而言，去除TCP标头。
对应第15图之通信为网络层(第3层)之通信的情形，协议数据单元为分组，转换协议为IPv4或IPv6等。例如，当第一节点2001接收数据(于此情形为数据段)，则遵从IPv4或IPv6形式等格式将IP标头附加于数据段而构成分组。该分组通过信号传输路径1000传送至第二节点2002。第二节点2002接收该分组，遵从IPv4或IPv6形式等格式反转换(解码)而重现原始数据段。具体而言，去除IP标头。或者，亦可去除TCP标头而复原原始数据。
对应图15之通信为数据链路层(第2层)之通信的情形，协议数据单元为帧。例如，当第一节点2001接收数据(于此情形为分组)，则遵从以太网络形式将以太网路标头附加于分组而构成帧。在以太网络形式中，进一步附加帧校验序列(FCS)用以确认分组是否正确送达。如此产生之帧通过信号传输路径1000传送至第二节点2002。第二节点2002接收该帧，遵从以太网络形式反转换(解码)而重现原始分组。具体而言，确认FCS以确认分组是否被正确传送。依必要来进行修复或要求重送等处置。当确认分组被正确传送则去除以太网路标头及FCS。
上述数据的传输仅说明由第一节点2001单方向传输至第二节点2002，然而，即使传输方向相反，协议的利用方法亦无任何变更。于该情形，由第二节点2002输入的数据，遵从规定的格式转换为协议数据单元(编码)，通过信号传输路径1000传送至第一节点2001。第一节点2001将接收之协议数据单元反转换(解码)，重现输入至第二节点2002前之数据。
图17中，第一节点2001及第二节点2002之间有第三节点2003中继。此时，电子数据由某种来源输入至第一节点2001。第一节点2001透过第一信号传输路径1001连接至第三节点2003。第三节点2003透过第二信号传输路径1002连接至第二节点2002。
第一节点2001与第三节点2003透过第一信号传输路径1001的连接，基本上与用图15说明之第一节点2001与第二节点2002之间透过信号传输路径1000的信号传输几乎相同，但第三节点2003的运作有部分不同。亦即，如图17所示，将第三节点2003作为其他任意两个节点的中继器来使用的情形(例如，第一节点2001与第二节点2002之间的中继器)，第三节点2003不将透过第一信号传输路径1001由第一节点2001接收之协议数据单元解码，而是直接透过第二信号传输路径1002将其转传至第二节点2002。或者，亦可施加某种编辑后转传。此编辑之结果，无论是有意或无意，协议数据单元可能追加有一数码表示经过第三节点2003。
如此一来，输入至第一节点2001的数据，为于第一节点2001遵从规定的格式转换为协议数据单元，通过第一信号传输路径1001传送至第三节点2003。第三节点2003不将接收之协议数据单元反转换(解码)，而是透过第二信号传输路径1002传送至第二节点2002。或者，将接收之协议数据单元的一部分(例如标头)编辑后透过第二信号传输路径1002传送至第二节点2002。于第二节点2002，将接收之协议数据单元遵从规定之格式反转换，重现输入至第一节点2001前之数据。
于第三节点2003，将接收之协议数据单元编辑后透过第二信号传输路径1002转传至第二节点2002的情形，更具体而言，将对应该阶层之标头适当地编辑后转传。例如，第三节点2003存在于数据传输层(第2层)之情形，可将帧的以太网路标头编辑并转传。更具体而言，至少对以太网路标头增加中继器即第三节点2003的规定之认证。其经过地点被辨识为伴随实体之地址(物理地址)。该物理地址特别称为MAC地址。MAC地址是以太网络机器(例如以太网络卡)固有的地址。以太网络机器搭载于信息机器，被视为具有实体。
或者，第三节点2003存在于网络层(第3层)之情形，可将分组的TCP/IP标头编辑并转传。例如，至少增加对应中继器即第三节点2003之系统的规定认证。如此，可在第二节点2002接收协议数据单元时，追踪该协议数据单元为来自何处及如何传来。其经过地点被辨识为不伴随实体之地址(逻辑地址)。此逻辑地址特别称为IP地址。IP地址为例如分配至操作系统的固有地址。第3层(网络层)以上的上层皆为逻辑地址，与实体没有关联。
亦即，于TCP/IP形式的网络(网络层以上)，节点与信号传输路径皆为理论上定义之假想的存在，与实体没有关联。相对于此，于以太网络形式的网络(数据传输层)，节点与信号传输路径皆具有实体，可响应例如「此节点对应于哪个终端」或「此信号传输路径对应于哪个LAN缆线」等问题。
例如，分组由网络层(第3层)上的第三节点2003输入至第一节点2001之情形，该分组遵从以太网络形式转换为帧，透过信号传输路径1000传送至第二节点2002。在此，第一节点2001、第二节点2002及信号传输路径1000皆具有实体。
或者，数据段由传输层(第4层)上的第三节点2003输入至第一节点2001之情形，该数据段遵从IP形式变换为分组，通过网络层上的信号传输路径1000传送至第二节点2002。在此，第一节点2001、第二节点2002及第三节点2003皆为虚拟的存在，与实体无关。
物理地址及逻辑地址的差异系由如下之说明显而易见。例如，假设将构成第三节点2003之电子机器替换。于此情形，必须将替换前构成第三节点2003之电子机器(旧电子机器)的操作系统重新安装至替换后构成第三节点2003之电子机器(新电子机器)。此时，实体之电子机器固有的认证即物理地址会变更。另一方面，操作系统固有的逻辑地址在替换后亦被接续作为第三节点2003的IP地址。此为采用逻辑网络(TCP/IP网络)的其中一个理由。
(实体不可复制功能)图18为概念性地表示信息机器140的基本构成。例如，搭载有复数个(例如N个)半导体芯片(第一芯片110、第二芯片120、…、第三芯片130)。
与IP地址或公钥不同，信息机器具有实体。在此，为了将该信息机器与网络产生关联，第一芯片110搭载认证装置60。第一芯片110可以视为信息机器140的认证核心。图19为表示将该信息机器140作为第一节点2001，透过信号传输路径1000连接至通信对象即第二节点2002之情形。如此，第一芯片110系第一节点2001或信息机器140的认证核心。又，第一芯片110为经由外部输入输出装置50连接至信号传输路径1000。
芯片认证装置60每次对应由外部输入输出装置50接收之呼叫(输入信号)来产生输出信号，产生之输出信号利用物理性乱度而生成。又，具有改变输入信号则输出信号亦改变之特征。这一点与储存于以太网络卡之非挥发性存储器的数据即MAC地址根本上相异。亦即，MAC地址不具有根据输入信号改变输出之功能。
近年来作为如此之功能而备受瞩目的技术被称为物理不可复制功能(PUF)。此如同人类使用指纹或视网膜等生物信息进行个人认证，半导体芯片亦使用各个相异之物理特性进行芯片的个体认证。主要被要求的特征有：(1)对相同PUF进行不同输入则总是得到不同输出；(2)进行相同输入之不同PUF总是得到不同输出；(3)即使输入及输出之组合被窃取，对于未知之输入无法预测输出；(4)输入及输出之关系稳定可靠。其中，特别是条件(4)只要是量产品则显而易见。条件(1)及(2)可以合并视为变色龙特性。
IC芯片制品(半导体芯片制品)之情形，有将使用封装剂的光化学性质之PUF利用者(涂层PUF)(参照日本特开2009-519473号公报)及将依赖芯片本身之PUF利用者(芯片PUF)。特别是近年来关注窃取芯片内储存之密码或伪造芯片之问题，对于将后者的芯片PUF搭载于芯片内之技术的关注度更高。例如，将密码以及PUF对应于任意选择的输入码所输出之PUF数据输入至启动码产生装置，并将产生之启动码储存于内部存储器之方法。启动码的产生系芯片出货前或事先登录时仅进行一次，之后依照需要每次将芯片内储存之启动码及PUF数据输入密码产生装置并在芯片内产生密码。此方法中，不需要将密码或用以产生密码之输入码储存于内部存储器。因此，只要芯片未在密码处理中被入侵则没有密码被窃取的疑虑。另一方面，启动码有被窃取的可能性，但其设计为若仅窃取启动码而没有PUF数据，亦无法复制密码。亦即，只要不知道用以取得PUF数据所使用之输入码，则上述条件(1)及(3)可防止复制密码。如此，使复制密码变得非常困难为利用PUF的优点之一。
然而，目前最受瞩目的PUF使用方法系IC芯片的个体认证。此需要上述条件(2)。亦即，PUF必须对于输入之导程信号(于此情形为输入码)输出芯片固有的认证(PUF数据)。
接着考虑节点数量。若是逻辑节点则其数量系理论上欲扩张多少便可扩张多少，但实际上是以规格来决定。例如，IPv4为32位规格，故最多可以分配4,294,967,296个地址。此原本为了美国国内的政府、军事、研究机构的网络而提案的老旧协议，目前已枯竭。对此，目前进行转移至128位规格之IPv6。128位的信息量约为10的38次方的3.4倍。然而，具有实体的节点(物理节点)的数量远小于此。为了概算其数量，考虑分配至各个物理节点之物理地址。
目前被广泛使用的物理地址称为MAC地址，为被分配作为信息机器搭载之以太网络卡固有的管理编号。经过电气与电子工程师学会(IEEE)标准化，如图20所示，长度为48位(6字节)，因此由信息量为约280兆个0与1之排列所组成。上位的24位(图20之例的左半部)称为供货商代码3071，分配至每个供货商。下位的24位(图20之例的右半部)称为序号3072，为各供货商分配以避免重复。供货商代码3071的最后两位为U/L位及I/G位。为了表示MAC地址，将包含该U/L位及I/G位之48位的数列以每8位区分并分别以16进位表示。
MAC地址为全局地址之情形，U/L位为1。若非该情形则为0。亦即，全局地址(U/L位＝1)之情形下必须分配MAC地址，避免在全世界发生重复。此处须注意的是，必须分配MAC地址使得不仅是目前使用中的信息机器，已报废或遗失不被使用的信息机器亦不在全世界发生重复。此因MAC地址为分配至伴随实体之各个信息机器。
供货商代码的24位内，其他1位被分配到称为I/G位之位。I/G位为0之情形，意为单播(unicast)，I/G位为1之情形，意为多点传播(multicast)。单播为于信息机器的网络中指定单一个传送对象传送数据(帧)。相对于此，多点传播为于信息机器的网络中指定多个传送对象传送数据(帧)。如此一来，48位内除了U/L位及I/G位这两位的46位为实际上被分配之MAC地址的自由度。以数量而言约70兆。
现在MAC地址尚未枯竭。然而，即将来临的物联网(IoT)时代中，目前连接于网络之物理节点的数量被认为超过10兆个。但是，因MAC地址可编辑，故可将因某种理由不被使用的MAC地址再利用。如此，看似可避免MAC地址枯竭的问题，但MAC地址之编辑使得MAC地址的伪造或窃取变得容易亦为事实。请参照http://pc.mogeringo.com/archives/1826。
因此，取代MAC地址之PUF可个别认证的个体数量(具有实体之节点数量)亦必须极大。亦即，必须对上述PUC的条件(1)～(4)增加下述条件：(5)对于一个输入之输出模式的数量多到实际上可视为无限大。(至少约100兆个)如此一来，可在超巨大的物联网活用PUF以实现芯片的实体认证。
在此，假设涂层PUF满足条件(1)～(5)。涂层PUF之读取系藉由对封装给予光学性刺激来进行。此意味者无法透过网络(电子地)读取芯片的个别认证。因此，需要进一步附加以下条件。亦即，(6)网络上的IC芯片认证必须是芯片PUF。
满足上述条件(6)的芯片PUF大致上分为2种。一种是利用电路的偏差之电路PUF，另一种是应用电路以外之微细结构的偏差(制造PUF)(参照日本特开2015-201884号公报)。电路PUF进一步分为利用电路之走线延迟者(延迟PUF)(参照国际公开WO2011118548A1号)及利用电路之亚稳态者(亚稳态PUF)(参照日本特开2013-131868号公报)。延迟PUF利用IC内以相同设计规格集成化之多个电路的运作时间之无法控制的偏差。所利用之电路的代表例子，有仲裁电路、短时脉冲波形干扰(glitch)电路、环形振荡电路等。亚稳态PUF所使用之电路主要为静态随机存取存储器(下称SRAM)及闩锁电路(蝶形PUF)。
电路PUF的弱点首先是个体差异小。并且其输出不稳定，不利于满足条件(4)。进而，其容易被温度变化等外部环境影响，且不易抵抗错误攻击。因此需要增加放大电路或温度感测电路等。如此一来对设计的负荷增加，对PUF数据长度的限制加大。亦即，非常难以满足上述条件(5)。若PUF数据本身长度短，则即使随机输出，被赋予认证之芯片数量亦被限制。
制造PUF系利用有意地集成化之层间贯孔的制造偏差所引起的随机断线。其具有消除电路PUF的许多弱点之可能性，但有必要将以往的半导体制品未包含的特殊构造集成化，对一般的制造步骤的负荷增加。可说是全面普及化的难度很高。
其他亦提案有利用装置之可靠度者(参照日本特开2015-139010号公报)，但可靠度本身较低而未满足条件(4)。又，亦有利用电源开启时之动态随机存取存储器(下称DRAM)的电容器之偏差者(参照Fatemeh Tehranipoor,Nima Karimian,Kan Xiao,John Chandy,“DRAM based Intrinsic Physical Unclonable Functions for System LevelSecurity”,in GLSVLSI'15Proceedings of the 25th edition on Great LakesSymposium on VLSI,pp.15-20,2015)。此在原理上具有与闩锁电路PUF共通的问题。亦即，个体差异小，且不易抵抗利用环境因素变化之错误攻击。
如上所述，各种PUF各有需要解决之问题，但PUF功能本身被认为在网络的相互连接中，不利用MAC地址而可有效地实现具有实体之节点的最小单位(半导体芯片)的实体认证。
无论如何，本发明之实质需求并非只是上述所称的PUF，并且是一个满足类似于PUF之部分或全部情况的实体芯片认证(Physical Chip Identification，PCID)的功能。类似于本发明的上述装置可以简称为PUF装置，或更至更精确而言，可以简称为PCID装置。在此，PUF装置和PCID装置是相同的。
接着，叙述本发明之PUF装置须满足之条件。
(输入独立性)此对应于上述之PUF条件(1)。亦即，对同样的PUF装置输入不同的输入信号，则分别输出不同的输出信号。例如，如图21所示，对PUF装置600输入输入码C则输出输出码A。对相同PUF装置600输入输入码D则输出输出码B。在此，只要输入码C与输入码D相异，则输出码A与输出码B各不同之输出码。
(输出独立性)此对应于上述之PUF条件(2)。首先，决定对两个不同的PUF装置输入相同输入码时的动作。如图22所示，对两个不同之第一PUF装置21及第二PUF装置22输入相同的输入码Q。此时，第一PUF装置21输出输出码A。第二PUF装置22输出输出码B。然而，输出码A及输出码B不同。如此一来，即使输入码相同，PUF装置不同之情形下输出码分别不同。
(输出之不可预测性)此对应于上述之PUF条件(3)。如图23所示，将n个输入码(Q1、Q2、…、Qn)传送至相同PUF装置600时，已知对于各个输入码可得到输出码(R1、R2、…、Rn)。此时，若不将与n个输入码(Q1、Q2、…、Qn)之任一个皆不同之输入码Qn+1传送至相同PUF装置600，则由(Q1、R1)、(Q2、R2)、…、(Qn、Rn)之组合不可能预测传送Qn+1时应可得之输出码Rn+1。然而，n为2以上之整数。
PUF装置600经由某种算法产生输出之情形，亦即，经由软件传回认证之情形，相对于输入码之输出码的生成，必使用某种算法来进行。然而，只要程序以算法设计，则任何程序皆无法满足输出之不可预测性。此无法藉由程序产生完全的乱码。如此一来，可知PUF装置600必须利用物理随机性。换言之，为要求物理随机性。
(输入输出之可靠度)此对应于上述之PUF条件(4)。如图24所示，实际上，控制输入码Q之电路的无法控制之噪声，使输入码Q混入输入码误差31(ΔQ)。相对于此，输入码误差31(ΔQ)及控制输出码之电路的无法控制之噪声，使输出码R混入输出码误差32(ΔR)。此时，两个不同输入码(例如Q1及Q2)之差的绝对值设为比输入码误差31(ΔQ)的绝对值之最大值还大。在此，相对于输入码Q1之输出码R1及相对于输入码Q2之输出码R2之间的差的绝对值，必须比输出码误差32(ΔR)的绝对值之最大值还大。
本发明之PUF装置，必须同时满足上述输出独立性、输入独立性、输出之不可预测性及输入输出之可靠度这四个条件。亦即，上述输出独立性(1)对相同节点进行不同输入则总是得到不同输出。上述输出独立性(2)进行相同输入之不同节点总是得到不同输出。上述输出之不可预测性(3)即使输入及输出之组合被窃取，对于未知之输入无法预测输出。上述输入及输出之可靠度(4)输入及输出之关系稳定可靠。进而，如上所述，本发明之PUF装置，为了对应由庞大数量的物理节点构成之网络，亦须满足对PUF要求之第五条件(5)对于一个输入之输出模式的数量多到实际上可视为无限大，以及第六条件(6)网络上的IC芯片认证必须是芯片PUF。
图25是将图18之芯片认证装置60更换为PUF装置600。图26是将第19图之芯片认证装置60更换为PUF装置600。因此，第一芯片110为信息机器140或第一节点的认证核心。如此，只要连接网络之所有物理节点是以IC芯片为构成要素之电子装置，则显而易见地有利于满足条件(6)。故本发明之PUF装置构成为满足(1)～(5)五个条件即可。
(QR码型)包含于本发明之认证核心的PUF装置(或PCID装置)可藉由半导体装置的胞阵列上配置之多个PUF元件(或PCID组件)构成。在此，该PUF元件假设系输出对应于例如「1」与「0」中任一个的信号。
然而，每个PUF元件输出之信号有机率地对应于「1」或「0」，该机率只要不藉由任何算法则可视为物理随机性。亦即，可以视为能够产生「1」与「0」的实体随机数组合。如此一来，满足上述条件(3)，亦即输出之不可预测性。在此，将「1」作为黑色，将「0」作为白色，依照该胞阵列上的地址绘图，则可形成如图27所示之白色与黑色随机配置的方格图样。
「1」与「0」之随机组合系相当于以数字方式产生随机数。数字方式满足条件(4)，亦即，只要「1」与「0」不任意交换，则相当于满足以第24图说明之输入及输出可靠度。
为了满足上述条件(5)输出模式的数量多到实际上可视为无限大，有必要使胞阵列上的组件数量充分地大。
第一条件及第二条件，即变色龙特性，根据如何活用该方格状的黑白图样而可满足。以下具体地说明。
图28为实现图27之PUF用胞阵列960的排列之一例。行方向上排列有L条之字符线503，相当于图中的纵向。M条之位线902与其垂直地排列于列方向上。L条之字符线503及M条之位线交叉点排列有PUF装置的构成要素之PUF元件977。行译码器972排列于行方向，列译码器973排列于列方向。行译码器972及列译码器973分别经过外部输入输出控制电路980连接至输入输出针脚971。
图29是为从图28的PUF用胞阵列960中将N条字符线503与N条位线902抽出之例。一般而言N系为比上述的L或M小或相同之自然数。行为横向，列为纵向。将输入码(P、S、T、……)以二进制表示而转换为0与1之数列者改写为(a(1),b(1),a(2),b(2),……,a(N),b(N))。因此，a(i)及b(i)具有0或1之值。然而i为1至N之自然数。将该输入码分割为排列a及排列b，使排列a由第一行依序对应(a(1),a(2),……,a(N))。同时使排列b由第一行依序对应(b(1),b(2),……,b(N))。
此时，相对于以a(i)与b(i)之组合构成的输入，有关i行j列的PUF元件977输出之信号的数据设为元素d(i,j)。例如，d(i,j)为「1」或「0」。然而i,j是分别为1至N之自然数。在此，自然数的组合(i,j)对应于PUF元件977的地址。图29之例中，表示元素d(5,N-2)。在此，元素d(i,j)的集合{d(i,j)}为以0与1的随机集合体所构成之随机码。d(i,j)之值为1时作为黑色，0时作为白色，则可得到如第27图之黑白随机方格图样。
如此一来，使输入码分割为两个，并使其对应行与列，藉此可对应输入码与PUF元件的地址。输入码的分割方法依照预先决定的式子实行即可。理所当然地，可得知将排列a与排列b交换亦可为一例。方法有无数种，在此例示之将排列a与排列b从输入码互相移出之方法仅为其中一例。又，排列a与排列b的元素数不一定要相等。然而，PUF用胞阵列960的行数与列数的和至少比输入码的全元素数大，以使输入码的全元素数可以输入。
如此一来，可知由数列{a(i)}、{b(j)}及乱码{d(i,j)}以某种方法产生输出码{c(i,j)}即可。此时，使用实体随机数作为乱码{d(i,j)}之一例，则可满足上述条件(3)即输出之不可预测性：即使输入及输出之组合被窃取，对于未知之输入无法预测输出。
此时，输入码{a(i),b(j)}及输出码{c(i,j)}为于物理节点之间的通信中被交换。例如图26所示之例，输入码{a(i),b(j)}由第二节点2002(通信对象)输入至包含于认证核心之PUF装置600。PUF装置600对于该输入系传回输出码{c(i,j)}。在此如后说明，重点为不传回乱码{d(i,j)}。
本发明之例主要为关于从第一输入数列{a(i)}、第二输入数列{b(j)}，以及乱码{d(i,j)}作成输出码{c(i,j)}之方法，以下参照图式来说明。作为一例，将数列{a(i)}及{b(j)}的元素设为0或1，使用模除mod(x,y)以产生输出码{c(i,j)}。此为将x除以y后之余数。
c(i，j)＝mod(a(i)+b(j)+d(i，j)，2)式1
图30为数列{a(i)}、数列{b(j)}及乱码{d(i,j)}与基于式1所输出的输出码{c(i,j)}之关系一览表。使用该方法后，可以容易地想象0与1之数量的比例并无变化。此为使式1所处理的数据量稳定化之必要条件。亦即，要求式1右边输入的信息量与式1左边输出的信息量几乎相等。
此即因输入的信息量与输出的信息量相差很大时，以式1所定义之系统的信息量系配合比较少之一方，则结果至少会失去其相差数量的信息。对于满足为了PUF附加之第五条件(5)对于一个输入之输出模式的数量多到实际上可视为无限大，失去信息为有障碍。因此，必须尽可能避免如此状况。为了满足该条件(5)，随机情形的数量必须多到实际上可视为无限大。
图31为实现式1之构造的基本构成之一例的概念图。亦即，以随机数生成器601产生乱码{d(i,j)}，并从通信对象400输入输入码{a(i),b(j)}，并以数码产生器602生成输出码{c(i,j)}。在此，通信对象400相当于图26之例中的第二节点2002。
又，图31之例中随机数生成器601与数码产生器602系共同为PUF装置600的构成元素。另一方面，虽然图未绘示，但亦显而易见地，于其他例子中数码产生器602亦可设置于PUF装置600之外。无论如何，必须至少使随机数生成器601尽可能以较经济的方式搭载于芯片内。
数码产生器602为如由式1得知，使用一种算法(模除)产生数码，但亦同时以乱码{d(i,j)}获取物理随机性。因此，可满足上述条件(3)即输出之不可预测性。又，为了获取输入码的全部元素，随机数生成器601的行数和列数的和，至少要与{a(i)}的元素数及{b(j)}的元素数之和相同或较高。
又，图31之PUF装置600的通信对象400(图26之第二节点2002)至少传送输入至PUF装置600之输入码。亦即，图26之例中，第二节点2002将输入至包含于第一节点2001之PUF装置600的输入码传送至第一节点2001。
图32是说明其他例之图。在此，通信对象400于第26图之例中对应于第二节点2002。另一方面，搭载PUF装置600之节点为对应于第26图之第一节点2001。首先，从本发明之PUF装置的通信对象400将输入码(P、S、T…)传送至扰频装置604。如此一来，输入码(P、S、T、…)变换为(P’、S’、T’、…)。该被变换之输入码是作为输入码而被输入至PUF装置600。PUF装置600相对于输入码(P’、S’、T’、…)传回输出(P1、S1、T1、…)。接着，(1)该输出(P1、S1、T1、…)输出至通信对象400。或者，(2)该输出(P1、S1、T1、…)传回扰频装置604，扰频装置604再将被扰频后的输出(P1’、S1’、T1’、…)传回通信对象400。或者，虽无特别绘示，亦可得知(3)使用第二个其他扰频装置，将输出(P1、S1、T1、…)变换为(P1”、S1”、T1”、…)后传回通信对象400。于(3)的方法中至少需要两个独立的扰频装置。
无论如何，以成本考虑，扰频装置604较佳为混合搭载于有搭载PUF装置600之芯片中。图33为扰频装置604基本构成之一例示图，于此例中，扰频装置604由随机数生成器605及数码产生器606构成。构成扰频装置604的随机数生成器605及数码产生器606的详细说明与图31之说明相同，故于此处省略说明。又，虽无特别绘示，亦可得知数码产生器606可置于扰频装置604之外。此外，亦可使第25图及第26图之PUF装置600包含扰频装置604。于此情形，可将「PUF装置」视为「PUF装置及扰频装置」。
图34是藉由图28的PUF元件977构成之PUF用胞阵列611及扰频装置胞阵列641之一例或一部分表示图。与图28相反地，行为横向，列为纵向。于此例中，行数为N+K，列数为N。上部K行N列的区域作为构成扰频装置604用之随机数生成器605的扰频装置胞阵列614，下部N行N列作为构成PUF装置600用之随机数生成器601的PUF用胞阵列611。理所当然地，将该行与列的角色逆转亦不会改变本发明的本质。
图35为实现构成扰频装置604之随机数生成器605的方法之其他例的说明图。首先，于每列输入{a(j)+b(j)}。在此，j为列编号。接着，依照式2，将实体随机数元素d(i,j)于行方向(i)加总之数除以2得到一余数，该余数依照列编号(j)加上a(j)+b(j)。在此，i为行编号。其之和再除以2之余数作为中间输出{f(j)}。如此一来，输入码{a(j),b(j)}于扰频装置604获取实体随机数并变换为中间码{a(i),f(j)}。中间码该词代表一个中间输出的码，而中间输出又称为一输出中间码。因此，中间码与中间输出代表相同的概念。将此{a(i),f(j)}作为下一个输入码输入至PUF装置600，依照式3输出输出码{c(i,j)}。又，虽未特别说明，但可使中间码为{b(i),f(j)}或{a(i)+b(i),f(j)}等。无论如何，利用输入码{a(j),b(j)}及中间输出{f(j)}可用任意方法合成合成中间码。又，{b(j)}可为逻辑序列。
Figure GDA0002672191310000251
c(i，j)＝mod(a(i)+f(j)+d(i+K，j)，2)式3
在此，扰频装置604的行数K与PUF装置600的行数N之选择方法，可由具有PUF装置之节点的持有者或该节点之正规管理者任意决定。所决定之(N,K)可储存于该具有PUF装置之节点的内部存储器等。或者，相反地，可将(N,K)储存于该PUF装置之通信对象的节点的内部存储器等。一般而言，(N,K)可依照必要重新制定。重新制定(N,K)后，即使输入同样的输入码{a(i),b(j)}，扰频装置604所产生的中间码{a(i),f(j)}会不同。因此，PUF装置600所产生的输出码{c(i,j)}亦不同。重新制定之(N,K)需要再次登录至通信对象之节点。
由于依照上述式1～3产生数码，故使用包含该认证核心之节点所搭载之计算处理装置时，为了不使扰频装置604及PUF装置600之间产生的中间输出{f(j)}输出至该计算处理装置的外部，较佳将中间输出{f(j)}的一部分或全部容纳于计算处理装置内的缓存器。亦即，包含中间输出{f(j)}的中间码不输出至该节点的外部。
又，经由远程操作从数码产生中的缓存器中将封于芯片内或计算处理装置内的中间输出{f(j)}，以逆向工程取出系为非常困难的技术。此因缓存器为非常小的易失存储器。例如，通常的计算机中仅有32位，顶多仅有64位。另一方面，为了将中间输出{f(j)}全部记录所需要的容量为N位。因此，若N够大的话，对于产生数码，必须每次将中间输出{f(j)}分成数个数据段容纳于缓存器中。在此，为了产生数码，一次所能使用的缓存器的位数若为R，则图35中，例如从第一列到第R列作为数据段1、第R+1列到第2R列作为数据段2、第2R+1列到第3R列作为数据段3……，基于式2每数据段产生中间输出{f(j)}的一部分，并容纳于缓存器。亦即，若N够大，则容纳中间输出{f(j)}的缓存器区域会因每次数据段更新而被覆写。因此，即使在数码产生途中，亦无法经由远程操作将中间输出{f(j)}的全体盗取。
或者，为了依照上述式1～3以产生数码，将搭载于包含该认证核心之节点的计算处理装置使用之情形，为了使扰频装置604与芯片认证装置600之间产生的中间输出{f(j)}不输出于该包含认证核心之节点外，较佳系中间输出{f(j)}的一部分或全部容纳于该包含认证核心之节点内的内部存储器。亦即，包含中间输出{f(j)}之中间码不输出至该包含认证核心之节点的外部。
或者，为了依照上述式1～3以产生数码，使用构成该认证核心之芯片内的周边电路之情形，扰频装置604与PUF装置600之间产生的中间输出{f(j)}不输出至该芯片的外部。亦即，包含中间输出{f(j)}之中间码不输出至该芯片的外部。
无论如何，较佳系输出码{c(i,j)}产生完毕则中间输出{f(j)}自动地覆写删除。又，本发明中，由输入码{a(i),b(j)}产生中间码{a(i),f(j)}系利用乱码{d(i,j)}(i＝1,…,K)，故只要乱码{d(i,j)}(i＝1,…,K)的元素数足够大，则实际上不可能由输入码{a(i),b(j)}预测中间输出{f(j)}。进而，由中间码{a(i),f(j)}产生输出码{c(i,j)}系利用与前者互相独立之乱码{d(i,j)}(i＝K+1,…,K+N)，故只要乱码{d(i,j)}(i＝K+1,…,K+N)的元素数足够大，则实际上不可能由中间输入码预测输出码{c(i,j)}。
例如，考虑图34之例子。大略计算扰频装置胞阵列614(行数K)及PUF用胞阵列611(行数N)的位容量如下。首先，输入码之情形的数为2的2N次方。扰频装置胞阵列614之乱码{d(i,j)}之情形的数为2的NK次方。另一方面，由PUF用胞阵列611构成之乱码{d(i,j)}之情形的数为2的Y次方，Y为N的2次方。输出码{c(i,j)}之情形的数为2的Z次方，Z为N的2次方。
接着，考虑为了决定(N,K)所必要之要件。一般数字密码电路使用之输入码目前为128位至256位。该位数因密码安全性的境况，每年慢慢的增加中，但即使如此，接下来的10年间预估顶多只能从256位推移至512位。于是，举例而言以N＝K＝512之情形进行估计。此时，输入码之情形的数为2的1024次方。此已经是远超过通常计算器所能处理之整数的位数的信息量。实际上以工程用计算器计算的话会出现无限大的数字。扰频装置的乱码{d(i,j)}之情形的数、PUF装置的实体随机数{d(i+N,j)}之情形的数及输出码数{c(i,j)}之情形的数会更大，且全部同样为2的262144次方。当然，实际上为无限大。如此一来，若包含扰频装置后有262Kb的话作为PUF装置其容量已十分足够。该容量与一般的DRAM制品每一芯片的容量(4Gb)相比，少了4位数，远小于约1万分之一以下。
N＝K＝128的情况下，输入码之情形的数系为2的256次方，约10的77次方。如上所述，物联网中通信节点的数量在全世界可能超过一兆个(10的12次方)。10的77次方并非无限大，但远大于全世界的节点数，偶然有相同输入码的可能性为10的负65方，系极微小，实际上视为0。扰频装置的乱码{d(i,j)}之情形的数、PUF装置的实体随机数{d(i+N,j)}之情形的数及输出码数{c(i,j)}之情形的数全部同样为2的16384次方，理所当然地，实际上视为无限大。如此一来，若包含扰频装置后有16Kb则作为PUF装置其容量已十分足够。该容量与一般的DRAM制品每一芯片的容量(4Gb)相比，少了5位数，远小于大约10万分之一以下。
如此一来，即使中间码{f(j)}被窃取，亦不可能藉由乱码{d(i,j)}(i＝K+1,…,K+N)组成之实体随机数预测输出码{c(i,j)}。并且，(N,K)可作为安全缓冲而随时更新，故对于相同输入码{a(i),b(j)}产生之中间码系随时更新。
图36为包含扰频装置胞阵列614及PUF用胞阵列611之存储器芯片的一例示图。这些区域与存储器区域共同排列于字符线方向，共享字符线503。图37是包含扰频装置胞阵列614及PUF用胞阵列611之存储器芯片的其他例示图。包含存储器区域之这些区域排列于位线方向，共享位线902。无论如何，字符线群系以行译码器972控制，位线群系以列译码器973控制。如此，即使交换字符线503与位线902，本发明的本质亦不会改变。
图38是PUF元件977之一例示图。于字符线503与位线902的交叉处配置有电容器982。一般来说电容器系为两个导电体夹持绝缘膜之构造，藉由在两个导电体之间施加电场以积蓄电荷。在此，若施加电场为直流则电流不会流动。然而，若施加电场太高则绝缘膜会被破坏，如此被破坏的电容器，即使是直流电场，电流也会流动。藉由对字符线503与位线902之间施加电压，可于被选择的交叉点之电容器982施加电场。又，于此用以破坏而施加之电压系交流或直流皆可。
如此破坏之发生系有机率性，可认为伴随物理随机性。被破坏之PUF元件在低电场(直流)中亦容易流通电流，例如在存储器中相当于「1」。于图27中相当于黑色。相对地，未被破坏之PUF元件相对于低电场系难以流通电流，例如在存储器中相当于「0」。于图27中相当于白色。藉由调整用于绝缘破坏之施加电场或电容器的详细条件(物性、结构、尺寸等)，可大致调整该机率。较佳系将该机率设为约50％。
图39是用以判定破坏之电流电压特性。横轴为用以读取之施加于PUF元件977(于图38之例中为电容器982)之读取电压(直流)的绝对值，纵轴为对应于该读取电压而流通于PUF元件977之电流的绝对值。在此，若电压高则施加于PUF元件之电场高，电压低则电场亦低。被破坏之PUF元件中，即使低电压亦会流通非常大的电流。另一方面，未被破坏之PUF元件中，即使在高电压下亦几乎不会流通电流。作为确认此差异的方法，系设定破坏判定电压932之破坏判定电流值933及非破坏判定电流值934。亦即，将绝对值与破坏判定电压932一致之读取电压施加于PUF元件977时，若PUF元件977流通之电流的绝对值比破坏判定电流值933高，则判定该PUF元件为破坏，若比非破坏判定电流值934低则判定为未破坏。
实际读取时，首先必须选择所读取之组件的地址。为了选择地址，系如图28所示，以行译码器972选择组件行，以列译码器973选择组件列。该组件行及组件列之组合即为地址。第40图之例中，于第一行将该地址以二进制法表示。对应于如此选择之地址的PUF元件977所连接的字符线503与位线902之间，以第39图说明之方法施加读取电压，读取对应之地址的数据(「1」或「0」)。读取后，变更所选择之PUF元件的地址，读取下一个PUF元件的数据。重复此作业直到PUF用胞阵列960中所有PUF元件的数据都被读取。
第39图之判定方法系于破坏判定电流值933与非破坏判定电流值934之间有一段差距。因此，读取电流的绝对值位于该差距内的组件，不判定为破坏或未破坏。如此之PUF元件，相当于存储器时既非「0」亦非「1」，故标记为「X」。此时，第40图表示以二进制标示之PUF元件的记忆胞阵列上之地址及对应之PUF元件的数据之一例。作为一例，由左开始为「1」、「1」、「0」、「1」、「X」、「0」、「0」、「1」、…、「0」。如此，左起第五个PUF元件的数据为「X」。
接着，将如第40图的「0」及「1」之列及分别对应其之地址的组合绘图为方格状，则预测会成为第27图之黑白图样。在此，使「0」变换为白色，「1」变换为黑色。然而，若存在有既非「0」亦非「1」之「X」，则无法产生如第27图之黑白方格状图样。在此，绘图为方格状之前，必须由绘图排除对应于「X」之PUF元件。
例如，对应于「X」之PUF元件的地址(例如，第40图之例中以二进制法表示为100)储存于缓冲区。进行将对应于各地址之PUF元件的数据与缓冲区的记录比较，对应之地址若存在于缓冲区内则不读取之作业。藉由此作业，如第40图第4行所示，对应于「X」之PUF元件的数据备去除，而产生仅由「0」及「1」组成之数据及地址的组合。如此一来，可得到如第27图之黑白方格状图样。
介绍第41图的方法作为例示。于施加第一破坏脉冲电压后，以第39图说明之方法实施破坏检查。若「X」的比例比规定值高，则接着施加第二破坏脉冲电压，再以第39图说明之方法进行破坏检查。若「X」的比例仍多，则施加第三破坏脉冲电压，以第39图说明之方法进行破坏检查。重复此作业直到「X」的比例为规定值以下。
亦必须事先设定此作业之重复次数的上限值。若到达作业重复上限时「X」的比例仍未到规定值以下，则该PUF装置系检查不合格。检查不合格之情形，将搭载该PUF装置之芯片作为不良品废弃。检查合格之情形，如上所述将标记为「X」之PUF元件的地址记录于缓冲区，去除对应之PUF元件的数据。然而，组件的数量如果充分多，则即使软破坏之比例稍多，亦可以确保足够大之信息量的物理随机性。于此情形，可省略检查「X」的比例之此作业。
上述绝缘膜的破坏现象，一般而言有软破坏及硬破坏两种模式。软破坏模式常作为硬破坏之先前阶段出现，相对于读取电压之电流系比硬破坏时低，比未破坏时高。又，软破坏模式中，重复施加电压之过程中可能会回复至未破坏状态或转变至硬破坏模式，状态并不安定。然而，一旦落入硬破坏模式则不会回复至未破坏状态亦不会转变至软破坏模式。本发明中，藉由图39及图40说明之方法将更稳定之破坏模式的硬破坏模式视为存储器的「1」，将软破坏模式作为「X」。破坏判定电流值933与未破坏判定电流值934之间的差距系用以将软破坏模式标记为「X」。
如此一来，藉由上述方法去除「X」之软破坏组件的数据，可使图27的方格状黑白图样即使重复施加电压亦难以变化，可获得图样的再现性。如此，可满足PUF的条件(4)输入及输出之关系稳定可靠。
一般而言，藉由电应力而由软破坏状态转变至硬破坏状态之情形，及由未破坏状态转变至软破坏状态之情形，难以人为控制何者占多数。因此，重复施加电应力之过程中被标记为「X」之软破坏状态的比例可能在规定值以下，亦可能在规定值以上。然而，若软破坏状态之PUF元件的数量在规定数量以上，则因数据数量减少而使图样乱度的数据量不足。进而，为了使物理随机性提升至最大，以信息熵之想法而言「0」与「1」的比例较佳约为各50％。在此，需要一种方法系重复电压脉冲以对组件施加电应力，减少软破坏模式「X」，或将「0」与「1」的比例调整至规定之标准。
例如，「X」对应软破坏状态，故于重复施加脉冲之过程中系有转变至硬破坏「1」者。由「0」转变至「X」之比例亦无法忽略，故「0」之比例同时下降。亦即，例如施加第一次脉冲时即使「0」的比例多，施加复数次脉冲的过程中「1」的比例增加。如此，藉由使脉冲施加次数、脉冲施加时间及脉冲波高的提升方法优化，可以使「0」与「1」之比例各接近为约50％。失败之情形，则如上述视为检查不合格而作为不良品废弃。如此一来，可仅将具有充分信息量的物理随机性且由稳定之「0」及「1」之数据形成的合格品作为制品出货。
图42介绍重复施加破坏脉冲的其他例子。与图41之例示的差异点在于，每次施加之破坏脉冲越来越高。藉由调整脉冲宽度，可调整「X」的比例。亦即，可以一边降低「X」的比例，一边将「0」与「1」之比例调整至规定标准。其他说明系与图41相同故省略。
去除软破坏模式「X」之其他方法，系有仅选择「X」之PUF元件，重复施加电压直到转变至硬破坏模式「1」之方法。此时破坏电压的施加方法系有例如图41或图42之方法。此方法较佳系在「0」的比例尚比「1」的比例多出某种程度时进行。
又于一其他例中，藉由PUF元件的组件结构可以使硬破坏较软破坏占多数。例如，如图43，考虑由第一导电体1053、第二导电体1052、绝缘膜910及导电体顶端部1051组成之组件结构。第一导电体1053连接有第一电极1055，第二导电体1052连接有第二电极1054。导电体顶端部1051周边之绝缘膜1050的分子结构因力学性应力而不稳定，容易破坏。进而，施加破坏脉冲时电场容易集中于导电体顶端部1051的周边。亦即，更容易硬破坏。然而，导电体顶端部1051的深度会有制造偏差或制程浮动，故导电体顶端部1051与第二导电体1052之间的绝缘膜1050的破坏发生机率亦因PUF元件而不同。在此，进一步藉由上述施加破坏脉冲的方法，可将「0」与「1」之比例调整至规定标准。
作为一例，第一电极1055连接字符线502或位线902中的任一方，第二电极1054连接另一方。
图44表示PUF元件977的其他例子。字符线503与位线902交叉点配置有二极管组件。作为一例，可采用PN接面986(图39)作为该二极管组件。或者，图45系另一例，采用萧特基接面987(图40)作为二极管组件。无论如何，若施加强电应力，则二极管系有机率地被破坏。是否被破坏系为物理随机性，对二极管施加逆向读取电压来判定。被破坏之组件中，对二极管施加逆向之读取电压则容易流通电流，例如在存储器中相当于「1」。未被破坏之组件中，即使施加逆向之读取电压亦难以流通电流，例如在存储器中相当于「0」。电应力或读取皆系将电压施加于分别选择之字符线503及位线902之间。
如上所述，构成分别与字符线503及位线902连接之PUF元件977的组件若为PN接面986或萧特基接面987这样的二极管，则读取电压为逆向。另一方面，构成分别与字符线503及位线902连接之PUF元件977的组件若为电容器982，则读取电压可不区分顺向或逆向。若注意此点，则二极管组件破坏之判定方法可与图39同样地说明。在此，施加于隔着二极管组件之两个电极的读取电压系绝对值，施加读取电压时流经二极管组件的电流亦为绝对值。亦即，PN接面或萧特基接面之情形，这些绝对值意指逆向电压及逆向电流的绝对值。其他详细说明系与电容器之情形相同故省略。
图46系表示PUF元件977为晶体管983之情形。一般而言，晶体管系由半导体基板表面的两个接近的扩散层与门极电容器构成。栅极电容器系在半导体基板上积层栅极绝缘膜与门极电极而成。于此例中，将两个扩散层中之一方连接位线902。栅极电极连接字符线503。亦即，于此例中，可采用栅极绝缘膜之破坏这样的实体性不均之主因。使用绝缘破坏之情形，例如相对于位线902对字符线503施加电应力。如图41之脉冲可作为该电应力之一例。又，如图42之脉冲亦可作为其他例。读取系如图39，于位线902与字符线503之间施加破坏判定电压932，读取流经位线902与字符线503之间的电流即可。
图47系PUF元件977为由晶体管983及电容器982构成之DRAM单元(cell)之情形。
首先说明利用电容器982之破坏的方法。具体而言，在字符线503与位线902之间施加传递电压用以使晶体管983呈开启(ON)状态。在那期间对位线902施加高电应力。作为该高电应力的一例，可如图41或图42所示之脉冲。读取系可以如图39所示，在对字符线503与位线902之间施加传递电压的期间，读取流经位线902的电流即可。为了施加传递电压，系对字符线503给予高于位线902之电位。然而，其电位差的绝对值系使晶体管983呈开启状态所必要的电压。
接着，为了将晶体管983的栅极绝缘膜破坏，可用与图46相同之方法。此时，连接有位线902之侧的栅极绝缘膜被破坏。无论如何，破坏系有机率性，为物理随机性的起源。
在此重要的是，PUF元件977系可以直接使用一般的DRAM单元。即，于DRAM芯片追加本发明之PUF装置的情形，只需要在存储器区域的一部分确保认证装置区域(cell array)即可，并不需要在制造上追加成本。认证装置区域所需要的位容量，不只是与DRAM相比，与一般的存储器容量相比只需要非常少的量即可。
如上所述，以图34的胞阵列为例，以N＝K＝512进行估计，则只要有262Kb即为充分的容量作为PUF装置。该容量与一般的DRAM制品之硅芯片大约的容量(4Gb)相比，少了4位数，远小于大约1万分之一以下。N＝K＝128之情形，则只要有16Kb即为充分的容量作为PUF装置。该容量与一般的DRAM制品之硅芯片大约的容量(4Gb)相比，少了5位数，远小于大约10万分之一以下。
4Gb DRAM的价格在2.5到3美元之间波动。DRAM单元可以直接作为PUF元件977使用，因此，可以维持足够的实体随机数信息量，且去除软破坏模式「X」的部分而确保PUF的第四条件(输入输出之可靠度)后，包含扰频装置之PUF装置的价格系为每芯片大约最大0.03美分。
图48系PUF元件977的其他例示图。字符线503与位线902的交叉点配置有用以控制非挥发性存储器所使用的选择晶体管984。非挥发性存储器的存储器组件系可以由积层于第一导电型的半导体基板或者第一导电型的井(well)上的两个扩散层之间的硅、穿隧膜、电荷蓄积层、层间绝缘膜、控制栅极所构成之栅极积层构造。该选择晶体管984系将该存储器组件的层间绝缘膜的一部分或是全部置换为层间导电层，或者，亦可使用穿透层间绝缘膜而开设之垂直孔中埋入导电材的导电体贯孔(via)等。该导电体贯孔系由一开口部形成步骤及一导电材料埋入步骤形成。无论如何，藉由对连接控制栅极之字符线503施加高电压，可于所选择交叉点的选择晶体管984之穿隧膜加上高电场应力。在此，穿隧膜的破坏及读取系为与晶体管983的栅极绝缘膜之破坏相同。又，穿隧膜的破坏系有机率性，为物理随机性的起源。亦即，若将晶体管983的栅极绝缘膜置换为穿隧膜则说明全部相同，故以下省略此处的说明。
图49系PUF元件977的其他例示图。字符线503与位线902的交叉点配置有电阻985。藉由对字符线503与位线902之间施加高电压，可于所选择交叉点的电阻985加上电场应力。
一般而言，电阻系两个端子夹持高电阻导电材料，对电阻施加高电场则有机率地断线，字符线503与位线902的交叉点成为非导通(短路)状态。未短路之情形(非短路)下，字符线503与位线902的交叉点为导通状态。哪一个地址之电阻为短路或维持非短路系由物理随机性决定，故可制作如图27之黑白随机方格图样。
电阻是否被破坏系对电阻985施加读取电压来判定。短路之PUF元件中即使施加读取电压亦难以流通电流，例如在存储器中相当于「0」。未短路之PUF元件即使读取电压低亦容易流通电流，例如在存储器中相当于「1」。如此之电阻的短路系与导电体破坏相同，例如系由电迁移等引起。亦即，电迁移之发生系有机率性，有发生之组件相当于存储器的「0」，未发生之组件相当于存储器的「1」。
图50系用以判定短路之电流电压特性。横轴为用以读取之施加于电阻985之读取电压的绝对值，纵轴为对应于该读取电压而流通于电阻985之电流的绝对值。未短路之PUF元件中，即使低电压亦会流通非常大的电流。另一方面，短路之PUF元件中，即使在高电压下亦几乎不会流通电流。作为确认此差异的方法，系设定短路判定电压742之非短路判定电流值743及短路判定电流值744。亦即，将绝对值与短路判定电压742一致之读取电压施加于电阻985时，若电阻985流通之电流的绝对值比非短路判定电流值743高，则判定为未短路，若比短路判定电流值744低则判定为短路。
图50之判定方法系于非短路判定电流值743与短路判定电流值744之间有一段差距。因此，读取电流的绝对值位于该差距内的PUF元件977不判定为发生短路或非短路。如此之PUF元件977，相当于存储器时既非「0」亦非「1」，故标记为「X」。此时，若表示PUF元件977的胞阵列上之地址(门牌)及对应之PUF元件977的数据之一例，则与PUF元件977为电容器982之情形同样地，系如图40。作为一例，由左开始为「1」、「1」、「0」、「1」、「X」、「0」、「0」、「1」、…、「0」。如此，左起第五个组件的数据为「X」。在此，可用与电容器982之情形相同的方法去除「X」并得到如图27仅有黑白之方格图样的方法。如此可满足PUF的第四条件(输入输出之可靠度)，可仅将具有充分的物理随机性且由稳定之「0」及「1」之数据形成的合格品作为制品出货。
实际读取时，首先必须选择所读取之组件的地址。为了选择地址，系如图28所示，以行译码器972选择组件行，以列译码器973选择组件列。该组件行及组件列之组合即为地址。图40之例中，将该地址以二进制法表示。对应于如此选择之地址的组件所连接的字符线503与位线902之间，以图50说明之方法施加读取电压，读取对应之地址的数据(「1」或「0」)。读取后，变更所选择之PUF元件的地址，读取下一个PUF元件的数据。重复此作业直到图28所示之PUF用胞阵列960中所有组件的数据都被读取。
图51系电阻985之一例示图。系为由第一导电体1053、第二导电体1052、绝缘膜910、导电体接合部970所组成之组件构造。第一导电体1053连接有第一电极1055，第二导电体1052连接有第二电极1054。导电体接合部970的粗细于制造上有偏差。因此，电阻值也有偏差，短路发生率亦有差异。据此，较佳系重复施加电应力，调整短路与非短路之机率为约50％。在此，重复施加脉冲的具体方法系有图41或图42之方法。
作为一例，第一电极1055系连接有字符线503或是位线902其中之一个，另一个连接第二电极1054。
一般而言，藉由电应力使导电体接合部970的高电阻部位产生热，容易引起电迁移。若发生电迁移，则于该处导电体接合部970会断线(短路)。断线后系为例如图43，导电体接合部970变形如导电体顶端部1051。进而因为高温会发生氧化，于断线处即导电体顶端部1051与第二导电体1052之间会有绝缘膜1050进入。如此一来，会从非短路状态迁移至短路状态。
若进一步持续重复施加电应力，则断线处的氧化膜(例如图43的绝缘膜1050)引起绝缘破坏，此时从短路状态迁移至非短路状态。
从非短路状态迁移至短路状态的情形，与从短路状态迁移至非短路状态的情形，难以人为控制何种情形占多数。该中间状态为“X”。因此，重复施加电应力的过程中，标记为“X”之中间状态的比例既有规定值以下，亦有规定值以上的情形。然而，中间状态组件的数量若在规定数量以上，则会因数据的减少而使图样的杂乱度不足。在此，需要一种方法系重复电压脉冲以对组件施加电应力。
作为一例，于施加第一破坏脉冲电压后，以图50说明之方法实施破坏检查。若「X」的比例比规定值高，则接着施加第二破坏脉冲电压，再以图50说明之方法进行破坏检查。若「X」的比例仍多，则施加第三破坏脉冲电压，以图50说明之方法进行破坏检查。重复此作业直到「X」的比例为规定值以下。
亦必须事先设定此作业之重复次数的上限值。若到达作业重复上限时「X」的比例仍未到规定值以下，则该PUF装置系检查不合格。检查合格之情形，如上所述将标记为「X」之组件的地址记录于缓冲区，去除对应之组件的数据。检查不合格之情形则废弃。然而，组件的数量如果充分多，则即使中间状态之比例稍多，亦可以确保足够大之物理随机性。于此情形，可省略检查「X」的比例之此作业。
另一方面，为了使物理随机性提升至最大，「0」与「1」的比例较佳约为各50％。被标记「X」之组件于重复施加脉冲电压的过程中有机率地转变至「0」，故例如施加第一次脉冲时即使「1」的比例多，施加复数次脉冲的过程中「0」的比例增加。在此，重复施加脉冲的具体方法系有图41或图42之方法。
如此，可以使脉冲施加次数、脉冲施加时间及脉冲波高的提升方法优化。如此，可以尽可能使「0」与「1」之比例各接近为约50％。失败之情形，则如上述视为检查不合格而作为不良品废弃。如此一来，可满足PUF的第四条件(输入输出之可靠度)，可仅将具有充分的物理随机性且由稳定之「0」及「1」之数据形成的合格品作为制品出货。
图52系图49采用之电阻985的其他例。此可于制作金属接线图样时一起制作。因此，导电体930系较佳为与一般金属接线相同之材料，图样形状如图52所示，较佳至少于一部分弯曲成矩形。该弯曲的部分容易累积热，容易引起电迁移而断线。
例如，第一电极1055连接于字符线503，第二电极1054连接于位线902。
又，如图52弯曲成矩形的部分系较佳比一般金属接线还细。例如，将矩形部分以外的地方以保护膜(resist)罩盖，并经过氧化工程，细化以作成该构造。
导电体930系可弯曲成矩形复数次。图53系为该例，于该矩形具有9个地方弯曲。如此，短路的发生率可藉由接线图样设计来作调节。
例如，第一电极1055连接于字符线503，第二电极1054连接于位线902。
图46之导电体接合部970之其他例，系例如图54，由第一导电体1053之侧边打开贯穿绝缘膜910之孔(贯孔，via)，于该处埋入导电体材料，藉此制成导电体贯孔530。
在此，考虑到贯孔制造工程调整的情况，使贯孔深度的目标值系与第一导电体1053即第二导电体1052之间的距离相等。贯孔偶然依目标值所做成时，如图54中间之组件所示，贯孔完美地收于第一导电体1053与第二导电体1052之间。
然而，一般而言，如图55所示，贯孔的深宽比或孔径在制造上有无法避免的偏差。此偏差亦使贯孔深度具有偏差。如此一来某个组件中导电体接合部970的长度不足，第一导电体1053与第二导电体1052之间断线断线(短路)而如图43所示。或者，于某个组件中形成连接(非短路)而如图51所示。例如，于图54之例中由左起为短路、连接(非短路)、连接(非短路)。
以字符线503与位线902所选择的PUF元件977的导电体接合部970(或导电体贯孔530)若短路则无电流流动。若将此状态对应记忆胞则为「0」的状态。相反地，若未短路则电流流动，若使其对应记忆胞则为「1」的状态。若将「0」视为白，「1」视为黑，则产生如图27所示之黑白随机图样。
在此，贯孔深度的偏差系大量生产制程中制造上的差异，故与任何算法无关。因此，可以视为实体的偏差。并且，并非必定施加电应力，亦可得到如图27所示之黑白随机图样。
然而，导电体贯孔制造后，测定短路与非短路的比例，若与期望值差异过大，则可施加电应力并期待能够回复。例如，短路的情形(例如图54的左端)，重复施加电应力的过程中，贯孔底与第二导电体1052之间的绝缘膜的一部分(图43的绝缘膜1050)可能绝缘破坏，由短路状态转移至非短路状态。相反地，非短路状态的情形(例如图54中央)，重复施加电应力的过程中，可能发生电迁移，并由非短路状态转移至短路状态。
然而，难以人为控制绝缘破坏与电迁移中哪一个占多数。于是，数据「1」占多数的情况，则仅选择「1」的组件并施加电应力，相反地，数据「0」占多数的情况，则仅选择「0」的组件并施加电应力。如此一来，较佳系一边检查「1」与「0」的比例，一边如上述重复施加电应力到接近期望的比率为止。此时，对于各个所选择的组件群可以重复施加例如图41或图42之应力脉冲。
实际读取时，首先必须选择所读取之组件的地址。为了选择地址，系如图28所示，以行译码器972选择组件行，以列译码器973选择组件列。该组件行及组件列之组合即为地址。图40之例中，将该地址以二进制法表示。对应于如此选择之地址的组件所连接的字符线503与位线902之间，以图50说明之方法施加读取电压，读取对应之地址的数据(「1」或「0」)。读取后，变更所选择之PUF元件的地址，以同样的方法读取新选择之PUF元件的数据。重复此作业直到图28所示之PUF用胞阵列960中所有PUF元件的数据都被读取。
于上述例子，例如图43或图51中，第一电极1055连接位线902或字符线503中的任一方，第二电极1054连接另一方。然而，有关本发明之构成范围不仅限于此，亦可如下构成。例如图56所示，第一电极1055与第二电极1054的其中一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。第一电极1055与第二电极1054的另一个可接地，亦可连接至源极线或连接至连到其他电路的任意端子。位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图57所示，第一电极1055与第二电极1054的其中一个接地，或者连接至源极线或连接至连到其他电路的任意端子。另一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
图58及图59系图示使用电容器982作为PUF元件之情形。例如图58所示，第一电极1055与第二电极1054的其中一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。第一电极1055与第二电极1054的另一个可接地，亦可连接至源极线或连接至连到其他电路的任意端子。位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图59所示，第一电极1055与第二电极1054的其中一个接地，或者连接至源极线或连接至连到其他电路的任意端子。另一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
图60及图61系图示使用PN接面986作为PUF元件之例。例如图60所示，第一电极1055与第二电极1054的其中一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。第一电极1055与第二电极1054的另一个可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图61所示，第一电极1055与第二电极1054的其中一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。另一个可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
又，图60及图61的PN接面(二极管)的方向可以相反，此系显而易见故未绘示。
图62及图63系图示使用萧特基接面987作为PUF元件之例。例如图62所示，第一电极1055与第二电极1054的其中一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。第一电极1055与第二电极1054的另一个可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图63所示，第一电极1055与第二电极1054的其中一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。另一个可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
又，图62及图63的萧特基接面(二极管)的方向可以相反，此系显而易见故未绘示。
图64及图65系图示使用电阻985作为PUF元件之例。例如图64所示，第一电极1055与第二电极1054的其中一个隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。第一电极1055与第二电极1054的另一个可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图65所示，位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
作为电阻985之一例，可举出图52及图53之导电体930。藉由将导电体细化或加工为矩形，可作为电阻体或熔丝利用。或者，如图51所示，可将导电体接合部970作为导电体930使用。
图66及图67系图示使用晶体管983作为PUF元件之例。例如图66所示，晶体管983的栅极隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。晶体管983的源极及漏极可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。在此，位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图67所示，位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
图68及图69系图示使用由晶体管983及电容器982组成之DRAM单元作为PUF元件之例。例如图68所示，晶体管983的栅极隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。晶体管983的源极及漏极其中一个可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。晶体管983的源极及漏极之另一个连接至电容器982的两个端子中的一个。电容器982的另一个端子可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。在此，位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图69所示，位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
图70及图71系图示使用选择晶体管984作为PUF元件之例。例如图70所示，选择晶体管984的栅极隔着两个控制栅极(第一控制栅极996及第二控制栅极997)连接至栅极955。选择晶体管984的源极及漏极可接地，亦可连接至源极线或连接至连到其他电路的任意的端子。在此，位线902连接至第二控制栅极997，字符线503连接至第一控制栅极996。或者，如图71所示，位线902连接至第一控制栅极996，字符线503连接至第二控制栅极997。
图72系将于位线方向相邻的选择晶体管984彼此的扩散层连接之情形的例子。此被称为NAND型排列，系由组件及组件之间去除位线端子之状态。然而，组件不是非挥发性记忆胞，而是PUF元件977，故与所谓的NAND闪存不同，系NAND型PUF用胞阵列。在此，PUF元件977为选择晶体管984，特别是使用由其穿隧膜构成之电容器的绝缘破坏。
图73系NAND型PUF胞阵列的其他例。于此例中，采用晶体管983作为PUF元件，在此，PUF元件977特别是使用由其栅极绝缘膜构成之电容器的绝缘破坏。
像这样，无论是图72之例或图73之例，PUF元件977具有作为晶体管之功能。此特别称为胞晶体管。运作方法系相同。因此，使其电容器破坏即绝缘破坏的控制方法亦相同。
以下统一说明。
图74系本实施例之PUF用胞阵列960之一例。页缓冲区790兼为NAND型非挥发性存储器胞阵列的页缓冲区。页缓冲区790设有位线连接栅极791以使与位线902的连接开/关。进而，页缓冲区790系为于内部设有掌管读取放大器或闩锁效应(latch up)等之电路。
本实施例中可混合搭载NAND闪存的记忆胞。而亦可混合搭载DRAM或SRAM等挥发性存储器，或是NOR闪存、磁阻式存储器、相变化型存储器、可变电阻式存储器等其他非挥发性存储器。无论如何皆无变更本发明之本质的必要。亦即，与本发明之PUF用胞阵列960混合搭载的存储器系依照必要，仅共享用以对应地址之位线或字符线的至少一个，与存储器的种类无关。
为了对PUF元件977施加电压脉冲，作为一例，系依以下所示之方法进行。首先，给予位线侧的选择栅极正电位，并使位线侧的漏极选择晶体管(SGD)9811呈开启状态。同样地，连接至欲破坏之组件的字符线与位线侧的漏极选择晶体管9811之间，存在有字符线时，亦对该字符线施加正电位，并使对应之各PUF元件977(选择晶体管)呈开启状态。在此，将连接至欲施加破坏脉冲之组件的位线的电位呈0V。接着，选择施加破坏脉冲的字符线，并施加破坏脉冲电压。作为施加破坏脉冲方法之一例，系例如以图41或图42所说明的方法进行。
图75系本实施例破坏检查时之电压脉冲波形的例示图。首先，选择所读取之PUF元件977(胞晶体管)的一条字符线，并给予比0V还高的规定之电位。于所选之字符线与漏极选择晶体管(SGD)9811之间有其他字符线存在的情况下，对于该字符线亦给予正电位，使所有相关之PUF元件(胞晶体管)呈开启之状态。对位线给予0V至比选择字符线还低的规定之正电位。该选择字符线与位线的电位差系为例如图39之破坏判定电压932之程度。
同时，对于漏极选择晶体管(SGD)9811的栅极给予正电位，使漏极选择晶体管(SGD)9811呈开启之状态。接着将位线连接栅极791降至0V。此时，位线连接晶体管7910会呈关闭，且位线从页缓冲区790内的检查回路中切离。若所选的PUF元件977为绝缘膜被破坏之导电状态，则位线的电位上升。相反地，若为非导电状态则位线的电位不变化。
接着，再度给予位线连接栅极791正电位，使位线连接晶体管7910呈开启之状态。接着检查于页缓冲区790内之位线的电位变化。将根据PUF元件977之绝缘膜的导通、非导通状态之位线电位差于页缓冲区790内扩大，作为high/low数据而收纳于闩锁电路。亦即，位线电位若为规定的电位(例如，破坏判定电压值9330)以上，则所选择的PUF元件977的绝缘膜系视为被破坏，位线电位若为规定的电位(例如，非破坏判定电压值9340)以下，则所选择的PUF元件977的绝缘膜系视为未被破坏。
在此，破坏判定电压值9330及非破坏判定电压值9340系各自对应图39的破坏判定电流值933与非破坏判定电流值934之电压值。该例中，破坏系为导通状态，非破坏系为非导通状态。
以图76说明本实施例破坏检查时之电压脉冲波形的其他例。首先，选择所读取之PUF元件977(胞晶体管)的一条字符线，并给予0V。同样地，于所选之字符线与漏极选择晶体管(SGD)9811之间有其他字符线存在的情况下，对于该字符线亦给予正电位，使相关之PUF元件(胞晶体管)呈开启之状态。对位线给予规定之正电位。该选择字符线与位线的电位差系为例如图39之破坏判定电压932之程度。
同时，对于漏极选择晶体管9811的栅极给予正电位，使漏极选择晶体管9811呈开启之状态。接着将位线连接栅极791降至0V。此时，位线连接晶体管7910会呈关闭，且位线从页缓冲区790内的检查回路中切离。若所选的PUF元件977的绝缘膜被破坏而呈导通状态，则位线的电位下降。相反地，若为非导电状态则位线的电位不变化。
接着，再度给予位线连接栅极791正电位，使位线连接晶体管7910呈开启之状态。接着检查于页缓冲区790内之位线的电位变化。将根据PUF元件977之绝缘膜的导电、非导电状态之位线电位差于页缓冲区790内扩大，作为high/low数据而收纳于闩锁电路。亦即，位线电位若比规定的电位(例如，破坏判定电压值9331)低，则所选择的PUF元件977的绝缘膜系视为被破坏，位线电位若比规定的电位(例如，非破坏判定电压值9341)高，则所选择的PUF元件977的绝缘膜系视为未被破坏。
在此，破坏判定电压值9331及非破坏判定电压值9341系各自对应图39的破坏判定电流值933与非破坏判定电流值934之电压值。在此，破坏系为导通状态，非破坏系为非导通状态。
于非挥发性存储器的复数数据段旁可分配1数据段份的区域作为PUF装置数组，例如，可以如图36或图37所示之布局。如此一来，虽然PUF装置与非挥发性存储器不同，但藉由共享位线902或字符线503可节省芯片面积。
又，于同一芯片上持有多个PUF装置时，对于各PUF装置系需要PUF用区域(block)。于此情形，亦可对于一个PUF装置尝试以图41或图42的方式决定脉冲次数，并将其记忆于同一芯片内的记忆区域(或缓冲区)，于其他的PUF装置用区域施加此处所记忆的同样次数的破坏脉冲。于该情况下可省略脉冲与脉冲之间的破坏率检查。
扰频装置的构造、制造方法、运作方法等系与PUF装置相同。因此省略说明。扰频装置与PUF装置的差异在于是否产生中间输出。
(条形码型)可构成于图27所示之半导体装置的胞阵列上之实体随机组合的特殊例子，例如每一行中计算「1」与「0」，若「1」较多则将该行作为黑色。若「0」较多则将该行作为白色。或者，每一行中将「1」与「0」以二进制法加总，结果的第一位数之值若为「1」则将该行作为黑色。相对地若为「0」则将该行作为白色。或者，可对应于各行相关的某种性质来决定每行为「1」或「0」。
如此，由给予之行编号相关之PUF元件的集体特征，决定每行之值(「1」或「0」)，如图77所示，将其结果记录于各行对应之替换组件979。例如，只要是二进制法的位演算则任何作法皆可。或者，较佳系加总「0」及「1」，并仅将最低位数记录于替换组件979。或者，亦可比较「0」与「1」的数量，将较多者之值记录于替换组件979。
替换组件979较佳系存储器组件或熔丝。然而，存储器元件为非挥发性或挥发性皆可。例如，非挥发性之情形较佳系具有浮动栅极。或者系使用磁阻变化者、使用相变化者或使用电阻层之电阻变化者。挥发性之情形亦可使用于电容器或特殊电路累积之电荷量。
无论如何，图37的黑白随机方格图样系如图78所示，转换为随机的水平图样。此类似于QR码转换为条形码。因此变换使相同行数中的信息量减少，但行数充分大，条纹图样中若白色与黑色之比例不过度偏向其中一方，则应可保持充分的乱度。
在此，图28系为了重现图27，于各个方格配置某种PUF元件977。如上所述，PUF元件977可为存储器组件、电阻、电容器、二极管、开关或某种晶体管皆可，只要是可输出至少第一及第二状态两种状态者即可。在此，行数为N，列数为M。N或M皆被要求为大小系使图27能确保充分之乱度的整数。
接着，考虑(a(1),a(2),…,a(N))作为将输入码(P、S、T、…)以二进制表示而变换为0与1之数列之例。如图79所示，对各行的替换组件979从第一行开始依序对应(a(1),a(2),…,a(N))。此时，将第i行的替换组件数据(1/0)作为元素d(i)。在此，元素d(i)的集合{d(i)}系以0与1之随机集合体构成的乱码。同样地，使上述输入码表示为{a(i)}。然而，i为1到N之整数。接着，由输入码{a(i)}及乱码{d(i)}以某种方法产生输出码{c(i)}。如此一来，输入码{a(i)}及输出码{c(i)}于物理节点之间交换。
然而，如上所述，只要图27为实体上的黑白随机图样，则满足{d(i)}为由0与1之随机集合体构成的乱码这样的条件。理所当然地，上述例中，将该行与列交换亦不会改变本发明的本质。
在此，作为一例，使用模除mod(x,y)以产生输出码{c(i)}。此为将x除以y后之余数。图80系数列{a(i)}及实体随机数{d(i)}与基于式1所输出的输出码{c(i,j)}之关系一览表。
c(i)＝mod(a(i)+d(i)，2)式4
虽然与式1相似，但其没有列元素j这一点而言系简化。又，若使用该方法，则可容易地想象0与1之数量的比例并无变化。此系使处理的数据量稳定化之必要条件。亦即，要求式4右边输入的信息量与式4左边输出的信息量几乎相等。此即系因输入的信息量与输出的信息量相差很大时，以式4所定义之系统的信息量系配合比较少之一方，则结果至少会失去其相差数量的信息熵(物理随机性)。
图81系为实现式4之构造的基本构成之一例的概念图。亦即，以随机数生成器601实例化随机数{d(i)}，并从主干节点400输入输入码{a(i)}作为共通通行码，并以数码产生器602生成输出码{c(i)}。
于此例中，随机数生成器601与数码产生器602系共同为PUF装置600的构成元素。另一方面，虽然图未绘示，但亦显而易见地，于其他例子中数码产生器602亦可设置于PUF装置600之外。无论如何，必须至少使随机数生成器601尽可能以较经济的方式搭载于芯片内。
本发明中，作为随机数生成器601之一例，使用以图78及图79概念式地说明之方法。如此，PUF装置600系作为第25图及第26图之认证核心来运作。
数码产生器602系如以式4概念式地说明，可由程序构成。在此，使用一种算法产生数码，但以实体随机数{d(i)}获取物理随机性系本发明的特征。然而，为了获取输入码的全部元素，随机数生成器601的行数至少要与{a(i)}的元素数相同或较高。
又，图81的通信对象400系对应于图26中的第二节点2002。另一方面，搭载PUF装置600之节点系对应于图26中的第一节点2001。
图32系说明其他例之图式。在此，通信对象400系对应于图26中的第二节点2002。另一方面，搭载PUF装置600之节点系对应于图26中的第一节点2001。首先，本发明之PUF装置的通信对象400将输入码(P、S、T…)传送至扰频装置604。如此一来，输入码(P、S、T、…)系变换为(P’、S’、T’、…)。该输入码系作为对PUF装置600输入的输入码(P’、S’、T’、…)。PUF装置600传回输出(P1、S1、T1、…)。接着，(1)该输出(P1、S1、T1、…)输出至通信对象400。或者，(2)该输出(P1、S1、T1、…)传回扰频装置604，将再次被扰频后的输出(P1’、S1’、T1’、…)传回通信对象400。或者，虽无特别绘示，亦可得知(3)使用第二个其他扰频装置，将输出(P1、S1、T1、…)变换为(P1”、S1”、T1”、…)后传回通信对象400。于(3)的方法中至少需要两个独立的扰频装置。
图82系表示由图77之PUF元件977及替换组件979组成之胞阵列的一部分或全部。行数为N+K。该N+K系可设为比芯片内全位线数少或相同，或者，可比芯片内全字符线数少或相同。在此，上部K行的区域系作为扰频装置胞阵列614，下部N行系作为PUF用胞阵列611。该(N,K)的组合系与图34相关之例子同样地，可活用作为安全缓冲。
首先，如式5所示，将{a(i)}及{d(i)}于每行加总之值除以2，其余数作为中间输出{f(i)}。
f(i)＝mod(a(i)+d(i)，2)式5
在此，{f(i)}系关于扰频装置胞阵列614之输出。然而，i为1至K之自然数。
接着，于式5中将排列{a(i)}置换为中间码{f(j)}可得到式6。在此，左边为数码产生器602的输出{c(i)}，然而，i为1至N之自然数。
c(i)＝mod(f(i)+d(i)，2)式6
替换组件979为熔丝之情形，系例如图78，藉由于图77的各行设置熔丝而实现。例如，将切断之熔丝作为黑色行，将未切断之熔丝作为白色行，则此黑/白随机水平图样可置换为排列于列方向之熔丝的非切断/切断图样。又，熔丝的切断或非切断系藉由与对应之行有关的某种性质决定。
熔丝的非切断/切断之决定方法，并非仅计算各行的白色与黑色数量。因某种原因而在某行中发生不可回复之错误的情形，亦可将对应之行的熔丝切断，非该情形则不切断。该不可回复之错误的出现只要系实体性随机地发生则有效。又，此例之情形，切断与非切断之比例亦可由约50％大幅偏离。
发生不可回复之错误的行系被置换为称为冗余行之其他行，一般而言不作为半导体的一部分使用。相对地，其以外的行系作为制品之半导体装置的一部分利用。此系为了不将不良品出货而常用的手法。
另外，将熔丝分别对应记忆胞阵列的各行系很少见。此系因行数越多，则增加之熔丝存储器所占的面积对半导体装置整体的成本而言会成为负担。
在此系注意被置换为冗余行之行及未置换之行的组合为物理随机性。亦即，藉由使用PUF用胞阵列内为了不将不良品出货而确保的部分(冗余行区域)，即使不设置PUF装置600用的新区域，亦可输出物理随机性。
例如，因某种原因导致某行中发生不可回复之错误的情形，将其对应之行的编号(行编号)储存于另外准备之存储器区域(冗余存储器)。之后，存取存储器组件时，调查该存储器组件是否属于冗余存储器。若不属于冗余存储器则存取，若属于冗余存储器则不存取并将对应之行以冗余行的一个置换。然而，将PUF用胞阵列内的哪一行确保作为冗余行，或者将行编号被储存于冗余存储器之行置换为哪个冗余行，系以规定之方法决定。此方法系用以将行编号被储存于冗余存储器之行置换为未发生不可回复之错误的其他行，实际上置换为哪一行，系以规定之测试码单独决定。该测试码可以做为前述个别输入之一例而输入至认证核心。如此一来，将置换之行作为黑色，将未置换之行作为白色，可得到如图78之物理随机性的图样。或者，将白色作为0，将黑色作为1，将行编号作为元素编号，则可得到式4～6之乱码{d(i)}。
如此，将因某种原因导致存储器组件不可回复之错误的发生作为物理随机性来应用之情形，可以不使用图77等可见之替换组件979，而利用冗余用存储器区域。然而，为了以此手法输出充分大的物理随机性，行数N必须充分大。在此，将属于冗余存储器之行数设为L，则L为比1充分大且比N充分小之整数。
满足上述条件之半导体制品，系例如动态随机存取存储器(DRAM)。于此情形，上述之PUF元件977系DRAM的存储器组件。例如图47及图69，由晶体管983及电容器982构成。
典型的4Gb DRAM制品之情形，例如相对于全位线655万条，用以将因某种原因而发生不可回复之错误的行置换所准备的行数(关于冗余区之位线数)系例如约有15万3千条。在此使设置为冗余用之位线方向对应于图77的行方向，但相对地，亦可使字符线对应。无论如何，关于冗余区之情形的数量简单地估计系相当于从655万取15万3千之排列。計算結果约為10的315289次方。此系极为庞大的数量，可视为实际上无限大。
将字符线方向对应于图77的行方向，则典型的4Gb DRAM制品之情形下，相对于字符线数量440万条，冗余行的总数为例如3044条。从440万取3034之排列的数量，计算结果约为1020222的1.6倍。此相较于位线冗余之情形的数量少，但字符线冗余之情形的数量亦系极为庞大的数量。无论如何，即使不另外设置PUF装置600用的区域，藉由使用用于泛用DRAM之制品管理而预先设置的冗余存储器，可得到实际上无限大的物理随机性。
如此，DRAM系预安装有熔丝存储器作为冗余存储器用于制品管理，且以较位线数量少之行数所得到的实体性随机数亦充分。例如上述4Gb DRAM之情形，相对于位线655万条之冗余行行数为15万3千条。此相较于新安装熔丝存储器还多得到6Mb。
可将芯片内所有区域的冗余区作为PUF装置600使用，亦可仅将其一部分作为PUF装置600使用。于此情形，PUF装置600的行数N比芯片内的全位线数量或全字符线数量小。
本发明之认证核心10000系例如图83所示，在芯片10至少可搭载PUF模块6000及输入输出控制模块800。该输入输出控制模块800可进一步包含输入输出控制电路、字符线控制电路、位线控制电路及数据输入输出缓冲区等。
本发明之认证核心10000系例如图84所示，在芯片10至少可搭载PUF模块6000、PUF用控制模块880、输入输出控制模块810、扰频装置模块890及中间码用缓冲模块900。
该输入输出控制模块810可包含输入输出控制电路及数据输入输出缓冲区，但不包含字符线控制电路及位线控制电路。扰频装置模块890系包含图32的扰频装置604，扰频装置604所产生的中间码系容纳于独立于输入输出控制模块810之中间码用缓冲模块900中，即使有来自外部的要求，数据亦不会输出至芯片10的外部。此系为了将中间码封闭于芯片内。PUF用控制模块880可包含字符线控制电路、位线控制电路及数据缓冲区。又，PUF用控制模块880系可包含内部记录部，该内部记录部系记录图40说明的对应于模式「X」之地址。同一个记录模式「X」之记录部亦可依照必要而包含扰频装置890。
若输入码{a(i)}及{b(j)}之集合由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}及{b(j)}之集合传给扰频装置模块890。在此，基于式2所产生的中间码{f(i,j)}系暂时容纳于中间码用缓冲模块900中，并交给PUF用控制模块880。PUF用控制模块880系运用内部的字符线控制电路、位线控制电路及数据缓冲区，对应由PUF模块6000取得之乱码{d(i,j)}及中间码{f(i,j)}，基于式3产生输出码{c(i,j)}，并暂时容纳于内部的数据缓冲区。输入输出控制模块810系透过外部输入输出装置50将输出码{c(i,j)}输出至芯片10的外部。如此一来，可将中间输出{f(i,j)}封闭于芯片内。
或者，若输入码{a(i)}由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}传给扰频装置模块890。在此，基于式5所产生的中间码{f(i)}系暂时容纳于中间码用缓冲模块900中，并交给PUF用控制模块880。PUF用控制模块880系运用内部的字符线控制电路、位线控制电路及数据缓冲区，对应由PUF模块6000取得之乱码{d(i)}及中间码{f(i)}，基于式6产生输出码{c(i)}，并暂时容纳于内部的数据缓冲区。输入输出控制模块810系透过外部输入输出装置50将输出码{c(i)}输出至芯片10的外部。如此一来，可将中间输出{f(i)}封闭于芯片内。
PUF元件977系可为MOS型晶体管、DRAM单元、非挥发性记忆胞晶体管、相变化记忆胞、可变电阻式记忆胞、磁变化记忆胞、PN接面、萧特基接面、电容器、绝缘膜或电阻等一般半导体制造步骤中可同时制造之装置或其零件皆可。或者，亦可使用特殊设计之微细构造。
有机率地将PUF元件977破坏之情形，破坏方法系对选择之组件给予电应力即可。此时，可选择芯片上的所有地址，亦可依照必要仅选择一部分的地址来施加破坏脉冲。
图27中若「1」与「0」的比例几乎相同，则图78之水平图样的乱度有增加的倾向。因此，因某种原因使PUF装置可用的组件区域被限制之情形，或制作低容量制品的PUF装置之情形，有必要尽可能地使图27中「1」与「0」的比例相等。例如有图41或图42所示，阶段性地施加破坏脉冲来调整「1」与「0」的比例之方法。首先，施加第一脉冲电压，接着检查。此时，若未破坏之组件的数量多，则施加第二脉冲电压。检查后若未破坏之组件的数量仍多，则施加第三脉冲电压。如此一来，如图41或图42所示，藉由阶段性地施加破坏脉冲，可阶段性地减少未破坏之组件的数量，并阶段性地增加破坏之组件的数量。两者的差异缩至规定之范围内时停止施加破坏脉冲。
或者，对PUF装置的所有组件施加脉冲电压并接着检查。此时，若未破坏之组件的数量多，则仅选择未破坏之组件再施加脉冲电压。检查后若未破坏之组件的数量仍多，则仅选择未破坏之组件再施加脉冲电压。如此，较佳系仅对未破坏之组件重复施加破坏脉冲。无论破坏脉冲是否阶段性地增加，未破坏之组件系阶段性地被破坏，且「0」与「1」的比例逐近接近。两者的差异缩至规定之范围内时停止施加破坏脉冲。
破坏脉冲施加完毕后，会有非「0」亦非「1」之「X」残留之情形。于此情形，用图40说明之方法将「X」去除即可。
一般而言，构成电子装置之芯片不限于一个。任一个构成网络之节点系被认为由至少一个以上之芯片构成。作为一例，图25中，作为节点之信息机器140系由第一芯片110、第二芯片120、…、第N芯片130构成。其中，不一定所有芯片皆需搭载本发明之PUF装置。图25之例中，仅第一芯片110搭载PUF装置600并作为认证核心。
这样的PUF装置系可于芯片内与具有其他功能之模块一起混合搭载，或单独制造作为仅具有PUF功能之芯片。又，PUF装置较佳系每次接收输入码时基于物理随机性来产生输出码。电子装置由多个芯片构成之情形，有必要至少一个芯片搭载本发明之PUF装置。
发明内容
本发明系鉴于上述问题，目的为提供一种用于区块链之电子签名技术，系采用相对于实体真正地单独分配，且不可编辑，即使是持有者亦不能滥用之密钥。
本发明采用以下的手段以解决上述问题。
一种网络，系于由多个逻辑节点构成之逻辑网络中，该多个逻辑节点分别连接个别的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系对应外部输入，反映该物理随机性来产生密钥，将由该密钥使用公钥加密而产生的公钥，作为该多个逻辑节点内与该认证核心连接之一逻辑节点的逻辑地址，以该认证核心作为一构成要素并由多个物理节点构成之实体网络，以及该逻辑网络系藉由一对密钥及公钥连结。
或者是一种网络，系于由多个逻辑节点构成之逻辑网络中，该多个逻辑节点被分别分配个别的物理地址，且分别连接个别的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体不可复制功能之PUF装置，对该认证核心之输入码系以第一值及第二值作为元素之数列，该第一值及该第二值系将由外部至该半导体芯片之输入转换为二进制表示而得到，由相对于该输入码之该PUF装置的输出码，产生反映该半导体芯片固有之物理随机性的密钥，使用公钥加密产生与该密钥成对之公钥，由多个逻辑节点构成之逻辑网络中，该逻辑节点将该公钥作为逻辑地址，该多个逻辑节点之间可交换数据，该多个逻辑节点中，将第一哈希码、第一电子签名及第一公钥一并哈希码化产生第二哈希码，该第一哈希码包含数据到达第一逻辑节点为止之记录，该第一电子签名附加于该第一哈希码，该第一公钥系该第一逻辑节点的逻辑地址，将该第二哈希码及第二公钥使用与该第一公钥成对之第一密钥基于公钥加密来加密，产生第二电子签名，将该第二哈希码及该第二电子签名转传至将该第二公钥作为逻辑地址之第二逻辑节点。
根据本发明，可提供一种密钥，相对于具有实体之网络节点系真正地单独分配，且即使是正规利用者亦不可编辑，可以防止密钥的滥用。又，可实现无法滥用密钥之区块链技术。
附图说明
图1：主从式网络之概念的一例示图。
图2：公钥加密之原理的一例示图。
图3：容纳电子货币之钱包的基本概念的一例示图。
图4：容纳电子货币之钱包安装于硬件而利用的一例示图。
图5：比特币之原理的一例示图。
图6：比特币之原理的一例示图。
图7：墨克树的一例示图。
图8：区块链的一例示图。
图9：钱包(N)的持有者不当使用密钥(N)进行不当处理之方法的一例示图。
图10：因不当处理影响区块链的一例示图。
图11：因不当处理影响区块链的一例示图。
图12：因不当处理影响区块链的一例示图。
图13：因不当处理影响区块链的一例示图。
图14：因不当处理影响区块链的一例示图。
图15：掌管协议数据单元通信之网络的最小结构的一例示图。
图16：通信阶层之典型例示图。
图17：使用中继器掌管协议数据单元通信之网络的最小结构的一例示图。
图18：包含芯片认证装置之信息机器的基本构成之一例示图。
图19：包含芯片认证装置之节点的通信方法之一例示图。
图20：MAC地址之典型基本构成的一例示图。
图21：PUF的第一条件(输入独立性)的一例示图。
图22：PUF的第二条件(输出独立性)的一例示图。
图23：PUF的第三条件(输出之不可预测性)的一例示图。
图24：PUF的第四条件(输入输出之可靠度)的一例示图。
图25：包含PUF装置之信息机器的基本构成之一例示图。
图26：包含PUF装置之节点的通信方法之一例示图。
图27：QR码型物理随机性的一例示图。
图28：PUF用胞阵列的一例示图。
图29：对PUF用胞阵列输入之方法的一例示图。
图30：输入码与输出码之关系的一例示图。
图31：用以实现输出码产生方法之基本构成的一例示图。
图32：用以实现输出码产生方法之基本构成的一例示图。
图33：扰频装置的基本构成之一例示图。
图34：PUF用胞阵列及扰频装置胞阵列之配置的一例示图。
图35：扰频装置及PUF装置联合作用之一例示图。
图36：扰频装置胞阵列及PUF用胞阵列于芯片上之配置的一例示图。
图37：扰频装置胞阵列及PUF用胞阵列于芯片上之配置的一例示图。
图38：利用电容器之PUF元件的一例示图。
图39：利用绝缘破坏之PUF元件的一例示图。
图40：实现PUF装置的输入输出之可靠度的方法的一例示图。
图41：施加于PUF装置之电应力脉冲的一例示图。
图42：施加于PUF装置之电应力脉冲的一例示图。
图43：利用导电体顶端部之PUF元件的一例示图。
图44：利用PN二极管之PUF元件的一例示图。
图45：利用萧特基接面二极管之PUF元件的一例示图。
图46：利用MOSFET之PUF元件的一例示图。
图47：利用DRAM单元之PUF元件的一例示图。
图48：利用非挥发性存储器的选择晶体管之PUF元件的一例示图。
图49：利用电阻之PUF元件的一例示图。
图50：利用配线短路之PUF元件的读取方法的一例示图。
图51：利用电阻之PUF元件的一例示图。
图52：利用弯曲之导电体配线之PUF元件的一例示图。
图53：利用多个地方弯曲之导电体配线之PUF元件的一例示图。
图54：利用导电体贯孔之PUF元件的一例示图。
图55：导电体贯孔之深度偏差的原因的一例示图。
图56：PUF元件地址方法的一例示图。
图57：PUF元件地址方法的一例示图。
图58：利用电容器之PUF元件地址方法的一例示图。
图59：利用电容器之PUF元件地址方法的一例示图。
图60：利用PN接面之PUF元件地址方法的一例示图。
图61：利用PN接面之PUF元件地址方法的一例示图。
图62：利用萧特基接面之PUF元件地址方法的一例示图。
图63：利用萧特基接面之PUF元件地址方法的一例示图。
图64：利用电阻之PUF元件地址方法的一例示图。
图65：利用电阻之PUF元件地址方法的一例示图。
图66：利用MOSFET之PUF元件地址方法的一例示图。
图67：利用MOSFET之PUF元件地址方法的一例示图。
图68：利用DRAM之PUF元件地址方法的一例示图。
图69：利用DRAM之PUF元件地址方法的一例示图。
图70：利用非挥发性存储器的选择晶体管之PUF元件地址方法的一例示图。
图71：利用非挥发性存储器的选择晶体管之PUF元件地址方法的一例示图。
图72：使非挥发性存储器的选择晶体管为NAND型排列之PUF元件的一例示图。
图73：使MOSFET为NAND型排列之PUF元件的一例示图。
图74：设为NAND型排列之PUF元件的读取方法的一例示图。
图75：用以读取设为NAND型排列之PUF元件的脉冲的一例示图。
图76：用以读取设为NAND型排列之PUF元件的脉冲的一例示图。
图77：利用替换组件之PUF装置的胞阵列的一例示图。
图78：说明条形码型物理随机性的一例示图。
图79：对利用替换组件之PUF装置输入之方法的一例示图。
图80：输入码与输出码之关系的一例示图。
图81：实现输出码产生方法之基本构成的一例示图。
图82：扰频装置及PUF装置联合作用的一例示图。
图83：与输入输出控制模块共同搭载于半导体芯片之PUF模块的输入输出控制方法的一例示图。
图84：在认证核心内利用中间码之PUF模块及扰频装置模块的活用方法的一例示图。
图85：利用本发明之认证核心的处理方法的一例示图。
图86：利用本发明之认证核心的处理方法的一例示图。
图87：利用本发明之认证核心的处理方法的一例示图。
图88：利用本发明之认证核心的处理方法的一例示图。
图89：藉由利用本发明之认证核心可防止不当处理之理由的一例示图。
图90：使用与本发明之认证核心产生的密钥成对之公钥来连接逻辑网络与实体网络之方法概念的一例示图。
图91：藉由采用本发明之认证核心而不需对逻辑层或其上的应用程序施加变更的一例示图。
图92：本发明之认证核心与网络上的最小构成单位之关系的一例示图。
图93：将第92图说明之最小构成单位组合而形成之网络的一例示图。
图94：藉由采用本发明之认证核心而不需对逻辑层或其上的应用程序施加变更的一例示图。
图95：利用本发明之认证核心的处理方法的一例示图。
图96：利用本发明之认证核心的处理方法的一例示图。
图97：利用本发明之认证核心的处理方法的一例示图。
图98：利用本发明之认证核心的处理方法的一例示图。
图99：包含数个记录节点及数个非记录节点之一般节点的网络结构的一例示图。
图100：典型的CPU构成之一例示图。
图101：利用PUF装置及CPU的本发明之认证核心的基本构成的一例示图。
图102：利用PUF装置及CPU的本发明之认证核心的基本构成的一例示图。
图103：利用PUF装置及CPU的本发明之认证核心的基本构成的一例示图。
图104：利用PUF装置及CPU的本发明之认证核心的基本构成的一例示图。
图105：利用PUF装置及CPU的本发明之认证核心的基本构成的一例示图。
图106：利用PUF装置、CPU及DRAM的本发明之认证核心的基本构成的一例示图。
图107：利用PUF装置、CPU及DRAM的本发明之认证核心的基本构成的一例示图。
图108：利用PUF装置、CPU及DRAM的本发明之认证核心的基本构成的一例示图。
图109：利用PUF装置、CPU及DRAM的本发明之认证核心的基本构成的一例示图。
图110：利用PUF装置、CPU及DRAM的本发明之认证核心的基本构成的一例示图。
图111：本发明之认证核心将密钥封闭，产生与该密钥成对之公钥并输出至认证核心外部之机制的一例示图。
图112：本发明之认证核心将密钥封闭，产生与该密钥成对之公钥并输出至认证核心外部之机制的一例示图。
图113：本发明之认证核心将密钥封闭，产生与该密钥成对之公钥并输出至认证核心外部之机制的一例示图。
图114：将本发明之PUF模块与扰频装置模块集成于同一芯片之方法的一例示图。
图115：将本发明之PUF模块与扰频装置模块集成于同一芯片之方法的一例示图。
图116：将本发明之PUF模块与扰频装置模块集成于同一芯片之方法的一例示图。
图117：1芯片认证核心的一例示图。
图118：将本发明之PUF模块与扰频装置模块集成于两个不同芯片，共同作为一个认证核心之构成要素的方法的一例示图。
符号说明
10 芯片
50 外部输入输出装置(I/O)
21 第一PUF装置
22 第二PUF装置
31 输入码误差
32 输出码误差
60 芯片认证装置
600 PUF装置
6000 PUF模块
80 通信序列
110 第一芯片
120 第二芯片
130 第N芯片
140 信息机器
400 通信对象
503 字符线
601、605 随机数生成器
602、606 数码产生器
604 扰频装置
611 PUF用胞阵列(组件区域)
614 扰频装置胞阵列
742 短路判定电压
743 非短路判定电流值
744 短路判定电流值
790 页缓冲区
791 位线连接栅极
800、810 输入输出控制模块
880 PUF用控制模块
890 扰频装置模块
891 密钥产生模块
900 中间码用缓冲模块
902 位线
910 绝缘膜
930 导电体
932 破坏判定电压
933 破坏判定电流值
934 非破坏判定电流值
955 栅极
960 PUF用胞阵列
971 输入输出针脚
972 行译码器
973 列译码器
977 PUF元件
979 替换组件
982 电容器
983 晶体管
984 选择晶体管
985 电阻
986 PN接面(二极管)
987 萧特基接面(二极管)
996 第一控制栅极
997 第二控制栅极
1000 信号传输路径
1001 第一信号传输路径
1002 第二信号传输路径
1050 绝缘膜
1051 导电体顶端部
1052 第二导电体
1053 第一导电体
1054 第二电极
1055 第一电极
2001 第一节点
2002 第二节点
2003 第三节点
3030 PUF用控制装置
3071 供货商代码
3072 序号
7910 位线连接晶体管
9330、9331 破坏判定电压值
9340、9341 非破坏判定电压值
9811 漏极选择晶体管(SGD)
10000 认证核心
20000 下半部之矩形。
具体实施方式
为让本发明之上述及其他目的、特征及优点能更明显易懂，下文特举本发明之实施例，并配合所附图式，作详细说明如下：
如上所述，实体之半导体芯片内部藉由运用各种手段，可实现实体芯片认证(PCID)作为芯片固有的型态。从类似于实体不可复制功能(PUF)之处，PCID该词可简便地以PUF取代，如后所述。另一方面，为了满足输出之不可预测性，从PUF装置之输出系一种实体随机数。该实体随机数可用以产生用于电子签名之密钥。然而，为了由PUF装置得到芯片固有的输出，必须对PUF装置作某种输入。从PUF装置之输出具有变色龙特性，系芯片固有的且对应于输入而变化。并且，如上所述，可不将该实体随机数输出至芯片外部而封闭于芯片内部。
藉由将利用这些特征之构成精密地设计，可防止区块链的少数弱点之一即密钥的滥用。以下以图式具体地说明。
(第一实施例)图85系由钱包(N-2)对钱包(N-1)进行处理(N-2、N-1)，由钱包(N-1)对钱包(N)进行处理(N-1、N)，由钱包(N)对钱包(N+1)进行处理(N、N+1)之情形的一例。然而，N为分配至以某种方法连接网络之物理节点的任意自然数，钱包(N)系指第N节点。图下半部有三个矩形20000排列存在，各包围公钥、哈希码及电子签名。相对于此，图上半段有三个矩形排列存在，各包含物理地址、PUF装置及密钥。特别是，上半部的矩形系指包含PUF装置600之第一芯片110，如图25之说明，系关于本发明之本质的认证核心。又特别是，该认证核心可被称为实体芯片认证核心(Physically Chip Identification Core，PCIC)。亦即，排列于上半段的三个矩形分别为认证核心10000。又，于本实施例中，可使PUF装置600包含图32的扰频装置604，由于显而易见故未图示。该情形的说明，于本实施例中可取代为「PUF装置」或「PUF装置及扰频装置」即可，故省略。
亦即，相当于图6之比特币钱包者为下半部的矩形，本发明系于上半段增加认证核心。并且，本发明中密钥系包含于认证核心，且被封闭于实体(半导体芯片)中。
为了观察具体的运作方式，着眼于下半部中央的钱包(N)。哈希码(N-1)为钱包(N)的内容物，系由前一个钱包(N-1)以下述方法产生。首先，将钱包(N-1)于网络上的逻辑地址(以比特币而言为比特币地址)即公钥(N-1)、钱包(N-1)的内容物即哈希码(N-2)及电子签名(N-2)一并哈希码化。哈希码化系可使用哈希函数。哈希函数有MD2、MD4、MD5、RIPE-MD160、SHA-256、SHA-384、SHA-512等多种存在，作为其中一例，比特币系使用SHA-256。
钱包(N-1)取得钱包(N)于网络上的逻辑地址即公钥(N)，与哈希码(N-1)一起以密钥(N-1)加密。将其作为电子签名(N-1)，与哈希码(N-1)一起转传至钱包(N)。于钱包(N)系将公钥(N)、哈希码(N-1)及电子签名(N-1)一并哈希码化，产生哈希码(N)，与电子签名(N)一起转传至钱包(N+1)。电子签名(N-2)及电子签名(N)的产生方法系与电子签名(N-1)的产生方法相同故省略说明。
如此，除了密钥包含于认证核心10000以外，与图6之比特币的说明完全相同。因此，本发明与以往的区块链具有完全的整合性。
因此，与图6的决定性差异在认证核心10000。亦即，下半部的矩形20000中容纳的公钥，并非如比特币系被虚拟地赋予作为钱包的地址，实际上，是藉由上半部的矩形即认证核心10000使用规定的实体产生步骤所产生的。
上半部的矩形即认证核心10000，包含构成网络上之节点的半导体芯片(或简称为芯片)。其系伴随实体。
该认证核心10000所包含的PUF装置，或PUF装置及扰频装置，例如有钱包(N-1)的PUF(N-1)、钱包(N)的PUF(N)及钱包(N+1)的PUF(N+1)等。
一般而言，半导体芯片为实体，其存在并非由软件虚拟地产生。因此，可遵从某种格式对各芯片分配物理地址。作为一例，某芯片与以太网络卡连接之情形，预先分配至该以太网络卡之MAC地址可作为该芯片的物理地址。或者，亦可将该芯片内建之非挥发性存储器预先记录的数码作为物理地址。或者，亦可将该芯片连接之储存装置预先记录的数码作为物理地址。
然而，认证核心即矩形10000所包含的物理地址不一定必须是网络上被管理的物理地址。即使重复亦可，该芯片连接之SIM卡等预先记录之PIN码，或能够作为输入码输入至其他PUF装置者均可代用。
只要具有实体之芯片构成连接至网络之物理节点的一部分(认证核心)，则该芯片系被期待以某种方法与物理地址连接。因此，将该物理地址直接作为对PUF装置之输入仅是最简便的方法之一。实际上与芯片的实体直接连接者系该芯片搭载之PUF装置。
如此一来，被输入适当输入码之PUF(N)会输出如图27及图78代表的物理随机性之乱码。将该乱码作为密钥(N)，或者将由该乱码使用式2或式5合成之中间码作为密钥(N)，或者将由该乱码使用式3、式4或式6合成之输出码作为密钥(N)，又或者，在不脱离本发明之概念的范围内，将以这些数码合成法变形后的其他方法所合成之数码作为密钥(N)。
密钥(N-1)及密钥(N+1)亦同样地产生。这些密钥系如图84说明，均可封闭于各个认证核心。
将如此产生之密钥(N)输入至密钥产生装置，产生与其成对之公钥(N)。公钥(N-1)及公钥(N+1)亦同样地产生。作为一例，如图85所示，密钥产生装置可在该认证核心10000内模块化。
作为其他例，如图86所示，亦可将密钥产生装置设置于该认证核心10000外。作为一例，可作为相同信息装置(物理节点)的其他模块来搭载。作为其他例，可在与该认证核心10000连接之其他电子装置模块化。又作为其他例，可作为软件安装于包含该认证核心10000之系统。
无论如何，上半部的矩形即认证核心10000，至少将PUF装置、作为对PUF装置的输入之物理地址或取代物理地址之某种数码信息(个别输入)、使用PUF装置产生之密钥这三个作为构成要素。图87系将图85之物理地址置换为个别输入之例。详细内容与图85相同故省略。图88系将图86之物理地址置换为个别输入之例。详细内容与图86相同故省略。
作为一例，个别输入系用以启动于网络上运作之某种应用程序的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序之正规用户的某种生物信息、由正规用户的声音或影像撷取之可指明个人的声音或影像信息、由正规用户的身体特征等撷取之可指明个人的身体信息、其他可指明正规用户的个人信息等。
作为其他例，个别输入系于网络上运作之某种应用程序依照需要向用户要求的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序之正规用户的某种生物信息、由正规用户的声音或影像撷取之可指明个人的声音或影像信息、由正规用户的身体特征等撷取之可指明个人的身体信息、其他可指明正规用户的个人信息等。
又作为其他例，个别输入系用以启动安装有于网络上运作之某种应用程序的信息终端的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序之正规用户的某种生物信息、由正规用户的声音或影像撷取之可指明个人的声音或影像信息、由正规用户的身体特征等撷取之可指明个人的身体信息、其他可指明正规用户的个人信息等。
如此一来，由实体即PUF装置产生之密钥，及网络上的逻辑地址即公钥可具体地结合。亦即，藉由本案的认证核心，可将实体即半导体芯片(硬件)与逻辑网络(软件)有功能地连接。
在此，逻辑网络系指将逻辑地址作为节点之网络。
另一方面，区块链的少数弱点之一，系图9所示之持有者进行的密钥滥用。若如图9所示滥用密钥，则会发生图10至图14说明之多重处理的问题。为了避免这个问题，以往的区块链系进行「工作量证明」(PoW)。然而，PoW系建立在现实中不会发生51％攻击这样的乐观假设。
图89系说明如何藉由本发明避免多重处理的问题。采用图86作为一例，但显而易见地，亦可使用图85、图87或图88同样地说明。
首先，考虑与图9同样地不当处理之情形。图9中，到处理(N-1,N)为止没有不当处理。在下一个处理经由某人除了正规处理(N,N+1)之外亦进行不当处理(N,M)。此某人是不当地获得密钥(N)者，或是密钥(N)的正规利用者、持有者。此时，M与N设为相异的自然数。接着，假设处理(M,M+1)没有不当进行。结果于图9中，存在有两个接续相同哈希码(N-1)之相异的处理。此系相当于钱包的内容物(例如货币)不当地增加2倍。
为了实行该不当处理，需要同时对处理(N,M)及处理(N,N+1)两者使用密钥(N)。在此，同时并非严格地指相同时刻。于比特币之情形，平均约10分钟内可视为同时。
为了以这种意义同时使用密钥(N)，首先将密钥(N)及哈希码(N-1)复制到其他钱包，例如钱包(M-1)即可。该钱包(M-1)不需要实际存在，仅是密钥(N)及哈希码(N-1)的虚拟的复制目标。可以是以黑客工具制作的虚构钱包，亦可以是暂时存在的逻辑地址。
在此，哈希码(N-1)就是钱包(N)的内容物，故进行不当处理者为钱包(N)的正规持有者或利用者之情形，问题在于将密钥(N)复制到钱包(M-1)。若不将密钥(N)复制到钱包(M-1)而在10分钟内使用两次，则区块链上会留下两次处理之记录而被发现不当。因此，只要避免复制密钥(N)即可。
使用本发明之上半部的矩形即认证核心10000搭载的PUF装置，可以做到即使是钱包(N)的正规持有者或利用者，亦无法由该芯片取出密钥(N)。因此可防止密钥(N)复制到虚构钱包(M-1)，可避免滥用密钥(N)。密钥(N-1)及密钥(N+1)亦相同。
一边参考图86一边说明。例如，由使用密钥(N)产生电子签名(N)之方法开始。首先钱包(N)系将钱包(N)的内容物即哈希码(N-1)、公钥(N)及电子签名(N-1)一并哈希码化，产生哈希码(N)。此系暂时储存于钱包(N)内部。接着，取得处理的转传目标即钱包(N+1)于网络上之逻辑地址，即公钥(N+1)。接着，使用连结至钱包(N)之认证核心10000的芯片内部所封闭的密钥(N)，将哈希码(N)及公钥(N+1)一并加密，产生电子签名(N)。最后，将产生之电子签名(N)及哈希码(N)一并传送到以公钥(N+1)作为逻辑地址之钱包(N+1)。如此，处理(N,N+1)可在钱包(N)方面实行。理所当然地，使用图85亦可同样地说明。将认证核心内的物理地址置换为个别输入，则第图87及图88亦可同样地说明。
亦即，本案使用认证核心10000之方法中，可将密钥封闭于认证核心10000内部。具体而言，可使用如图84所示之系统，或不大幅脱离本案之本质的程度下改良的系统。
如此一来，本发明可藉由认证核心提供由外部「看不见的密钥」，补强区块链的弱点。如此避免密钥(N)不当复制到钱包(M-1)，故亦避免利用钱包(M)之不当处理(N,M)。亦即，两个以上接续相同哈希码(N-1)之相异的处理系不可能。
图90系说明本发明之概念。亦即，本发明将逻辑网络上的区块链与实体网络有功能地连接，故本发明系提案将PUF、公钥加密、电子签名巧妙地组合之方法(使用认证核心之网络方法)。
密钥及公钥，如图2以爱丽丝与鲍伯之例示所说明，系以1对1连结。其安全性系以公钥加密未被解读为前提。于本发明，系将密钥及成对之公钥作为软件之一种即区块链的逻辑地址(比特币之情形为比特币地址)，该密钥系使用具有实体之硬件的一部分即PUF装置产生。在此，产生之密钥系被封闭在具有实体之认证核心的内部，是由外部「看不见的密钥」。
并且，PUF装置对应于不同输入而产生的密钥系不同，即使是相同输入，不同的PUF装置会产生不同密钥。如此一来，认证核心所封闭的密钥同时具有变色龙特性。
对PUF装置之输入系如上所述，有物理地址或个别输入。
例如，将与认证核心连接之MAC地址，或与认证核心连结之SIM卡或外部储存装置所储存的某种数码输入。
或者，将有关启动于网络上运作之某种应用程序的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序之正规用户的某种生物信息、由正规用户的声音或影像撷取之可指明个人的声音或影像信息、由正规用户的身体特征等撷取之可指明个人的身体信息、其他可指明正规用户的个人信息等之数码输入。
或者，将有关于网络上运作之某种应用程序依照需要向用户要求的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序之正规用户的某种生物信息、由正规用户的声音或影像撷取之可指明个人的声音或影像信息、由正规用户的身体特征等撷取之可指明个人的身体信息、其他可指明正规用户的个人信息等之数码输入。
或者，将有关于用以启动安装有于网络上运作之某种应用程序的信息终端的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序之正规用户的某种生物信息、由正规用户的声音或影像撷取之可指明个人的声音或影像信息、由正规用户的身体特征等撷取之可指明个人的身体信息、其他可指明正规用户的个人信息等之数码输入。
无论如何，对构成认证核心之PUF装置的输入，亦可于网络上有些许重复。
如此一来，藉由以硬件及软件共享安全技术的运用，可以提升区块链的安全性。
接着，说明使用本实施例可追溯处理记录。作为一例，说明追溯图88之处理的方法，但图85至图87亦可同样地说明。首先，着眼于处理(N-1,N)。电子签名(N-1)系由钱包(N)的内容物即哈希码(N-1)及逻辑地址即公钥(N)使用密钥(N-1)产生。接着，使用任意选择之其他公钥将电子签名解码。其结果与公钥(N)及哈希码(N-1)一致之情形，则知道所选择之公钥为钱包(N-1)的逻辑地址。若不一致之情形则以其他公钥解碼，且重复至一致为止。
图91系概念性地统整包含本发明之认证核心及区块链的通信阶层。
区块链属于将公钥作为逻辑地址利用之逻辑层的网络。其最下层为以TCP/IP协议规范之层(将图16之网络层及传输层结合者)，其上层存在有以HTTP、SSL等协议规范之层，或者，作为一例，更上层存在有以OAuth、DKIM等协议规范之层。这些为区块链的上位协定。因此，利用区块链的应用程序系被堆栈在该最上位阶层的更上面。
另一方面，数据链路层及物理层系如图16说明，是下面两个阶层，直接与具有实体的硬件相关联。此处之硬件系指所有连接至网络的物，于IoT正是指所有连接之物。
如图16说明，于下位之层做何种变更均不会影响上位之层。因此，如图91所示，于数据链路层下夹入认证核心之层(认证核心层)，亦无必要对存在于比数据链路层更上位之区块链增加任何变更。此状况系无论比区块链更上位之层的结构如何皆不变。亦即，区块链、将区块链作为基础建设而在其上建构之何种构造或信息服务，不会因导入认证核心层而受到变更。
此系意味着本发明之认证核心可与区块链完全互换。
问题是，本发明之认证核心是否真的属于比数据链路层更下位之阶层。此系思考对认证核心所包含之PUF装置输入何种东西便可理解。例如，作为对PUF装置之输入，采用分配至信息装置的物理地址之情形，该信息装置搭载包含该PUF装置之认证核心。于此情形，通信系统不需要任何变更。更具体而言，即使将以太网络形式之物理地址即MAC地址输入该PUF装置，以太网络形式亦无必要做任何变更。又，如上所述，取代分配至认证核心的物理地址之数码信息(个别输入)输入至PUF装置之情形，以太网络形式亦无必要做任何变更。
如此一来，如图91所示，可以知道认证核心层系比数据链路层更下位之阶层。
另一方面，最下层为物理层，并无变更。此系因为认证核心系搭载于属于物理层之硬件来使用。此必然负责连接实体之硬件及通信阶层之一的数据链路层。实际上，搭载认证核心系对硬件加以变更。
如此，如图91所示，可知认证核心位于物理层的上层。
以往的区块链及其改良版的所有信息技术，均为对逻辑层的变更，更具体而言，是持续增加上位层之作业。相对于此，本案的认证核心系对比逻辑层更下层之变更，更具体而言，是在数据链路层与物理层之间导入PUF装置之新认证方法作为提高安全性之连结者。
图92是说明网络上的最小构成单位。第一节点2001连结第一认证核心，第二节点2002连结第二认证核心。第一节点2001及第二节点2002系经由信号传输路径1000连接并交换协议数据单元。该协议数据单元系可由输入至其中一方之数据编码(转换)产生，且可于另一方反转换(解码)复原原始数据。
协议数据单元及信号传输路径1000无论属于哪一个通信阶层，比逻辑层更下层之数据链路层与物理层之间必存在有认证核心层，第一认证核心连结至对应第一节点之硬件及数据链路层，第二认证核心连结至对应第二节点之硬件及数据链路层。
图93系将图92说明之网络上的最小构成单位组合而形成的网络之一例。第一至第六节点(2001～2006)分别连接信号传输路径。构成网络之节点的一部份是利用者直接接触的信息终端，其他部分是以别的目的连接网络。例如，自动收集数据供大数据用之传感器、将例如比特币之加密货币交换为真实货币之交换所、用以连接以往银行系统之界面、处理医疗数据之服务器、各个医疗机器本身、取得生物信息之生物传感器、产业用或研究用之数据库、自动驾驶用控制系统之接口、制造现场等利用之产业机器的控制系统接口、存取人工智能之界面、机器人控制系统之界面或其他形成IoT之一部分者，其实际型态系各种各样，几乎是所有连接至网络者，或可连接至网络者。
本案之认证核心系可采用以图92及图93说明之网络结构，与有无区块链无关。此系因认证核心层比数据链路层更下层，故在比数据链路层更上层建构何种逻辑层，均不会受到导入认证核心层之影响。如此一来，图91可以扩大如图94。亦即，无关区块链的有无，而可自由建构任意的信息服务。
使用本案之认证核心的网络中，利用区块链之情形，本案之认证核心的运作系特殊。作为一例，此系因为如图90之说明，对直接连接硬件之认证核心所包含的PUF装置之输入，与上层的逻辑地址系藉由PUF装置之变色龙特性及公钥加密而一对一结合。其优点系如上所述，实现由认证核心外部「看不见的密钥」。并且，该认证核心的位置系如图91所示，比数据链路层更下层，认证核心不会对上位的区块链作任何变更。此系意味着即使导入本发明之认证核心，亦不需要对以区块链为前提之应用程序的设计作任何变更。在此意义当中与区块链应用程序具有完全互换性。
(第二实施例)图95系由钱包(N-2)对钱包(N-1)进行处理(N-2、N-1)，由钱包(N-1)对钱包(N)进行处理(N-1、N)，由钱包(N)对钱包(N+1)进行处理(N、N+1)之情形的另一例。然而，N为分配至以某种方法连接网络之物理节点的任意自然数。图下半部有三个矩形20000排列存在，各包围公钥、哈希码及电子签名。相对于此，图上半段有三个认证核心10000排列存在，各包含物理地址、PUF装置及密钥。特别是，认证核心10000是包含PUF装置600之第一芯片110，如图25之说明，系关于本发明之本质。又，可使PUF装置600包含图32的扰频装置604，由于显而易见故未图示。该情形的说明，于本实施例中可取代为「PUF装置」或「PUF装置及扰频装置」即可，故省略。
由下半部的矩形20000所成之构成，系与图6说明之比特币的构成相同。为了观察具体的运作方式，着眼于下半部中央的钱包(N)。哈希码(N-1)为钱包(N)的内容物，系由前一个钱包(N-1)以下述方法产生。首先，将钱包(N-1)于网络上的逻辑地址(以比特币而言为比特币地址)即公钥(N-1)、钱包(N-1)的内容物即哈希码(N-2)及电子签名(N-2)一并哈希码化。哈希码化系可使用哈希函数。哈希函数有MD2、MD4、MD5、RIPE-MD160、SHA-256、SHA-384、SHA-512等多种存在，作为其中一例，比特币系使用SHA-256。
钱包(N-1)将网络上的逻辑地址即公钥(N)及钱包(N-1)的内容物即哈希码(N-1)一起以密钥(N-1)加密，将其作为电子签名(N-1)，与哈希码(N-1)一起转传至钱包(N)。于钱包(N)系将公钥(N)、哈希码(N-1)及电子签名(N-1)一并哈希码化，产生哈希码(N)，与电子签名(N)一起转传至钱包(N+1)。电子签名(N-2)及电子签名(N)系以与上述相同的方法产生。
本实施例中，除了密钥包含于认证核心10000以外，电子签名的产生方法亦与图6之比特币的情形不同。
另一方面，与第一实施例同样地，下半部的矩形20000中容纳的公钥，并非如比特币系被虚拟地赋予作为钱包的地址，而是藉由上半部的矩形即认证核心10000使用规定的实体产生步骤所产生的。又，下半部的矩形20000系逻辑节点，于比特币而言系钱包。
上半部的矩形即认证核心10000，包含构成网络上之节点的半导体芯片(或简称为芯片)。其系伴随实体。
该认证核心10000所包含的PUF装置，或PUF装置及扰频装置，例如有钱包(N-1)的PUF(N-1)、钱包(N)的PUF(N)及钱包(N+1)的PUF(N+1)等。
一般而言，半导体芯片为实体，其存在并非由软件虚拟地产生。因此，有必要遵从某种格式对各芯片分配物理地址。作为一例，某芯片与以太网络卡连接之情形，预先分配至该以太网络卡之MAC地址系作为该芯片的物理地址。或者，亦可将该芯片内建之非挥发性存储器预先记录的数码作为物理地址。或者，亦可将该芯片连接之储存装置预先记录的数码作为物理地址。
然而，关于认证核心之矩形10000所包含的物理地址不一定必须是网络上被管理的物理地址。即使重复亦可，该芯片连接之SIM卡等预先记录之PIN码，或能够作为输入码输入至其他PUF装置者均可代用。
只要具有实体之芯片构成连接至网络之物理节点的一部分(认证核心)，则该芯片系被期待以某种方法与物理地址连接。因此，将该物理地址直接作为对PUF装置之输入仅是最简便的方法之一。实际上与芯片的实体直接连接者系该芯片搭载之PUF装置。
如此一来，被输入适当输入码之PUF(N)会输出如图27及图78代表的物理随机性之乱码。将该乱码作为密钥(N)，或者将由该乱码使用式2或式5合成之中间码作为密钥(N)，或者将由该乱码使用式3、式4或式6合成之输出码作为密钥(N)，又或者，在不脱离本发明之概念的范围内，将以这些数码合成法变形后的其他方法所合成之数码作为密钥(N)。密钥(N-1)及密钥(N+1)亦同样地产生。
将如此产生之密钥(N)输入至密钥产生装置，产生与其成对之公钥(N)。公钥(N-1)及公钥(N+1)亦同样地产生。作为一例，如图95所示，密钥产生装置可在该认证核心10000内模块化。
作为其他例，如图96所示，亦可将密钥产生装置设置于该认证核心10000外。作为一例，可作为相同信息装置(物理节点)的其他模块来搭载。作为其他例，可在与该认证核心10000连接之其他电子装置模块化。又作为其他例，可作为软件安装于包含该认证核心10000之系统。
无论如何，上半部的矩形即认证核心10000，至少将PUF装置、作为对PUF装置的输入之物理地址或取代物理地址之某种数码信息(个别输入)、使用PUF装置产生之密钥这三个作为构成要素。图97系将图95之物理地址置换为个别输入之例。详细内容与图95相同故省略。图98系将图96之物理地址置换为个别输入之例。详细内容与图96相同故省略。
个别输入的详细内容与第一实施例相同故省略。
如此一来，本实施例中，由实体即PUF装置产生之密钥，及网络上的逻辑地址即公钥亦可具体地结合。亦即，藉由本案的认证核心，可将实体即半导体芯片(硬件)与逻辑网络(软件)有功能地连接。
结果，使用本实施例亦可避免图9所示之密钥的滥用。其说明与图89之情形相同。在此，密钥的滥用系指某人将密钥同时使用于处理(N,M)及处理(N,N+1)两方。又，同时并非严格地指相同时刻。于比特币之情形，平均约10分钟内可视为同时。
为了以这种意义同时使用密钥(N)，首先将密钥(N)及哈希码(N-1)复制到其他钱包，例如钱包(M-1)即可。M与N设为相异之自然数。该钱包(M-1)不需要实际存在，仅是密钥(N)及哈希码(N-1)的虚拟的复制目标。可以是以黑客工具制作的虚构钱包，亦可以是暂时存在的逻辑地址。
接着，假设处理(M,M+1)没有不当进行。结果于图9中，存在有两个接续相同哈希码(N-1)之相异的处理。此系相当于钱包的内容物(例如货币)不当地增加2倍。
在此，哈希码(N-1)就是钱包(N)的内容物，故进行不当处理者为钱包(N)的正规持有者或利用者之情形，问题在于将密钥(N)复制到钱包(M-1)。若不将密钥(N)复制到钱包(M-1)而在10分钟内使用两次，则区块链上会留下两次处理之记录而被发现不当。因此，只要避免复制密钥(N)即可。
使用本发明之上半部的矩形即认证核心10000搭载的PUF装置，可以做到即使是钱包(N)的正规持有者或利用者，亦无法由该芯片取出密钥(N)。因此可防止密钥(N)复制到虚构钱包(M-1)，可避免滥用密钥(N)。密钥(N-1)及密钥(N+1)亦相同。
一边参考图96一边说明。例如，由使用密钥(N)产生电子签名(N)之方法开始。首先使用连结至钱包(N)之认证核心10000的芯片内部所封闭的密钥(N)，将钱包(N)的内容物即哈希码(N-1)及公钥(N)一并哈希码化，产生电子签名(N-1)。接着，将钱包(N)的内容物即哈希码(N-1)、公钥(N)及电子签名(N-1)一并哈希码化，将产生的哈希码(N)及电子签名(N)一并传送到以公钥(N+1)作为逻辑地址之钱包(N+1)。如此，处理(N,N+1)可在钱包(N)方面实行。理所当然地，使用图95亦可同样地说明。将认证核心内的物理地址置换为个别输入，则图97及图98亦可同样地说明。
亦即，若使用本案之认证核心10000，则可不将密钥取出到认证核心10000外部。具体而言，可使用如图84所示之系统，或不大幅脱离本案之本质的程度下改良的系统。
如此一来，本发明可藉由认证核心提供由外部「看不见的密钥」，补强区块链的弱点。如此避免密钥(N)不当复制到钱包(M-1)，故亦避免利用钱包(M)之不当处理(N,M)。亦即，两个以上接续相同哈希码(N-1)之相异的处理系不可能。
如此一来，可知本实施例亦可实现图90的概念。又，藉由以硬件及软件共享安全技术的运用，可以提升区块链的安全性。并且，包含认证核心及区块链之通信阶层的概念亦与图91相同。因此，可与区块链完全互换。另一方面，显而易见地，亦可如图94所示，扩大至没有区块链之情形。无论何种情形，网络上的最小构成单位与图92相同。图93系将图92说明之网络上的最小构成单位组合而形成的网络之一例。
接着，说明使用本实施例则不可追溯处理记录。作为一例，说明追溯图98之处理的方法，但图95至图97亦可同样地说明。
首先，着眼于处理(N-1,N)。电子签名(N-1)系由钱包(N-1)的内容物即哈希码(N-2)及逻辑地址即公钥(N-1)使用密钥(N-1)产生。接着，搜寻网络上的节点。假设偶然取得之公钥属于钱包(N-1)。使用该公钥(N-1)解码电子签名(N-1)系有公钥(N-1)及哈希码(N-2)，与钱包(N)的公钥(N)及哈希码(N-1)不一致。如此，可以知道用与第一实施例相同之方法无法追溯处理记录。
因此，本实施例中，为了追溯处理记录，必须将解码电子签名得到之结果与钱包(N-1)的内容物比较来确认。对传送来源确认处理之作业，系与以往型态的银行之间结账所进行的作业有部分相似。
然而，银行的营运中除了记录处理记录以外，尚有各种成本，使用银行作此处理则难以降低成本。在此，不使用银行，而采用限制仅具有确认传送来源之功能的节点。
该节点称为记录节点。在非记录节点之节点为了节省储存空间，仅储存墨克树的根，亦即过去最新的哈希码。例如，图7之例中储存哈希码(ABCD)，其他过去的哈希码全部删除。于记录节点，尽可能地以完整的形式储存至少一个连接墨克树根之过去的哈希码。图7之例中，储存哈希码(ABCD)、哈希码(AB)、哈希码(CD)、哈希码(A)、哈希码(B)、哈希码(C)及哈希码(D)。或者储存哈希码(ABCD)、哈希码(AB)及哈希码(CD)。于此情形，删除哈希码(A)、哈希码(B)、哈希码(C)及哈希码(D)。
如此一来，记录节点系储存墨克树的全部或一部分。
在此，追溯某一节点例如钱包(R)接收之电子签名(R-1)的过去记录。首先，使用网络上公开的公钥(Q)解码电子签名(R-1)。将其结果与记录节点的储存数据对照，该记录节点系储存有将哈希码(R-1)作为墨克树根之墨克树。其中若找到哈希码(Q-1)，则可知哈希码(R-1)系过去经由节点(Q)而来。若重复网络搜寻，以多个公钥重复相同作业，则最后可重现将哈希码(R-1)作为墨克树根之墨克树。又，为了知道于节点(Q)进行何种处理，读取其前后记录即可。
对照记录之记录节点不限于一个。如上所述，某个记录节点可能删除一部分的哈希码，故有必要对照多个记录节点。作为一例，系如图99，考虑包含多个记录节点及多个非记录节点之一般节点的网络结构。
如此一来，记录节点相对于非记录节点系具有特别功能。然而，其特殊性系有限定。上述例中，仅是储存容量较大，不一定与主从式服务器这样具有高度的核心功能者相同。亦即，仅是于P2P网络中采用储存容量大者作为记录节点。因此，本实施例之网络系P2P的一种，兼具近似于主从式之性质。
亦可创造使用记录节点之全新商业。采用区块链之金融科技正式建立后，以往的银行业务应有很大部分变得不需要。然而，实际上无法完全去除。鉴于此情事，应需要主从式及P2P式折衷的网络服务。例如，某金融机构可将具有非常大储存空间之节点连接到区块链型网络，提供记录搜寻服务。可以期待该金融机构藉由记录搜寻服务提升收益，同时，记录搜寻服务的用户成为该金融机构的顾客，利用以主从式进行的一部分一般金融服务。
如记录节点这样具有限定之特殊功能的节点，可被视为权限较小之核心节点。有时在网络中是核心的存在，同时也是P2P式网络的一个节点。如此一来，根据本实施例，可提供兼具主从式及P2P式两方之特征的网络服务。亦即，若采用本案之具有认证核心的区块链，则可容易地将主从式网络服务结合至P2P式网络服务。
(第三实施例)本案之认证核心的另一个优点，系确实实现One-CPU-One-Vote(一台一票)。此一台一票原本系保障「工作量证明」(PoW)的必需条件。若可对每个逻辑地址认证日期，则可藉由产生无限个逻辑地址来使PoW无意义。然而，本发明之网络中，为了高可靠度地管理搭载CPU之所有节点作为实体，认证核心系有重要的功用。
首先针对典型的CPU说明。典型的CPU系如图100之例示，芯片上系模块化有总线接口、高速缓存、提取单元、译码器、整数运算单元、浮点运算单元及控制单元，该总线接口系掌管与外部总线交换数据之接口，该高速缓存系暂时储存数据以与主存储器交换数据，该提取单元系集合提取电路，该译码器系将运算结果解码，该整数运算单元系进行整数运算，该浮点运算单元系进行浮点运算，该控制单元系控制各单元的动作。
图101系搭载本发明之PUF装置600的CPU芯片之例示图，系除了图100的典型构成以外新增PUF装置600。并且，控制单元中包含PUF用控制装置3030。如此一来，CPU芯片本身可作为认证核心来作用。又，于本实施例中，可使PUF装置600包含图32的扰频装置604，由于显而易见故未图示。该情形的说明，于本实施例中可取代为「PUF装置」或「PUF装置及扰频装置」即可，故省略。
图102系作为另一例，说明本发明之PUF装置600为CPU外部之单独芯片的情形。于此情形，PUF用控制装置3030亦包含于例如控制单元中，且控制外部的PUF装置600。如此一来，可与CPU联合作为认证核心来作用。实际上的数据交换亦可以透过总线接口进行，交换之数据亦可暂时储存于高速缓存，或者，亦可透过对PUF装置600设计而特别准备的接口来交换。或者，亦可将PUF用控制装置3030作为独立于以往之控制单元的单元而模块化。
图103系作为另一例，说明本发明之PUF装置600包含于CPU外部之模块的情形。于此情形，PUF用控制装置3030亦包含于例如控制单元中，且控制外部的PUF装置600。如此一来，可与CPU联合作为认证核心来作用。实际上的数据交换亦可以透过总线接口进行，交换之数据亦可暂时储存于高速缓存，或者，亦可透过对PUF装置600设计而特别准备的接口来交换。或者，亦可将PUF用控制装置3030作为独立于以往之控制单元的单元而模块化。
图104系作为另一例，说明本发明之PUF装置600包含于CPU外部之非挥发性存储器芯片的情形。于此情形，PUF用控制装置3030亦包含于例如控制单元中，且控制外部的PUF装置600。如此一来，可与CPU联合作为认证核心来作用。实际上的数据交换亦可以透过总线接口进行，交换之数据亦可暂时储存于高速缓存，或者，亦可透过对PUF装置600设计而特别准备的接口来交换。或者，亦可将PUF用控制装置3030作为独立于以往之控制单元的单元而模块化。
图105系作为另一例，说明本发明之PUF装置600包含于CPU外部之DRAM芯片的情形。于此情形，PUF用控制装置3030亦包含于例如控制单元中，且控制外部的PUF装置600。如此一来，可与CPU联合作为认证核心来作用。实际上的数据交换亦可以透过总线接口进行，交换之数据亦可暂时储存于高速缓存，或者，亦可透过对PUF装置600设计而特别准备的接口来交换。或者，亦可将PUF用控制装置3030作为独立于以往之控制单元的单元而模块化。
图101至图105之例仅系关于本实施例之一部分，只要不大幅脱离以图101至图105说明之概念，则可有更多样的组合。例如，有将PUF用控制装置3030设置于CPU外部，将PUF装置600设置于CPU内部之方法，此系显而易见故未绘示。或者，有PUF用控制装置3030及PUF装置600皆设置于CPU外部之方法。无论如何，系与实体连接之CPU联合作为认证核心来作用。
一般而言，DRAM系用以使CPU运作不可或缺的半导体装置。因此，作为一例，系如图106所示，将包含PUF用控制装置3030之CPU芯片与包含PUF装置600之DRAM芯片互相贴合组装，作为认证核心。
作为另一例，系如图107所示，使CPU芯片与包含PUF装置600之DRAM芯片互相贴合组装，并连接至包含PUF用控制装置3030之外部模块，作为认证核心。
作为另一例，系如图108所示，使包含PUF装置600之CPU芯片与DRAM芯片互相贴合组装，并连接至包含PUF用控制装置3030之外部模块，作为认证核心。
作为另一例，系如图109所示，使包含PUF用控制装置3030及PUF装置600之CPU芯片与DRAM芯片互相贴合组装，作为认证核心。
作为另一例，系如图110所示，使包含PUF用控制装置3030之CPU芯片与DRAM芯片互相贴合组装，并连接至包含PUF装置600之外部模块，作为认证核心。
图106至图110之例仅系关于本实施例之一部分，只要不大幅脱离以图106至图110说明之概念，则可有更多样的组合。
(第四实施例)如图87、图88、图97及图98所示，选择个别输入对PUF装置输入之情形，增加下述便利性，亦即，(1)即使朋友、家人共享一个节点(计算机、平板等信息终端)，只要每个人独立地使用各自相异之个别输入，则可拥有实质上独立的钱包。(2)即使因窃盗或遗失导致节点(智能型手机或平板等携带型信息终端)落入他人手中，由于对PUF之输入不同时则会使用不同钱包，故得到节点之人只要不同时得到个别输入，则可避免钱包被窃取。
此系变色龙特性之优点。
(第五实施例)本发明之认证核心10000，作为一例，系如图111所示，至少包含PUF模块6000、PUF用控制模块880、输入输出控制模块810、扰频装置模块890、中间码用缓冲模块900及密钥产生模块891，可将这些搭载于芯片10。
该输入输出控制模块810可包含输入输出控制电路及数据输入输出缓冲区，但不包含字符线控制电路及位线控制电路。扰频装置模块890系包含图32的扰频装置604，扰频装置604所产生的中间码系容纳于独立于输入输出控制模块810之中间码用缓冲模块900中，即使有来自外部的要求，中间码亦不会输出至芯片10的外部。此系为了将中间码封闭于芯片内。PUF用控制模块880可包含字符线控制电路、位线控制电路及数据缓冲区。又，PUF用控制模块880系可包含内部记录部，该内部记录部系记录图40说明的对应于模式「X」之地址。同一个记录模式「X」之记录部亦可依照必要而包含扰频装置890。
若输入码{a(i)}及{b(j)}之集合由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}及{b(j)}之集合传给扰频装置模块890。在此，基于式2所产生的中间码{f(i,j)}系暂时容纳于中间码用缓冲模块900中，并交给PUF用控制模块880。PUF用控制模块880系运用内部的字符线控制电路、位线控制电路及数据缓冲区，对应由PUF模块6000取得之乱码{d(i,j)}及中间码{f(i,j)}，基于式3产生输出码{c(i,j)}。产生之输出码{c(i,j)}系作为图85～88及图95～98之例中的密钥来作用。将其输入至密钥产生模块891以产生公钥。输入输出控制模块810系透过外部输入输出装置50将公钥输出至芯片10的外部。如此一来，可将密钥封闭于芯片内。
或者，若输入码{a(i)}由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}传给扰频装置模块890。在此，基于式5所产生的中间码{f(i)}系暂时容纳于中间码用缓冲模块900中，并交给PUF用控制模块880。PUF用控制模块880系运用内部的字符线控制电路、位线控制电路及数据缓冲区，对应由PUF模块6000取得之乱码{d(i)}及中间码{f(i)}，基于式6产生输出码{c(i)}。产生之输出码{c(i)}系作为图85～88及图95～98之例中的密钥来作用。将其输入至密钥产生模块891以产生公钥。输入输出控制模块810系透过外部输入输出装置50将公钥输出至芯片10的外部。如此一来，可将密钥封闭于芯片内。
本发明之认证核心10000，作为一例，系如图112所示，至少包含输入输出控制模块810、扰频装置模块890、中间码用缓冲模块900及密钥产生模块891，可将这些模块搭载于芯片10。
该输入输出控制模块810可包含输入输出控制电路及数据输入输出缓冲区，但不包含字符线控制电路及位线控制电路。扰频装置模块890系包含图32的扰频装置604，扰频装置604所产生的中间码系容纳于独立于输入输出控制模块810之中间码用缓冲模块900中，即使有来自外部的要求，中间码亦不会输出至芯片10的外部。此系为了将中间码封闭于芯片内。扰频装置模块890可包含字符线控制电路、位线控制电路及数据缓冲区。又，可包含内部记录部，该内部记录部系记录图40说明的对应于模式「X」之地址。同一个记录模式「X」之记录部亦可依照必要而包含扰频装置890。
若输入码{a(i)}及{b(j)}之集合由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}及{b(j)}之集合传给扰频装置模块890。在此，基于式2产生中间码{f(i,j)}且暂时容纳于中间码用缓冲模块900中。产生之中间码{f(i,j)}系作为图85～88及图95～98之例中的密钥来作用。将其输入至密钥产生模块891以产生公钥。输入输出控制模块810系透过外部输入输出装置50将公钥输出至芯片10的外部。另一方面，可将密钥封闭于芯片内。又，以与图84相同之方法产生的输出码{c(i,j)}系可用与区块链用之公钥不同的目的来使用。例如用以取代物理地址。
或者，若输入码{a(i)}由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}传给扰频装置模块890。在此，基于式5产生中间码{f(i)}且暂时容纳于中间码用缓冲模块900中。产生之中间码{f(i)}系作为图85～88及图95～98之例中的密钥来作用。将其输入至密钥产生模块891以产生公钥。输入输出控制模块810系透过外部输入输出装置50将公钥输出至芯片10的外部。另一方面，可将密钥封闭于芯片内。又，以与图84相同之方法产生的输出码{c(i,j)}系可用与区块链用之公钥不同的目的来使用。例如用以取代物理地址。
本发明之认证核心10000，作为一例，系如图113所示，至少包含PUF模块6000、PUF用控制模块880、输入输出控制模块810及密钥产生模块891，可将这些模块搭载于芯片10。
该输入输出控制模块810可包含输入输出控制电路及数据输入输出缓冲区，但不包含字符线控制电路及位线控制电路。PUF用控制模块880可包含字符线控制电路、位线控制电路及数据缓冲区。又，PUF用控制模块880系可包含内部记录部，该内部记录部系记录图40说明的对应于模式「X」之地址。
若输入码{a(i)}及{b(j)}之集合由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}及{b(j)}之集合传给PUF用控制模块880。PUF用控制模块880系运用内部的字符线控制电路、位线控制电路及数据缓冲区，对应由PUF模块6000取得之乱码{d(i,j)}及输入码{a(i)}及{b(j)}，基于式1产生输出码{c(i,j)}。产生之输出码{c(i,j)}系作为图85～88及图95～98之例中的密钥来作用。将其输入至密钥产生模块891以产生公钥。输入输出控制模块810系透过外部输入输出装置50将公钥输出至芯片10的外部。另一方面，可将密钥封闭于芯片内。
或者，若输入码{a(i)}由外部输入输出装置50输入，则输入输出控制模块810将输入码{a(i)}传给PUF用控制模块880。PUF用控制模块880系运用内部的字符线控制电路、位线控制电路及数据缓冲区，对应由PUF模块6000取得之乱码{d(i)}及输入码{a(i)}，基于式6产生输出码{c(i)}。产生之输出码{c(i)}系作为图85～88及图95～98之例中的密钥来作用。将其输入至密钥产生模块891以产生公钥。输入输出控制模块810系透过外部输入输出装置50将公钥输出至芯片10的外部。另一方面，可将密钥封闭于芯片内。
图112中，亦可省略PUF模块6000及PUF用控制模块880。于此情形，扰频装置模块890及中间码用缓冲模块900系取代PUF模块6000及PUF用控制模块880之功能，相当于图112及图113。
(第六实施例)如图114所示，本发明之PUF模块及扰频装置模块可集成于同一芯片(例如第一芯片110)。其他模块例如PUF用控制模块、中间码用缓冲模块、输入输出控制模块或密钥产生模块亦可搭载于例如第一芯片110，但亦可搭载于构成芯片1以外之认证核心的其他电子零件。图115系将输入输出控制模块搭载于第一芯片110之例。图116系进一步将PUF用控制模块及中间码用缓冲模块亦搭载于芯片1之例。图117系进一步将密钥产生模块亦搭载于第一芯片110之例。亦即，此系1芯片认证核心。
如图118所示，本发明之PUF模块及扰频装置模块可集成于不同芯片(第一芯片110及第二芯片120)。其他模块例如PUF用控制模块、中间码用缓冲模块、输入输出控制模块或密钥产生模块亦可搭载于芯片1或芯片2，但亦可搭载于构成芯片1或芯片2以外之认证核心的其他电子零件。
如此一来，根据本发明，可藉由公钥加密，将由具有实体的半导体芯片固有的PUF装置构成之认证核心，与逻辑地址连接，使硬件及软件之网络有功能地联合。
半导体芯片与逻辑地址连接的方法，更具体而言系利用PUF装置将密钥封闭于半导体芯片内，藉由公钥加密，将与该密钥成对之公钥作为逻辑网络上的逻辑地址。
并且，配合电子签名技术，可使硬件与区块链有功能地联合。结果系利于强化网络系统的安全性及可靠度。
又，本发明之技术范围不限定于上述实施例，在不脱离本发明之精神范围之内，可进行各种更动。
本发明可以更低价格提供安全且便利性高之网络商业的信息基础技术。

Claims (32)

1.一种网络，是在于由多个逻辑节点构成的逻辑网络中，其特征在于，该多个逻辑节点分别连接各自的一认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片是对应外部输入，反映该物理随机性来产生密钥，将由该密钥使用公钥加密而产生的公钥，作为该多个逻辑节点内与该认证核心连接的一逻辑节点的逻辑地址，以该认证核心作为一构成要素的由多个物理节点构成的实体网络，以及该逻辑网络，是藉由一对密钥及公钥连结，该输入包括与该认证核心连接之MAC地址、与该认证核心连结之SIM卡或外部储存装置所储存的某种数码、有关启动于网络上运作之某种应用程序的、或于网络上运作之某种应用程序依照需要向用户要求的、或用以启动安装有于网络上运作之某种应用程序的信息终端的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序之正规用户的某种生物信息、由正规用户的声音或影像撷取之可指明个人的声音或影像信息、由正规用户的身体特征等撷取之可指明个人的身体信息、其他可指明正规用户的个人信息等之数码。
2.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片是包含重现实体芯片认证的PCID装置，对该认证核心的输入码以一第一值及一第二值作为元素的数列，该第一值及该第二值系将由外部至该半导体芯片的输入转换为二进制表示而得到，由相对于该输入码的该PCID装置的输出码，产生反映该半导体芯片固有的物理随机性的输出，各个该PCID装置对于两个相异的输入码，必传回两个相异的输出码，各个该PCID装置是藉由该半导体芯片固有的物理随机性，避免对未知的输入码预测输出码，该两个相异的输入码的差的绝对值，只要比控制该输入码的电路的无法控制的噪声等所混入的输入码误差的绝对值大，则分别对应该两个相异的输入码的该两个输出码的差的绝对值，比控制该输出码的电路的无法控制的噪声及该输入码误差等所混入的输出码误差的绝对值大。
3.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，对该认证核心的输入码系以一第一值及一第二值作为元素的数列，该第一值及该第二值系将由外部至该半导体芯片的输入转换为二进制表示而得到，由相对于该输入码的该PCID装置的输出码，产生反映该半导体芯片固有的物理随机性的输出，两个相异的PCID装置系对于相同的输入码，必传回两个相异的输出码。
4.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，对该认证核心的输入码系以一第一值及一第二值作为元素的数列，该第一值及该第二值系将分配于以该认证核心作为构成要素的物理节点的物理地址转换为二进制表示而得到，由相对于该输入码的该PCID装置的输出码，产生反映该半导体芯片固有的物理随机性的输出。
5.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将对该认证核心的各自输入转换为二进制表示而得到，该各自输入是用以启动于网络上运作的某种应用程序的、或于网络上运作的某种应用程序依照需要向用户要求的、或用以启动安装有于网络上作动的某种应用程序的信息终端的密码、PIN码、条形码、QR码等数码信息、指纹信息、静脉信息、视网膜信息、DNA信息、其他指明该应用程序的正规用户的某种生物信息、由正规用户的声音或影像撷取的可指明个人的声音或影像信息、由正规用户的身体特征等撷取的可指明个人的身体信息、其他可指明正规用户的个人信息等，将该各自输入转换为二进制表示而得到的0与1的数列作为对该PCID装置的输入码，由相对于该输入码的该PCID装置的输出码，产生反映该半导体芯片固有的物理随机性的输出。
6.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点被分别分配各自的物理地址，且分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将由外部至该半导体芯片的输入转换为二进制表示而得到，由相对于该输入码的该PCID装置的输出码，产生反映该半导体芯片固有的物理随机性的密钥，使用公钥加密产生与该密钥成对的公钥，由多个逻辑节点构成的逻辑网络中，该逻辑节点将该公钥作为逻辑地址，该多个逻辑节点之间可交换数据，该多个逻辑节点中，将一第一哈希码、一第一电子签名及一第一公钥一并哈希码化产生一第二哈希码，该第一哈希码包含数据到达第一逻辑节点为止的记录，该第一电子签名附加于该第一哈希码，该第一公钥系该第一逻辑节点的逻辑地址，将该第二哈希码及第二公钥使用与该第一公钥成对的第一密钥，基于公钥加密来加密，产生一第二电子签名，将该第二哈希码及该第二电子签名转传至将该第二公钥作为逻辑地址的第二逻辑节点。
7.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点被分别分配各自的物理地址，且分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将由外部至该半导体芯片的输入转换为二进制表示而得到，由相对于该输入码的该PCID装置的输出码，产生反映该半导体芯片固有的物理随机性的密钥，使用公钥加密产生与该密钥成对的公钥，由多个逻辑节点构成的逻辑网络中，该逻辑节点将该公钥作为逻辑地址，该多个逻辑节点之间可交换数据，该多个逻辑节点中，将一第一哈希码、一第一电子签名及一第一公钥一并哈希码化产生一第二哈希码，该第一哈希码包含数据到达第一逻辑节点为止的记录，该第一电子签名附加于该第一哈希码，该第一公钥系该第一逻辑节点的逻辑地址，将该第一哈希码及第一公钥使用与该第一公钥成对的第一密钥基于公钥加密来加密，产生一第二电子签名，将该第二哈希码及该第二电子签名转传至将一第二公开密钥作为逻辑地址的第二逻辑节点，该逻辑网络包含记录所有或一部分分别对应该多个逻辑节点的多个哈希码的记录节点作为构成要素。
8.根据权利要求7所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，各个该认证核心包含至少一个半导体芯片，该半导体芯片具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该PCID组件至少具有两个端子，相对于规定的读取电压的输入，流通于该两个端子之间的电流值比一第一阈电流高时，视为输出一第一值，比一第二阈电流低时，视为输出一第二值，其中，该第一阈电流比该第二阈电流高，若该电流值比第二阈电流高而比第一阈电流低时，视为输出一第三值，将输出该第三值的PCID组件的地址记录于该认证核心的记忆区域的一部分。
9.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，各个该认证核心包含至少一个半导体芯片，该半导体芯片具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该PCID组件系由一第一导电体区域、一第二导电体区域及被该第一及第二导电体区域夹住的一绝缘膜构成，该第一及第二导电体区域的至少一方被定义该PCID组件地址的该字符线群中的一个字符线及该位线群中的一个位线选择，并施加至少一次脉冲电压来给予电应力，有机率地破坏构成该PCID装置的多个PCID组件的该绝缘膜，使构成该PCID装置的该多个PCID组件的电特性为物理随机性。
10.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，各个该认证核心包含至少一个半导体芯片，该半导体芯片具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该PCID组件系由一第一导电体区域、一第二导电体区域及被该第一及第二导电体区域夹住的一个二极管区域构成，该第一及第二导电体区域的至少一方被定义该PCID组件地址的该字符线群中的一个字符线及该位线群中的一个位线选择，并施加至少一次脉冲电压来给予电应力，有机率地破坏构成该PCID装置的多个PCID组件的该二极管区域，使构成该PCID装置的该多个PCID组件的电特性为物理随机性，该二极体区域系由至少两个具有不同电性质的导电区域构成的接面，形成该接面的第一区域为第一导电型半导体，形成该接面的第二区域为第二导电型半导体或金属型导电体。
11.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，各个该认证核心包含至少一个半导体芯片，该半导体芯片具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该PCID组件系由一第一导电体区域、一第二导电体区域、被该第一及第二导电体区域夹住的一绝缘膜及横跨该第一导电体区域与该第二导电体区域并贯通该绝缘膜的一导电体接合部构成，该第一及第二导电体区域的至少一方被定义该PCID组件地址的该字符线群中的一个字符线及该位线群中的一个位线选择，并施加至少一次脉冲电压来给予电应力，有机率地破坏构成该PCID装置的多个PCID组件的该导电体接合部，使构成该PCID装置的该多个PCID组件的电特性为物理随机性。
12.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，各个该认证核心包含至少一个半导体芯片，该半导体芯片具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该PCID组件系由一第一导电体区域、一第二导电体区域、被该第一及第二导电体区域夹住的一绝缘膜及一导电体接线孔构成，该导电体接线孔系藉由一开口部形成步骤及一导电材料埋入步骤形成，该开口部形成步骤系开设一贯通该绝缘膜并到达该第二导电体区域的空间上的孔，该导电材料埋入步骤系于该开口部埋入一导电性物质，该第一及第二导电体区域的至少一方被定义该PCID组件地址的该字符线群中的一个字符线及该位线群中的一个位线分别选择，该导电体接线孔的长度的目标值等于该第一及第二导电体区域间的距离，经过该开口部形成步骤及导电材料埋入步骤所制造的该多个导电体接线孔的长度，藉由制造步骤上的误差，系有机率地比该第一及第二导电体区域间的距离长或短，使构成该PCID装置的该多个PCID组件的电特性为物理随机性。
13.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，各个该认证核心包含至少一个半导体芯片，该半导体芯片具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该PCID组件系由一第一导电体区域、一第二导电体区域、架桥于该第一及第二导电体区域的一导电性细线及被该第一及第二导电体区域夹住且包覆该导电性细线的一绝缘膜构成，该第一及第二导电体区域的至少一方被定义该PCID组件地址的该字符线群中的一个字符线及该位线群中的一个位线分别选择，藉由该导电性细线的制造步骤或包覆该导电性细线的该绝缘膜的制造步骤中产生的误差，使该导电性细线有机率地断线，使构成该PCID装置的多个PCID组件的电特性为物理随机性。
14.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将对该认证核心的各自输入转换为二进制表示而得到，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该PCID组件至少具有两个端子，相对于规定的读取电压的输入，流通于该两个端子之间的电流值比一第一阈电流高时，视为输出一第一值，比一第二阈电流低时，视为输出一第二值，其中，该第一阈电流比该第二阈电流高，该PCID组件系藉由施加电应力而有机率地破坏该PCID组件的一部分，或藉由该半导体制造上的偏差使该PCID组件的一部分有机率地具有偏差，该多个PCID组件输出的第一值及第二值系被分配至该组件区域上的地址，产生该半导体芯片固有的物理随机性图样，来自该认证核心的输出码是藉由将该半导体芯片固有的物理随机性图样及该输入码以规定的方法合成来产生。
15.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接工作的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将对该认证核心的各自输入转换为二进制表示而得到，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，该多个PCID组件输出的第一值及第二值系被分配至该组件区域上的地址，产生该半导体芯片固有的物理随机性乱码，来自该认证核心的输出码，系将该输入码分割为对应于该字符线群的第一数列及对应于该位线群的第二数列，对每个该PCID组件的地址加上该第一数列的元素、该第二数列的元素及该乱码的元素并除以2后的余数作为元素的数列。
16.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将对该认证核心的各自输入转换为二进制表示而得到，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少两个组件区域(一第一胞阵列及一第二胞阵列)中集成的多个PCID组件构成，该第一胞阵列系被由多个字符线构成的一第一字符线群及由多个位线构成的一第一位线群而定义，该第二胞阵列系被由多个字符线构成的一第二字符线群及由多个位线构成的一第二位线群而定义，第一字符线群及第二字符线群，或第一位线群及第二位线群的任一方共享，将分配于第一及第二字符线群的字符线编号与分配于第一及第二位线群的位线编号的任一方作为行编号，另一方作为列编号，第一胞阵列内的PCID组件的地址系被该行编号及列编号定义，第一胞阵列内的多个PCID组件输出的第一值及第二值系被分配至第一胞阵列上的地址，产生该半导体芯片固有的物理随机性的第一乱码，第二胞阵列内的PCID组件的地址系被该行编号及列编号定义，第二胞阵列内的多个PCID组件输出的第一值及第二值系被分配至第二胞阵列上的地址，产生该半导体芯片固有的物理随机性的第二乱码，对于被给予的列编号，于每个行编号加上第一乱码的元素的第一和进一步除以2而得到第一余数，将该输入码分割为对应于第一字符线群的第一数列及对应于第一位线群的第二数列，其中该第一数列及该第二数列的元素编号系对应于该第一乱码的列编号，以获得对每个该元素编号加上第一数列的元素及第二数列的元素的第二和，将第一余数及第二和相加并除以2得到第二余数，将该第二余数依照该列编号排列的配列作为该认证核心的中间码，将第一数列的元素、该中间码的元素及第二乱码相加的第三和进一步除以2而得到第三余数，第一数列系将第二胞阵列上的地址的行编号作为元素编号，该中间码系将第二胞阵列上的地址的列编号作为元素编号，将对应第二胞阵列上的地址的行编号及列编号而获得的第三余数作为元素之行列，作为来自该认证核心之输出码。
17.根据权利要求1所述的网络，其特征在于，将权利要求15记载的输出码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
18.根据权利要求1所述的网络，其特征在于，将权利要求16记载的中间码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
19.根据权利要求1所述的网络，其特征在于，将权利要求16记载的输出码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
20.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将对该认证核心的各自输入转换为二进制表示而得到，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，由分别被分配该行编号的各行所关联的多个PCID组件的集体特征，分别分配第一值或第二值，储存于分别对应该行编号的多个替换组件，储存于该多个替换组件的第一值及第二值是产生该半导体芯片固有的物理随机性图样，来自该认证核心的输出码是藉由将该半导体芯片固有的物理随机性图样及该输入码以规定的方法合成来产生。
21.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将对该认证核心的各自输入转换为二进制表示而得到，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，由分别被分配该行编号的各行所关联的多个PCID组件的集体特征，分别分配第一值或第二值，储存于分别对应该行编号的多个替换组件，储存于该多个替换组件的第一值及第二值是产生该半导体芯片固有的物理随机性图样，藉由对应行编号而排列该替换组件的元素，以产生乱码，于每个元素编号将该输入码及该乱码相加并除以2的余数作为对应的元素编号的输出，产生来自该认证核心的输出码。
22.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，对该认证核心的输入码系以第一值及第二值作为元素的数列，该第一值及该第二值系将对该认证核心的各自输入转换为二进制表示而得到，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，由分别被分配该行编号的各行所关联的多个PCID组件的集体特征，分别分配第一值或第二值，储存于分别对应该行编号的多个替换组件，储存于该多个替换组件的第一值及第二值产生该半导体芯片固有的物理随机性图样，藉由对应行编号而排列该替换组件的元素，以产生乱码，将于每个元素编号将该输入码及该乱码相加并除以2的余数，藉由对应所对应的元素编号而排列，以产生中间码，将于每个元素编号将该中间码及该乱码相加并除以2的余数，对应所对应的元素编号而排列，产生来自该认证核心的输出码，来自该认证核心的输出码是藉由将该半导体芯片固有的物理随机性图样及该输入码以规定的方法合成来产生。
23.根据权利要求1所述的网络，其特征在于，将权利要求20记载的输出码作为权利要求1、6及7记载之密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
24.根据权利要求1所述的网络，其特征在于，将权利要求21记载的中间码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
25.根据权利要求1所述的网络，其特征在于，将权利要求21记载的输出码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
26.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，分别被分配该行编号的各行所关联的多个PCID组件内中，包含表示不可回复的错误的PCID组件的情形，将对应的行编号储存于另外准备的冗余存储器，对该认证核心的输入码，系为用于单独决定由该组件区域的所有行编号内选择与储存于该冗余存储器的行编号对应的行替换的行的方法的测试码，藉由该测试码的输入，该组件区域的所有行编号内，属于该冗余存储器者及不属于该冗余存储器者的列方向的分布产生该半导体芯片固有的物理随机性图样，来自该认证核心的输出码是藉由将该半导体芯片固有的物理随机性图样及该输入码以规定的方法合成来产生。
27.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，分别被分配该行编号的各行所关联的多个PCID组件内中，包含表示不可回复的错误的PCID组件的情形，将对应的行编号储存于另外准备的冗余存储器，对该认证核心的输入码，系为用于单独决定由该组件区域的所有行编号内选择与储存于该冗余存储器的行编号对应的行替换的行的方法的测试码，藉由该测试码的输入，该组件区域的所有行编号内，属于该冗余存储器者及不属于该冗余存储器者的列方向的分布产生该半导体芯片固有的物理随机性图样，使属于该冗余存储器的行编号对应于第一值，其以外的行编号对应于第二值，藉由对应于行编号来排列而产生乱码，藉由将对该认证核心的输入码转换为二进制表示，转换为以第一值及第二值作为元素的数列，将于每个元素编号将该输入码及该乱码相加并除以2的余数作为对应的元素编号的输出，产生来自该认证核心的输出码。
28.根据权利要求1所述的网络，其特征在于，是在于由多个逻辑节点构成的逻辑网络中，该多个逻辑节点分别连接各自的认证核心，该认证核心包含至少一个半导体芯片，该半导体芯片分别具有固有的物理随机性，该半导体芯片系包含重现实体芯片认证的PCID装置，该PCID装置系分别由多个PCID组件构成，该多个PCID组件系分别经由至少同一个芯片的制造步骤一并制造的半导体组件，由构成该半导体芯片的半导体基板上的至少一个组件区域中集成的多个PCID组件构成，该组件区域系藉由多个字符线所组成的字符线群及多个位线所组成的位线群而定义，该PCID组件的地址系由分配至该字符线群及该位线群的一方的行编号与分配至另一方的列编号来定义，分别被分配该行编号的各行所关联的多个PCID组件内中，包含表示不可回复的错误的PCID组件的情形，将对应的行编号储存于另外准备的冗余存储器，对该认证核心的输入码，系为用于单独决定由该组件区域的所有行编号内选择与储存于该冗余存储器的行编号对应的行替换的行的方法的测试码，藉由该测试码的输入，该组件区域的所有行编号内，属于该冗余存储器者及不属于该冗余存储器者的列方向的分布产生该半导体芯片固有的物理随机性图样，使属于该冗余存储器的行编号对应于第一值，其以外的行编号对应于第二值，藉由对应于行编号来排列而产生乱码，藉由将对该认证核心的输入码转换为二进制表示，转换为以第一值及第二值作为元素的数列，藉由将于每个元素编号将该输入码及该乱码相加并除以2的余数，对应于所对应的元素编号来排列，来产生中间码，将于每个元素编号将该中间码及该乱码相加并除以2的余数，对应于所对应的元素编号而排列，来产生来自该认证核心的输出码。
29.根据权利要求1所述的网络，其特征在于，将权利要求26记载的输出码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
30.根据权利要求1所述的网络，其特征在于，将权利要求27记载的中间码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
31.根据权利要求1所述的网络，其特征在于，将权利要求27记载的输出码作为权利要求1、6及7记载的密钥，封闭于该认证核心内，输入至密钥产生装置，产生权利要求1、6及7记载的公钥，由该认证核心输出。
32.根据权利要求8所述的网络，其特征在于，若属于输出该第一值的第一状态的PCID组件的比例，比属于输出该第二值的第二状态的PCID组件的比例大，则选择一部分或所有属于该第一状态的PCID组件，施加一电应力，相对地，若属于输出该第一值的第一状态的PCID组件的比例，比属于输出该第二值的第二状态的PCID组件的比例小，则选择一部分或所有属于该第二状态的PCID组件，施加一电应力。
CN201710818611.0A 2016-09-13 2017-09-12 密钥的防滥用技术 Active CN107819583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662393721P 2016-09-13 2016-09-13
US62/393,721 2016-09-13

Publications (2)

Publication Number Publication Date
CN107819583A CN107819583A (zh) 2018-03-20
CN107819583B true CN107819583B (zh) 2020-11-24

Family

ID=61560538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710818611.0A Active CN107819583B (zh) 2016-09-13 2017-09-12 密钥的防滥用技术

Country Status (2)

Country Link
US (1) US10785022B2 (zh)
CN (1) CN107819583B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8874477B2 (en) 2005-10-04 2014-10-28 Steven Mark Hoffberg Multifactorial optimization system and method
US10153035B2 (en) * 2016-10-07 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM-based authentication circuit
CN107040582B (zh) * 2017-02-17 2020-08-14 创新先进技术有限公司 一种数据处理方法及装置
US10693636B2 (en) * 2017-03-17 2020-06-23 Guigen Xia Authenticated network
US11132335B2 (en) * 2017-12-12 2021-09-28 Interset Software, Inc. Systems and methods for file fingerprinting
EP3565179B1 (en) * 2018-04-30 2022-10-19 Merck Patent GmbH Composite security marking and methods and apparatuses for providing and reading same
CN108830714A (zh) * 2018-05-28 2018-11-16 拜迪网络科技（上海）有限公司 区块链预言机
CN109033832B (zh) * 2018-06-22 2021-02-09 深圳前海益链网络科技有限公司 一种防范对区块链网络进行短暂分叉双花攻击的方法
CN108830602B (zh) * 2018-06-27 2022-03-29 电子科技大学 一种基于变色龙哈希函数的许可链构造及管控方法
CN109190384B (zh) * 2018-07-26 2022-02-22 百色学院 一种多中心区块链熔断保护系统及方法
CN109716375B (zh) * 2018-07-27 2023-06-23 区链通网络有限公司 区块链账户的处理方法、装置和存储介质
CN109691064B (zh) * 2018-08-23 2021-11-05 区链通网络有限公司 可抗量子区块链账户系统的扩容方法、装置以及系统
KR102503373B1 (ko) * 2018-09-12 2023-02-24 삼성전자주식회사 인증 채굴 회로, 이를 포함하는 전자 시스템 및 블록체인 네트워크의 형성 방법
US11521705B2 (en) * 2018-09-18 2022-12-06 International Business Machines Corporation Random sequence generation for gene simulations
CN111046445B (zh) * 2018-10-11 2022-01-28 合肥沛睿微电子股份有限公司 加解密金钥产生方法
CN109657482B (zh) * 2018-10-26 2022-11-18 创新先进技术有限公司 一种数据有效性的验证方法、装置和设备
CN109508558B (zh) * 2018-10-31 2022-11-18 创新先进技术有限公司 一种数据有效性的验证方法、装置和设备
CN111131362A (zh) * 2018-11-01 2020-05-08 昆盈企业股份有限公司 共享配置文件的方法
CN109274502B (zh) * 2018-11-02 2021-11-23 克洛斯比尔有限公司 公钥加密及密钥签名的创建方法、设备及可读存储介质
CN109558112B (zh) * 2018-11-14 2020-08-14 杭州复杂美科技有限公司 随机数生成方法、防作弊区块链系统、设备和存储介质
TWI678665B (zh) * 2018-11-30 2019-12-01 關貿網路股份有限公司 照護服務系統及其方法
US10795644B2 (en) * 2019-01-08 2020-10-06 Moac Blockchain Tech Inc Decentralized random number generator
US10735205B1 (en) * 2019-03-08 2020-08-04 Ares Technologies, Inc. Methods and systems for implementing an anonymized attestation chain
KR20200142337A (ko) * 2019-06-12 2020-12-22 삼성전자주식회사 물리적 복제 방지 기능 셀들을 포함하는 보안 장치 및 그것의 동작 방법
US10797887B2 (en) 2019-06-26 2020-10-06 Alibaba Group Holding Limited Confidential blockchain transactions
CN110349021B (zh) * 2019-06-26 2020-08-25 阿里巴巴集团控股有限公司 区块链中实现机密交易的方法及装置
EP3770751B1 (en) * 2019-07-25 2023-10-18 PUFsecurity Corporation High speed encryption key generating engine
WO2021022737A1 (zh) * 2019-08-08 2021-02-11 南京中诚区块链研究院有限公司 一种基于区块链的金融安全存证平台系统及方法
US20220286303A1 (en) * 2019-08-22 2022-09-08 Quantumciel Pte. Ltd. Device, system and method for providing information security
EP3824595A4 (en) * 2019-10-10 2022-03-09 Zodia Holdings Limited DIGITAL ASSET MANAGEMENT METHODS, SYSTEMS AND DEVICES
CN110992028B (zh) * 2019-10-14 2021-08-10 腾讯科技（深圳）有限公司 基于区块链网络的换汇平台的数据处理方法及装置
CN110910139B (zh) * 2019-12-04 2022-06-28 北汽蓝谷信息技术有限公司 基于区块链的可信硬件与高性能去中心化匿名加密方法
CN111127013B (zh) * 2019-12-24 2023-12-29 深圳大学 基于区块链的去中心化数据交易方法、装置、设备及介质
US11170361B2 (en) * 2020-01-08 2021-11-09 Visa International Service Association Computer-implemented method for performing a restricted transaction
CN111371543B (zh) * 2020-01-08 2023-03-24 中国科学院重庆绿色智能技术研究院 基于双区块链结构的物联网设备访问控制方法
CN111162914B (zh) * 2020-02-11 2023-06-16 河海大学常州校区 一种基于PUF的物联网IPv4身份认证方法及系统
JP7305592B2 (ja) 2020-03-30 2023-07-10 キオクシア株式会社 メモリシステム、メモリデバイス、及びメモリシステムの制御方法
US11818259B2 (en) * 2020-05-13 2023-11-14 Ridgeline, Inc. Query and projection processing for events
US11233640B2 (en) * 2020-05-13 2022-01-25 Ridgeline, Inc. Mutation processing for events
US11949784B2 (en) 2020-05-13 2024-04-02 Ridgeline, Inc. Auditing for events
US11233663B1 (en) * 2020-07-22 2022-01-25 Nxp Usa, Inc. Physically unclonable function having source bias transistors
KR20220019156A (ko) * 2020-08-06 2022-02-16 삼성전자주식회사 물리적 복제 방지 셀들을 포함하는 포함하는 보안 장치 및 그것의 동작 방법
US11856114B2 (en) * 2021-02-12 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Device signature based on trim and redundancy information
CN113419776B (zh) * 2021-07-09 2022-09-13 杭州复杂美科技有限公司 应用兼容方法、计算机设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009002599A2 (en) * 2007-05-11 2008-12-31 Validity Sensors, Inc. Electronically securing an electronic device using physically unclonable functions
CN103229451A (zh) * 2010-11-30 2013-07-31 英特尔公司 用于硬件设备的密钥供应的方法和装置
CN104838385A (zh) * 2012-12-28 2015-08-12 英特尔公司 使用基于物理不可克隆功能的密钥产生系统的设备认证
CN105323069A (zh) * 2014-07-31 2016-02-10 中国科学院数据与通信保护研究教育中心 一种基于puf的认证方法及设备
CN105743645A (zh) * 2016-01-25 2016-07-06 清华大学 基于puf的流秘钥生成装置、方法及数据加密、解密方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7810133B2 (en) * 2002-08-23 2010-10-05 Exit-Cube, Inc. Encrypting operating system
WO2007046037A1 (en) 2005-10-17 2007-04-26 Koninklijke Philips Electronics N.V. Integrated puf
US7603428B2 (en) * 2008-02-05 2009-10-13 Raptor Networks Technology, Inc. Software application striping
US8010782B2 (en) * 2008-01-18 2011-08-30 Sap Ag Method and system for mediated secure computation
US20100284539A1 (en) * 2009-03-09 2010-11-11 The Regents Of The University Of Michigan Methods for Protecting Against Piracy of Integrated Circuits
AU2010273279B2 (en) * 2009-07-16 2013-12-05 Georgia State University Research Foundation, Inc. Trusted query network systems and methods
JP5499358B2 (ja) 2010-03-24 2014-05-21 独立行政法人産業技術総合研究所 認証処理方法及び装置
KR101139630B1 (ko) 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
JP5857726B2 (ja) 2011-12-20 2016-02-10 富士通株式会社 温度センサ、暗号化装置、暗号化方法、及び個体別情報生成装置
ES2444277B1 (es) * 2012-08-22 2015-06-16 Vodafone España, S.A.U. Sistema y método de manejo de fallos en una red de acceso radio
JP6354172B2 (ja) 2014-01-20 2018-07-11 富士通株式会社 半導体集積回路及び認証システム
US9468029B2 (en) * 2014-03-10 2016-10-11 Belkin International Inc. Unifying multiple wireless networks
US9507566B2 (en) * 2014-04-01 2016-11-29 Oracle International Corporation Entropy generation for a distributed computing system
EP3304322A4 (en) * 2015-06-05 2018-11-07 Nutanix, Inc. Optimizable full-path encryption in a virtualization environment
US10198298B2 (en) * 2015-09-16 2019-02-05 Salesforce.Com, Inc. Handling multiple task sequences in a stream processing framework
US10142231B2 (en) * 2016-03-31 2018-11-27 Intel Corporation Technologies for network I/O access
IL268145B2 (en) * 2017-01-23 2023-09-01 Syed Kamran Hasan Universal connections bchain e3a
WO2018183542A1 (en) * 2017-03-29 2018-10-04 Fungible, Inc. Non-blocking any-to-any data center network with packet spraying over multiple alternate data paths
WO2018177656A1 (en) * 2017-03-31 2018-10-04 Telefonaktiebolaget Lm Ericsson (Publ) Application topology aware user plane selection in nr and 5gc

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009002599A2 (en) * 2007-05-11 2008-12-31 Validity Sensors, Inc. Electronically securing an electronic device using physically unclonable functions
CN103229451A (zh) * 2010-11-30 2013-07-31 英特尔公司 用于硬件设备的密钥供应的方法和装置
CN104838385A (zh) * 2012-12-28 2015-08-12 英特尔公司 使用基于物理不可克隆功能的密钥产生系统的设备认证
CN105323069A (zh) * 2014-07-31 2016-02-10 中国科学院数据与通信保护研究教育中心 一种基于puf的认证方法及设备
CN105743645A (zh) * 2016-01-25 2016-07-06 清华大学 基于puf的流秘钥生成装置、方法及数据加密、解密方法

Also Published As

Publication number Publication date
CN107819583A (zh) 2018-03-20
US20180076957A1 (en) 2018-03-15
US10785022B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
CN107819583B (zh) 密钥的防滥用技术
JP6592621B2 (ja) 認証ネットワーク
CN108632028B (zh) 认证网络
Gao et al. Physical unclonable functions
US11729005B2 (en) Apparatus and method for processing authentication information
CN107623675B (zh) 电子装置的网络、电子装置及其检查步骤
EP2214117B1 (en) Authentication with physical unclonable functions
CN100390695C (zh) 更少信息泄露的设备与方法
US20100250936A1 (en) Integrated circuit, encryption communication apparatus, encryption communication system, information processing method and encryption communication method
WO2018174112A1 (ja) ネットワーク上の装置認証技術
CN111476573B (zh) 一种账户数据处理方法、装置、设备及存储介质
US20230259899A1 (en) Method, participant unit, transaction register and payment system for managing transaction data sets
US10706177B2 (en) Apparatus and method for chip identification and preventing malicious manipulation of physical addresses by incorporating a physical network with a logical network
Cambou Unequally powered cryptography with physical unclonable functions for networks of internet of things terminals
CN107153793B (zh) 一种重要数据存储的防破译方法
Lokhande et al. Development of an Algorithmic Approach for Hiding Sensitive Data and Recovery of Data based on Fingerprint Identification for Secure Cloud Storage
JP2021190989A (ja) 電子装置のネットワーク及び電子装置
WO2021241590A1 (ja) 電子装置のネットワーク及び電子装置
US20230267426A1 (en) Payment system, coin register, participant unit, transaction register, monitoring register and method for payment with electronic coin data sets
JP2019145926A (ja) チップウォレット
JPWO2006003711A1 (ja) プリペイドカードとその決済システム及び電子鍵
Jain et al. Noise injection techniques in cryptographic keys to enhance security of autonomous systems
Wani et al. Design and Development of Collaborative Approach for Integrity Auditing and Data Recovery based on Fingerprint Identification for Secure Cloud Storage
GOKUL Secured Public level Data Transfer using Multi-Level QR code
Harshey et al. A State-of-the-Art Study on Physical Unclonable Functions for Hardware Intrinsic Security

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220318

Address after: 1, 9 floor, No. 284 Zhong Zheng Road, Ling Ya District, Kaohsiung, Taiwan, China

Patentee after: Watayasu Yukiko

Address before: Kanagawa

Patentee before: Toboka Hiroshi

TR01 Transfer of patent right