CN103440451A - 一种基于des的电子系统认证芯片 - Google Patents

一种基于des的电子系统认证芯片 Download PDF

Info

Publication number
CN103440451A
CN103440451A CN2013103106855A CN201310310685A CN103440451A CN 103440451 A CN103440451 A CN 103440451A CN 2013103106855 A CN2013103106855 A CN 2013103106855A CN 201310310685 A CN201310310685 A CN 201310310685A CN 103440451 A CN103440451 A CN 103440451A
Authority
CN
China
Prior art keywords
module
data
chip
host computer
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103106855A
Other languages
English (en)
Inventor
赖松林
吴辉革
林鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUJIAN FUDA HAIXI INTEGRATED CIRCUIT Co Ltd
Original Assignee
FUJIAN FUDA HAIXI INTEGRATED CIRCUIT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUJIAN FUDA HAIXI INTEGRATED CIRCUIT Co Ltd filed Critical FUJIAN FUDA HAIXI INTEGRATED CIRCUIT Co Ltd
Priority to CN2013103106855A priority Critical patent/CN103440451A/zh
Publication of CN103440451A publication Critical patent/CN103440451A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

本发明涉及一种电子系统认证芯片,所述的电子系统认证芯片包含串行通信协议模块、数据解密模块，芯片控制模块，密钥生成模块，时钟产生模块;时钟产生模块输出端与串行通信协议模块输入端、密钥生成模块输入端、芯片控制模块输入端、数据解密模块输入端相连，串行通信协议模块与芯片控制模块相连，密钥生成模块与芯片控制模块、数据解密模块相连，芯片控制模块与数据解密模块相连。

Description

一种基于DES的电子系统认证芯片
技术领域
 本发明涉及一种电子系统认证芯片。
背景技术
在电子技术普及的今天，越来越多的电子系统方案被设计及应用，也有越来越多的方案被非法地盗用，极大地损害了设计者和生产者的经济利益和创新的信心。为了防止产品的方案被“山寨”，如何有效地保护电子系统已经成为业内关注的焦点，也将成为电子行业发展的重要技术。为了解决以上问题，本发明欲设计一种可以用于电子产品的身份验证的电子系统认证芯片，以预防电子产品被人“山寨”。
发明内容
 本发明的目的在于提供一种电子系统认证芯片。本发明的上述目的是这样实现的：所述的电子系统认证芯片包含串行通信协议模块、数据解密模块，芯片控制模块，密钥生成模块，时钟产生模块等。时钟产生模块输出端与串行通信协议模块输入端、密钥生成模块输入端、芯片控制模块输入端、数据解密模块输入端相连，串行通信协议模块与芯片控制模块相连，密钥生成模块与芯片控制模块、数据解密模块相连，芯片控制模块与数据解密模块相连。
与现有技术比较，本发明的电子系统认证芯片，芯片自带解密功能，可以用于电子产品的身份验证，可以预防电子产品被人“山寨”。本发明有针对性地设计产品，简化芯片的访问方式，成本具有一定优势的产品。同时，本发明产品采用常规0.35μm的CMOS（互补金属氧化物半导体）工艺，容易集成，高成品率，低成本，是一款电路简单、经济实用、成本低、很有市场前景的芯片。
附图说明
图1是本发明的系统认证芯片的内部电路结构示意框图。
图2是本发明的封装后的引脚定义图。
图3是本发明的一种应用实例电路图。 
具体实施方式
为了更清楚地解释芯片的设计，下面结合附图的具体实施例对本发明进一步说明。（但不是对本发明的限制）。
图1所示是本发明的系统认证芯片的电路结构示意框图，本发明在结构上包含了串行通信协议模块、数据解密模块，芯片控制模块，密钥生成模块，时钟产生模块等。时钟产生模块输出端与串行通信协议模块输入端、密钥生成模块输入端、芯片控制模块输入端、数据解密模块输入端相连。串行通信协议模块与芯片控制模块相连。密钥生成模块与芯片控制模块、数据解密模块相连。芯片控制模块与数据解密模块相连。
所述的时钟产生模块设有内部振荡器和分频模块。内部振荡器在芯片内部自动生成，而分频模块连声内部振荡器，对振荡器的时钟频率实现分频。
所述的串行通信协议模块使用的是I2C（内部整合电路，下同）协议，是一种两线式的串行通信协议，用于芯片和控制器件的通信。
所述的密钥生成模块设有存储器和密钥产生器。存储器存储用于产生密钥的数据，而密钥产生器用于产生密钥。
所述的数据解密模块用于执行64位的DES（数据加密标准）解密。
所述的芯片控制模块是整个芯片的核心,它控制数据解密的进程,它从I2C接口中提取信息，并且提供数据解密模块的密文，同时控制密钥的产生。
本发明的原理是上位机访问电子系统认证芯片时，获取的数据具有唯一的标识，也就是说，除了当前系统使用的电子系统认证芯片外，使用其它的方式难以获取和复制上位机从电子系统认证芯片读取的数据。而我司为各个厂家提供的芯片又具有唯一性，所以厂家能通过电子系统认证芯片读取的数据与预期的数据是否相符这一情况来判断当前的硬件方案是正版还是盗版。
进一步地，所述的通信模块采用兼容I2C接口SDA、SCL与上位机通信，上位机通过数据线SDA与时钟线SCL将相关命令和数据写入芯片，也可以通过SDA、SCL将芯片的处理结果读取到上位机。
进一步地，本发明为加强数据通信的安全性，采用双重挑战应答方式认证，其双重性体现为：先用一组密钥实现一组随机数的加密，通过上位机发送给认证芯片，认证芯片经过处理得到随机数后，利用随机数生成一组密钥，然后上位机根据随机数选定的密钥，再对一组随机数进行加密，得到加密数据发送给认证芯片，认证芯片利用选定的密钥解密后发回数据供上位机进行合法性认证。
所述的芯片设有地端GND、测试用0-2端NC0-2，电源端VDD，复位端RST、串行通信的时钟端SCL、串行通信的数据端SDA； 图2是本发明芯片的的引脚定义图，以下是它的引脚功能：
端口 中文名 方向 功能
GND 地 输入 芯片工作的电源地端。
NC0 测试用0端 输出 厂商在芯片出厂测试时使用，用户不操作。使用时悬空。
SDA 串行通信的数据端 双向 上位机和芯片通过该端口传输串行通信的数据。
NC1 测试用1端 输入 厂商在芯片出厂测试时使用，用户不操作。使用时接低电平。
NC2 测试用2端 输入 厂商在芯片出厂测试时使用，用户不操作。使用时接低或高电平。
SCL 串行通信的时钟端 输入 上位机通过该端口输入串行通信的时钟。
RST 复位端 输入 芯片的复位端；高电平时有效复位。
VDD 电源 输入 芯片工作的电源端。工作范围为3.3V~5V。
图3是芯片的一种应用实例。图中，芯片的地端、NC1、NC2端全部接电源地，而VDD接电源。RST、SCL、SDA端都分别连接一个上拉电阻R1、R2、R3到电源端，上拉电阻阻值都为4.7K欧，然后分别与上位机的引脚相连。
上位机对芯片的访问是通过以下的指令进行的。
1）向FD3xx发送选择密钥的数据的操作。
首先，启动I2C，使用I2C依次发送从机地址0xae，子地址0xfd、命令字0xf6，结束I2C。
其次，启动I2C，使用I2C依次发送从机地址0xae，子地址0x00，64位用于选择密钥的数据，结束I2C。
2）向FD3xx发送算法的密文的操作。
首先，启动I2C，使用I2C依次发送从机地址0xae，子地址0xfd，命令字0xf7，结束I2C。
其次，启动I2C，使用I2C依次发送从机地址0xae，子地址0x00，64位密文的数据，结束I2C。
3）向FD3xx读取算法的运行结果的操作。
首先，启动I2C，使用I2C依次发送从机地址0xae，子地址0xfd、命令字0xf8，结束I2C。
其次，启动I2C，使用I2C依次发送从机地址0xaf，子地址0x00，然后接收64位算法的运行结果，结束I2C。
*注意事项：用户必须依次执行“向FD3xx发送选择密钥的数据的命令”à“向FD3xx发送算法的密文的命令”à“向FD3xx读取算法的运行结果的命令”的操作才能读取到正确的结果，否则只能读取到低电平。
以下结合图3的具体实施例对本发明进一步说明。（但不是对本发明的限制）
上位机通过RST、SCL、SDA三个端口访问FD3xx。
1）上位机通过置RST为高电平10us复位FD3xx ，再置RST为低电平。
2）上位机产生随机数data1，经过我司提供的程序处理后获得DES加密后的数据data1_enc，然后执行向FD3xx发送用于选择密钥的数据的操作。操作中的密钥选择数据为data1_enc。
3）上位机产生随机数data2，经过我司提供的程序处理后获得DES加密后的数据data2_enc，然后执行向FD3xx发送解密密文的操作。操作中的密文为data2_enc。
4）上位机执行向FD3xx读取算法的运行结果的操作。假设读取的结果为data3。
5）把data3与data2比较，如果两者数据相等，则说明方案是正版，否则，则判定方案为盗版。
 

Claims (6)

1.一种电子系统认证芯片，其特征在于，所述的电子系统认证芯片包含串行通信协议模块、数据解密模块，芯片控制模块，密钥生成模块，时钟产生模块;时钟产生模块输出端与串行通信协议模块输入端、密钥生成模块输入端、芯片控制模块输入端、数据解密模块输入端相连，串行通信协议模块与芯片控制模块相连，密钥生成模块与芯片控制模块、数据解密模块相连，芯片控制模块与数据解密模块相连;
所述的时钟产生模块设有内部振荡器和分频模块;
所述的串行通信协议模块用于芯片和上位机的通信;
所述的密钥生成模块设有存储器和密钥产生器;
所述的数据解密模块用于执行64位的DES解密算法;
所述的芯片控制模块从I2C接口中提取信息，并且提供数据解密模块的密文，同时控制密钥的产生。
2.根据权利要求1所述的电子系统认证芯片，其特征在于，所述的通信模块采用兼容二线制接口SDA、SCL与上位机通信，上位机通过数据线SDA与时钟线SCL将相关命令和数据写入芯片，也可以通过SDA、SCL将芯片的处理结果读取到上位机。
3.根据权利要求1所述的电子系统认证芯片，其特征在于，所述的电子系统认证芯片采用双重挑战应答方式认证，其双重性体现为：先用一组密钥实现一组随机数的加密，通过上位机发送给认证芯片，认证芯片处理后得到随机数，利用随机数生成一组密钥，上位机根据随机数选定的密钥，再对一组随机数进行加密，得到加密数据发送给认证芯片，认证芯片利用选定的密钥解密后发回数据供上位机进行合法性认证。
4.根据权利要求1所述的电子系统认证芯片，其特征在于，所述的芯片设有地端、测试用0-2端，电源端，复位端RST、串行通信的时钟端SCL、串行通信的数据端SDA端；
芯片的地端、测试用NC1端全部接电源地，NC2可接电源地或接高电平，而VDD接电源；; 复位端RST、串行通信的时钟端SCL、串行通信的数据端SDA端都分别连接一个上拉电阻R1、R2、R3到电源端，上拉电阻阻值都为4.7K欧，然后分别与上位机的引脚相连。
5.根据权利要求1所述的电子系统认证芯片，其特征在于，所述的上位机对芯片的访问是通过以下的指令进行的:
a）向FD3xx发送选择密钥的数据的操作:
首先，启动I2C，使用I2C依次发送从机地址0xae，子地址0xfd、命令字0xf6，结束I2C;
其次，启动I2C，使用I2C依次发送从机地址0xae，子地址0x00，64位用于选择密钥的数据，结束I2C;
b）向FD3xx发送算法的密文的操作:
首先，启动I2C，使用I2C依次发送从机地址0xae，子地址0xfd，命令字0xf7，结束I2C;
其次，启动I2C，使用I2C依次发送从机地址0xae，子地址0x00，64位密文的数据，结束I2C;
c）向FD3xx读取算法的运行结果的操作:
首先，启动I2C，使用I2C依次发送从机地址0xae，子地址0xfd、命令字0xf8，结束I2C;
其次，启动I2C，使用I2C依次发送从机地址0xaf，子地址0x00，然后接收64位算法的运行结果，结束I2C。
6.根据权利要求1所述的电子系统认证芯片，其特征在于，所述的上位机通过RST、SCL、SDA三个端口访问FD3xx:
a）上位机通过置RST为高电平10us复位FD3xx ，再置RST为低电平;
b）上位机产生随机数data1，经过我司提供的程序处理后获得DES加密后的数据data1_enc，然后执行向FD3xx发送用于选择密钥的数据的操作,操作中的密钥选择数据为data1_enc;
c）上位机产生随机数data2，经过程序处理后获得DES加密后的数据data2_enc，然后执行向FD3xx发送解密密文的操作,操作中的密文为data2_enc;
d）上位机执行向FD3xx读取算法的运行结果的操作；
 假设读取的结果为data3;
e）把data3与data2比较，如果两者数据相等，则说明方案是正版，否则，则判定方案为盗版。
CN2013103106855A 2013-07-23 2013-07-23 一种基于des的电子系统认证芯片 Pending CN103440451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013103106855A CN103440451A (zh) 2013-07-23 2013-07-23 一种基于des的电子系统认证芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103106855A CN103440451A (zh) 2013-07-23 2013-07-23 一种基于des的电子系统认证芯片

Publications (1)

Publication Number Publication Date
CN103440451A true CN103440451A (zh) 2013-12-11

Family

ID=49694144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103106855A Pending CN103440451A (zh) 2013-07-23 2013-07-23 一种基于des的电子系统认证芯片

Country Status (1)

Country Link
CN (1) CN103440451A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106027261A (zh) * 2016-05-18 2016-10-12 厦门大学 基于fpga的luks认证芯片电路及其密码恢复方法
CN106685909A (zh) * 2015-07-16 2017-05-17 渡边浩志 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法
WO2018137482A1 (zh) * 2017-01-25 2018-08-02 天地融科技股份有限公司 一种合法芯片的识别方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316720A (zh) * 2000-04-04 2001-10-10 王耀 智能ic卡及嵌入式sam安全模块接口功能的改进结构
CN103049681A (zh) * 2012-12-13 2013-04-17 东南大学 一种基于防复制电路的防抄板系统及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316720A (zh) * 2000-04-04 2001-10-10 王耀 智能ic卡及嵌入式sam安全模块接口功能的改进结构
CN103049681A (zh) * 2012-12-13 2013-04-17 东南大学 一种基于防复制电路的防抄板系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赖松林: "一种电子系统认证芯片的物理设计", 《中国集成电路》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106685909A (zh) * 2015-07-16 2017-05-17 渡边浩志 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法
CN106685909B (zh) * 2015-07-16 2020-07-14 渡边浩志 电子装置的网络单元、电子装置的网络及芯片认证装置的利用方法
CN106027261A (zh) * 2016-05-18 2016-10-12 厦门大学 基于fpga的luks认证芯片电路及其密码恢复方法
WO2018137482A1 (zh) * 2017-01-25 2018-08-02 天地融科技股份有限公司 一种合法芯片的识别方法及系统
US10579701B2 (en) 2017-01-25 2020-03-03 Tendyron Corporation Legal chip identification method and system

Similar Documents

Publication Publication Date Title
US10929572B2 (en) Secure data storage device with security function implemented in a data security bridge
US8990571B2 (en) Host device, semiconductor memory device, and authentication method
KR101873230B1 (ko) 세컨더리 채널 상의 부분 인증을 통한 콘텐트의 내부 프로세싱을 위한 메커니즘
US9998440B2 (en) System and processing method for electronic authentication client, and system and method for electronic authentication
US10943020B2 (en) Data communication system with hierarchical bus encryption system
CN103383668A (zh) 片上系统、操作片上系统的方法和包括片上系统的设备
CN102843234A (zh) 半导体装置以及将数据写入到半导体装置的方法
WO2019062769A1 (en) DEVICE AND METHOD FOR ENCRYPTING AND DETECTING STORAGE DATA
CN110084054A (zh) 一种数据保密装置、方法、电子设备及存储介质
KR20070038098A (ko) 태그를 붙인 물품의 정보에 액세스하기 위한 방법, 로컬서버, ｏｎｓ 프록시, 프로그램, 태그의 제작 방법, 태그라이터를 갖는 장치, 태그, 태그 라이터를 갖는 장치의제어 프로그램
CN112134703B (zh) 使用改良式键熵汇流排保护的电子装置
CN101685425A (zh) 移动存储设备及实现移动存储设备加密的方法
CN103986582A (zh) 一种基于动态加密技术的数据加密传输方法、装置及系统
CN104156677A (zh) 一种基于fpga的硬盘加密、解密系统
CN103020549B (zh) 存储器的保护装置以及存储装置
CN109101829B (zh) 基于可重构密码处理器的安全固态盘数据传输系统
CN103440451A (zh) 一种基于des的电子系统认证芯片
CN105512520B (zh) 一种反克隆的车载系统及其工作方法
CN104077243A (zh) Sata硬盘设备加密方法及系统
CN204808325U (zh) 一种对数据进行加密的设备
CN103902932A (zh) 支持usb型存储设备的数据加解密的装置及方法
KR20170105393A (ko) 스토리지 디바이스의 인증 방법 및 시스템
CN103324970B (zh) 一种高效安全的rfid的收发方法及其系统
CN203502966U (zh) 一种电子系统认证芯片
US20200204339A1 (en) Portable electronic device and ic module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131211