JP4714251B2 - 電気比抵抗探査送信電極自動配電制御装置及び方法 - Google Patents

Description

本発明は、電気比抵抗探査送信電極自動配電制御装置及び方法に関し、より詳しくは、ＭＯＳＦＥＴ電子素子配列を用いて送信電極配列の自動電極制御を遂行する安定的で、かつ半永久的な送信電極自動配電制御装置及びその方法に関する。

地下を非破壊映像化する地区物理探査法の１つとして最近に広く使われている電気比抵抗探査法は、不均質な媒質で複雑に形成された地層構造を映像化（imaging）するために、地下内に人為的に電流（Ｉ）を透過して電位差（ΔＶ）を測定した後、地下媒質の電気的物性分布差異を用いて、地質構造や異常帯を把握する地球物理学的方法である。

即ち、一対の電極を通じて直流電流を交互に順方向及び逆方向に流しながら他の一対の電位電極で電位差を測定することで、地下の電気比抵抗分布を把握する地下探査法である。

図１は、地下の電気伝導度物性が地質特性によって異なるように分布する場合、この差異を用いて地下を非破壊映像化する電気比抵抗探査法の現場測定を説明する図である。

電気比抵抗は、電気がよく通る程度を示す電気伝導度の逆数であって、物性の固有単位はΩ−ｍである。このような電気探査の結果、映像断面で低い比抵抗部位が捕捉されると、概して鉱脈や地下水脈と分析され、最近の土木建設現場でトンネル掘削前に行う地盤調査などでは避けたり事前の対策を立てなければならない破砕帯／断層などの軟弱帯に対する情報を示すこともする。

さらに最近には、この方法がごみ埋立地や漏油発生現場で、環境汚染帯の探知のために応用されたり、考古学的遺物調査のためにも活用されている。

電気比抵抗探査システムは、大別して、送信部、受信部、ディジタル制御部、電源部、測定ソフトウェアなどで構成され、ここに自動測定のためにはディジタル出力によるマルチチャネルリレー配電盤の制御回路及び結線が追加される。

図２は、電気比抵抗探査測定システムの構成例を示す図である。

受信部では、送信部から注入された送信電極（Ｃ１、Ｃ２）間の電流が土の中の媒質を通過しながら変化された電圧差（Potential difference）を、受信電極対（Ｐ_１、Ｐ_２）を通じて測定した後、利得（Gain）を与え、Ａ／Ｄ変換器を通じて数値信号（Digital signal）に作って、直列（Serial）通信線を通じて制御／計測用ノートブックＰＣへ転送される。

地表で移動しながら地下に電流を流し、電圧を測定して電気がよく通る部位を探し出す電気探査装備は、一見して電子部品から構成できる電子機器中の１つと考えられるが、正確な理論及び現場運用経験に基づく設計なしには各種現場で正しく使える探査機を作ることは容易でない。

電気比抵抗探査で使われる電極配列法は、単極子配列（pole-pole array）、双極子配列（dipole-dipole array）、ウェンナー配列（Wenner array）、シュランベルジャー配列（Schlumberger array）などがあり、これらはそれぞれの長・短所を持っている。したがって、最も良い方法は同一側線上で、それぞれの電極配列に対する探査を遂行して比較することによって、相互間の長・短所を補完するものである。

しかしながら、実際には、時間、経済性、または現場条件上、いろいろな方法を適用することは容易でない実状である。したがって、探査目的、規模、及び探査現場の条件に従い、最適の配列を選別する必要性がある。

電気比抵抗探査の試験方法及び原理を要約説明すると、地下媒質に存在する電気比抵抗異常帯（Anomaly）による異常電位差を測定及び解析して、地質構造、断層／破砕帯、地下水などの地下構造を糾明する物理探査技法である。

電気比抵抗探査計測システムは、数十個の電極配列のうち、一対ずつ選びながら送信し、測定する。最近は、このような一連の手動式測定をリレー（relay）配列を使用してソフトウェア制御により自動化している。

しかしながら、リレーを使用すると、数十万回の接点使用回数の制限により寿命が永久的でなくて、誤動作時にリレーが容易に破壊でき、かつ送信電流容量が増加する場合、リレーの大きさも大幅増大する。

特に、出力負荷側に高電圧が送電されている間、リレー制御部電源が突発的に消える場合、リレーの機構的接点は大きい損傷を受けるが、この場合を考慮した設計は、充電用バッテリを運用する野外探測装備である電気探査の場合によく発生する状況で、必ず考慮すべき事項である。勿論、これに対比して余裕ある大容量のリレーを採択することができるが、この場合、大きさと重さが増加し、またコスト及びリレー駆動電力も共に増加し、特にこの場合にも接点使用回数の機構的限界により寿命が永久的でないという問題は解決できない。即ち、リレーを使用すると、数十万回の接点使用回数の制限により寿命が永久的でない。実際に、電気探査のような場合、１秒当り１回の接点運用で長時日連続使用すると、数ヶ月で百万回の接点を超過してリレーの寿命が尽きる場合が多い。

またリレーは、低速で、アーク発生による接触不良と誘導負荷によるサージノイズ（surge noise）の発生、機械的摩耗、バウンスチャッタリング（bounce chattering）などの問題を甘受しなければならない。

したがって、このような送信電極配列の自動電極制御を半導体素子（ＭＯＳＦＥＴ等）の配列を用いて代替することができる方法があると、非常に安定的で、かつ半永久的な装置になるが、現在最新製品ではこのような適用が考案された事例がない。

前述した従来技術の問題点を解決するために、本発明は、バイポーラ送信高速スイッチングが可能で、安定的で、かつ半永久的な送信電極自動配電装置を提供することをその目的とする。

前述した課題を解決するための本発明の送信電極自動配電制御装置は、電気比抵抗探査計測システムの送信電極自動配電制御装置であって、ｎ個の各送信電極の上段及び下段に一対のＭＯＳＦＥＴが連結され、上記各一対のＭＯＳＦＥＴが相互並列で連結される回路と、上記各ＭＯＳＦＥＴのオン／オフ（ON/OFF）を制御する制御手段と、を含んでなることを特徴とする。
また、上記制御手段としては、２つのデコーダ（decoder）が利用されることができ、上記２つのデコーダは、各々上記の上段ＭＯＳＦＥＴと上記の下段ＭＯＳＦＥＴに連結されて、各ＭＯＳＦＥＴのオン／オフ（ON/OFF）を制御するようになる。
このように、本発明は従来のリレー配列を用いた自動配電装置を一対のＭＯＳＦＥＴが並列で連結される回路構造に代替することにより、バイポーラ送信高速スイッチングが可能で、安定的で、かつ半永久的な送信電極自動配電装置を提供することができる。
また、上記の制御手段は、上記各ＭＯＳＦＥＴの接地を分離する接地分離手段を介して上記各ＭＯＳＦＥＴのオン／オフ（ON/OFF）を安定的に制御することを特徴とし、上記接地分離手段として各ＭＯＳＦＥＴにフォトカプラが連結されることができる。即ち、上記ＭＯＳＦＥＴのオン／オフ（ON/OFF）制御時に数百ボルトの高電圧がかかることになるので、本発明では安定な動作のために、グラウンドが分離された接地分離手段により安定したＭＯＳＦＥＴ制御を遂行する方法を提供する。
また、上記制御手段は、自動配電時に同一な送信電極が選択される場合、上記制御手段の出力を遮断する保護回路を含んでなることを特徴とする。上記保護回路の一例としては、デコーダと上記デコーダに連結された比較器とを含んでなり、上記比較器において、上段ＭＯＳＦＥＴ制御データと下段ＭＯＳＦＥＴ制御データとを比較して、完全に一致する場合、上記デコーダの出力を遮断する方式が利用されることができる。
このように、本発明は、同一電極が選択される場合、論理的にオン（ON）制御がなされない保護回路を構成して、誤動作時にＭＯＳＦＥＴ素子が破壊されることを事前に遮断できるようになる。
また、前述した課題を解決するための本発明の送信電極自動配電制御方法は、電気比抵抗探査計測システムの送信電極自動配電制御方法であって、（ａ）制御手段により、ｎ個の各送信電極の上段及び下段に一対のＭＯＳＦＥＴが連結され、上記各一対のＭＯＳＦＥＴが相互並列で連結された回路で２つの送信電極（Ｃ１、Ｃ２）を選択するステップと、（ｂ）制御手段により上記送信電極（Ｃ１）の上段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の下段ＭＯＳＦＥＴをオン（ON）させ、一定時間待機するステップと、（ｃ）制御手段により上記送信電極（Ｃ１）の上段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の下段ＭＯＳＦＥＴをオフ（OFF）させ、一定時間待機するステップと、（ｄ）制御手段により上記送信電極（Ｃ１）の下段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の上段ＭＯＳＦＥＴをオン（ON）させ、一定時間待機するステップと、（ｅ）制御手段により上記送信電極（Ｃ１）の下段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の上段ＭＯＳＦＥＴをオフ（OFF）させ、一定時間待機するステップと、を含んでなることを特徴とする。
このように、一対のＭＯＳＦＥＴを並列で配列したＨ−ブリッジ構造に基づいて、選択された一対の送信電極に連結された上段及び下段ＭＯＳＦＥＴを交互にオン（ON）に制御することによって、送信電極に交互に順方向及び逆方向電流を送信するバイポーラ制御方式を具現して、安定的で、かつ信頼性ある電気比抵抗探査が遂行できるようになる。
また、上記（ａ）ステップは、（ａ−１）上記の上段ＭＯＳＦＥＴを制御するデータと上記の下段ＭＯＳＦＥＴを制御するデータとを比較するステップと、（ａ−２）上記の上段ＭＯＳＦＥＴ制御データと上記の下段ＭＯＳＦＥＴ制御データとが完全に一致する場合、上記制御手段の出力を遮断するステップと、を含んでなることが好ましくて、これによって、誤動作により同一電極が選択されてＭＯＳＦＥＴ素子が破壊されることを事前に遮断できるようになる。

本発明によると、バイポーラ送信高速スイッチングが可能で、安定的で、かつ半永久的な送信電極自動配電装置及びその方法を提供して、従来のリレー方式の問題点を画期的に解決することができる。

また、本発明の送信電極自動配電装置は、各ＭＯＳＦＥＴの接地を分離する接地分離手段を介して、上記各ＭＯＳＦＥＴのオン／オフ（ON/OFF）を安定的に制御することができ、同一電極が選択される場合、論理的にオン（ON）制御がなされない保護回路を構成して、誤動作時にＭＯＳＦＥＴ素子が破壊されることを事前に遮断することができる。

以下、添付された図面を参考しつつ本発明の一実施形態による電気比抵抗探査送信電極自動配電制御装置及び方法を詳細に説明する。

本発明は、ここに説明される実施形態に限定されず、他の形態で具体化されることができる。むしろ、ここで紹介される実施形態は開示された内容が徹底し、完全になることができるように、そして当業者に本発明の思想が十分伝達できるようにするために提供されるものである。

図３は、本発明の一実施形態に係る送信電極自動配電制御装置のＭＯＳＦＥＴ配列において、選択された一対の電流送信電極（Ｃ１、Ｃ２）に交互に順方向及び逆方向電流をバイポーラ送信制御するＨ−ブリッジ概念図であり、図４は本発明の一実施形態に係る送信電極自動配電制御装置の基本的な回路構成を示す概念図である。

図４に示すように、本発明の送信電極自動配電制御装置は、ｎ個の各送信電極（Ｃ０、Ｃ１、・・・、Ｃｎ）の上段及び下段に一対のＭＯＳＦＥＴ（ＭＨ０、ＭＬ０、・・・、ＭＨｎ、ＭＬｎ）が連結され、各一対のＭＯＳＦＥＴ（ＭＨ０、ＭＬ０、・・・、ＭＨｎ、ＭＬｎ）が相互並列で連結される回路を基本に構成され、各ＭＯＳＦＥＴのオン／オフ（ON/OFF）を制御する制御手段（図示せず）が含まれる。

このように、本発明は従来のリレー配列を用いた自動配電装置を一対のＭＯＳＦＥＴが並列で連結される回路構造に代替したものを基本構成とする。ＭＯＳＦＥＴは、高速スイッチングが可能であり、導通時に内部抵抗が大変少ないし、発熱も少なくて、本発明の自動配電制御装置は、従来のリレー方式に比べて非常に安定的で、かつ半永久的な使用が可能である。特に、大容量リレーでも解決できない寿命制限の問題を解決することができる。

本発明の基本回路構成は、選択された一対の送信電極に交互に順方向及び逆方向電流を送信するバイポーラ送信を自動で制御できるように、図３に図示されたＨ−ブリッジ構造を基本構造とする。

図３に示すように、送信電極（Ｃ１）の上段及び下段に一対のＭＯＳＦＥＴ（ＭＨ１、ＭＬ１）が連結され、同様に送信電極（Ｃ２）にも一対のＭＯＳＦＥＴ（ＭＨ２、ＭＬ２）が連結され、ＭＯＳＦＥＴ（ＭＨ１、ＭＬ１）とＭＯＳＦＥＴ（ＭＨ２、ＭＬ２）は並列で連結されて、送信電極（Ｃ１、Ｃ２）に対してＨ−ブリッジ構造をなす。Ｃ１の上段ＭＯＳＦＥＴ（ＭＨ１）とＣ２の下段ＭＯＳＦＥＴ（ＭＬ２）をオン（ON）に制御すると、順方向電流が送信され、Ｃ１の下段ＭＯＳＦＥＴ（ＭＬ１）とＣ２の上段ＭＯＳＦＥＴ（ＭＨ２）をオン（ON）に制御すると、逆方向電流が送信される。

制御手段により各ＭＯＳＦＥＴのオン／オフ（ON/OFF）を制御する場合、数百ボルトの高電圧がかかることになるが、本発明では、各ＭＯＳＦＥＴの接地を分離する接地分離手段を介して各ＭＯＳＦＥＴのオン／オフ（ON/OFF）を安定的に制御することを特徴とする。

接地分離手段の一実施形態では、図３及び図４に示すように、各ＭＯＳＦＥＴにフォトカプラ（ＰＨ０、ＰＨ１、・・・、ＰＨｎ、ＰＬ０、ＰＬ１、・・・、ＰＬｎ）が連結されることができる。フォトカプラは、光を用いるので、雑音に強くて、システムを構成する素子間の電流を絶縁することができ、各素子毎に接地が可能である。また、素子間の結合容量が小さいので、出力側の信号が入力側に戻ることがないなどの長所がある。このようなフォトカプラを各ＭＯＳＦＥＴに媒介して結合すると、ＭＯＳＦＥＴのグラウンドを分離できるので、安定したオン／オフ（ON/OFF）が可能になる。

図５は、本発明の制御手段の一実施形態であるディジタル制御回路部を示している。

本実施形態では、図５に示すように、制御手段として２つのデコーダ（decoder）ＤＨ、ＤＬが用いられることができる。１つのデコーダＤＨは、上段ＭＯＳＦＥＴ（ＭＨ０、ＭＨ１、・・・、ＭＨｎ）のオン／オフ（ON/OFF）を、残りのデコーダＤＬは下段ＭＯＳＦＥＴ（ＭＬ０、ＭＬ１、・・・、ＭＬｎ）のオン／オフ（ON/OFF）を制御することになる。

本実施形態では、送信電極の数をｎ＝１６の場合に対応して、１６ビット４進デコーダＩＣを表している。探査現場では、必要な探測線の延長線距離に従って、普通一定間隔の探測電極数（ｎ）を１６、３２、４８、６８等に拡張して探査することができる。このように、電極数（ｎ）が増加する場合、ｎ＝１６の基本回路を必要な倍数だけ追加して活用することができる。

一方、本発明の制御装置が誤動作により同一な送信電極が選択されると、出力合線によりＭＯＳＦＥＴ素子が破壊されて、装置を使用できなくなる。このような場合、探査装備運用者は現場で探査を終了し撤収して、装置を修理せざるをえない。

このような問題を解決するために、本発明の制御手段は、自動配電時に同一な送信電極が選択される場合、制御手段の出力を遮断する保護回路を含んでなされる。

保護回路の一実施形態では、図５に示すように、２つのデコーダＤＨ、ＤＬとデコーダＤＨ、ＤＬに連結された比較器ＣＰを含んで構成されることができる。ここで、１６個の電極を希望の通り制御し保護するために、比較器ＣＰは１つの４ビット比較ＩＣを、２つのデコーダＤＨ、ＤＬは１６ビット４進デコーダＩＣを必要とする。

システムの統合制御部は、１チップ（one chip）マイクロプロセッサ、または産業用エンベデッド（Embedded）ＣＰＵボードを使用することができ、この際、８ビットのディジタル出力ラインを必要とする。この中で、４個はＨ＿Ｄ０、Ｈ＿Ｄ１、Ｈ＿Ｄ２、Ｈ＿Ｄ３に割り当てられて、１つのデコーダＩＣに入力されて１６個のうちの１つ（例えば、Ｃ＿Ｈ１）を選択して、図４の上段ＭＯＳＦＥＴをオン（ON）に制御するようになる。他の４個はＬ＿Ｄ０、Ｌ＿Ｄ１、Ｌ＿Ｄ２、Ｌ＿Ｄ３に割り当てられて、残りの１つのデコーダＩＣに入力されて、また１６個のうちの１つ（例えば、Ｃ＿Ｌ２）を選択して、図４の下段ＭＯＳＦＥＴをオン（ON）に制御するようになる。

しかしながら、ここで誤りにより選択された電極２つが同一になる場合、同一な電極を制御する上段ＭＯＳＦＥＴ及び下段ＭＯＳＦＥＴが同時にオン（ON）されて合線されるので、瞬間的に発熱して容易に素子が破壊される。現場で現実的によく発生し得るこの場合を保護するために、同一電極の上段及び下段ＭＯＳＦＥＴが同時にオン（ON）される場合には、デコーダＩＣの出力が遮断されるようにすると、問題を解決することができる。

このために、別途の４ビット比較ＩＣを用いる。即ち、比較ＩＣの上段制御用４ビット入力データ（Ｈ＿Ｄ０、Ｈ＿Ｄ１、Ｈ＿Ｄ２、Ｈ＿Ｄ３）、及び下段制御用４ビット入力データ（Ｌ＿Ｄ０、Ｌ＿Ｄ１、Ｌ＿Ｄ２、Ｌ＿Ｄ３）を横取りして比較監視し、完全に同一になる場合、比較ＩＣの出力は２つのデコーダＩＣ入力論理に伝達されて、各デコーダＩＣの出力が遮断される。一方、以後の上段及び下段４ビットデータが１ビットでも違うようになると、また正常なデコーダＩＣ制御状態が復元される。

このように、本発明は同一電極が選択される場合、論理的にオン（ON）制御がなされない保護回路を構成して、誤動作時にＭＯＳＦＥＴ素子が破壊されることを事前に遮断できるようになる。

以下、本発明の送信電極自動配電制御方法について詳細に説明する。

電気比抵抗探査では、一対の電極を通じて直流電流を交互に順方向及び逆方向に流しながら電位差を測定する。これは、一方向の直流電流だけを流す場合、地中に存在する自然電位が加減されて正確な測定値の算出が困難であるためである。したがって、順方向及び逆方向電流の送信結果を合算することによって、自然電位を相殺して電位差を測定するようになる。本発明では、下記のような制御方式により順方向及び逆方向電流を交互に送信する。

図６は、本発明の一実施形態に係る送信電極自動配電制御方法を示すフローチャートである。

図６に示すように、本発明の送信電極自動配電制御方法は、ｎ個の各送信電極の上段及び下段に一対のＭＯＳＦＥＴが並列で連結された送信電極自動配電制御装置においてバイポーラ送信制御方式により遂行される。

まず、（ａ）制御手段により２つの送信電極（Ｃ１、Ｃ２）を選択するステップ（Ｓ２）を遂行した後、（ｂ）制御手段により上記送信電極（Ｃ１）の上段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の下段ＭＯＳＦＥＴをオン（ON）させ（順方向電流送信）、一定時間待機するステップ（Ｓ３）を遂行する。これによって、順方向電流による電位差が測定される。

次に、（ｃ）制御手段により、上記送信電極（Ｃ１）の上段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の下段ＭＯＳＦＥＴをオフ（OFF）させ、一定時間待機するステップ（Ｓ４）を遂行する。

次に、（ｄ）制御手段により、上記送信電極（Ｃ１）の下段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の上段ＭＯＳＦＥＴをオン（ON）させ（逆方向電流送信）、一定時間待機するステップ（Ｓ５）を遂行する。これによって、逆方向電流による電位差が測定される。

次に、（ｅ）制御手段により、上記送信電極（Ｃ１）の下段ＭＯＳＦＥＴ及び上記送信電極（Ｃ２）の上段ＭＯＳＦＥＴをオフ（OFF）させ、一定時間待機するステップ（Ｓ６）を遂行する。

上記（ａ）〜（ｅ）ステップは、探査が終了されるまで続けて反復され、制御手段により新たな一対の送信電極が選択される場合、（ａ）〜（ｅ）ステップがまた遂行される。

以上、説明したように、本発明では、一対のＭＯＳＦＥＴを並列で配列したＨ−ブリッジ構造に基づいて、選択された一対の送信電極に連結された上段及び下段ＭＯＳＦＥＴを交互にオン（ON）に制御することによって、送信電極に交互に順方向及び逆方向電流を送信するバイポーラ制御方式を具現して、安定的で、かつ信頼性ある電気比抵抗探査が遂行できるようになる。

また、上記（ａ）ステップは、（ａ−１）上段ＭＯＳＦＥＴを制御するデータと下段ＭＯＳＦＥＴを制御するデータとを比較するステップと、（ａ−２）上段ＭＯＳＦＥＴ制御データと下段ＭＯＳＦＥＴ制御データとが完全に一致する場合、上記制御手段の出力を遮断するステップと、を含んでなることが好ましい。

制御手段により一対の送信電極が選択されるステップ（Ｓ２）において、誤りにより選択された電極２つが同一になる場合には、素子保護のために制御手段の信号出力を遮断する必要がある。このために、上記（ａ）ステップで、前述した（ａ−１）及び（ａ−２）ステップが遂行されることが好ましい。

上記（ａ−１）及び（ａ−２）ステップは、制御手段に備えられた前述した保護回路を用いて遂行される。即ち、制御手段にデコーダと連結された比較器を備えて、該当比較器で上段ＭＯＳＦＥＴ制御用入力データと下段ＭＯＳＦＥＴ制御用入力データとを比較監視し、両データが完全に同一になる場合、比較器の出力はデコーダの入力論理に伝達されて、デコーダの出力が遮断される。

本発明は、制御手段により事前に入力データを比較するステップを遂行することによって、誤動作により同一電極が選択されて、ＭＯＳＦＥＴ素子が破壊されることを事前に遮断できるようになる。

以上、図面と明細書において実施形態が開示された。ここで、特定の用語が使われたが、これはただ本発明を説明するために使われたものであって、意味の限定や特許請求範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の通常の知識を有する者であればこれから多様な変形及び均等な他実施形態が可能であることを理解するはずである。したがって、本発明の真の技術的保護範囲は添付された特許請求範囲の技術的思想により定まるべきである。

本発明の電気比抵抗探査送信電極自動配電制御装置及び方法は、電気比抵抗探査に広範囲に利用されることができる。

電気比抵抗探査法の現場測定を説明する図である。 従来技術の電気比抵抗探査測定システムの構成例を示す図である。 本発明の一実施形態に係る送信電極自動配電制御装置のＭＯＳＦＥＴ配列において、選択された一対の電流送信電極（Ｃ１、Ｃ２）に交互に順方向及び逆方向電流をバイポーラ送信制御するＨ−ブリッジ概念図である。 本発明の一実施形態に係る送信電極自動配電制御装置の基本的な回路構成を示す概念図である。 本発明の一実施形態に係る送信電極自動配電制御装置のディジタル制御回路部を示す図である。 本発明の一実施形態に係る送信電極自動配電制御方法を示すフローチャートである。

Claims (8)

1. 電気比抵抗探査計測システムにおける複数の送信電極を自動配電する制御装置であって、
   ｎ個の各送信電極の上段及び下段に一対のＭＯＳＦＥＴが連結され、前記各一対のＭＯＳＦＥＴが相互並列で連結される回路と、
   前記各ＭＯＳＦＥＴのオン／オフを制御して電流送信を遂行する送信電極を選択する制御手段と、
   を含んでなることを特徴とする、送信電極自動配電制御装置。
2. 前記制御手段として、２つのデコーダを含み、
   前記２つのデコーダは、各々前記の上段ＭＯＳＦＥＴと前記の下段ＭＯＳＦＥＴに連結されて、各ＭＯＳＦＥＴのオン／オフを制御することを特徴とする、請求項１に記載の送信電極自動配電制御装置。
3. 前記制御手段は、前記各ＭＯＳＦＥＴの接地を分離する接地分離手段を介して、前記各ＭＯＳＦＥＴのオン／オフを安定的に制御することを特徴とする、請求項１に記載の送信電極自動配電制御装置。
4. 前記接地分離手段であって、各ＭＯＳＦＥＴにフォトカプラが連結されることを特徴とする、請求項３に記載の送信電極自動配電制御装置。
5. 前記制御手段は、自動配電時に同一な送信電極が選択される場合、前記制御手段の出力を遮断する保護回路を含んでなることを特徴とする、請求項１に記載の送信電極自動配電制御装置。
6. 前記保護回路は、デコーダと前記デコーダに連結された比較器とを含み、
   前記比較器で上段ＭＯＳＦＥＴ制御データと下段ＭＯＳＦＥＴ制御データとを比較して、完全に一致する場合、前記デコーダの出力を遮断することを特徴とする、請求項５に記載の送信電極自動配電制御装置。
7. 電気比抵抗探査計測システムにおける複数の送信電極を自動配電する制御方法であって、
   （ａ）制御手段により、ｎ個の各送信電極の上段及び下段に一対のＭＯＳＦＥＴが連結され、前記各一対のＭＯＳＦＥＴが相互並列で連結された回路で２つの送信電極（Ｃ１、Ｃ２）を選択するステップと、
   （ｂ）制御手段により前記送信電極（Ｃ１）の上段ＭＯＳＦＥＴ及び前記送信電極（Ｃ２）の下段ＭＯＳＦＥＴをオンさせ、一定時間待機するステップと、
   （ｃ）制御手段により前記送信電極（Ｃ１）の上段ＭＯＳＦＥＴ及び前記送信電極（Ｃ２）の下段ＭＯＳＦＥＴをオフさせ、一定時間待機するステップと、
   （ｄ）制御手段により前記送信電極（Ｃ１）の下段ＭＯＳＦＥＴ及び前記送信電極（Ｃ２）の上段ＭＯＳＦＥＴをオンさせ、一定時間待機するステップと、
   （ｅ）制御手段により前記送信電極（Ｃ１）の下段ＭＯＳＦＥＴ及び前記送信電極（Ｃ２）の上段ＭＯＳＦＥＴをオフさせ、一定時間待機するステップと、
   を含んでなることを特徴とする、送信電極自動配電制御方法。
8. 前記（ａ）ステップは、
   （ａ−１）前記の上段ＭＯＳＦＥＴを制御するデータと前記の下段ＭＯＳＦＥＴを制御するデータとを比較するステップと、
   （ａ−２）前記上段ＭＯＳＦＥＴ制御データと前記下段ＭＯＳＦＥＴ制御データとが完全に一致する場合、前記制御手段の出力を遮断するステップと、
   を含んでなることを特徴とする、請求項７に記載の送信電極自動配電制御方法。