CN1307562C - 电路装置及其动作方法 - Google Patents
电路装置及其动作方法 Download PDFInfo
- Publication number
- CN1307562C CN1307562C CNB038169487A CN03816948A CN1307562C CN 1307562 C CN1307562 C CN 1307562C CN B038169487 A CNB038169487 A CN B038169487A CN 03816948 A CN03816948 A CN 03816948A CN 1307562 C CN1307562 C CN 1307562C
- Authority
- CN
- China
- Prior art keywords
- circuit
- signals
- corresponding relation
- signal pins
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
LSI包含运算部与切换电路，LSI包含运算部与切换电路。LSI运算部根据切换表生成切换控制信号，供给切换电路。切换电路中根据切换控制信号，各端连接到端中的一个。LSI运算部根据切换表生成切换控制信号，供给切换电路。切换电路中根据切换控制信号，各端连接到端中的一个。
Description
发明领域
本发明涉及具备相互连接的多个半导体集成电路的电路装置及其动作方法。
背景技术
各种电路装置中使用着LSI(大规模集成电路)、VLSI(超大规模集成电路)等的各种半导体集成电路。这种半导体集成电路包含传送数据信号的数据总线和传送地址信号的地址总线，具有连接于数据总线的多个数据引脚和连接于地址总线的多个地址引脚。
在相互连接使用多个半导体集成电路的情况中，多个半导体集成电路的对应的数据引脚之间和对应的地址引脚之间被连接。
最近提出可利用开关电路将各外部引脚选择性地连接到地址总线、数据总线或控制总线的半导体存储装置的方案(参照特开平8-221977号公报)。这样一来可变更各外部引脚的功能。
在相互连接的多个半导体集成电路中，各半导体集成电路的数据引脚的配置被第三者知道时，便可用市售的工具从外部引脚引出数据总线上的数据信号，容易地读入到其他存储装置中。因此确保数据的安全性变得困难。特别是数字图像数据或数字声音数据通过复制其品质不会变坏，因此，不正当地复制高品质的图像数据或声音数据变得容易。
发明内容
本发明的目的在于提供防止信号的不正当引出的电路装置及其动作方法。
按照本发明的一个方面是一种电路装置，其特征在于，具备包含具有接收同类的多个信号的多个第1信号引脚，进行有关多个信号的处理的第1电路部的第1半导体集成电路，与包含具有接收多个信号的多个第2信号引脚，进行有关多个信号的处理的第2电路部的第2半导体集成电路，多个第1信号引脚与多个第2信号引脚被相互连接，第1半导体集成电路还包含变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系的第1对应关系变更部。
本发明的电路装置中，在第1半导体集成电路的第1电路部与多个第1信号引脚之间传送同类的多个信号，第2半导体集成电路的第2电路部与多个第2信号引脚之间传送同类多个信号。此外，在第1半导体集成电路的多个第1信号引脚与第2半导体集成电路的多个第2信号引脚之间传送多个同类的多个信号。
这时，利用第1对应关系变更部变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。这样一来，多个第1信号引脚上和多个第2信号引脚上的多个信号的排列与第1电路部中的多个信号排列不同。从而防止了第三者从多个第1信号引脚或多个第2信号引脚不正当地引出第1电路部中的多个信号。结果能确保第1电路部中的多个信号的安全性。
也可以多个信号是数据信号，多个第1信号引脚是多个第1数据引脚，多个第2信号引脚是多个第2数据引脚。
这时，利用第1对应关系变更部变更第1电路部中的多个数据信号与多个第1数据引脚之间的对应关系。这样一来，多个第1数据引脚上和多个第2数据引脚上的多个数据信号的排列与第1电路部中的多个数据信号的排列不同。从而防止了第三者从多个第1数据引脚或多个第2数据引脚不正当地引出第1电路部中的多个数据信号。结果能确保第1电路部中的多个数据信号的安全性。
也可以同类的多个信号是地址信号，多个第1信号引脚是多个第1地址引脚，多个第2信号引脚是多个第2地址引脚。
这时，利用第1对应关系变更部变更第1电路部中的多个地址信号与多个第1地址引脚之间的对应关系。这样一来，多个第1地址引脚上和多个第2地址引脚上的多个地址信号的排列与第1电路部中的多个地址信号的排列不同。从而防止了第三者从多个第1地址引脚或多个第2地址引脚不正当地引出第1电路部中的多个地址信号。结果能确保第1电路部中的多个地址信号的安全性。
也可以多个信号是多个数据信号和多个地址信号，多个第1信号引脚是多个第1数据引脚和多个第1地址引脚，多个第2信号引脚是多个第2数据引脚和多个第2地址引脚，多个第1数据引脚与多个第2数据引脚被相互连接，多个第1地址引脚与多个第2地址引脚被相互连接，第1对应关系变更部变更第1电路部中的多个第1数据信号与多个第1数据引脚之间的对应关系和第1电路部中的多个第1地址信号与多个第1地址引脚之间的对应关系。
这时，利用第1对应关系变更部变更第1电路部中的多个数据信号与多个第1数据引脚之间的对应关系和多个地址信号与多个第1地址引脚之间的对应关系。这样一来，多个第1数据引脚上和多个第2数据引脚上的多个数据信号的排列与第1电路部中的多个数据信号的排列不同。而且，多个第1地址引脚和多个第2地址引脚上的多个地址信号排列与第1电路部中的多个地址信号的排列不同。
从而，防止了第三者从多个第1数据引脚或多个第2数据引脚不正当地引出第1电路部中的多个数据信号。结果能确保第1电路部中的多个数据信号的安全性。而且，防止了第三者从多个第1地址引脚或多个第2地址引脚引出第1电路部中的多个地址信号。结果能确保第1电路部中的多个地址信号的安全性。
也可以第1对应关系变更部根据变更信息变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
这时，可能过任意设定变更信息来任意变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
也可以第1对应关系变更部定期或不定期地根据不同的变更信息变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
这时，由于定期或不定期地变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系，故能防止第1电路部中的多个信号与多个第1信号引脚之间的对应关系被第三者容易地读取。
也可以还具备发送变更信息的第3半导体集成电路，第1对应关系变更部根据第3半导体集成电路发送的变更信息变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
这时，可通过利用第3半导体集成电路发送任意的变更信息来任意变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
也可以第3半导体集成电路在变更信息的发送前进行认证动作。这样可防止第3半导体集成电路发送的变更信息被第三者不正当地读取。
也可以对第1半导体集成电路预先提供识别信息，第3半导体集成电路要求识别信息的发送，根据发送的识别信息进行认证动作。
这时，能利用根据识别信息的认证动作判别不正规的电路是否被连接到第3半导体集成电路上。
也可以第3半导体集成电路通过信号线发送变更信息，根据信号线的电压进行认证动作。
这时，能利用根据信号线的电压的认证动作判别不正规的电路是否被连接到第3半导体集成电路上。
也可以第1半导体集成电路还包含存储变更信息的第1存储装置，第1对应关系变更部根据第1存储装置中所存储的变更信息变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
这时，由于变更信息存储于第1存储装置中，故能不对第1半导体集成电路提供变更信息而变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
也可以第1电路部生成变更信息，第1对应关系变更部根据第1电路部生成的变更信息变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
这时，由于第1电路部生成变更信息，故能不对第1半导体集成电路提供变更信息而变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
也可以预先加密变更信息，第1对应关系变更部对加密的变更信息进行解码，根据被解读的变更信息，变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
这时，能防止变更信息被第三者容易地读取。
也可以第2半导体集成电路还包含变更第2电路部中的多个信号与多个第2信号引脚之间的对应关系的第2对应关系变更部。
这时，第1对应关系变更部变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系的同时，第2对应关系变更部变更第2电路部中的多个信号与多个第2信号引脚之间的对应关系。
这样一来，多个第1信号引脚上和多个第2信号引脚上的多个信号的排列与第1电路部中的多个信号的排列和第2电路部中的多个信号的排列不同。从而，即使第三者从多个第1信号引脚或多个第2信号引脚引出多个信号，也能确保第1电路部和第2电路部中的多个信号的安全性。
也可以第2对应关系变更部根据变更信息变更第2电路部中的多个信号与多个第2信号引脚之间的对应关系。
这时，可通过任意设定变更信息来任意变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系和第2电路部中的多个信号与多个第2信号引脚之间的对应关系。
也可以第2半导体集成电路还包含存储变更信息的第2存储装置，第2对应关系变更部根据第2存储装置所存的变更信息变更第2电路部中的多个信号与多个第2信号引脚之间的对应关系。
这时，由于变更信息存储于第2存储装置中，故能不对第2半导体集成电路提供变更信息而变更第2电路部中的多个信号与多个第2信号引脚之间的对应关系。
也可以第2电路部生成变更信息，第2对应关系变更部根据第2电路部生成的变更信息变更第2电路部中的多个信号与多个第2信号引脚之间的对应关系。
这时，由于第2电路部生成变更信息，故能不对第2半导体集成电路提供变更信息而变更第2电路部中多个信号与多个第2信号引脚之间的对应关系。
也可以第1半导体集成电路对第2半导体集成电路发送变更信息，第2对应关系变更部根据第1半导体集成电路发送的变更信息变更第2电路部中的多个信号与多个第2信号引脚之间的对应关系。
这时，由于从第1半导体集成电路发送变更信息到第2半导体集成电路，故能不对第2半导体集成电路提供或存储变更信息而变更第2电路部的多个信号与多个第2信号引脚之间的对应关系。
也可以第1对应关系变更部包含变更连接于第1电路部的多个第1端的、连接于多个第1信号引脚的多个第2端的、多个第1端与多个第2端的连接状态的切换电路。
这时，通过切换电路变更多个第1端与多个第2端的连接状态来变更第1电路部中的多个信号与多个第1信号引脚的对应关系。
也可以第1对应关系变更部包含重新排列用于第1电路部的处理中的多个信号的程序。
这时，通过用程序重新排列用于第1电路部的处理中的多个信号，来变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系。
按照本发明的另一方面一种电路装置的动作方法，是具备相互连接的第1和第2半导体集成电路的电路装置的动作方法，其特征在于包括：在第1半导体集成电路中多个第1信号引脚与第1电路部之间传送同类的多个信号的步骤，在第2半导体集成电路中多个第2信号引脚与第2电路部之间传送多个信号的步骤，在多个第1信号引脚与多个第2信号引脚之间传送多个信号的步骤，变更第1电路部中的多个信号与多个第1信号引脚之间的对应关系的步骤。
根据本发明的电路装置的动作方法，则在第1半导体集成电路的第1电路部与多个第1信号引脚之间传送同类的多个信号，在第2半导体集成电路的第2电路部与多个第2信号引脚之间传送同类的多个信号。而且，在第1半导体集成电路的多个第1信号引脚与第2半导体集成电路的多个第2信号引脚之间传送同类的多个信号。
这时，第1电路部中的多个信号与多个第1信号引脚之间的对应关系被变更。这样一来多个第1信号引脚和多个第2信号引脚上的多个信号的排列与第1电路部中的多个信号的排列不同。从而，防止了第三者从多个第1信号引脚或多个第2信号引脚不正当地引出第1电路部中的多个信号。结果能确保第1电路部中的多个信号的安全性。
附图说明
图1示出本发明的第1实施形态的半导体集成电路装置的构成框图。
图2示出图1的切换电路的构成一例电路图。
图3示出本发明的第2实施形态的半导体集成电路装置的构成框图。
图4示出本发明的第3实施形态的半导体集成电路装置的构成框图。
图5示出本发明的第4实施形态的半导体集成电路装置的构成框图。
图6示出本发明的第5实施形态的半导体集成电路装置的构成框图。
图7示出本发明的第6实施形态的半导体集成电路装置的构成框图。
图8示出本发明的第7实施形态的半导体集成电路装置的构成框图。
图9示出本发明的第8实施形态的半导体集成电路装置的构成框图。
图10示出图9的半导体集成电路装置中的LSI的运算部的数据信号发送动作的一例流程图。
图11示出图9的半导体集成电路装置中的LSI的运算部的数据信号接收动作的一例流程图。
图12示出本发明的第9实施形态的半导体集成电路装置的构成框图。
具体实施方式
(1)第1实施形态
图1示出本发明第1实施形态的电路装置的构成框图。
图1的电路装置由LSI100、LSI200及主控LSI500构成。LSI100、LSI200及主控LSI500也可以设置于1台设备内，或设置各别的设备内。
LSI100含有运算部101和切换电路102，具有数据引脚DA、DB、DC、DD。运算部101依照预定的程序实施各种处理。运算部101上连接传送数据信号的内部数据总线DB1。内部数据总线DB1包含并列的多个数据线Da、Db、Dc、Dd。本实施形态中，内部数据总线DB1有4位宽度。切换电路102有端a、b、c、d和端A、B、C、D。切换电路102的端a～d分别连接数据线Da～Dd。切换电路102的端A～D分别连接数据引脚DA～DD。
LSI200含有运算部201和切换电路202，具有数据引脚DA、DB、DC、DD。运算部201依照预定的程序实施各种处理。运算部201上连接传送数据信号的内部数据总线DB2。内部数据总线DB2包含并列的多个数据线Da、Db、Dc、Dd。本实施形态中，内部数据总线DB2有4位宽度。切换电路202有端a、b、c、d和端A、B、C、D。切换电路202的端a～d分别连接数据线Da～Dd。切换电路202的端A～D分别连接数据引脚DA～DD。
LSI100的数据引脚DA～DD与LSI200的数据引脚DA～DD通过外部数据总线DB0相互连接。
LSI100、LSI200处理的数据信号是图像数据信号、声音数据信号等，但数据信号的种类不限于这些，可用各种数据信号。
主控LSI500例如由微机构成。主控LSI500通过控制信号线CL将控制信号CNT供给LSI100的运算部101和LSI200的运算部201。控制信号CNT中包含后述的切换表TBL。运算部101根据主控LSI500提供的切换表TBL生成转换切换电路102用的切换控制信号SED。运算部201根据主控LSI500提供的切换表TBL生成切换切换电路202用的切换控制信号SED。这里，切换表TBL指示切换电路102、202的端a～d与端A～D的连接状态。
此外，主控LSI500内藏检测控制信号线CL的电压下降的电压检测电路501。
图2示出图1的切换电路102的构成一例的电路图。又，图1的切换电路202的构成也与图2的切换电路102的构成相同。
如图2所示，切换电路102由多个开关SW1～SW16构成。本实施形态中切换电路102用16个开关SW1～SW16构成。端a通过开关SW1～SW4分别连接端A～D。端b通过开关SW5～SW8分别连接端A～D。端c通过开关SW9～SW12分别连接端A～D。端d通过开关SW13～SW16分别连接端A～D。
对开关SW1～SW16分别供给开关控制信号S1～S16。开关SW1～SW16各自应答于开关控制信号S1～S16进行开或关。开关控制信号S1～S16构成切换控制信号SE0。开关SW1～SW16应答于切换控制信号SED，使端a～d各自与端A～D各自一对一对应地被切换。
以下说明图1的电路装置的动作。首先，主控LSI500将包含切换表TBL的控制信号CNT通过控制信号线CL供给LSI100的运算部101和LSI200的运算部201。运算部101根据切换表TBL生成切换控制信号SED，供给切换电路102。切换电路102中根据切换控制信号SED，端a～d各自连接到端A～D中的一个。同样，运算部201根据切换表TBL生成切换控制信号SED，供给切换电路202。切换电路202中根据切换控制信号SED，端a～d各自连接到端A～D中的一个。
数据信号从LSI100传送到LSI200时，从LSI100的运算部101输出到内部数据总线DB1的数据信号，经由切换电路102、LSI100的数据引脚DA～DD、外部数据总线DB0、LSI200的数据引脚DA～DD、切换电路202以及内部数据总线DB2，输入到LSI200的运算部201。
数据信号从LSI200传送到LSI100时，从LSI200的运算部201输出到内部数据总线DB2的数据信号，经由切换电路202、LSI200的数据引脚DA～DD、外部数据总线DB0、LSI100的数据引脚DA～DD、切换电路102以及内部数据总线DB1，输入到LSI100的运算部101。
这样，根据主控LSI500给出的切换表TBL，切换电路102的端a～d与端A～D的连接状态和切换电路202的端a～d与端A～D的连接状态被任意地切换。这样一来，外部数据总线DB0上的数据信号与LSI100的内部数据总线DB1上的数据信号和LSI200的内部数据总线DB2上的数据信号不同。
从而，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1、DB2上的数据信号的安全性。
又，主控LSI500也可将经加密的切换表TBL通过控制信号线CL供给LSI100的运算部101和LSI200的运算部201。这时，对运算部101、201预先提供解读密码用的密钥。运算部101、201通过用预先提供的密钥解读经加密的切换表TBL，生成切换控制信号SED，给与切换电路102、202。这样一来，能防止第三者容易地读取控制信号线CL上的切换表TBL。
主控LSI500的电压检测电路501检测控制信号线CL的电压是否低于规定值以上。在控制信号线CL上不正当地连接其他装置时，控制信号线CL的电压就下降。因此，主控LSI500根据控制信号线CL的电压是否低于规定值以上，来进行控制信号线CL上连接的LSI的认证动作。当电压检测电路501检测出控制信号线CL的电压低于规定值以上时，主控LSI500就不输出切换表TBL到控制信号线。这样就可防止第三者不正当地读取控制信号线CL上的切换表TBL。
又，主控LSI500也可在起动时或定时地通过控制信号线CL对LSI100的运算部101和LSI200的运算部201提供不同的切换表TBL。这样一来，可防止被第三者容易读取切换电路102、202的连接状态。
(2)第2实施形态
图3示出本发明第2实施形态的电路装置的构成框图。
图3的电路装置与图1的电路装置的不同之点在于，LSI100还包含由半导体存储器构成的内部存储装置104，LSI200还包含由半导体存储器构成的内部存储装置204。
内部存储装置104、204中分别存储预先规定的识别信息。首先，主控LSI500通过控制信号线CL要求LSI100的运算部101和LSI200的运算部201发送识别信息。这样，运算部101和运算部201各自读出存储于内部存储装置104和内部存储装置204中的识别信息，通过控制信号线CL发送到主控LSI500。主控LSI500根据通过控制信号线CL接收到的识别信息进行连接于控制信号线CL的LSI的认证动作。主控LSI500在未接收到正规的识别信息时，不对控制信号线CL输出切换表TBL。这样一来就能防止第三者不正当地读取控制信号线CL上的切换表TBL。
(3)第3实施形态
图4示出本发明第3实施形态的电路装置的构成框图。
图4的电路装置与图1的电路装置的不同之点在于，不设主控LSI500和控制信号线CL。
LSI100的运算部101按照预先设定的程序作成切换表TBL，将该切换表TBL通过内部数据总线DB1、切换电路102、LSI100的数据引脚DA～DD、外部数据总线DB0、LSI200的数据引脚DA～DD、切换电路202以及内部数据总线DB2，发送到LSI200的运算部201。
其次，LSI100的运算部101从切换表TBL生成切换控制信号SED，供给切换电路102。切换电路102中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。同样，LSI200的运算部201根据接收到的切换表TBL生成切换控制信号SED，供给切换电路202。切换电路202中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。
其后，在LSI100的运算部101与LSI200的运算部201之间进行数据信号的发送接收。
这样，根据由LSI100的运算部101生成的切换表TBL，任意切换切换电路102的端a～d与端A～D的连接状态和切换电路202的端a～d与端A～D的连接状态。由此，外部数据总线DB0上的数据信号与LSI100的内部数据总线DB1上的数据信号和LSI200的内部数据总线DB2上的数据信号不同。
因此，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1、DB2上的数据信号的安全性。
又，运算部101也可在起动时或定期地作成不同的切换表TBL。这样一来，可防止切换电路102、202的连接状态被第三者容易地读取。
(4)第4实施形态
图5示出本发明第4实施形态的电路装置的构成框图。
图5的电路装置与图4的电路装置的不同之点在于，LSI100还包含由半导体存储器构成的内部存储装置110。
内部存储装置110中预先存储切换表TBL。LSI100的运算部101从内部存储装置110读出切换表TBL，将该切换表TBL通过内部数据总线DB1、切换电路102、LSI100的数据引脚DA～DD、外部数据总线DB0、LSI200的数据引脚DA～DD、切换电路202以及内部数据总线DB2，发送到LSI200的运算部201。
其次，LSI100的运算部101，从切换表TBL生成切换控制信号SED，供给切换电路102。切换电路102中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。同样，LSI200的运算部201，根据接收到的切换表TBL生成切换控制信号SED，供给切换电路202。切换电路202中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。
其后，在LSI100的运算部101与LSI200的运算部201之间进行数据信号发送接收。
这样，根据内部存储装置110中存储的切换表TBL，任意切换切换电路102的端a～d与端A～D的连接状态和切换电路202的端a～d与端A～D的连接状态。由此，外部数据总线DB0上的数据信号与LSI100的内部数据总线DB1上的数据信号和LSI200的内部数据总线DB2上的数据信号不同。
因此，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1、DB2上的数据信号的安全性。
又，内部存储装置110也可存储多个不同的切换表TBL。这时，运算部101可在起动时或定期地从内部存储装置110读出不同的切换表TBL。由此可防止切换电路102、202的连接状态被第三者容易地读取。
又，内部存储装置110也可存储经加密的切换表TBL。这时，预先对运算部101提供解读密码用的密钥。运算部101通过用预先供给的密钥解读从内部存储装置110读出的切换表TBL，生成切换控制信号SED。这样可防止内部存储装置110中存储的切换表TBL被第三者容易地读取。
(5)第5实施形态
图6示出本发明第5实施形态的电路装置的构成框图。
图6的电路装置与图5的电路装置的不同之点在于，LSI200还包含内部存储装置210。
内部存储装置110的和内部存储装置210中预先存储切换表TBL。LSI100的运算部101从内部存储装置110读出切换表TBL，根据该切换表TBL生成切换控制信号SED，供给切换电路102。切换电路102中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。同样，LSI200的运算部201从内部存储装置210读出切换表TBL，根据该切换表TBL生成切换控制信号SED，供给切换电路202。切换电路202中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。
其后，在LSI100的运算部101与LSI200的运算部201之间进行数据信号发送接收。
这样，根据内部存储装置110、210中存储的切换表TBL，任意切换切换电路102的端a～d与端A～D的连接状态和切换电路202的端a～d与端A～D的连接状态。由此，外部数据总线DB0上的数据信号与LSI100的内部数据总线DB1上的数据信号和LSI200的内部数据总线DB2上的数据信号不同。
因此，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1、DB2上的数据信号的安全性。
又，内部存储装置110、210也可存储多个不同的切换表TBL。这时，运算部101、201可在起动时或定期地从内部存储装置110、210读出不同的切换表TBL。由此可防止切换电路102、202的连接状态被第三者容易地读取。
又，内部存储装置110、210也可存储经加密的切换表TBL。这时，预先对运算部101、201提供解读密码用的密钥。运算部101、201通过用预先供给的密钥解读从内部存储装置110、210读出的切换表TBL，生成切换控制信号SED，分别提供给切换电路102、202。这样可防止内部存储装置110、210中存储的切换表TBL被第三者容易地读取。
(6)第6实施形态
图7示出本发明第6实施形态的电路装置的构成框图。
图7的电路装置与图1的电路装置的不同点如下。
LSI100进一步具有地址引脚AE、AF、AG、AH。运算部101中还连接传送地址信号的内部地址总线AB1。内部地址总线AB1包含并列的多条地址线Ae、Af、Ag、Ah。本实施形态中，内部地址总线AB1具有4位宽度。地址线Ae～Ah分别连接地址引脚AE～AH。
LSI200进一步具有地址引脚AE、AF、AG、AH。运算部201中还连接传送地址信号的内部地址总线AB2。内部地址总线AB2包含并列的多条地址线Ae、Af、Ag、Ah。本实施形态中，内部地址总线AB2具有4位宽度。地址线Ae～Ah分别连接地址引脚AE～AH。
LSI100的地址引脚AE～AH与LSI200的地址引脚AE～AH通过外部地址总线AB0互相连接。
以下说明图7的电路装置的动作。首先，主控LSI500通过控制信号线CL将含有切换表TBL的控制信号CNT供给LSI100的运算部101和LSI200的运算部201。运算部101根据切换表TBL生成切换控制信号SED，供给切换电路102。切换电路102中根据切换控制信号SED，端a～d各自与端A～D中的一个连接。同样，运算部201根据切换表TBL生成切换控制信号SED，供给切换电路202。切换电路202中根据切换控制信号SED，端a～d各自与端A～D中的一个连接。
其后，在LSI100的运算部101与LSI200的运算部201之间进行数据信号发送接收。同时，在LSI100的运算部101与LSI200的运算部201之间进行地址信号发送接收。
这样，根据主控LSI500提供的切换表TBL，任意切换切换电路102的端a～d与端A～D的连接状态和切换电路202的端a～d与端A～D的连接状态。由此，外部数据总线DB0上的数据信号与LSI100的内部数据总线DB1上的数据信号和LSI200的内部数据总线DB2上的数据信号不同。
因此，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1、DB2上的数据信号的安全性。
(7)第7实施形态
图8示出本发明第7实施形态的电路装置的构成框图。
图8的电路装置与图7的电路装置的不同之点在于，LSI100还包含切换电路103，LSI200还包含切换电路203。
LSI100的切换电路103具有端e、f、g、h及端E、F、G、H。切换电路103的端e～h分别连接地址线Ae～Ah。切换电路103的端E～H分别连接地址引脚AE～AH。LSI200的切换电路203具有端e、f、g、h及端E、F、G、H。切换电路203的端e～h分别连接地址线Ae～Ah。切换电路203的端E～H分别连接地址引脚AE～AE。
以下说明图8的电路装置的动作。首先，主控LSI500通过控制信号线CL将含有切换表TBL的控制信号CNT供给LSI100的运算部101及LSI200的运算部201。运算部101根据切换表TBL生成切换控制信号SED、SEA，分别供给切换电路102、103。切换电路102中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。切换电路103中根据切换控制信号SEA，端e～h各自与端E～H的一个相连。同样，运算部201根据切换表TBL生成切换控制信号SED、SEA，分别供给切换电路202、203。切换电路202中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。切换电路203中根据切换控制信号SEA，端e～h各自与端E～H中的一个相连。
其后，在LSI100的运算部101与LSI200的运算部201之间进行数据信号发送接收。同时，在LSI100的运算部101与LSI200的运算部201之间进行地址信号发送接收。
这样，根据主控LSI500供给的切换表TBL，任意转换切换电路102的端a～d与端A～D的连接状态和切换电路202的端a～d与端A～D的连接状态。这样一来，外部数据总线DB0上的数据信号与LSI100的内部数据总线DB1上的数据信号和LSI200的内部数据总线DB2上的数据信号不同。
又，根据切换表TBL，任意切换切换电路103的端e～h与端E～H的连接状态和切换电路203的端e～h与端E～H的连接状态。这样一来，外部地址总线AB0上的地址信号与LSI100的内部地址总线AB1上的地址信号和LSI200的内部地址总线AB2上的地址信号不同。
因此，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1、DB2上的数据信号的安全性。又，既使第三者从LSI100或LSI200的地址引脚AE～AH引出地址信号时，也能确保内部地址总线AB1、AB2上的地址信号的安全性。
(8)第8实施形态
图9示出本发明第8实施形态的电路装置的构成框图。
图9的电路装置由LSI100a、LSI200a及主控LSI500构成。
LSI100a包含运算部101a，具有数据引脚DA、DB、DC、DD和地址引脚AE、AF、AG、AH。运算部101a内藏用来进行数据信号的重新排列的寄存器106和用来进行地址信号的重新排列的寄存器107。运算部101a上连接传送数据信号的内部数据总线DB1和传送地址信号的内部地址总线AB1。内部数据总线DB1的多个数据线Da～Dd分别连接到数据引脚DA～DD。内部地址总线AB1的多个地址线Ae～Ah分别连接到地址引脚AE～AH。
LSI200a包含运算部201a，具有数据引脚DA、DB、DC、DD和地址引脚AE、AF、AG、AH。运算部201a内藏用来进行数据信号的重新排列的寄存器206和用来进行地址信号的重新排列的寄存器207。运算部201a上连接传送数据信号的内部数据总线DB2和传送地址信号的内部地址总线AB2。内部数据总线DB2的多个数据线Da～Dd分别连接到数据引脚DA～DD。内部地址总线AB2的多个地址线Ae～Ah分别连接到地址引脚AE～AH。
以下说明图9的电路装置的动作。这里说明从LSI100a的运算部101a传送数据信号到LSI200a的运算部201a时的动作。图10示出图9的电路装置中的LSI100a的运算101a的数据信号发送动作的一例流程图。图11示出图9的半导体集成电路装置中LSI200a的运算部201a的数据信号接收动作的一例流程图。
首先，主控LSI500通过控制信号线CL将含有切换表TBL的控制信号CNT供给LSI100a的运算部101a和LSI200a的运算部201a。
如图10所示，LSI100a的运算部101a将应发送的数据信号存入寄存器106(步骤S1)。接着，运算部101a根据切换表TBL重新排列寄存器106的数据信号(步骤S2)。
而且，运算部101a将应发送的地址信号存入寄存器107(步骤S3)。接着，运算部101a根据切换表TBL重新排列寄存器107的地址信号(步骤S4)。
其次，运算部101a将寄存器106的数据信号输出到数据引脚DA～DD(步骤S5)。而且，运算部101a将寄存器107的地址信号输出到地址引脚AE～AH(步骤S6)。
如图11所示，LSI200a的运算部201a将数据引脚DA～DD的数据信号存入到寄存器206(步骤S11)。而且，运算部201a根据切换表TBL并到替换寄存器206的数据信号(步骤S12)。
运算部201a将地址引脚AE～AH的地址信号存入到寄存器207(步骤S13)。而且，运算部201a根据切换表TBL重新排列寄存器206的地址信号(步骤S14)。
运算部201a输入寄存器206的数据信号(步骤S15)。而且，运算部201a输入寄存器207的地址信号(步骤S16)。
这样一来，数据信号从LSI100a的运算部101a发送到LSI200a的运算部201a。
这样，根据主控LSI500给出的切换表TBL，进行利用LSI100a的运算部101a应发送的数据信号和地址信号的软件的重新排列，并进行利用LSI200a的运算部201a接收的数据信号和地址信号的软件的重新排列。由此，外部数据总线DB0上的数据信号与在LSI100a的运算部101a内处理的数据信号和在LSI200a的运算部201a内处理的数据信号不同。而且，外部地址总线AB0上的地址信号与在LSI100a的运算部101a内处理的地址信号和在LSI200a的运算部201a内处理的地址信号不同。
因此，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1、DB2上的数据信号的安全性。而且，即使第三者从LSI100a或LSI200a的地址引脚AE～AH引出地址信号时，也能确保内部地址总线AB1、AB2上的地址信号的安全性。
(9)第9实施形态
图12示出本发明第9实施形态的半导体集成电路装置的构成框图。
图12的半导体集成电路装置与图8的半导体集成电路装置的不同之点在于，设置LSI200b代替LSI200。LSI200b包含半导体存储器201b。
半导体存储器201b上连接传送数据信号的内部数据总线DB2。半导体存储器201b上还连接传送地址信号的内部地址总线AB2。内部数据总线DB2的多条数据线Da～Dd分别连接数据引脚DA～DD。内部地址总线AB2的多条地址线Ae～Ah分别连接地址引脚AE～AH。
以下说明图12的半导体集成电路的动作。首先，主控LSI500通过控制信号线CL将包含切换表TBL的控制信号CNT供给LSI100的运算部101。运算部101根据切换表TBL生成切换控制信号SED，供给切换电路102。切换电路102中根据切换控制信号SED，端a～d各自与端A～D中的一个相连。
其后，数据信号从LSI100的运算部101发送到LSI200b的半导体存储器201b。同时，地址信号从LSI100的运算部101发送到LSI200b的半导体存储器201b。这样，对半导体存储器201b进行数据信号的读写。
这样，根据主控LSI500提供的切换表TBL，任意切换切换电路102的端a～d与端A～D的连接状态。由此，外部数据总线DB0上的数据信号与LSI100的内部数据总线DB1上的数据信号不同。
因此，即使第三者从LSI100或LSI200的数据引脚DA～DD引出数据信号时，也能确保内部数据总线DB1上的数据信号的安全性。而且，即使第三者从LSI100或LSI200的地址引脚AE～AH引出地址信号时，也能确保内部地址总线AB1上的地址信号的安全性。
(10)其他变形例
图8的半导体集成电路装置中，也可以不设置LSI100的切换电路102和LSI200的切换电路202。此外，图9的半导体集成电路装置中，也可以利用软件只重新排列LSI100a和LSI200a中的数据信号，或者利用软件只重新排列地址信号。
又，上述实施形态中，LSI100、200、100a、200a、200b包含运算部101、201、101a、201a或半导体存储器201b，但不限于此，LSI100、200、100a、200a、200b也可以包含图像信号处理部、声音信号处理部等其他各种电路。
又，也可通过组合上述第1～第9实施形态的构成或功能来构成电路装置。
又，上述实施形态中用LSI作为第1和第2半导体集成电路，但不限于此，第1和第2半导体集成电路也可以是VLSI、IC等其他的半导体集成电路。
Claims (14)
1.一种电路装置，其特征在于，具备：
具有接收多个信号的多个第1信号引脚、并包含进行有关所述多个信号的处理的第1电路部的第1半导体集成电路，以及
具有接收所述多个信号的多个第2信号引脚、并包含进行有关所述多个信号的处理的第2电路部的第2半导体集成电路，
所述多个第1信号引脚与所述多个第2信号引脚相互连接，
所述第1半导体集成电路还包含变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系的第1对应关系变更部，
所述第1对应关系变更部定期或不定期地变更所述第1电路部中的所述多个信号与所述多个第1信号引脚的对应关系。
2.如权利要求1所述的电路装置，其特征在于，
所述多个信号是数据信号，
所述多个第1信号引脚是多个第1数据引脚，
所述多个第2信号引脚是多个第2数据引脚。
3.如权利要求1所述的电路装置，其特征在于，
所述多个信号是地址信号，
所述多个第1信号引脚是多个第1地址引脚，
所述多个第2信号引脚是多个第2地址引脚。
4.如权利要求1所述的电路装置，其特征在于，
所述多个信号是多个数据信号和多个地址信号，
所述多个第1信号引脚是多个第1数据引脚和多个第1地址引脚，
所述多个第2信号引脚是多个第2数据引脚和多个第2地址引脚，
所述多个第1数据引脚与所述多个第2数据引脚相互连接，所述多个第1地址引脚与所述多个第2地址引脚相互连接，
所述第1对应关系变更部变更所述第1电路部中的所述多个数据信号与所述多个第1数据引脚之间的对应关系和所述第1电路部中的所述多个地址信号与所述多个第1地址引脚之间的对应关系。
5.如权利要求1所述的电路装置，其特征在于，还具备发送变更信息的第3半导体集成电路，
所述第1对应关系变更部根据所述第3半导体集成电路发送的所述变更信息变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系。
6.如权利要求1所述的电路装置，其特征在于，
所述第1半导体集成电路还包含存储变更信息的第1存储装置，
所述第1对应关系变更部根据所述第1存储装置存储的所述变更信息变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系。
7.如权利要求1所述的电路装置，其特征在于，
所述第1电路部生成变更信息，
所述第1对应关系变更部根据所述第1电路部生成的所述变更信息变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系。
8.如权利要求1所述的电路装置，其特征在于，所述第1对应关系变更部包含：
连接于所述第1电路部的多个第1端，
连接于所述多个第1信号引脚的多个第2端，以及
变更所述多个第1端与所述多个第2端的连接状态的切换电路。
9.如权利要求1所述的电路装置，其特征在于，所述第1对应关系变更部包含重新排列用于所述第1电路部的处理中的所述多个信号的程序。
10.一种电路装置，其特征在于，具备：
具有接收多个信号的多个第1信号引脚、并包含进行有关所述多个信号的处理的第1电路部的第1半导体集成电路，
具有接收所述多个信号的多个第2信号引脚、并包含进行有关所述多个信号的处理的第2电路部的第2半导体集成电路，以及
通过信号线发送变更信息的第3半导体集成电路，
所述多个第1信号引脚与所述多个第2信号引脚相互连接，
所述第1半导体集成电路还包含变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系的第1对应关系变更部，
所述第1对应关系变更部根据所述第3半导体集成电路发送的所述变更信息变更所述第1电路部中的所述多个信号与所述多个第1信号引脚的对应关系，
所述第3半导体集成电路根据所述变更信息发送前所述信号线的电压进行认证动作。
11.一种电路装置，其特征在于，具备：
具有接收多个信号的多个第1信号引脚、并包含进行有关所述多个信号的处理的第1电路部的第1半导体集成电路，以及
具有接收所述多个信号的多个第2信号引脚、并包含进行有关所述多个信号的处理的第2电路部的第2半导体集成电路，
所述多个第1信号引脚与所述多个第2信号引脚相互连接，
所述第1半导体集成电路还包含变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系的第1对应关系变更部，
所述第1对应关系变更部解读预先加密的变更信息，根据解读的变更信息变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系。
12.一种电路装置，其特征在于，具备：
具有接收多个信号的多个第1信号引脚、并包含进行有关所述多个信号的处理的第1电路部的第1半导体集成电路，
具有接收所述多个信号的多个第2信号引脚、并包含进行有关所述多个信号的处理的第2电路部的第2半导体集成电路，以及
发送变更信息的第3半导体集成电路，
所述多个第1信号引脚与所述多个第2信号引脚相互连接，
所述第1半导体集成电路还包含变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系的第1对应关系变更部，
所述第2半导体集成电路还包含变更所述第2电路部中的所述多个信号与所述多个第2信号引脚之间的对应关系的第2对应关系变更部，
所述第1对应关系变更部根据所述第3半导体集成电路发送的所述变更信息变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系，
所述第2半导体集成电路根据所述第3半导体集成电路发送的所述变更信息变更所述第2电路部中的所述多个信号与所述多个第2信号引脚之间的对应关系。
13.一种电路装置，其特征在于，具备：
具有接收多个信号的多个第1信号引脚、并包含进行有关所述多个信号的处理的第1电路部的第1半导体集成电路，以及
具有接收所述多个信号的多个第2信号引脚并包含进行有关所述多个信号的处理的第2电路部的第2半导体集成电路，
所述多个第1信号引脚与所述多个第2信号引脚相互连接，
所述第1半导体集成电路还包含变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系的第1对应关系变更部，
所述第1对应关系变更部根据变更信息变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系，
所述第2半导体集成电路还包含变更所述第2电路部中的所述多个信号与所述多个第2信号引脚之间的对应关系的第2对应关系变更部，
所述第1半导体集成电路将所述变更信息发送到所述第2半导体集成电路，
所述第2对应关系变更部根据所述第1半导体集成电路发送的所述变更信息变更所述第2电路部中的所述多个信号与所述多个第2信号引脚之间的对应关系。
14.一种电路装置的动作方法，是具备相互连接的第1和第2半导体集成电路的电路装置的动作方法，其特征在于，包括：
在所述第1半导体集成电路中多个第1信号引脚与第1电路部之间传送多个信号的步骤，
在所述第2半导体集成电路中，在多个第2信号引脚与第2电路部之间传送所述多个信号的步骤，
在所述多个第1信号引脚与所述多个第2信号引脚之间传送所述多个信号的步骤，以及
定期或不定期地变更所述第1电路部中的所述多个信号与所述多个第1信号引脚之间的对应关系的步骤。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP145820/2002 | 2002-05-21 | ||
| JP2002145820 | 2002-05-21 | ||
| JP135510/2003 | 2003-05-14 | ||
| JP2003135510A JP4173768B2 (ja) | 2002-05-21 | 2003-05-14 | 回路装置およびその動作方法 |
| PCT/JP2003/006133 WO2003098443A1 (en) | 2002-05-21 | 2003-05-16 | Circuit apparatus and method for operating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1669007A CN1669007A (zh) | 2005-09-14 |
| CN1307562C true CN1307562C (zh) | 2007-03-28 |
Family
ID=29552319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038169487A Expired - Fee Related CN1307562C (zh) | 2002-05-21 | 2003-05-16 | 电路装置及其动作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7446413B2 (zh) |
| JP (1) | JP4173768B2 (zh) |
| KR (1) | KR100645679B1 (zh) |
| CN (1) | CN1307562C (zh) |
| WO (1) | WO2003098443A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151930A (ja) * | 1985-12-26 | 1987-07-06 | 劉 英達 | プログラムデ−タの盗録防止可能なｃｐｕチツプ内の回路構造 |
| JPS63155234A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| CN1187244A (zh) * | 1995-06-07 | 1998-07-08 | 三星电子株式会社 | 用于jtag测试asic中的兆单元的方法和装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685169A (en) | 1979-12-15 | 1981-07-11 | Fujitsu Ltd | Microprocessor |
| JPS56118445A (en) | 1980-02-22 | 1981-09-17 | Dai Ichi Kogyo Seiyaku Co Ltd | Resin emulsion |
| EP0114522A3 (en) | 1982-12-27 | 1986-12-30 | Synertek Inc. | Rom protection device |
| JPS61228542A (ja) | 1985-04-02 | 1986-10-11 | Omron Tateisi Electronics Co | Ｃｐｕとｐｒｏｍとのデ−タバス接続方式 |
| JPS62169540A (ja) | 1986-01-22 | 1987-07-25 | Nippon Hoso Kyokai <Nhk> | 信号スクランブル−デイスクランブル回路 |
| JPS62236054A (ja) | 1986-04-07 | 1987-10-16 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
| JPS62239636A (ja) | 1986-04-11 | 1987-10-20 | Hitachi Ltd | 転置アドレス生成装置 |
| JPS6486393A (en) | 1987-09-28 | 1989-03-31 | Nec Corp | Memory card |
| JPH03147597A (ja) | 1989-11-02 | 1991-06-24 | Mitsubishi Electric Corp | 情報カード |
| JPH05120146A (ja) | 1991-10-25 | 1993-05-18 | Mita Ind Co Ltd | 記憶装置の解読防止方法 |
| JP3029381B2 (ja) | 1994-01-10 | 2000-04-04 | 富士通株式会社 | データ変換装置 |
| JPH08221977A (ja) | 1995-02-13 | 1996-08-30 | Hitachi Ltd | 半導体記憶装置 |
| GB2315575A (en) | 1996-07-19 | 1998-02-04 | Ibm | Encryption circuit in I/O subsystem |
| DE19642560A1 (de) | 1996-10-15 | 1998-04-16 | Siemens Ag | Elektronische Datenverarbeitungsschaltung |
| JPH1124998A (ja) | 1997-07-01 | 1999-01-29 | Rohm Co Ltd | メモリ装置及びそれを用いたデータプロテクト方法 |
| JP3255227B2 (ja) | 1997-12-10 | 2002-02-12 | 日本電気株式会社 | アドレス変換システム |
| EP0929040A3 (en) | 1997-12-25 | 2007-06-27 | Nippon Telegraph and Telephone Corporation | Microprocessor with data randomizing |
| JP2000056963A (ja) | 1998-08-06 | 2000-02-25 | Nippon Telegr & Teleph Corp <Ntt> | マイクロプロセッサシステム、マイクロプロセッサ動作解析防止方法およびマイクロプロセッサ動作解析防止プログラムを記録した記録媒体 |
| JPH11355265A (ja) | 1998-06-10 | 1999-12-24 | Matsushita Electric Ind Co Ltd | Ａｖコンテンツ送信方法、ａｖコンテンツ受信方法、ａｖコンテンツ送信装置、ａｖコンテンツ受信装置および媒体 |
| EP0994599A4 (en) | 1998-04-01 | 2009-06-03 | Panasonic Corp | DATA TRANSMITTING / RECEIVING METHOD, DATA TRANSMITTER, DATA RECEIVER, DATA TRANSMITTING / RECEIVING SYSTEM, AUDIOVISUAL CONTENT TRANSMITTING METHOD, AUDIOVISUAL CONTENT RECEIVING METHOD, AUDIOVISUAL CONTENT TRANSMITTER, AUDIOVISUAL CONTENT RECEIVER , AND RECORD SUPPORT |
| US20020159592A1 (en) * | 2000-05-11 | 2002-10-31 | Hideki Matsushima | Content reception terminal and recording medium |
| DE60134696D1 (de) * | 2000-05-23 | 2008-08-21 | Hitachi Ltd | Rechnersystem mit Fernkopiereinrichtung |
| JP4028677B2 (ja) | 2000-09-07 | 2007-12-26 | 株式会社日立製作所 | リモートコピーのコンピュータシステム |
-
2003
- 2003-05-14 JP JP2003135510A patent/JP4173768B2/ja not_active Expired - Fee Related
- 2003-05-16 WO PCT/JP2003/006133 patent/WO2003098443A1/ja active Application Filing
- 2003-05-16 KR KR1020047018748A patent/KR100645679B1/ko not_active IP Right Cessation
- 2003-05-16 CN CNB038169487A patent/CN1307562C/zh not_active Expired - Fee Related
- 2003-05-16 US US10/514,237 patent/US7446413B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151930A (ja) * | 1985-12-26 | 1987-07-06 | 劉 英達 | プログラムデ−タの盗録防止可能なｃｐｕチツプ内の回路構造 |
| JPS63155234A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| CN1187244A (zh) * | 1995-06-07 | 1998-07-08 | 三星电子株式会社 | 用于jtag测试asic中的兆单元的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004048710A (ja) | 2004-02-12 |
| CN1669007A (zh) | 2005-09-14 |
| KR100645679B1 (ko) | 2006-11-14 |
| US20060186945A1 (en) | 2006-08-24 |
| US7446413B2 (en) | 2008-11-04 |
| KR20050005487A (ko) | 2005-01-13 |
| JP4173768B2 (ja) | 2008-10-29 |
| WO2003098443A1 (en) | 2003-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6944697B2 (en) | Serial device daisy chaining method and apparatus | |
| US4972472A (en) | Method and apparatus for changing the master key in a cryptographic system | |
| JP2001175584A (ja) | オプション機器の制御方法 | |
| JPH03144823A (ja) | Ｉｃカードとホスト装置間の通信制御装置 | |
| US6516373B1 (en) | Common motherboard interface for processor modules of multiple architectures | |
| EP1194852B1 (en) | Data storage system | |
| CN1307562C (zh) | 电路装置及其动作方法 | |
| US4486883A (en) | Address check system | |
| CN1377480A (zh) | 保护硬盘的计算机安全装置 | |
| US6629216B1 (en) | Fibre channel by-pass | |
| JP2007148622A (ja) | インターフェース設定方法 | |
| US20020163931A1 (en) | Computer and data communication control method thereof | |
| JP3219885U (ja) | データ更新システム | |
| JP3219557U (ja) | データ更新システム | |
| CN101057204B (zh) | 数据接收装置及其控制方法 | |
| US6216194B1 (en) | Information processing unit for separately controlling a plurality of shared buses | |
| JP4050143B2 (ja) | 携帯端末のデータ操作方法 | |
| JP3220470B2 (ja) | 制御レジスタ書き込み装置 | |
| KR100250785B1 (ko) | 선입 선출 메모리 회로 | |
| EP0851654A2 (en) | Communication interface module and information processing apparatus | |
| JP2009130852A (ja) | データ転送システム | |
| JPS58213544A (ja) | 通信制御処理装置 | |
| JPH04126495A (ja) | 通信装置 | |
| JPH05216560A (ja) | 半導体集積回路 | |
| JPH0638251A (ja) | 加入者回路制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070328 Termination date: 20160516 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |