JP3029381B2 - データ変換装置 - Google Patents

データ変換装置

Info

Publication number
JP3029381B2
JP3029381B2 JP6318221A JP31822194A JP3029381B2 JP 3029381 B2 JP3029381 B2 JP 3029381B2 JP 6318221 A JP6318221 A JP 6318221A JP 31822194 A JP31822194 A JP 31822194A JP 3029381 B2 JP3029381 B2 JP 3029381B2
Authority
JP
Japan
Prior art keywords
input
data
output
bit
transposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6318221A
Other languages
English (en)
Other versions
JPH08227269A (ja
Inventor
登 岩山
良太 秋山
直哉 鳥居
研一 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6318221A priority Critical patent/JP3029381B2/ja
Priority to GB9500437A priority patent/GB2285562B/en
Priority to US08/370,881 priority patent/US5623548A/en
Publication of JPH08227269A publication Critical patent/JPH08227269A/ja
Application granted granted Critical
Publication of JP3029381B2 publication Critical patent/JP3029381B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、暗号化における変換
パターン生成機構及び暗号関数機構に関し、特に撹乱効
果の高い並列攪乱処理によってデータの暗号化及び復号
化を行うための変換パターン生成機構及び暗号関数機構
に関する。
【０００２】
【従来の技術】コンピュータシステムとそれを結ぶネッ
トワークが急速に普及しつつある今日、通信データ及び
コンピュータ・データを盗聴や改ざんから保護するた
め、ネットワークにおけるセキュリティを確保すること
は重要であり、特に、データ暗号化技術はその中核的技
術として必要不可欠である。
【０００３】軍事や外交ではなく、民間分野のビジネス
や研究開発でのデータ通信に暗号化技術を利用する場
合、誰でも自由に暗号装置や暗号化機構を組みこんだソ
フトウェア等を入手できる可能性があり、そのため暗号
化アルゴリズムは多くの人に知られるおそれがある。
【０００４】そこで、アルゴリズムを秘密にしておくこ
とを安全性の根拠にした暗号化を使うことは危険である
ため、アルゴリズムの詳細を公開して誰もが使用でき、
秘密の鍵を安全性の根拠にした暗号化技術が提案されて
いる。その一例として、ＤＥＳ(Data Encryption Stand
ard;National Bureau of Standard,Federal Informatio
n Processing Standards Publications,46 Jan.1977)が
挙げられる。
【０００５】図１２に、ＤＥＳの暗号化方式の一例の説
明図を示す。DESでは、入力された暗号化すべき平文入
力を上位ビットＬ０（たとえば３２ビット）と下位ビッ
トＲ０（たとえば３２ビット）に分割し、下位ビットあ
るいは、排他的論理和（ＥＯＲ）の演算が行われたビッ
ト列のデータに対して暗号化関数ｆによるデータ攪乱処
理を行う。この処理によって得られたビット列に対して
さらに同図に示すように、排他的論理和（ＥＯＲ）及び
暗号化関数ｆによるデータ攪乱処理を数回繰り返し行
い、最終的に暗号化されたデータを得る。
【０００６】ここでＤＥＳの暗号化関数内の処理の一例
の模式図を図１３に示す。この暗号化関数内部では、外
部から与えられる鍵、すなわち秘密にされたデータのビ
ット列を用いて前記平文データのビット列に対して拡大
転置（Ｅ）、換字テーブル（Ｓ−Ｂｏｘ）、平衡転置
（Ｐ）及び排他的論理和などの処理がほどこされる。こ
れらの処理は、予め設定され固定化された処理である。
この暗号化関数は公開されており、このアルゴリズムは
だれもが知りえるが、ただ鍵が秘密となっていて容易に
は鍵を特定することができない構成を持っている。
【０００７】このようなＤＥＳのように、暗号化関数と
呼ばれるデータ攪乱要素を繰り返し適用するという構成
になっている暗号方式は、インボリューション型の暗号
と呼ばれる。インボリューション型の暗号の例として
は、ＤＥＳの他にＦＥＡＬ(Fast Data Encryption Algo
rithm)（清水ほか、高速データ暗号アルゴリズムＦＥＡ
Ｌ，電子情報通信学会論文誌D.vol.J70-D,No.7,pp.1413
-1423,1987,7）が挙げられる。
【０００８】
【発明が解決しようとする課題】しかし、これらの暗号
化方式に対して解読を行う手法が提案されており、暗号
化の安全性の確保は十分とは言えない。たとえば、イン
ボリューション型の暗号一般に適用できる解読方式とし
て、既知の差分攻撃法といわれる平文攻撃がよく使用さ
れている。この差分攻撃法は、暗号化データと平文デー
タから暗号化に使用される秘密の鍵を推定するものであ
るが、BihamとShamirによるDiffrential Cryptanalysis
of ＤＥＳ-like Cryptosystem,Journal of Cryptolog
y,Vol.4,pp.3-72,1991において詳しく述べられている。
【０００９】差分攻撃とは、以下のような原理に基づい
ている。固定された差分値（排他的論理和値）Δを持っ
た２系列の平文列をＮ段のインボリューション型暗号ア
ルゴリズムで暗号化したとき、Ｎ-1段の結果の差分値に
はいろいろな可能性があるが、特にΔ’であるとする。
このようなΔとΔ’の組を差分値対（characteristic）
という。ある差分値対（Δ，Δ’）が有意な確率で起こ
るならば、Δ’と暗号文列から最終段（Ｎ段目）の鍵が
総当たりによって求められる。
【００１０】ＤＥＳにおいては、前記したような特定の
差分値対が起こる確率は比較的容易に計算できる。図１
３に示すように、ＤＥＳで用いられている暗号化関数
は、転置、blockごとの換字、および鍵との排他的論理
和からなっており、さらに転置および換字は常に固定の
ままである。そのため、特定の差分入力に対する差分出
力の可能性を数えあげることが比較的容易にでき、差分
値対が起こる確率は比較的容易に計算できる。
【００１１】差分攻撃に対抗するため、差分値対の確率
を下げる提案が種々なされている。例えば、段数を増や
せば、差分値対の確率を下げることができる。しかしな
がら、段数を増やしたとしても差分値対の確率を計算す
ることはでき、手間は増えるかもしれないが依然として
差分攻撃を考えることは可能である。
【００１２】この発明は、以上のような事情を考慮して
なされたものであり、暗号化関数の内部の転置機構又は
換字テーブル構造を鍵に依存して変化させることによっ
て、差分攻撃を困難とし、差分攻撃では事実上解読が不
可能となる暗号化における変換パターン生成機構及び暗
号関数機構を提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明は、複数ビット
からなるデータと暗号化のための鍵を入力する入力部
と、入力されたデータを変換するための変換パターンを
生成する変換パターン生成部と、入力されたデータを前
記変換パターンに従って変換するデータ変換部とからな
り、前記鍵が前記変換パターンに対応する通し番号であ
り、前記変換パターンが、入力データのビット配列をビ
ットごとに転置する転置パターン、あるいは入力データ
の値を所定の値に変換する換字表であり、前記データ変
換部が、ｍ個（ｍは偶数）の入力切替スイッチ（ＳＦ１
…ＳＦｍ）と、ｍ個の出力先切替スイッチ（ＳＲ１…Ｓ
Ｒｍ）と、ｍ個のメモリ・テーブル（Ｍ１…Ｍｍ）と、
ｍ個のエクスクルシブ・オア回路（ＥＯＲ１…ＥＯＲ
ｍ）と、ｍ個の入力端子とｍ個の出力端子とを持つ転置
回路（ＶＴ）と、ｍ個の入力端子とｍ個の出力端子とを
持つビット回転シフト機構（ＲＯＴ）とを備え、ｊ番目
（ｊは１，…，ｍ）の入力切替スイッチ（ＳＦｊ）は、
一方の状態にある場合には、入力データをｍ分割して得
られるｍ個のミニブロックのうちのｊ番目のミニブロッ
クを出力し、他方の状態にある場合には、ｊ番目の出力
先切替スイッチ（ＳＲｊ）から送られてくるミニブロッ
クを出力し、ｊ番目の出力先切替スイッチ（ＳＲｊ）
は、一方の状態にある場合には、ビット回転シフト機構
（ＲＯＴ）のｊ番目のミニブロックを外部に送出し、他
方の状態にある場合には、ビット回転シフト機構（ＲＯ
Ｔ）のｊ番目のミニブロックをｊ番目の入力切替スイッ
チ（ＳＦｊ）に送り、ｋ番目（ｋは１，…，ｍ／２）の
メモリ・テーブル（Ｍｋ）のアドレスにはｋ番目の入力
切替スイッチ（ＳＦｋ）の出力が入力され、ｋ番目のエ
クスクルシブ・オア回路には、ｋ番目のメモリ・テーブ
ル（Ｍｋ）の出力とｍ／２＋ｋ番目のメモリ・テーブル
（Ｍ m/2+k ）の出力とが入力され、ｍ／２＋ｋ番目のメ
モリ・テーブル（Ｍ m/2+k ）のアドレスにはｍ／２＋ｋ
番目のエクスクルシブ・オア回路（ＥＯＲ m/2+k ）の出
力が入力され、ｍ／２＋ｋ番目のエクスクルシブ・オア
回路（ＥＯＲ m/2+k ）には、ｍ／２＋ｋ番目の入力切替
スイッチ（ＳＦ m/2+k ）の出力とｋ番目のメモリ・テー
ブル（Ｍｋ）の出力が入力され、転置回路（ＶＴ）のｋ
番目の入力端子にはｋ番目のエクスクルシブ・オア回路
（ＥＯＲｋ）の出力が入力され、 転置回路（ＶＴ）のｍ
／２＋ｋ番目の入力端子にはｍ／２＋ｋ番目のメモリ・
テーブル（Ｍ m/2+k ）の出力が印加され、転置回路（Ｖ
Ｔ）のｊ番目の出力はビット回転シフト機構（ＲＯＴ）
のｊ番目の入力端子に入力され、ビット回転シフト機構
（ＲＯＴ）は、１番目，…，ｍ番目の入力端子に入力さ
れたデータを一纏まりとして回転シフトすることを特徴
とするデータ変換装置を提供するものである。この発明
によれば、入力データをミニブロックに分割し、入力ミ
ニブロックの相互組替え操作およびランダム換字テーブ
ル操作等を行い得るように暗号関数を構成したので、攪
乱効果の高い暗号関数を実現することが出来ると共に、
差分攻撃を行っても事実上解読不可能なデータ変換装置
を提供することが出来る。
【作用】 図１５はこの発明のデータ変換部、すなわち暗
号関数機構の原理説明図である。同図においては、説明
を簡単にするためにｍ＝４とされている。初期状態にお
いては、入力切替スイッチＳＦ１，…，ＳＦ４は実線の
状態にあり、出力先切替スイッチＳＲ１…ＳＲ４は点線
の状態にあり、各単位換字テーブルＭ１，…，Ｍ４の出
力は、オール０である。１６ビットの入力データは４分
割され、４ビット構成の４個のミニブロックが生成され
る。 入力データの１番目のミニブロックはメモリ・テー
ブルＭ１のアドレスに入力され、入力データの２番目の
ミニブロックはメモリ・テーブルＭ２のアドレスに入力
される。 メモリ・テーブルＭ１の出力がオール０である
ので、入力データの３番目のミニブロックはそのままメ
モリ・テーブルＭ３のアドレスに入力され、メモリ・テ
ーブルＭ２の出力がオール０であるので、入力データの
４番目のミニブロックはそのままメモリ・テーブルＭ４
のアドレスに入力される。 各メモリ・テーブルＭ１，
…，Ｍ４に１回目の読出指示を与えると、各メモリ・テ
ーブルＭ１，…，Ｍ４から４ビットのデータが読み出さ
れる。メモリ・テーブルＭ１からの読出データとメモリ
・テーブルＭ３の読出データはエクスクルシブ・オア回
路ＥＯＲ１でエクスクルシブ・オアされ、その結果が転
置回路ＶＴの１番目の入力端子に入力され、メモリ・テ
ーブルＭ２からの読出データとメモリ ・テーブルＭ４か
らの読出データはエクスクルシブ・オア回路ＥＯＲ２で
エクスクルシブ・オアされ、その結果が転置回路ＶＴの
２番目の入力端子に入力される。メモリ・テーブルＭ３
とＭ４の読出データはそれぞれそのまま転置回路ＶＴの
３番目と４番目の入力端子に入力される。なお、１回目
の読出しが行われた後、入力切替スイッチＳＦ１，…，
ＳＦ４は点線の状態に切り替えられる。 転置回路ＶＴの
出力は、ビット回転シフト機構ＲＯＴに入力される。１
回目の回転シフト指示を与えると、ビット回転シフト機
構ＲＯＴは指示されたシフト量だけ入力データを回転シ
フトする。ビット回転シフト機構ＲＯＴの１番目の出力
端子から出力される４ビットのデータは１番目の入力切
替スイッチＳＦ１から出力され、２番目の出力端子から
出力される４ビットのデータは２番目の入力切替スイッ
チＳＦ２から出力され、３番目の出力端子から出力され
る４ビットのデータは３番目の入力切替スイッチＳＦ３
から出力され、４番目の出力端子から出力される４ビッ
トのデータは４番目の入力切替スイッチＳＦ４から出力
される。 この時点では、メモリ・テーブルＭ１のアドレ
スには入力切替スイッチＳＦ１からのデータがそのまま
入力され、メモリ・テーブルＭ２のアドレスには入力切
替スイッチＳＦ２からのデータがそのまま入力される。
エクスクルシブ・オア回路ＥＯＲ３は、入力切替スイッ
チＳＦ３からのデータと、メモリ・テーブルＭ１の出力
（１回目の読出データ）とをエクスクルシブ・オアす
る。その結果はメモリ・テーブルＭ３のアドレスに入力
される。エクスクルシブ・オア回路ＥＯＲ４は、入力切
替スイッチＳＦ４からのデータと、メモリ・テーブルＭ
２の出力（１回目の読出データ）とをエクスクルシブ・
オアする。その結果はメモリ・テーブルＭ４のアドレス
に入力される。 各メモリ・テーブルＭ１，…，Ｍ４に２
回目の読出指示を与えると、新たなデータが転置回路Ｖ
Ｔの各入力端子に与えられ、新たなデータが転置回路Ｖ
Ｔの各出力端子から出力され、新たなデータがビット回
転シフト機構ＲＯＴに入力される。ビット回転シフト機
構ＲＯＴに２回目の回転シフト指示を与えると、ビット
回転シフト機構ＲＯＴの各出力端子から新たなデータが
出力され、これらが入力側にフィードバックされる。 メ
モリ・テーブルＭ１，…，Ｍ４からのデータの読出し→
ビット回転シフト機 構による回転シフトと言う一連の処
理が、指定された回数だけ行われた後、出力先切替スイ
ッチＳＲ１，…，ＳＲ４は点線の状態に切り替えられ
る。
【００１４】
【実施例】 図１、図２及び図３に、この発明の基本構成
ブロック図を示す。 図１において、この発明は、暗号化
のための鍵を入力する鍵入力部１０２と、入力データを
変換するための変換パターンを生成する変換パターン生
成部１０３と、生成された変換パターンを出力する出力
部１０４を備え、鍵入力部１０２に予め設定された前記
変換パターンに対応する通し番号が前記鍵として入力さ
れた場合に、変換パターン生成部１０３が、その通し番
号に対応する変換パターンを生成し、出力することを特
徴とする変換パターン生成機構１０１を提供するもので
ある。 また、この発明は、データ及び鍵を入力する入力
部１０５と、前記変換パターン生成機構１０１と、与え
られた鍵を種として前記変換パターン生成機構１０１が
生成した変換パターンに従って、データを変換する変換
部１０６とを備えることを特徴とする暗号関数機構１１
０を提供するものである。
【００１５】また、この発明の前記変換パターン生成機
構１０１は、前記鍵として入力される通し番号が、入力
データのビット配列をビットごとに転置する転置パター
ンに対応するものである場合に、前記変換パターン生成
部１０３が、その通し番号に対応する転置パターンを生
成し、入力データの各ビットに対して転置ビット位置を
定めた規則を出力するものであることが好ましい。
【００１６】また、この発明の前記変換パターン生成機
構１０１は、前記鍵入力部１０２にｎ桁からなる数字で
表された通し番号が入力され、通し番号のｉ桁目（ｉ＝
１，２，……，ｎ）に存在する数字Ｓｉが、ｎビットか
らなる入力データのｉビット目を転置させるビット位置
を示すものとして、前記変換パターン生成部１０３が、
入力データと転置後のデータとの転置の対応関係を示す
転置パターンを生成するように構成されることが好まし
い。
【００１７】また、この発明は、複数ビットからなるデ
ータ及び鍵を入力する入力部１０５と、前記したような
変換パターン生成機構１０１と、複数ビットからなる入
力データのビット配列をビットごとに転置する転置部１
０７とを備え、与えられた鍵を種として前記変換パター
ン生成機構１０１が生成した転置パターンに従って、転
置部１０７が入力データのビット配列を転置することを
特徴とする暗号関数機構１１０を提供するものである。
【００１８】また、この発明は、前記鍵として入力され
る通し番号が、入力データの値を所定の値に変換するた
めの換字表に対応するものである場合に、変換パターン
生成部１０３が、その通し番号に対応する換字表を生成
し、各入力データごとに換字すべき値を定めた規則を出
力することを特徴とする変換パターン生成機構１０１を
提供するものである。
【００１９】また、この発明は、前記鍵入力部にｎ桁か
らなる数字で表された通し番号が入力され、入力データ
の値がｉ（ｉ＝１，２，…，ｎ）である場合に、この入
力データｉを通し番号のｉ桁目に存在する数字Ｓｉに換
字するものとして、前記変換パターン生成部１０３が、
入力データを換字後のデータとの換字の対応関係を示す
換字表を生成する変換パターン生成機構１０１を提供す
るものである。
【００２０】また、この発明は、複数ビットからなるデ
ータ及び鍵を入力する入力部１０５と、前記変換パター
ン生成機構１０１と、複数ビットからなる入力データを
所定の値に変換する換字部１０８とを備え、与えられた
鍵を種として前記変換パターン生成機構１０１が生成し
た換字表に従って、換字部１０８が入力データの値を換
字することを特徴とする暗号関数機構１１０を提供する
ものである。
【００２１】また、図２においてこの発明は、暗号化の
ための鍵を入力する鍵入力部１０２と、入力された鍵を
種として複数個の乱数からなる疑似乱数系列を発生する
乱数生成部１１１と、前記疑似乱数系列によって入力デ
ータのビット配列を転置する転置パターンを生成する転
置パターン生成部１１２を備え、転置パターン生成部１
１２が、疑似乱数系列の各乱数に対応する転置パターン
をそれぞれ生成することを特徴とする変換パターン生成
機構１０１を提供するものである。
【００２２】また、図３においてこの発明は、複数ビッ
トからなるデータ及び鍵を入力する入力部１０５と、前
記変換パターン生成機構１０１と、複数個の暗号関数機
構１１０とを備え、前記暗号関数機構１１０が、複数ビ
ットからなる入力データのビット配列をビットごとに転
置する転置部をその内部に備え、前記変換パターン生成
機構１０１によって生成された各転置パターンが前記各
暗号関数機構１１０に与えられ、各暗号関数機構１１０
の前記転置部が与えられた転置パターンに従って入力デ
ータのビット配列を転置することを特徴とする暗号装置
を提供するものである。
【００２３】また、この発明は、暗号化のための鍵を入
力する鍵入力部１０２と、入力された鍵を種として複数
個の乱数からなる疑似乱数系列を発生する乱数生成部１
１１と、前記疑似乱数系列によって入力データを変換す
るための基準となる換字表を生成する換字表生成部１１
３を備え、換字表生成部１１３が、疑似乱数系列の各乱
数に対応する換字表をそれぞれ生成することを特徴とす
る変換パターン生成機構１０１を提供するものである。
【００２４】また、この発明は、データ及び鍵を入力す
る入力部１０５と、前記変換パターン生成機構１０１
と、複数個の暗号関数機構１１０とを備え、前記暗号関
数機構１１０が、入力データの値を変換する換字部をそ
の内部に備え、前記変換パターン生成機構１０１によっ
て生成された各換字表が前記各暗号関数機構１１０に与
えられ、各暗号関数機構１１０の前記換字部が与えられ
た換字表に従って入力データを換字することを特徴とす
る暗号装置を提供するものである。
【００２５】ここで、鍵入力部１０２とは、入力データ
に対して暗号化処理を実行するために、種となるデータ
である鍵が入力される部分であり、利用者等がキー入力
により鍵を入力してもよいが、ＩＣカード、フロッピー
ディスクなどの記憶媒体に書込まれた鍵をこの記憶媒体
を読み取ることによって入力することが好ましい。ま
た、この発明では、入力される鍵は、入力データの変換
規則に対して付与された通し番号として取扱われ、この
通し番号に基づいて予め対応づけされている変換パター
ンが生成される。
【００２６】変換パターン生成部１０３は、入力された
鍵から入力データの変換パターンを生成するものである
が、この生成方法は、所定の規則、たとえば転置又は換
字等によって行われるが、予めどの規則を用いるか設定
されるものべきものであるので、論理回路を組み合わせ
たハードウェアロジックまたはＣＰＵを中心としたマイ
クロコンピュータ及び制御プログラムによって実現され
ることが好ましい。
【００２７】出力部１０４は、変換パターン生成部１０
３で生成された変換パターンすなわち入力データの変換
規則をテーブルデータとして出力したり、あるいは、変
換制御ソフトウェアとして出力するものであり、これら
は、たとえば後述する暗号関数機構の変換部１０６や転
置部１０７、換字部１０８に出力される。
【００２８】また、入力データの変換規則としては、た
とえば、入力データのビット配列をビットごとに転置す
る転置や、入力データの値を所定の値に変換する換字な
どが用いられるがこれに限定するものでなく、他の変換
規則を用いてもよい。また転置には、入力データと転置
後のデータのビット数が同数となる平衡転置、入力デー
タのビット数よりも転置後のデータのビット数が大きく
なる拡大転置などが用いられる。
【００２９】変換部１０６は、ハードウェアロジック又
はＣＰＵを中心としたマイクロコンピュータ及び制御プ
ログラムによって実現されることが好ましく、変換パタ
ーン生成機構１０１で生成された変換パターンに基づい
て暗号化を目的としてデータを変換するものである。こ
の変換部１０６は、より具体的には、転置や換字という
変換動作を行う転置部１０７や換字部１０８を意味す
る。
【００３０】乱数生成部１１１は、公知の乱数生成手法
を用いればよく特に限定されないが、たとえばＤＥＳ、
ＦＥＡＬ、あるいはＭ系列というよく知られた手法を用
いることができ、これによって疑似乱数系列が生成され
る。また転置パターン生成部１１２及び換字表生成部１
１３は、ハードウェアロジック又はＣＰＵ及び制御ソフ
トウェアにより実現されることが好ましく、疑似乱数系
列を入力として所定の手順により転置パターン又は換字
表を出力するものである。
【００３１】
【００３２】この発明のデータ変換装置は、特に、各種
暗号装置として利用できる。また、この発明の暗号装置
は、ｍ個のメモリ・テーブル（Ｍ１…Ｍｍ）の内容が、
入力される鍵データに応じて変更されることを特徴とす
るものである。
【００３３】また、この発明の暗号装置は、転置回路
（ＶＴ）の転置の態様が、入力される鍵データに応じて
変更されることを特徴とするものである。
【００３４】また、この発明の暗号装置は、ビット回転
シフト機構（ＲＯＴ）のシフト量が入力される鍵データ
に応じて変更されることを特徴とするものである。
【００３５】また、この発明の暗号装置は、ｍ個の出力
先切替スイッチ（ＳＲ１…ＳＲｍ）からｍ個の入力切替
スイッチ（ＳＦ１…ＳＦｍ）にデータを帰還する回数
が、入力される鍵データに応じて変更されることを特徴
とするものである。
【００３６】この発明によれば、暗号化の鍵として通し
番号を入力し、その通し番号に対応する変換パターンが
生成されるように変換パターン生成機構を構成している
ので、変換パターンが予め設定された固定的なものでな
く鍵に依存させて変更することができ、差分攻撃に強い
暗号関数機構を提供することができる。
【００３７】すなわち、この変換パターン生成機構を用
いることで、暗号関数機構におけるデータ変換、たとえ
ば転置又は換字を可変とすることができるので、特定の
差分入力に対する差分出力の可能性を数え上げることは
非常に困難であり、差分攻撃を適用してこの発明の暗号
関数機構を用いた暗号文を解読することは事実上不可能
と言うことができる。
【００３８】また、変換パターン生成機構が転置パター
ンまたは換字表を可変的に生成する場合にも、同様に、
差分攻撃に強い暗号関数機構を提供することができる。
また、Ｎ段の暗号機構からなる暗号装置の場合、差分攻
撃によってＮ−１段の差分値対に有意な偏りが発見でき
たとしても、Ｎ段目に対する鍵の総当たりは事実上不可
能と言える。たとえば、４ｂｉｔの入出力データに対す
る換字表は１６の階乗通りあるが、これらを表現する通
し番号（鍵）としては約３０ｂｉｔの長さのものが必要
である。
【００３９】したがってこのような換字表を２個用いた
暗号関数機構においては、約６０ｂｉｔの長さの鍵が用
いられていると考えることができ、従来におけるＤＥＳ
の１段あたりの暗号関数機構に対する鍵の長さである４
８ｂｉｔを上回っているので、従来の暗号化方式と比べ
て、明らかに差分攻撃に強いと言うことができる。
【００４０】また、ある固定鍵を１つ種として乱数生成
器に与え、乱数系列を生成することによって、複数個か
らなる各段の暗号化関数の換字表又は転置パターンをす
べて決定することができるので、複数個の換字表や転置
パターンを決めるために鍵のｂｉｔ長さを長くする必要
がなくなり、さらに鍵を記憶する領域を少なくすること
ができる。
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】以下、図面に示す実施例に基づいてこの発
明を詳述する。なお、これによって、この発明が限定さ
れるものではない。図４に、この発明で用いるインボリ
ューション型暗号方式の構造を示すブロック図で４段の
暗号機構を使用した例を示し、まずこれについて説明す
る。
【００４９】ここで暗号化されるデータは64bitで、64b
itの暗文が出力されるとする。入力データは上位32bit
と下位32bitに分けられ、下位32bitは各段ごとに異なる
鍵を用いる暗号化関数によって攪乱され、入力上位32bi
tとbitごとに排他的論理和をとる。さらに、排他的論理
和の結果を次段の入力下位32bit、またもともとの入力
の下位32bitを次段の入力上位32bitとして、同様の手続
きを４回繰り返す。ただし、最終段では、上位32bitと
下位32bitの交換は行わない。この発明は、このような
構造を示すインボリューション型暗号化方式における暗
号化関数内部の構成に係るものである。
【００５０】第１実施例：図５に、この発明の第１実施
例の暗号化関数の構成図を示す。これは、８ｂｉｔのデ
ータの入出力の転置のみから構成されるものである。こ
こで、転置パターンとは、たとえば図６に示すような
表、すなわち通し番号として表現される。
【００５１】図６において、最も左側に‘１’となって
いるのは、入力データの０ビット目は、出力データの１
ｂｉｔ目に出力することを意味しており、次の‘４’
は、入力データの１ビット目は出力データの４ｂｉｔ目
に出力することを意味している。以下、同様に、入力の
２ｂｉｔ目は出力の７ビット目に、入力の３ｂｉｔ目は
出力の６ビット目に、入力の４ｂｉｔ目は出力の２ビッ
ト目に、入力の５ｂｉｔ目は出力の３ビット目に、入力
の６ｂｉｔ目は出力の５ビット目に、入力の７ｂｉｔ目
は出力の０ビット目に対応させて出力することを意味す
る。
【００５２】ところで、この図６に示した転置パターン
を左側からの連続する数字として読み“１４７６２３５
０”という番号がこの転置パターンの通し番号であると
する。このように転置パターンに通し番号を付与するこ
とにすれば、その通し番号に対応する８ｂｉｔ入出力デ
ータの転置パターンが一意的に決定される。すなわち、
与える通し番号によって転置パターンを変更することが
できる。
【００５３】したがって、転置の方法が予め与えられる
ような固定したものでなく、必要に応じて可変すること
ができるので、特定の差分入力に対する差分出力の可能
性を数え上げることは非常に困難ということができる。
たとえば、４ｂｉｔ入出力の転置であれば、１６の階乗
通りのパターンがあるので、すべての転置が平等に選ば
れるなら、事実上４ｂｉｔ入出力の転置に対する差分出
力の可能性を数え上げることは事実上不可能である。
【００５４】次に、このようにして作成される暗号化関
数を前記したインボリューション型暗号方式に適用され
た場合を考える。ここでも暗号化関数は図６に示す転置
パターンのみから構成されるとする。この暗号化関数の
入力ｂｉｔパターンが“１０１０１０１０”、すなわち
入力の０ビット目が“１”、１ビット目が“０”、最後
の７ビット目が“０”となっている場合、図６に従え
ば、入力の０ビット目の“１”は１ビットに転置され、
入力の１ビット目の“０”は４ビット目に転置され、さ
らに入力の７ビット目の“０”は０ビット目に転置され
て、出力ｂｉｔパターンは“０１１００１０１”、すな
わち、０ビット目が“０”で始まり、最後の７ビットが
“１”で終わるビット列となる。以上のように、入力デ
ータを攪乱すれば、差分攻撃に対して強い暗号化を実現
することができる。
【００５５】なお、ここでは説明のために一例として８
ｂｉｔデータを用いたが、これに限定するものではな
く、３２ｂｉｔ、６４ｂｉｔのデータにも利用でき、任
意の大きさのデータの転置に適用できる。また、ここで
は、転置のみを用いる暗号化関数を示したが、換字表、
逆転置などを組合わせて用いてもよい。
【００５６】第２実施例：図７に、この発明の第２実施
例の暗号化関数の構成図を示す。これは、４ｂｉｔのデ
ータの入出力の換字表のみから構成される暗号化関数で
ある。なお、ここでは説明のため４ｂｉｔに限定した
が、任意のビット数の入力データについてこの換字表が
適用できる。
【００５７】ここで、換字表とは、たとえば、図８に示
すような表として表現される。図８には、１６通りの数
字が並んでいるが、左上の位置を０番地として、以下右
方向に１、２、３番地とし、２段目は左から右へ４、
５、６、７という番地をふり、３段目は左から右へ８、
９、１０、１１、４段目は左から右へ１２、１３、１
４、１５という番地がふられていると考える。
【００５８】この番地が、入力ｂｉｔパターンの値に相
当すると考え、各番地に記入されている数字が１６進数
の出力ｂｉｔパターンの値に相当すると考える。たとえ
ば、入力ｂｉｔが“００００”、すなわち、１６進数で
“０”である場合、出力ｂｉｔパターンは“１００
０”、すなわち１６進数で“８”とすることを意味す
る。
【００５９】また、３段目の８番地に相当する位置に
は、“４”が記入されているが、これは、入力ｂｉｔパ
ターンが１６進数で“８”（＝１０００）の場合に、出
力ｂｉｔパターンを“４”すなわち“０１００”とする
ことを意味する。また、第１実施例で示したように、こ
の換字表そのものについて通し番号を付与する。すなわ
ち、この図８に示した換字表を左から右、上から下に連
続する数字として読み、“８１３ＦＡ６Ｃ５４９０ＥＢ
２７Ｄ”という番号が、この換字表の通し番号とする。
このように、換字表に通し番号を付与することにすれ
ば、その通し番号に対応する４ｂｉｔ入出力の換字表が
決定される。
【００６０】したがって、換字表を必要に応じて変化さ
せれば、第１実施例と同様に、差分出力の可能性をすべ
て数え上げることは事実上不可能と言うことができる。
次に、このようにして作成される暗号化関数を、前記し
たインボリューション型暗号方式に適用した場合を考え
る。
【００６１】ここでも、暗号化関数は、図８に示す換字
表のみから構成されるとする。この暗号化関数の入力ｂ
ｉｔパターンが“００００”、すなわち、図８の換字表
の０番地位置を示す場合には、出力ｂｉｔパターンは０
番地の位置に記入された数字である“１０００”（＝
“８”）となる。以上のように入力データを攪乱すれ
ば、差分攻撃に対して強い暗号化を実現できる。
【００６２】第３実施例：ここでは、図１３に示したＤ
ＥＳの暗号化関数に、第１実施例又は第２実施例に示し
た通し番号を付与した転置又は換字表を適用した例を示
す。すなわち、図１３に示したＤＥＳの暗号化関数の各
段において、関数内部の構成は変更せずに、拡大転置パ
ターン（Ｅ）、換字表（Ｓ−Ｂｏｘ）又は転置パターン
（Ｐ）のうち１つ以上を通し番号で決定するようにす
る。たとえば、従来のＤＥＳで与えられていた鍵に加え
て、換字表又は転置パターン（Ｅ，Ｐ，Ｓ−Ｂｏｘ）を
決定するための通し番号を新たな鍵として与えるように
する。
【００６３】このようにすれば、ＤＥＳの（Ｅ）、（Ｓ
−Ｂｏｘ）、（Ｐ）の各処理は予め設定されて固定され
たものであったが、外部から与えられる鍵によって各処
理の内部構成を容易に変更することができるので、差分
攻撃に対して強い暗号化方式を提供することができる。
【００６４】第４実施例：第３実施例では、転置パター
ンや換字表の通し番号を鍵として与える実施例を説明し
たが、ここでは、通し番号によって特定される転置パタ
ーンや換字表を用いるのではなく、予め定められた鍵を
乱数生成器に与え、この乱数生成器により生成された疑
似乱数系列を用いて転置パターンや換字表を決定する場
合について述べる。
【００６５】そして、決定された転置パターンや換字表
は、インボリューション型暗号の各段で用いられている
暗号化関数として利用できる。また、以下に述べる方法
で決定された転置パターンや換字表に対して通し番号を
付与し、前記した第１、第２及び第３の実施例に適用す
ることも可能である。
【００６６】図９は、この第４実施例において、転置パ
ターン又は換字の表を決定するための構成ブロック図を
示している。ここで、インボリューション型暗号処理モ
ジュールは、図１３で示したようなＤＥＳの暗号化関数
に相当する。まず、予め定められた固定的な鍵を乱数生
成の種として乱数生成器に与える。乱数生成器として
は、たとえば、公知のＣＢＣモードで動作したＤＥＳを
用いることができる。
【００６７】この乱数生成器によって得られる疑似乱数
系列を用いて表生成器にて転置パターン表または換字表
を生成する。表生成の実施例は後述する。そして、この
表生成器で生成された表を、インボリューション型の暗
号処理モジュールの各段で用いられる暗号化関数に適用
する。この適用方法としては、たとえば、第１実施例の
ような各表に対応する通し番号として暗号化関数に与え
れればよい。
【００６８】次に、表生成器の実施例として、４ｂｉｔ
の換字表の生成について説明する。まず、乱数生成器
（ＤＥＳ）に固定の鍵として、たとえば、Ｋ＝“０３９
６４９ｃ５３９３１３９６５”を与える。次に、乱数の
種として、たとえば、システムの立ち上げからのＣＰＵ
時間ｒ０＝“１０００００００００００００００”を与
える。このとき、第１の乱数ｒ１は、ｒ０を鍵Ｋで暗号
化したｒ１＝“２ｃ９７６０７６ａ７０５８ｄ４４”と
して得られる。
【００６９】さらに、第２の乱数ｒ２は、ｒ１を鍵Ｋで
暗号化して得るというふうに、第ｎの乱数ｒnは、ｒn-1
を暗号化して得る。ここで、各乱数の各数字は、４ｂｉ
ｔで表されるものとし、たとえば、ｒ１の先頭の“２”
は、“００１０”という４ｂｉｔデータと考える。この
ようにして得られた疑似乱数系列ｒ１，ｒ２……ｒnを
利用して表生成器において換字表を作成する。
【００７０】図１０に、４ｂｉｔの換字表を生成するフ
ローを示す。予め、０から１５までの１６個の数字の要
素リスト（ｌｉｓｔ）を用意しておく。要素は、０から
１５まで、この数字の順に並んでいるものとする。すな
わち、１番目の要素は“０”、２番目の要素は“１”
で、１６番目の要素が“１５”である。
【００７１】乱数ｒｉの最初のｂｉｔのＲ０（＝
“２”）、次の４ｂｉｔをＲ１（＝“ｃ”）というよう
に、１６個の数字から構成される乱数を１６個の４ｂｉ
ｔの乱数列（Ｒ０，Ｒ１，……Ｒ１５）に分割する。初
期値をｉ＝０として、ｉ＝０から１５までについて、以
下の処理を実行し、その都度、４ｂｉｔの換字表の１６
個のすべての項を決定していく。１６個の数字のリスト
（ｌｉｓｔ）から、〔Ｒｉ ｍｏｄ（１６−ｉ）〕番目
に相当する要素を取り出し、換字表の項のｉ番目の出力
とする。
【００７２】たとえば、ｒ１が用いられたとすると（ｉ
＝１），Ｒ０＝“２”であるので、換字表の０番目の要
素は、〔Ｒ０ ｍｏｄ１５〕＝２、すなわち、ｌｉｓｔ
の２番目の要素である１となる。同様に、Ｒ１＝“ｃ”
（＝１２）であるので、換字表の１番目の要素は、〔Ｒ
１ ｍｏｄ１４〕＝１２、すなわちｌｉｓｔの１２番目
の要素である１３となる。
【００７３】このようにして、換字表の０番目から１５
番目までのすべての項をうめれば、４ｂｉｔの換字表が
生成できる。また、複数の換字表を作成する場合は、ま
ず乱数ｒｉから一つの換字表を上記の方法で生成し、次
に乱数ｒｉ＋１から別の換字表を生成するようにすれば
よい。以上は、換字表についての実施例を示したが、同
様な方法で転置パターンについても生成することができ
る。
【００７４】このように、ある固定鍵を１つ種として乱
数生成器に与え、疑似乱数系列を生成することによっ
て、複数個からなる各段の暗号化関数の換字表又は転置
パターンをすべて決定することができるので、複数個の
換字表や転置パターンを決めるために鍵のｂｉｔ長さを
長くする必要がなくなり、さらに鍵を記憶する領域を少
なくすることができる。なお、ここでは疑似乱数系列を
生成するために、ＤＥＳを用いることにしたが、他の方
式、たとえば、ＦＥＡＬやＭ系列という方式を用いても
よい。
【００７５】第５実施例：第１実施例から第４実施例で
説明した転置パターンや換字表を組み合わせることによ
って、より差分攻撃に強い暗号化システムを構築するこ
とができ、暗号化の安全性を高めることができる。図１
１に、転置パターン、換字表を組み合わせた暗号化関数
の例を示す。ここで入力データは３２ｂｉｔである。
【００７６】ここでＭｉはそれぞれ４ｂｉｔ入出力の換
字表であり、ＶＴは４ｂｉｔを一つのブロックとした転
置パターンである。また、これらは、前記した通し番号
を鍵として与えられることによってそれぞれの表を決定
することができる。Bit rotate shifterは、入力データ
を回転シフトするものである。
【００７７】第６実施例：次に、暗号関数機構の一実施
例についての詳細構成とその動作について詳説する。図
１６はインボリューション型の暗号装置の基本処理構成
を示す図である。図１６の左側は暗号化処理部を示して
いる。暗号化処理部においては、ブロック化された入力
データを転置処理した後、出力を２分割し、このうち右
半分を暗号関数ｆに入力する一方、左半分を暗号関数出
力と排他的論理和処理を行い、右半分のサブブロックは
次に左側へスワップし、排他的論理和処理出力を右半分
にスワップする基本処理を複数回繰り返して、この左右
ブロック・データを逆転置した後、最終暗号出力を作り
出す。
【００７８】図１６の右側は復号処理部を示している。
暗号化処理部の構造と復号処理部の構造は略ぼ同じであ
る。暗号化処理部における１段目の鍵をＫ１，２段目の
鍵をＫ２，…，ｎ段目の鍵をＫｎとすると、復号処理部
においては、１段目の鍵はＫｎ，２段目の鍵はＫｎ−
１，…，ｎ段目の鍵はＫ１となる。
【００７９】復号処理部におけるｊ段目の暗号関数は、
暗号化処理部におけるｎ−ｊ＋１段目の暗号関数が有す
る換字テーブルと逆の換字を行う逆換字テーブル、暗号
処理部におけるｎ−ｊ＋１段目の暗号関数が有する転置
と逆の転置を行う逆転置、暗号処理部におけるｎ−ｊ＋
１段目の暗号関数が有するビット回転シフト機構と逆の
回転シフトを行う逆ビット回転シフト機構などを有して
いる。
【００８０】図１７は暗号関数部ｆのブロック構成を示
す図である。同図において、ＳＥＬｉは入力セレクタ、
ＶＳは可変換字テーブル、ＶＴは可変転置回路、ＲＯＴ
は可変ビット・ローテート・シフタ、ＳＥＬｏは出力セ
レクタを示している。入力セレクタＳＥＬｉは、外部か
らの入力データを選択したり、出力セレクタＳＥＬｏか
らのデータを選択出力したりするものであり、複数の入
力切替スイッチから構成されている。可変換字テーブル
ＶＳは、複数のエクスクルシブ・オア回路と複数の単位
換字テーブルから構成されている。可変転置回路は、転
置を行うものである。ビット・ローテート・シフタＲＯ
Ｔは、入力データを回転シフトするものである。出力セ
レクタＳＥＬｏは、入力データを外部に出力したり、入
力セレクタＳＥＬｉにフィートバックしたりするもので
あり、複数の出力先切替スイッチから構成されている。
【００８１】可変換字テーブルＶＳの内容を鍵データに
よって更新することが出来る。可変転置回路ＶＴの転置
の態様も鍵データによって変化させることも出来る。ビ
ット・ローテート・シフタＲＯＴの回転シフト量も鍵デ
ータによって変化させることが出来る。出力側から入力
側にデータをフィードバックする回数も、鍵データによ
って変化させることが出来る。
【００８２】暗号関数部ｆに入力されたサブブロックは
入力セレクタＳＥＬｉを経由して可変換字テーブルＶＳ
のアドレスへ入力され、可変換字テーブルの内容を索引
出力する。この出力を可変転置回路ＶＴに入力し、ここ
で、ミニブロック単位の転置処理が行われる。
【００８３】組替えられたミニブロック単位出力はサブ
ブロックとして一本化され、可変ビット・ローテート・
シフタＲＯＴに与えられ、この出力を出力セレクタＳＥ
Ｌｏに入力して、再び入力セレクタＳＥＬｉ側へ帰還
し、鍵データの値にしたがって上記の操作をｊ回くり返
し、最終的に暗号関数出力を作り、図１６に示したエク
スクルシブ・オア回路に与える。
【００８４】ここで、入力セレクタＳＥＬｉ，出力セレ
クタＳＥＬｏ，可変換字テーブルＶＳ，可変転置回路Ｖ
Ｔ，可変ビット・ローテート・シフタＲＯＴに対する鍵
の操作は、要求される安全性のレベルに応じて、最低レ
ベルではスワッピング処理単位に無関係に全て固定化す
る場合から、スワッピング処理単位毎に帰還回数，可変
換字テーブルＶＳの値，可変転置回路ＶＴの転置の態
様，可変ビット・ローテート・シフタＲＯＴの初期シフ
ト量を変えていく場合まである。この際、帰還回数毎の
可変換字テーブルＶＳ値，可変転置回路ＶＴの転置の態
様，可変ビット・ローテート・シフタＲＯＴの初期値の
変更も含まれる。
【００８５】図１８および図１９は本発明の暗号関数部
の１実施例を示す図である。同図において、ＥＯＲ１な
いしＥＯＲｍはエクスクルシブ・オア回路、Ｍ１ないし
Ｍｍは単位換字テーブル、ＳＦ１ないしＳＦｍは入力切
替スイッチ、ＳＲ１ないしＳＲｍは出力先切替スイッチ
をそれぞれ示している。なお、図２０と同一符号は同一
物を示す。
【００８６】入力切替スイッチＳＦ１ないしＳＦｍは入
力セレクタＳＥＬｉを構成しており、出力先切替スイッ
チＳＲ１ないしＳＲｍは出力セレクタＳＥＬｏを構成し
ている。単位可変換字テーブルＭ１ないしＭｍとエクス
クルシブ・オア回路ＥＯＲ１ないしＥＯＲｍは、可変換
字テーブルＶＳを構成している。ｍは偶数であり、ｉ−
１はｍ／２である。
【００８７】暗号関数部ｆへの入力データはｍ個のミニ
ブロックに分割され、ｍ個のミニブロックは上位グルー
プと下位グループに２分割される。上位グループに属す
るｋ番目（ｋは１，…，ｉ−１）のミニブロックは、実
線の状態にある入力切替スイッチＳＦｋを経由して単位
換字テーブルＭｋのアドレスに入力され、単位換字テー
ブルＭｋから入力ミニブロックの値に対応したデータが
読み出される。なお、単位換字テーブルは、平衡換字を
行うものであり、書換え可能なメモリ装置から構成され
ている。単位換字テーブルＭｋからの読出データは単位
換字テーブルＭｉ＋ｋ−１からの読出データと排他的論
理和され、その結果は可変転置回路ＶＴのｋ番目の入力
端子に印加される。
【００８８】下位グループに属するｉ＋ｋ−１番目のミ
ニブロックは、実線の状態の入力切替スイッチＳＦｉ＋
ｋ−１を経由してエクスクルシブ・オア回路ＥＯＲｉ＋
ｋ−１に入力され、単位換字テーブルＭｋからの読出デ
ータとエクスクルシブ・オアされる。エクスクルシブ・
オア回路ＥＯＲｉ＋ｋ−１の出力は単位換字テーブルＭ
ｉ＋ｋ−１のアドレスに入力され、単位換字テーブルＭ
ｉ＋ｋ−１から入力ミニブロックの値に対応したデータ
が読み出される。単位換字テーブルＭｉ＋ｋ−１からの
読出データは、可変転置回路ＶＴのｉ＋ｋ−１番目の入
力端子に印加される。
【００８９】可変転置回路ＶＴは、各入力端子に入力さ
れたデータを鍵ｋの値によって定まる出力端子へ導く。
可変転置回路ＶＴの各出力は、可変ビット・ローテート
・シフタＲＯＴの対応する入力端子に入力される。可変
ビット・ローテート・シフタＲＯＴは、１番目の入力端
子ないしｍ番目の入力端子に入力されたデータを一纏ま
りのデータとして、鍵ｋの値によって定まる量だけ所定
方向（例えば、右方向）に回転シフトする。
【００９０】可変ビット・ローテート・シフタＲＯＴの
ｋ番目の出力端子から出力されるデータは、点線の状態
にある出力先切替スイッチＳＲｋおよび点線の状態にあ
る入力切替スイッチＳＦｋを経由して、単位換字テーブ
ルＭｋのアドレス端子に入力される。可変ビット・ロー
テート・シフタＲＯＴのｉ＋ｋ−１番目の出力端子から
出力されるデータは、点線の状態にある出力先切替スイ
ッチＳＲｉ＋ｋ−１および点線の状態にある入力切替ス
イッチＳＦｉ＋ｋ−１を経由して、エクスクルシブ・オ
ア回路ＥＯＲｉ＋ｋ−１に入力される。
【００９１】単位換字テーブルＭ１ないしＭｍからのデ
ータの読出し→可変ビット・ローテート・シフタにより
回転シフトと言う一連の処理を、鍵ｋの値によって決ま
る回数ｊだけ行った後、出力先切替スイッチＳＲ１，Ｓ
Ｒ２，…，ＳＲｍを実線の位置に切り替え、可変ビット
・ローテート・シフタＲＯＴからのデータを外部に出力
する。
【００９２】単位換字テーブルＭ１ないしＭｍの内容の
書換えは、プロセッサによって行われる。可変転置回路
ＶＴは入力端子を何れの出力端子に接続すべきかを示す
制御データを格納する制御レジスタを有しているが、こ
の制御レジスタの書換えもプロセッサによって行われ
る。ビット・ローテート・シフタＲＯＴは回転シフト量
を保持するシフト量保持レジスタを有しているが、この
シフト量保持レジスタの書換えもプロセッサによって行
われる。入力切替スイッチＳＦ１ないしＳＦｍの切替制
御、単位換字テーブルＭ１ないしＭｍに対する読出指
示、ビット・ローテート・シフタＲＯＴに対する回転シ
フト指示、出力先切替スイッチＳＲ１ないしＳＲｍの切
替制御なども、プロセッサによって行われる。
【００９３】図２０は組替え系列発生器の構成例を示す
図である。同図において、１は乱数発生器、２は制御回
路、３はメモリ、４は比較器をそれぞれ示している。制
御回路２は、乱数発生器１やメモリ２の制御を行う。ま
た、制御回路２は、比較器４の比較結果を参照すること
が出来る。乱数発生器１の出力は、メモリ３の書込デー
タ端子に送られると共に、比較器４の一方の入力端子に
送られる。メモリ３からの読出データは、比較器４の他
方の入力端子に送られる。
【００９４】図２０の組替え系列発生器の動作について
説明する。 i) 乱数発生器からの１番目のデータを無条件に採用
し、これをメモリに格納する。 ii) 乱数発生器からの２番目のデータとメモリの１番目
のデータを比較器で比較し、両者が異なれば２番目のデ
ータを採用し、これを１番目のデータと共にメモリに格
納する。もしも、両者が一致すれば、乱数発生器から次
の３番目のデータと取り出し、これとメモリの１番目の
データを比較器で比較する。この操作を、乱数発生器か
ら取り出したデータとメモリの１番目のデータが異なる
まで継続する。
【００９５】iii)乱数発生器からの３番目のデータ（メ
モリに書き込まれた２番目のデータの次に生成されたデ
ータ）とメモリの１番目のデータ，２番目のデータとを
比較し、これらが異なれば３番目の値を採用し、メモリ
に格納する。もしも一致すれば、乱数発生器から次の４
番目の値を取り出し、メモリの１番目のデータ，２番目
のデータと比較する。この操作は、取り出した値とメモ
リの１番目のデータ，２番目のデータとが互いに異なる
まで継続する。
【００９６】iv) 一般に、乱数発生器からのｋ番目のデ
ータ（メモリに書き込まれたｋ−１番目のデータの次に
生成されたデータ）はメモリのｋ−１番目，ｋ−２番
目，…，１番目のデータと比較され、これらが異なれば
ｋ番目のデータを採用し、メモリに格納する。もしも一
致すれば、乱数発生器から次にｋ＋１番目のデータを取
り出し、取り出したデータをメモリのｋ−１番目，ｋ−
２番目，…，１番目のデータと比較する。この操作は、
乱数発生器から取り出したデータと、メモリのｋ−１番
目，ｋ−２番目，…，１番目のデータが互いに異なるま
で継続する。 v) 出来上がった順列乱数系列をブロック化し、換字表
Ｍｉへの書込み，転置回路のデコーダの入力に使用す
る。
【００９７】図２１は組替え系列を使った換字表（テー
ブル）の例を示す図である。乱数発生系列が例えばＤ，
３，６，Ｆ，Ａ，３，Ａ，１，６，２，８，…の場合
は、メモリに書き込まれる順列乱数処理系列はＤ，３，
６，Ｆ，Ａ，１，２，８，…となる。３×３の換字テー
ブルに上記の順列乱数処理系列を書き込んでいくと、図
示のような換字表が作成される。
【００９８】図２２は組替え系列を使った転置回路の制
御例を示す図である。同図において、５はデコーダ、６
はｍ対ｍのセレクタ回路をそれぞれ示している。デコー
ダ５には、順列乱数処理系列Ｄ，３，６，Ｆ，Ａ，１…
が入力される。図示の例では、セレクタ回路６の１番目
の入力端子がＤ番目の出力端子に接続され、２番目の入
力端子が３番目の出力端子に接続され、３番目の入力端
子が６番目の出力端子に接続される。入力データは、こ
のようにセレクタ回路６内で組み換えられ、外部出力さ
れる。
【００９９】
【発明の効果】この発明によれば、暗号化の鍵として通
し番号を入力し、その通し番号に対応する変換パターン
が生成されるように変換パターン生成機構を構成してい
るので、変換パターンが予め設定された固定的なもので
なく鍵に依存させて変更することができ、差分攻撃に強
い暗号関数機構を提供することができる。
【０１００】また、ある固定鍵を１つ種として乱数生成
器に与え、乱数系列を生成することによって、複数個か
らなる各段の暗号化関数の換字表又は転置パターンをす
べて決定することができるので、複数個の換字表や転置
パターンを決めるために鍵のｂｉｔ長さを長くする必要
がなくなり、さらに鍵を記憶する領域を少なくすること
ができる。
【０１０１】さらに、本発明によれば、入力データをミ
ニブロックに分割し、入力ミニブロックの相互組替え操
作およびランダム換字テーブル操作等を行い得るように
暗号関数を構成したので、攪乱効果の高い暗号関数を実
現することが出来ると共に、差分攻撃を行っても事実上
解読不可能な暗号装置を提供することが出来る。
【図面の簡単な説明】
【図１】この発明の基本構成ブロック図である。
【図２】この発明の基本構成ブロック図である。
【図３】この発明の基本構成ブロック図である。
【図４】インボリューション型暗号方式の暗号化の構造
ブロック図である。
【図５】第１実施例の暗号化関数の構成図である。
【図６】転置パターンの一例の説明図である。
【図７】第２実施例の暗号化関数の構成図である。
【図８】換字表の一例の説明図である。
【図９】第４実施例における表決定の構成ブロック図で
ある。
【図１０】４ｂｉｔの換字表を生成するフローチャート
である。
【図１１】第５実施例におけるの暗号化関数の例の説明
図である。
【図１２】従来におけるＤＥＳの暗号化方式の説明図で
ある。
【図１３】従来のＤＥＳの暗号化関数内の処理の模式図
である。
【図１４】換字テーブル（Ｓ１）の一例を示した説明図
である。
【図１５】この発明の暗号関数機構の原理説明図であ
る。
【図１６】暗号装置の基本構成を示す図である。
【図１７】この発明の暗号関数ｆのブロック構成を示す
図である。
【図１８】この発明の暗号関数部の１実施例を示す図で
ある。
【図１９】この発明の暗号関数部の１実施例（続き）を
示す図である。
【図２０】組替え系列発生器の構成例を示す図である。
【図２１】組替え系列を使った換字表の例を示す図であ
る。
【図２２】組替え系列を使った転置回路の制御例を示す
図である。
【符号の説明】
ＥＯＲ１ないしＥＯＲｍ エクスクルシブ・オア回路 Ｍ１ないしＭｍ 単位換字テーブル ＲＯＴ ビット・ローテート・シフ
タ ＳＦ１ないしＳＦｍ 入力切替スイッチ ＳＲ１ないしＳＲｍ 出力先切替スイッチ ＶＴ 可変転置回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内海 研一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−261773（ＪＰ，Ａ) 特開 昭62−239636（ＪＰ，Ａ) 特開 昭62−169540（ＪＰ，Ａ) 特開 平６−75524（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09C 1/00 H04L 9/00

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数ビットからなるデータと暗号化のた
    めの鍵を入力する入力部と、入力されたデータを変換す
    るための変換パターンを生成する変換パターン生成部
    と、入力されたデータを前記変換パターンに従って変換
    するデータ変換部とからなり、 前記鍵が前記変換パターンに対応する通し番号であり、
    前記変換パターンが、入力データのビット配列をビット
    ごとに転置する転置パターン、あるいは入力データの値
    を所定の値に変換する換字表であり、 前記データ変換部が、ｍ個（ｍは偶数）の入力切替スイ
    ッチ（ＳＦ１…ＳＦｍ）と、ｍ個の出力先切替スイッチ
    （ＳＲ１…ＳＲｍ）と、ｍ個のメモリ・テーブル（Ｍ１
    …Ｍｍ）と、ｍ個のエクスクルシブ・オア回路（ＥＯＲ
    １…ＥＯＲｍ）と、ｍ個の入力端子とｍ個の出力端子と
    を持つ転置回路（ＶＴ）と、ｍ個の入力端子とｍ個の出
    力端子とを持つビット回転シフト機構（ＲＯＴ）とを備
    え、 ｊ番目（ｊは１，…，ｍ）の入力切替スイッチ（ＳＦ
    ｊ）は、一方の状態にある場合には、入力データをｍ分
    割して得られるｍ個のミニブロックのうちのｊ番目のミ
    ニブロックを出力し、他方の状態にある場合には、ｊ番
    目の出力先切替スイッチ（ＳＲｊ）から送られてくるミ
    ニブロックを出力し、 ｊ番目の出力先切替スイッチ（ＳＲｊ）は、一方の状態
    にある場合には、ビット回転シフト機構（ＲＯＴ）のｊ
    番目のミニブロックを外部に送出し、他方の状態にある
    場合には、ビット回転シフト機構（ＲＯＴ）のｊ番目の
    ミニブロックをｊ番目の入力切替スイッチ（ＳＦｊ）に
    送り、 ｋ番目（ｋは１，…，ｍ／２）のメモリ・テーブル（Ｍ
    ｋ）のアドレスにはｋ番目の入力切替スイッチ（ＳＦ
    ｋ）の出力が入力され、 ｋ番目のエクスクルシブ・オア回路には、ｋ番目のメモ
    リ・テーブル（Ｍｋ）の出力とｍ／２＋ｋ番目のメモリ
    ・テーブル（Ｍ m/2+k ）の出力とが入力され、ｍ／２＋
    ｋ番目のメモリ・テーブル（Ｍ m/2+k ）のアドレスには
    ｍ／２＋ｋ番目のエクスクルシブ・オア回路（ＥＯＲ
    m/2+k ）の出力が入力され、 ｍ／２＋ｋ番目のエクスクルシブ・オア回路（ＥＯＲ
    m/2+k ）には、ｍ／２＋ｋ番目の入力切替スイッチ（Ｓ
    Ｆ m/2+k ）の出力とｋ番目のメモリ・テーブル（ Ｍｋ）
    の出力が入力され、 転置回路（ＶＴ）のｋ番目の入力端子にはｋ番目のエク
    スクルシブ・オア回路（ＥＯＲｋ）の出力が入力され、 転置回路（ＶＴ）のｍ／２＋ｋ番目の入力端子にはｍ／
    ２＋ｋ番目のメモリ・テーブル（Ｍ m/2+k ）の出力が印
    加され、 転置回路（ＶＴ）のｊ番目の出力はビット回転シフト機
    構（ＲＯＴ）のｊ番目の入力端子に入力され、 ビット回転シフト機構（ＲＯＴ）は、１番目，…，ｍ番
    目の入力端子に入力されたデータを一纏まりとして回転
    シフトする ことを特徴とするデータ変換装置。
  2. 【請求項２】 ｍ個のメモリ・テーブル（Ｍ１…Ｍｍ）
    の内容が、前記入力される鍵に応じて変更されることを
    特徴とする請求項１のデータ変換装置。
  3. 【請求項３】 転置回路（ＶＴ）の転置の態様が、前記
    入力される鍵に応じて変更されることを特徴とする請求
    項１または請求項２のデータ変換装置。
  4. 【請求項４】 ビット回転シフト機構（ＲＯＴ）のシフ
    ト量が、前記入力される鍵に応じて変更されることを特
    徴とする請求項１、２または３のデータ変換装置。
  5. 【請求項５】 ｍ個の出力先切替スイッチ（ＳＲ１…Ｓ
    Ｒｍ）からのｍ個の入力切替スイッチ（ＳＦ１…ＳＦ
    ｍ）にデータを帰還する回数が、前記入力される鍵に応
    じて変更されることを特徴とする請求項１，２，３また
    は４のデータ変換装置。
  6. 【請求項６】 前記入力された鍵を種として、複数個の
    乱数からなる擬似乱数系列を発生する乱数生成部と、前
    記擬似乱数系列によって前記転置パターンを生成する転
    置パターン生成部を、さらに備えることを特徴とする請
    求項１記載のデータ変換装置。
  7. 【請求項７】 前記擬似乱数系列によって前記換字表を
    生成する換字表生成部を、さらに備えることを特徴とす
    る請求項６記載のデータ変換装置。
  8. 【請求項８】 前記入力された鍵を種として、複数個の
    乱数からなる擬似乱数系列を発生する乱数生成部と、前
    記擬似乱数系列によって前記換字表を生成する換字表生
    成部を、さらに備えることを特徴とする請求項１記載の
    データ変換装 置。
JP6318221A 1994-01-10 1994-12-21 データ変換装置 Expired - Fee Related JP3029381B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6318221A JP3029381B2 (ja) 1994-01-10 1994-12-21 データ変換装置
GB9500437A GB2285562B (en) 1994-01-10 1995-01-10 Transformation pattern generating device and encryption function device
US08/370,881 US5623548A (en) 1994-01-10 1995-01-10 Transformation pattern generating device and encryption function device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP99794 1994-01-10
JP6-314879 1994-12-19
JP31487994 1994-12-19
JP6-997 1994-12-19
JP6318221A JP3029381B2 (ja) 1994-01-10 1994-12-21 データ変換装置

Publications (2)

Publication Number Publication Date
JPH08227269A JPH08227269A (ja) 1996-09-03
JP3029381B2 true JP3029381B2 (ja) 2000-04-04

Family

ID=27274712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6318221A Expired - Fee Related JP3029381B2 (ja) 1994-01-10 1994-12-21 データ変換装置

Country Status (3)

Country Link
US (1) US5623548A (ja)
JP (1) JP3029381B2 (ja)
GB (1) GB2285562B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250803B1 (ko) * 1995-09-05 2000-04-01 다니구찌 이찌로오 데이타 변환장치 및 데이타 변환방법
US5838794A (en) * 1996-01-11 1998-11-17 Teledyne Electronic Technologies Method and apparatus for inter-round mixing in iterated block substitution systems
KR100389902B1 (ko) * 1997-06-23 2003-09-22 삼성전자주식회사 차분해독법과선형해독법에대하여안전성을보장하는고속블럭암호화방법
KR100434558B1 (ko) * 1997-12-09 2004-09-30 삼성전자주식회사 고속블록암호화방법및이를위한키스케쥴링방법
AU2557399A (en) * 1998-01-02 1999-07-26 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
US7587044B2 (en) * 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
FR2776445A1 (fr) * 1998-03-17 1999-09-24 Schlumberger Ind Sa Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
CA2299538C (en) * 1998-06-02 2004-08-03 Nippon Telegraph And Telephone Corporation Apparatus and method for evaluating randomness of functions, random function generating apparatus and method, and recording medium having recorded thereon programs for implementing the methods.
EP1090480B1 (en) 1998-06-03 2019-01-09 Cryptography Research, Inc. Improved des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
AU5458199A (en) * 1998-07-02 2000-01-24 Cryptography Research, Inc. Leak-resistant cryptographic indexed key update
US6292762B1 (en) * 1998-07-13 2001-09-18 Compaq Computer Corporation Method for determining a random permutation of variables by applying a test function
DE19837808A1 (de) * 1998-08-20 2000-02-24 Orga Kartensysteme Gmbh Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger
AU738210B2 (en) * 1998-09-01 2001-09-13 Peter William Ross Encryption via user-editable multi-page file
US6820198B1 (en) 1998-09-01 2004-11-16 Peter William Ross Encryption via user-editable multi-page file
AUPP559898A0 (en) * 1998-09-01 1998-09-24 Ross, Peter William Large user-editable data file enabling both a character rotation which is variable and custom encryption/decryption programs
DE19841676A1 (de) * 1998-09-11 2000-03-16 Giesecke & Devrient Gmbh Zugriffsgeschützter Datenträger
JP3679936B2 (ja) * 1998-11-27 2005-08-03 東芝ソリューション株式会社 暗復号装置及び記憶媒体
AU2001286383A1 (en) 2000-05-05 2001-11-26 Ruby B. Lee A method and system for performing permutations with bit permutation instructions
US7277542B2 (en) * 2000-09-25 2007-10-02 Broadcom Corporation Stream cipher encryption application accelerator and methods thereof
US20020087359A1 (en) * 2000-11-24 2002-07-04 Siegfried Bocionek Medical system architecture with computer workstations having a device for work list management
EP1376922B1 (en) * 2001-04-03 2014-09-03 Mitsubishi Denki Kabushiki Kaisha Encrypting device
US7536546B2 (en) * 2001-08-28 2009-05-19 Acme Packet, Inc. System and method for providing encryption for rerouting of real time multi-media flows
JP3730926B2 (ja) * 2002-03-14 2006-01-05 京セラ株式会社 ヘリカル型アンテナの設計方法
JP4173768B2 (ja) 2002-05-21 2008-10-29 松下電器産業株式会社 回路装置およびその動作方法
EP1576763B1 (en) * 2002-12-19 2015-09-30 NTT Communications Corp. Secret sharing scheme using exclusive or calculation
US7346160B2 (en) * 2003-04-23 2008-03-18 Michaelsen David L Randomization-based encryption apparatus and method
US8352726B2 (en) * 2003-11-07 2013-01-08 Netapp, Inc. Data storage and/or retrieval
US20050147244A1 (en) * 2003-12-30 2005-07-07 Alexander Moldovyan Method for cryptographic transformation of binary data blocks
EP1714423B1 (en) * 2004-02-10 2017-03-29 NTT Communications Corp. Secret information management scheme based on secret sharing scheme
US7899190B2 (en) 2004-04-16 2011-03-01 Research In Motion Limited Security countermeasures for power analysis attacks
US8520851B2 (en) * 2004-04-30 2013-08-27 Blackberry Limited Wireless communication device with securely added randomness and related method
JP2005338942A (ja) * 2004-05-24 2005-12-08 Freescale Semiconductor Inc レジスタユニット
US7848514B2 (en) * 2004-05-24 2010-12-07 Research In Motion Limited Table masking for resistance to power analysis attacks
US20090249085A1 (en) * 2004-06-29 2009-10-01 Nagracard S.A. Security module and personalization method for such a security module
EP1612637A1 (fr) * 2004-06-29 2006-01-04 Nagracard S.A. Module de sécurité et méthode de personnalisation d'un tel module de sécurité
US20090228714A1 (en) * 2004-11-18 2009-09-10 Biogy, Inc. Secure mobile device with online vault
US8209751B2 (en) * 2004-11-18 2012-06-26 Biogy, Inc. Receiving an access key
DE602005023166D1 (de) * 2005-09-09 2010-10-07 Sap Ag System und Verfahren zur Verschlüsselung von Tastenanschlägen bezüglich eines Passworts
JP5000365B2 (ja) * 2006-04-27 2012-08-15 株式会社日立製作所 ハッシュ値生成装置、プログラム及びハッシュ値生成方法
JP2007298847A (ja) * 2006-05-02 2007-11-15 Kddi Corp プログラム内データの保護装置、保護方法およびプログラム
JP5203594B2 (ja) * 2006-11-07 2013-06-05 株式会社東芝 暗号処理回路及び暗号処理方法
JP4851947B2 (ja) * 2007-01-29 2012-01-11 株式会社東芝 論理回路
KR20080100673A (ko) * 2007-05-14 2008-11-19 삼성전자주식회사 암호화 기반의 프로세서 보안 방법 및 장치
US20090067629A1 (en) * 2007-09-06 2009-03-12 Paltronics, Inc. Table-based encryption/decryption techniques for gaming networks, and gaming networks incorporating the same
CA2688592C (en) * 2007-10-01 2014-04-15 Research In Motion Limited Substitution table masking for cryptographic processes
JP4687775B2 (ja) * 2008-11-20 2011-05-25 ソニー株式会社 暗号処理装置
US20100303229A1 (en) * 2009-05-27 2010-12-02 Unruh Gregory Modified counter mode encryption
WO2011101994A1 (ja) * 2010-02-22 2011-08-25 株式会社東芝 暗号化装置
US9152779B2 (en) 2011-01-16 2015-10-06 Michael Stephen Fiske Protecting codes, keys and user credentials with identity and patterns
US10268843B2 (en) 2011-12-06 2019-04-23 AEMEA Inc. Non-deterministic secure active element machine
WO2013134306A1 (en) 2012-03-05 2013-09-12 Michael Fiske One-time passcodes with asymmetric keys
CN103427987B (zh) * 2012-05-25 2016-05-18 纬创资通股份有限公司 数据加密的方法、数据验证方法及电子装置
US9237006B2 (en) * 2013-09-30 2016-01-12 Protegrity Corporation Table-connected tokenization
KR101525895B1 (ko) * 2013-12-16 2015-06-04 숭실대학교산학협력단 일련 번호 산출기 및 그 방법
US20170085371A1 (en) * 2015-04-07 2017-03-23 Secure Channels Sa System and method for an enhanced xor cipher through extensions
KR101914453B1 (ko) * 2015-10-29 2018-11-02 삼성에스디에스 주식회사 암호화 장치 및 방법
KR101834504B1 (ko) * 2016-01-15 2018-03-06 단국대학교 산학협력단 암복호화 장치 및 방법
KR101834522B1 (ko) 2016-04-22 2018-03-06 단국대학교 산학협력단 데이터 확인 장치 및 이를 이용하여 데이터를 확인하는 방법
KR101933649B1 (ko) * 2016-05-27 2018-12-28 삼성에스디에스 주식회사 화이트박스 암호 알고리즘을 이용한 공개키 암호화를 위한 장치 및 방법
US11190498B1 (en) 2018-01-11 2021-11-30 Secure Channels, Inc. System and method for use of filters within a cryptographic process
US20200366459A1 (en) * 2019-05-17 2020-11-19 International Business Machines Corporation Searching Over Encrypted Model and Encrypted Data Using Secure Single-and Multi-Party Learning Based on Encrypted Data
US11804955B1 (en) 2019-09-13 2023-10-31 Chol, Inc. Method and system for modulated waveform encryption
KR20210048698A (ko) * 2019-10-24 2021-05-04 삼성에스디에스 주식회사 암복호화를 위한 장치 및 방법
JP7103334B2 (ja) * 2019-12-09 2022-07-20 株式会社村田製作所 平文暗号化復号化方法および平文暗号化復号化装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274085A (en) * 1979-06-28 1981-06-16 Motorola, Inc. Flexible mode DES system
DE3003998A1 (de) * 1980-02-04 1981-09-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt System zur ver- und entschluesselung von daten
US4447672A (en) * 1980-10-06 1984-05-08 Nippon Electric Co., Ltd. Device for encrypting each input data bit by at least one keying bit decided by a code pattern and a bit pattern of a predetermined number of preceding encrypted bits
US4663500A (en) * 1982-02-22 1987-05-05 Nec Corporation Cryptographic system
US4802217A (en) * 1985-06-07 1989-01-31 Siemens Corporate Research & Support, Inc. Method and apparatus for securing access to a computer facility
US4760599A (en) * 1985-11-07 1988-07-26 Nec Corporation Data encryptor
US4731843A (en) * 1985-12-30 1988-03-15 Paradyne Corporation Method and device of increasing the execution speed of cipher feedback mode of the DES by an arbitrary multiplier
DE3789769T2 (de) * 1986-07-31 1994-08-11 Advance Kk System zur erzeugung eines gemeinsamen geheimübertragungsschlüssels und kommunikationssystem unter verwendung des gemeinsamen geheimübertragungsschlüssels.
JPH0727325B2 (ja) * 1987-02-13 1995-03-29 沖電気工業株式会社 暗号化装置
FR2611962B1 (fr) * 1987-03-06 1989-06-09 Trt Telecom Radio Electr Systeme et procede pour cryptographie avec application
GB8807020D0 (en) * 1988-03-24 1988-08-24 Racal Guardata Ltd Data-processing apparatus
FR2643529B1 (fr) * 1989-02-22 1991-06-07 Kudelski Sa Fabr Enregistr Nag Systeme de television a peage utilisant une carte a memoire associee a un decodeur
FR2650457A1 (fr) * 1989-07-25 1991-02-01 Trt Telecom Radio Electr Procede de traitement de donnees par compression et permutation pour carte a microcircuit
US5003597A (en) * 1989-12-21 1991-03-26 Xerox Corporation Method and apparatus for data encryption
NZ238651A (en) * 1990-07-20 1994-04-27 Ericsson Ge Mobile Communicat Encryption system for digital cellular communications
US5511123A (en) * 1994-08-04 1996-04-23 Northern Telecom Limited Symmetric cryptographic system for data encryption

Also Published As

Publication number Publication date
GB9500437D0 (en) 1995-03-01
US5623548A (en) 1997-04-22
JPH08227269A (ja) 1996-09-03
GB2285562B (en) 1998-02-18
GB2285562A (en) 1995-07-12

Similar Documents

Publication Publication Date Title
JP3029381B2 (ja) データ変換装置
US5003596A (en) Method of cryptographically transforming electronic digital data from one form to another
EP0839418B1 (en) Cryptographic method and apparatus for non-linearly merging a data block and a key
US5351299A (en) Apparatus and method for data encryption with block selection keys and data encryption keys
US5425103A (en) Variable-key cryptography system
KR100389902B1 (ko) 차분해독법과선형해독법에대하여안전성을보장하는고속블럭암호화방법
US7801307B2 (en) Method of symmetric key data encryption
KR100435052B1 (ko) 암호화장치
US6125182A (en) Cryptographic engine using logic and base conversions
JPH0863097A (ja) データを暗号化するための対称暗号化方法およびシステム
KR20090094086A (ko) 암호 처리 장치, 암호 처리 방법과 컴퓨터 프로그램
JPH08179690A (ja) プロダクト暗号装置
JPH10240500A (ja) 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム
KR20010041202A (ko) 이산 데이터 블록 암호화 방법
JPH0697930A (ja) ブロック暗号処理装置
EP1202488B1 (en) Encryption sub-key generation circuit
KR100350207B1 (ko) 디지털 데이터의 엘-비트 입력 블록들을 엘-비트 출력비트들로 암호 변환하는 방법
Islam et al. Data encryption standard
JPH09251267A (ja) 暗号化装置及び暗号化方法
JPH1152850A (ja) 暗号変換方法および装置
JP2001142395A (ja) 拡大鍵生成装置、暗復号装置、拡大鍵生成方法、及び記憶媒体
JPH10153954A (ja) 暗号装置
JP3906574B2 (ja) 暗号変換方法、暗号変換装置、復号方法、復号装置及びデータ通信システム
EP1179243A1 (en) Cryptographic engine using base conversion, logic operations and prng in data arrays to increase dispersion in ciphertext
JP2001042766A (ja) データ暗号化装置及びその方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees