JPH1124998A - メモリ装置及びそれを用いたデータプロテクト方法 - Google Patents
メモリ装置及びそれを用いたデータプロテクト方法Info
- Publication number
- JPH1124998A JPH1124998A JP9175947A JP17594797A JPH1124998A JP H1124998 A JPH1124998 A JP H1124998A JP 9175947 A JP9175947 A JP 9175947A JP 17594797 A JP17594797 A JP 17594797A JP H1124998 A JPH1124998 A JP H1124998A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory device
- rom
- decoder
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 ＲＯＭ２ａの内容をそのままコピーしただけ
ではゲーム機本体内のＣＰＵ１ｅで正常な動作を行うこ
とができないようなメモリ装置２を提供することによ
り、違法なメモリ装置の製造を容易には行えないように
することを目的とする。 【解決手段】 ＣＰＵ１ｅで用いるプログラム命令や数
値データ等の主データを記憶するＲＯＭ２ａと、ＲＯＭ
２ａのアドレス信号線ＡＤｍまたは及びデータ信号線Ｄ
Ｏｍの途中に接続されたデコーダ２ｂとを有するメモリ
装置２であって、デコーダ２ｂは予め設定される変換デ
ータを有してこれに基づいて信号線のデータ値を変換
し、ＲＯＭ２ａはデコーダ２ｂを介することによりＣＰ
Ｕ１ｅで正常な処理を行えるようになるデータを主デー
タとして記憶している。
ではゲーム機本体内のＣＰＵ１ｅで正常な動作を行うこ
とができないようなメモリ装置２を提供することによ
り、違法なメモリ装置の製造を容易には行えないように
することを目的とする。 【解決手段】 ＣＰＵ１ｅで用いるプログラム命令や数
値データ等の主データを記憶するＲＯＭ２ａと、ＲＯＭ
２ａのアドレス信号線ＡＤｍまたは及びデータ信号線Ｄ
Ｏｍの途中に接続されたデコーダ２ｂとを有するメモリ
装置２であって、デコーダ２ｂは予め設定される変換デ
ータを有してこれに基づいて信号線のデータ値を変換
し、ＲＯＭ２ａはデコーダ２ｂを介することによりＣＰ
Ｕ１ｅで正常な処理を行えるようになるデータを主デー
タとして記憶している。
Description
【０００１】
【発明の属する技術分野】 本発明はメモリ装置及びそ
れを用いたデータプロテクト方法に関し、詳しくはゲー
ム機等で用いるプログラムや数値データ等の主データを
記憶したＲＯＭを有するメモリ装置の構成及びメモリ装
置の偽造防止方法に関する。
れを用いたデータプロテクト方法に関し、詳しくはゲー
ム機等で用いるプログラムや数値データ等の主データを
記憶したＲＯＭを有するメモリ装置の構成及びメモリ装
置の偽造防止方法に関する。
【０００２】
【従来の技術】 カートリッジ形式のメモリ装置を用い
てゲームを行うようなゲーム機では、メモリ装置をゲー
ム機本体に挿入装着することにより、所望のゲームソフ
トを実行できるようになっている。このメモリ装置に
は、ゲーム機本体のＣＰＵで用いるプログラムや数値デ
ータ等の主データを記憶した読み出し専用メモリ（以下
「ＲＯＭ」と略す）が内蔵されており、ゲーム者の操作
に応じてＣＰＵからの命令により主データを随時読み出
し、ＣＰＵでの処理結果をテレビジョン受像機やモニタ
等にゲーム映像として出力することにより、ゲームを行
えるようになっている。
てゲームを行うようなゲーム機では、メモリ装置をゲー
ム機本体に挿入装着することにより、所望のゲームソフ
トを実行できるようになっている。このメモリ装置に
は、ゲーム機本体のＣＰＵで用いるプログラムや数値デ
ータ等の主データを記憶した読み出し専用メモリ（以下
「ＲＯＭ」と略す）が内蔵されており、ゲーム者の操作
に応じてＣＰＵからの命令により主データを随時読み出
し、ＣＰＵでの処理結果をテレビジョン受像機やモニタ
等にゲーム映像として出力することにより、ゲームを行
えるようになっている。
【０００３】図３はこのようなゲーム装置の一例を表
し、ファミリーコンピュータの場合を示している。同図
において、１はゲーム機本体、１ａ及び１ｂはその電源
線及び電源スイッチ、１ｃ及び１ｄはゲーム操作を行う
ためのコントローラといわれる操作部、２は主データを
記憶したＲＯＭを搭載するメモリ装置、４はゲーム画面
を表示するためのテレビジョン受像機、３はゲーム機本
体１とテレビジョン受像機４とをつなぐ信号線である。
し、ファミリーコンピュータの場合を示している。同図
において、１はゲーム機本体、１ａ及び１ｂはその電源
線及び電源スイッチ、１ｃ及び１ｄはゲーム操作を行う
ためのコントローラといわれる操作部、２は主データを
記憶したＲＯＭを搭載するメモリ装置、４はゲーム画面
を表示するためのテレビジョン受像機、３はゲーム機本
体１とテレビジョン受像機４とをつなぐ信号線である。
【０００４】そして、所望のゲームのメモリ装置２をゲ
ーム機本体１に対し上方から挿入装着し、電源スイッチ
１ｂを投入した後、操作部１ｃ及び１ｄに設けられた操
作釦をゲームに応じて操作するという簡単な設定及び操
作のみで、所望のゲームを行えるようになっている。こ
のような構成は、ＲＯＭの形成に時間がかかってしまう
ものの、ＲＯＭ以外からゲームソフトを読み込むＣＤ等
を用いた他のゲーム機に比べて高速にゲームを行えると
いうメリットがある。
ーム機本体１に対し上方から挿入装着し、電源スイッチ
１ｂを投入した後、操作部１ｃ及び１ｄに設けられた操
作釦をゲームに応じて操作するという簡単な設定及び操
作のみで、所望のゲームを行えるようになっている。こ
のような構成は、ＲＯＭの形成に時間がかかってしまう
ものの、ＲＯＭ以外からゲームソフトを読み込むＣＤ等
を用いた他のゲーム機に比べて高速にゲームを行えると
いうメリットがある。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな構成は、メモリ装置２内のＲＯＭを簡単に取り外せ
るとともに、ＲＯＭに記憶されているゲームソフトのデ
ータを容易に読み出すことができるので、プログラムを
開発することなくＲＯＭの内容をそのままコピーしたコ
ピーＲＯＭ及びこのコピーＲＯＭを用いたメモリ装置を
容易に製造することができる。そして、違法に製造され
たメモリ装置を安価に販売されてしまうことも多く、ゲ
ームプログラムの開発者がその開発費用を充分に回収で
きないことも有った。
うな構成は、メモリ装置２内のＲＯＭを簡単に取り外せ
るとともに、ＲＯＭに記憶されているゲームソフトのデ
ータを容易に読み出すことができるので、プログラムを
開発することなくＲＯＭの内容をそのままコピーしたコ
ピーＲＯＭ及びこのコピーＲＯＭを用いたメモリ装置を
容易に製造することができる。そして、違法に製造され
たメモリ装置を安価に販売されてしまうことも多く、ゲ
ームプログラムの開発者がその開発費用を充分に回収で
きないことも有った。
【０００６】そこで、本発明はこれらの問題を解決する
ために、ＲＯＭの内容をそのままコピーしただけではゲ
ーム機本体１内のＣＰＵで正常な動作を行うことができ
ないようなメモリ装置を提供することにより、違法なメ
モリ装置の製造を容易に行えないようにすることを目的
とする。
ために、ＲＯＭの内容をそのままコピーしただけではゲ
ーム機本体１内のＣＰＵで正常な動作を行うことができ
ないようなメモリ装置を提供することにより、違法なメ
モリ装置の製造を容易に行えないようにすることを目的
とする。
【０００７】
【課題を解決するための手段】上記の問題を解決するた
めに、請求項１の記載に係わるメモリ装置は、ＣＰＵ１
ｅで用いるプログラム命令や数値データ等の主データを
記憶するＲＯＭ２ａ（２ａ′）と、ＲＯＭ２ａ（２
ａ′）のアドレス信号線ＡＤｍまたは及びデータ信号線
ＤＯｍの途中に接続されたデコーダ２ｂ（２ｅ）とを有
するメモリ装置２（２′）であって、デコーダ２ｂ（２
ｅ）は予め設定される変換データを有してこれに基づい
て信号線のデータ値を変換し、ＲＯＭ２ａ（２ａ′）は
デコーダ２ｂ（２ｅ）を介することによりＣＰＵ１ｅで
正常な処理を行えるようになるようなデータを主データ
として記憶していることを特徴とする。また、請求項２
の記載に係わるメモリ装置は請求項１に記載のものにお
いて、デコーダ２ｂ（２ｅ）は変換データの設定用とし
てＥＥＰＲＯＭ等の電気的に書換可能な不揮発性メモリ
部２ｃ（２ｆ）を有し、ＣＰＵ１ｅからの命令により変
換データを書き換えられるようになっていることを特徴
とする。請求項３の記載に係わるメモリ装置は請求項２
に記載のものにおいて、デコーダ２ｂ（２ｅ）は更に、
ゲーム状態等のデータを保持するための状態データ保持
部を有していることを特徴とする。請求項４の記載に係
わるメモリ装置は、請求項１または請求項２に記載のも
のに加えてゲーム状態等を保持するための状態データ保
持装置２ｄを有し、これらをカートリッジ内の同一基板
上に搭載していることを特徴とする。請求項５の記載に
係わるメモリ装置のデータプロテクト方法は、ＣＰＵ１
ｅで用いるプログラム命令や数値データ等の主データを
記憶するＲＯＭ２ａ（２ａ′）の内容をコピーされて不
正使用されるのを防止するための方法であって、ＲＯＭ
２ａ（２ａ′）のアドレス信号線ＡＤｎまたは及びデー
タ信号線ＤＯｍの途中に接続されて予め設定される変換
データに基づいて信号線のデータ値を変換するデコーダ
２ｂ（２ｅ）と、デコーダ２ｂ（２ｅ）による変換動作
によりＣＰＵで用いるデータ出力が得られるように主デ
ータが記憶されたＲＯＭ２ａ（２ａ′）と、を一対に用
いることにより、ＲＯＭ２ａ（２ａ′）のデータをその
ままコピーしただけでは正常な動作ができないようにし
たことを特徴とする。
めに、請求項１の記載に係わるメモリ装置は、ＣＰＵ１
ｅで用いるプログラム命令や数値データ等の主データを
記憶するＲＯＭ２ａ（２ａ′）と、ＲＯＭ２ａ（２
ａ′）のアドレス信号線ＡＤｍまたは及びデータ信号線
ＤＯｍの途中に接続されたデコーダ２ｂ（２ｅ）とを有
するメモリ装置２（２′）であって、デコーダ２ｂ（２
ｅ）は予め設定される変換データを有してこれに基づい
て信号線のデータ値を変換し、ＲＯＭ２ａ（２ａ′）は
デコーダ２ｂ（２ｅ）を介することによりＣＰＵ１ｅで
正常な処理を行えるようになるようなデータを主データ
として記憶していることを特徴とする。また、請求項２
の記載に係わるメモリ装置は請求項１に記載のものにお
いて、デコーダ２ｂ（２ｅ）は変換データの設定用とし
てＥＥＰＲＯＭ等の電気的に書換可能な不揮発性メモリ
部２ｃ（２ｆ）を有し、ＣＰＵ１ｅからの命令により変
換データを書き換えられるようになっていることを特徴
とする。請求項３の記載に係わるメモリ装置は請求項２
に記載のものにおいて、デコーダ２ｂ（２ｅ）は更に、
ゲーム状態等のデータを保持するための状態データ保持
部を有していることを特徴とする。請求項４の記載に係
わるメモリ装置は、請求項１または請求項２に記載のも
のに加えてゲーム状態等を保持するための状態データ保
持装置２ｄを有し、これらをカートリッジ内の同一基板
上に搭載していることを特徴とする。請求項５の記載に
係わるメモリ装置のデータプロテクト方法は、ＣＰＵ１
ｅで用いるプログラム命令や数値データ等の主データを
記憶するＲＯＭ２ａ（２ａ′）の内容をコピーされて不
正使用されるのを防止するための方法であって、ＲＯＭ
２ａ（２ａ′）のアドレス信号線ＡＤｎまたは及びデー
タ信号線ＤＯｍの途中に接続されて予め設定される変換
データに基づいて信号線のデータ値を変換するデコーダ
２ｂ（２ｅ）と、デコーダ２ｂ（２ｅ）による変換動作
によりＣＰＵで用いるデータ出力が得られるように主デ
ータが記憶されたＲＯＭ２ａ（２ａ′）と、を一対に用
いることにより、ＲＯＭ２ａ（２ａ′）のデータをその
ままコピーしただけでは正常な動作ができないようにし
たことを特徴とする。
【０００８】請求項１乃至４のメモリ装置は、所定の変
換データを有するデコーダ２ｂ（２ｅ）を用いなけれ
ば、ゲーム機本体１内のＣＰＵ１ｅはプログラム動作を
継続するのに必要なデータを得ることができなくなる。
また、請求項５のようなメモリ装置のデータプロテクト
方法を用いれば、ＲＯＭ２ａ（２ａ′）の内容をそのま
まコピーしただけでは、ゲーム機本体１内のＣＰＵ１ｅ
と正常なデータ通信を行えなくなり、ゲームを継続する
ことができなくなる。
換データを有するデコーダ２ｂ（２ｅ）を用いなけれ
ば、ゲーム機本体１内のＣＰＵ１ｅはプログラム動作を
継続するのに必要なデータを得ることができなくなる。
また、請求項５のようなメモリ装置のデータプロテクト
方法を用いれば、ＲＯＭ２ａ（２ａ′）の内容をそのま
まコピーしただけでは、ゲーム機本体１内のＣＰＵ１ｅ
と正常なデータ通信を行えなくなり、ゲームを継続する
ことができなくなる。
【０００９】
【発明の実施の形態】以下、本発明の実施形態例を図１
及び図２を参照しながら詳細に説明する。尚、本明細書
では、全図面を通して、同一または同様の部位には同一
の符号を付して説明することにより説明を簡略化するよ
うにしている。図１は本発明の実施形態としてのメモリ
装置２及びこれを用いたゲーム機本体１とそれらの接続
関係等を示す説明図で、メモリ装置２には、ゲーム機本
体１内のＣＰＵ１ａで用いるプログラムや数値データ等
の主データを記憶するＲＯＭ２ａと、ＲＯＭ２ａの複数
のアドレス信号線ＡＤｎ（ｎは正の整数）の途中に接続
されたデコーダ２ｂと、ゲーム状態等を記憶して保持す
る（「バックアップ」ともいう）ための状態データ保持
装置２ｄとから構成されている。また、デコーダ２ｂに
は、アドレス信号線ＡＤｎを変換（「スクランブル」と
もいう）するための変換データを保持するＥＥＰＲＯＭ
やＦＬＡＳＨやＦＲＡＭ等の電気的に書換可能な不揮発
性メモリ２ｃが内蔵されている。そして、ＲＯＭ２ａに
入力されるアドレス信号線ＡＤｎ、ＲＯＭ２ａから出力
される複数のデータ信号線ＤＯｍ（ｍは正の整数）及び
状態データ保持装置２ｄに入出力としてつながる複数の
信号線は、ゲーム機本体１にメモリ装置２を挿入したと
きに各配線が接続されるようにメモリ装置２の一端に設
けられた接続端子にそれぞれ接続されている。
及び図２を参照しながら詳細に説明する。尚、本明細書
では、全図面を通して、同一または同様の部位には同一
の符号を付して説明することにより説明を簡略化するよ
うにしている。図１は本発明の実施形態としてのメモリ
装置２及びこれを用いたゲーム機本体１とそれらの接続
関係等を示す説明図で、メモリ装置２には、ゲーム機本
体１内のＣＰＵ１ａで用いるプログラムや数値データ等
の主データを記憶するＲＯＭ２ａと、ＲＯＭ２ａの複数
のアドレス信号線ＡＤｎ（ｎは正の整数）の途中に接続
されたデコーダ２ｂと、ゲーム状態等を記憶して保持す
る（「バックアップ」ともいう）ための状態データ保持
装置２ｄとから構成されている。また、デコーダ２ｂに
は、アドレス信号線ＡＤｎを変換（「スクランブル」と
もいう）するための変換データを保持するＥＥＰＲＯＭ
やＦＬＡＳＨやＦＲＡＭ等の電気的に書換可能な不揮発
性メモリ２ｃが内蔵されている。そして、ＲＯＭ２ａに
入力されるアドレス信号線ＡＤｎ、ＲＯＭ２ａから出力
される複数のデータ信号線ＤＯｍ（ｍは正の整数）及び
状態データ保持装置２ｄに入出力としてつながる複数の
信号線は、ゲーム機本体１にメモリ装置２を挿入したと
きに各配線が接続されるようにメモリ装置２の一端に設
けられた接続端子にそれぞれ接続されている。
【００１０】尚、ゲーム機本体１とメモリ装置２との間
には、他にも電源線やクロック線等が有るが、判り易く
するために省略している。また、ゲーム機本体１内の電
源回路や映像出力回路等、及びデコーダ２ｂ内の不揮発
性メモリ２ｃの書込みのための高電圧発生回路等も判り
易くするために省略している。このような構成により、
ゲーム機本体１のＣＰＵ１ｅからのアドレス信号は、デ
コーダ２ｂの変換データで変換されたアドレスでＲＯＭ
２ａの記憶領域を指定することになる。しかしながら、
ＲＯＭ２ａには予めデコーダ２ｂで変換されたアドレス
位置に対応した記憶素子に所望のデータが記憶されてい
るので、データ信号ＤＯｍからはＣＰＵからの命令に応
じた所望のデータが出力されることになり、ＣＰＵ１ｅ
は正常なゲーム動作を継続できるようになっている。
には、他にも電源線やクロック線等が有るが、判り易く
するために省略している。また、ゲーム機本体１内の電
源回路や映像出力回路等、及びデコーダ２ｂ内の不揮発
性メモリ２ｃの書込みのための高電圧発生回路等も判り
易くするために省略している。このような構成により、
ゲーム機本体１のＣＰＵ１ｅからのアドレス信号は、デ
コーダ２ｂの変換データで変換されたアドレスでＲＯＭ
２ａの記憶領域を指定することになる。しかしながら、
ＲＯＭ２ａには予めデコーダ２ｂで変換されたアドレス
位置に対応した記憶素子に所望のデータが記憶されてい
るので、データ信号ＤＯｍからはＣＰＵからの命令に応
じた所望のデータが出力されることになり、ＣＰＵ１ｅ
は正常なゲーム動作を継続できるようになっている。
【００１１】従って、ＲＯＭ２ａのデータをデッドコピ
ーするとともにデコーダ２ｂを用いないでメモリ装置を
使用した場合、もしくはデッドコピーしたＲＯＭととも
にデコーダ２ｂと同等な半導体装置を用いてはいるがそ
の不揮発性メモリ２ｃに記憶された変換データの内容が
ＲＯＭ２ａのデータを作成したときの変換データと異な
っているメモリ装置を使用した場合には、ＣＰＵ１ｅか
らの命令に応じた正常なデータがデータ信号ＤＯｍから
出力されないので、ＣＰＵ１ｅは正常な信号処理できな
くなり、ゲームを継続することはできなくなる。
ーするとともにデコーダ２ｂを用いないでメモリ装置を
使用した場合、もしくはデッドコピーしたＲＯＭととも
にデコーダ２ｂと同等な半導体装置を用いてはいるがそ
の不揮発性メモリ２ｃに記憶された変換データの内容が
ＲＯＭ２ａのデータを作成したときの変換データと異な
っているメモリ装置を使用した場合には、ＣＰＵ１ｅか
らの命令に応じた正常なデータがデータ信号ＤＯｍから
出力されないので、ＣＰＵ１ｅは正常な信号処理できな
くなり、ゲームを継続することはできなくなる。
【００１２】尚、デコーダ２ｂの変換データは、上述の
ように予め設定するだけでなく、プログラムに応じた所
定のアドレスやタイミング等で随時書換えるようにして
も良い。このように構成すれば、メモリ装置２を偽造し
ようとすれば、ＲＯＭ２ａのデータをコピーするだけで
なく、変換データの書換えを解読してその並びを変更す
る手間が増すようになるので、違法なメモリ装置の製造
を容易には行えないようになる。また、状態データ保持
装置２ｄの記憶をデコーダ２ｂと同様な不揮発性メモリ
を用いて行う場合には、デコーダ２ｂと状態データ保持
装置２ｄの機能を一つの半導体装置により構成するよう
にしても良い。このように構成すれば、メモリ装置２内
の回路が簡略化されて、メモリ装置の製造効率が向上す
るとともに、信頼性が向上する。更にデコーダ２ｂの回
路が複雑になり、その偽造が更に難しくなる。
ように予め設定するだけでなく、プログラムに応じた所
定のアドレスやタイミング等で随時書換えるようにして
も良い。このように構成すれば、メモリ装置２を偽造し
ようとすれば、ＲＯＭ２ａのデータをコピーするだけで
なく、変換データの書換えを解読してその並びを変更す
る手間が増すようになるので、違法なメモリ装置の製造
を容易には行えないようになる。また、状態データ保持
装置２ｄの記憶をデコーダ２ｂと同様な不揮発性メモリ
を用いて行う場合には、デコーダ２ｂと状態データ保持
装置２ｄの機能を一つの半導体装置により構成するよう
にしても良い。このように構成すれば、メモリ装置２内
の回路が簡略化されて、メモリ装置の製造効率が向上す
るとともに、信頼性が向上する。更にデコーダ２ｂの回
路が複雑になり、その偽造が更に難しくなる。
【００１３】図２は本発明の他の実施形態としてのメモ
リ装置２′を示す説明図で、主データを記憶するＲＯＭ
２ａ′と、ＲＯＭ２ａ′から出力される複数のデータ信
号線ＤＯｍ（ｍは正の整数）の途中に接続されたデコー
ダ２ｅと、状態データ保持装置２ｄとから構成されてい
る。また、デコーダ２ｅには、データ信号線ＤＯｍを変
換するための変換データを保持した不揮発性メモリ２ｆ
が内蔵されている。そして、その他の構成は、図１のメ
モリ装置２と同様な構成になっている。
リ装置２′を示す説明図で、主データを記憶するＲＯＭ
２ａ′と、ＲＯＭ２ａ′から出力される複数のデータ信
号線ＤＯｍ（ｍは正の整数）の途中に接続されたデコー
ダ２ｅと、状態データ保持装置２ｄとから構成されてい
る。また、デコーダ２ｅには、データ信号線ＤＯｍを変
換するための変換データを保持した不揮発性メモリ２ｆ
が内蔵されている。そして、その他の構成は、図１のメ
モリ装置２と同様な構成になっている。
【００１４】このような構成により、ゲーム機本体１の
ＣＰＵ１ｅからのアドレス信号に応じて出力されたデー
タ信号ＤＯｍは、デコーダ２ｅの変換データで変換され
て接続端子からＣＰＵ１ｅに出力されることになる。し
かしながら、ＲＯＭ２ａには予めデコーダ２ｅで変換さ
れたときに所望のデータになるようなデータが記憶素子
に記憶されているので、ＣＰＵ１ｅからの命令に応じた
所望のデータがＣＰＵ１ｅへ出力されることになる。こ
のような構成により、ＲＯＭ２ａ′の内容が不正にコピ
ーされた場合は、図１のメモリ装置２の場合と同様な動
作を行うようになるので、違法なメモリ装置の製造を容
易には行えなくなる。
ＣＰＵ１ｅからのアドレス信号に応じて出力されたデー
タ信号ＤＯｍは、デコーダ２ｅの変換データで変換され
て接続端子からＣＰＵ１ｅに出力されることになる。し
かしながら、ＲＯＭ２ａには予めデコーダ２ｅで変換さ
れたときに所望のデータになるようなデータが記憶素子
に記憶されているので、ＣＰＵ１ｅからの命令に応じた
所望のデータがＣＰＵ１ｅへ出力されることになる。こ
のような構成により、ＲＯＭ２ａ′の内容が不正にコピ
ーされた場合は、図１のメモリ装置２の場合と同様な動
作を行うようになるので、違法なメモリ装置の製造を容
易には行えなくなる。
【００１５】尚、本発明の実施形態において、主データ
を記憶するメモリとしてＲＯＭの場合のみを示したが、
ＥＥＰＲＯＭ、ＦＬＡＳＨやＦＲＡＭ等の電気的に書換
可能な半導体メモリを用いても構わないし、磁気ディス
ク装置や光ディスク装置等をメモリ装置内納めたもので
も構わない。また、ゲームによっては状態データ保持装
置が省略されていても構わない。更に、デコーダ２ｂに
記憶する変換データは各信号線の本数に対応したビット
数でも構わないし、それよりも少なくても構わない。
を記憶するメモリとしてＲＯＭの場合のみを示したが、
ＥＥＰＲＯＭ、ＦＬＡＳＨやＦＲＡＭ等の電気的に書換
可能な半導体メモリを用いても構わないし、磁気ディス
ク装置や光ディスク装置等をメモリ装置内納めたもので
も構わない。また、ゲームによっては状態データ保持装
置が省略されていても構わない。更に、デコーダ２ｂに
記憶する変換データは各信号線の本数に対応したビット
数でも構わないし、それよりも少なくても構わない。
【００１６】
【発明の効果】以上説明したように、本発明のメモリ装
置２（２′）及びそれを用いたデータプロテクト方法に
よれば、所定の変換データを有するデコーダ２Ｂ（２
ｅ）を用いなければ、ゲーム機本体１内のＣＰＵ１ｅは
プログラム動作を継続するのに必要なデータを得られな
くなるとともに、正常な動作が可能なメモリ装置を製造
することが面倒になる。即ち、ＲＯＭ２ａ（２ａ′）の
内容をそのままコピーしただけではＣＰＵ１ｅの動作を
継続することができなくなり、ゲームを継続することが
できなくなるとともに、不正なメモリ装置の製造及び販
売を防止することができるようになるという効果があ
る。
置２（２′）及びそれを用いたデータプロテクト方法に
よれば、所定の変換データを有するデコーダ２Ｂ（２
ｅ）を用いなければ、ゲーム機本体１内のＣＰＵ１ｅは
プログラム動作を継続するのに必要なデータを得られな
くなるとともに、正常な動作が可能なメモリ装置を製造
することが面倒になる。即ち、ＲＯＭ２ａ（２ａ′）の
内容をそのままコピーしただけではＣＰＵ１ｅの動作を
継続することができなくなり、ゲームを継続することが
できなくなるとともに、不正なメモリ装置の製造及び販
売を防止することができるようになるという効果があ
る。
【図１】 本発明のメモリ装置の実施形態及びこれを用
いたゲーム装置例を示す説明図、
いたゲーム装置例を示す説明図、
【図２】 本発明のメモリ装置の他の実施形態を示す説
明図、
明図、
【図３】 ゲーム装置の全体構成を示す説明図である。
１ ：ゲーム機本体 １ａ ：電源線 １ｂ ：電源スイッチ １ｃ，１ｄ：操作部（コントローラ） １ｅ ：ＣＰＵ ２ ：メモリ装置（ゲームカートリッジ） ２ａ ：ＲＯＭ ２ｂ，２ｅ：デコーダ ２ｃ，２ｆ：不揮発性メモリ（ＥＥＰＲＯＭ） ２ｄ ：状態データ保持（バックアップ）装置 ４ ：テレビジョン受像機（モニタ）
Claims (5)
- 【請求項１】 ＣＰＵで用いるプログラム命令や数値デ
ータ等の主データを記憶するＲＯＭと、前記ＲＯＭのア
ドレス信号線または及びデータ信号線の途中に接続され
たデコーダとを有するメモリ装置であって、前記デコー
ダは予め設定される変換データを有してこれに基づいて
前記信号線のデータ値を変換し、前記ＲＯＭは前記デコ
ーダを介することにより前記ＣＰＵで正常な処理を行え
るようになるようなデータを前記主データとして記憶し
ていることを特徴とするメモリ装置。 - 【請求項２】 前記デコーダは前記変換データの設定用
としてＥＥＰＲＯＭ等の電気的に書換可能な不揮発性メ
モリ部を有し、前記ＣＰＵからの命令により前記変換デ
ータを書き換えられるようになっていることを特徴とす
る請求項１に記載のメモリ装置。 - 【請求項３】 前記デコーダは更に、ゲーム状態等のデ
ータを保持するための状態データ保持部を有しているこ
とを特徴とする請求項２に記載のメモリ装置。 - 【請求項４】 請求項１または請求項２に記載のメモリ
装置に加えてゲーム状態等を保持するための状態データ
保持装置を有し、これらをカートリッジ内の同一基板上
に搭載していることを特徴とするメモリ装置。 - 【請求項５】 ＣＰＵで用いるプログラム命令や数値デ
ータ等の主データを記憶するＲＯＭの内容をコピーされ
て不正使用されるのを防止するための方法であって、前
記ＲＯＭのアドレス信号線または及びデータ信号線の途
中に接続されて予め設定される変換データに基づいて前
記信号線のデータ値を変換するデコーダと、前記デコー
ダによる変換動作により前記ＣＰＵで用いるデータ出力
が得られるように主データが記憶された前記ＲＯＭと、
を一対に用いることにより、前記ＲＯＭのデータをその
ままコピーしただけでは正常な動作ができないようにし
たことを特徴とするメモリ装置のデータプロテクト方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9175947A JPH1124998A (ja) | 1997-07-01 | 1997-07-01 | メモリ装置及びそれを用いたデータプロテクト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9175947A JPH1124998A (ja) | 1997-07-01 | 1997-07-01 | メモリ装置及びそれを用いたデータプロテクト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1124998A true JPH1124998A (ja) | 1999-01-29 |
Family
ID=16005043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9175947A Pending JPH1124998A (ja) | 1997-07-01 | 1997-07-01 | メモリ装置及びそれを用いたデータプロテクト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1124998A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006185347A (ja) * | 2004-12-28 | 2006-07-13 | Fujitsu Ltd | 情報処理装置及び情報処理方法 |
| US7446413B2 (en) | 2002-05-21 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Circuit apparatus and method for operating the same |
-
1997
- 1997-07-01 JP JP9175947A patent/JPH1124998A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446413B2 (en) | 2002-05-21 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Circuit apparatus and method for operating the same |
| JP2006185347A (ja) * | 2004-12-28 | 2006-07-13 | Fujitsu Ltd | 情報処理装置及び情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| JP2995030B2 (ja) | コンピュータシステム、並びにコンピュータシステムにおけるプログラム及びデータの修正方法 | |
| JPH08297992A (ja) | 半導体メモリ素子及びそのデータ記録方法 | |
| JPH05217361A (ja) | メモリカード | |
| JPH10240629A (ja) | メモリ内情報更新方法 | |
| JPH1124998A (ja) | メモリ装置及びそれを用いたデータプロテクト方法 | |
| US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
| JP2005537563A (ja) | バージョンプログラム可能回路モジュール | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JPH05233844A (ja) | マイクロコンピュータ | |
| JP2008117148A (ja) | 情報処理装置および情報処理方法 | |
| JP2827807B2 (ja) | ゲームカートリッジ | |
| JPH1131068A (ja) | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 | |
| JP4024713B2 (ja) | データ処理システム及び制御装置 | |
| JP2000152101A (ja) | ディジタルテレビ放送受信機 | |
| JPS642177Y2 (ja) | ||
| JPH0876993A (ja) | 半導体記憶装置 | |
| JPH04359320A (ja) | 電子機器 | |
| JPS6081663A (ja) | マイクロコンピユ−タ | |
| JP2005122325A (ja) | 読み出し専用メモリ、回路システム、読み出し専用メモリイメージ合成方法、プログラム格納方法、制御プログラムおよび可読記録媒体 | |
| JPS6368948A (ja) | Ｉｃカ−ドに於けるデ−タ保護方式 | |
| JPH1131104A (ja) | 不揮発性メモリへの書き込み方式 | |
| JP2000207276A (ja) | 画像形成装置 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPH06150028A (ja) | マイクロコンピュータ |