JPS58213544A - 通信制御処理装置 - Google Patents
通信制御処理装置Info
- Publication number
- JPS58213544A JPS58213544A JP57095960A JP9596082A JPS58213544A JP S58213544 A JPS58213544 A JP S58213544A JP 57095960 A JP57095960 A JP 57095960A JP 9596082 A JP9596082 A JP 9596082A JP S58213544 A JPS58213544 A JP S58213544A
- Authority
- JP
- Japan
- Prior art keywords
- line
- encryption
- circuit
- data
- decryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は通信制御処理装置に関し、回線経由でデータ伝
送を行なう際の該データの機密性保持、具体的にはデー
タ暗号化機能を通信制御処理装置に持たせようとするも
のである。
送を行なう際の該データの機密性保持、具体的にはデー
タ暗号化機能を通信制御処理装置に持たせようとするも
のである。
技術の背景
公衆回線経由でデータ伝送番行なう場合は、伝送データ
の機密保持に留意する必要があり、機密保持には暗号化
が有効である。暗号化方式には種々のものがあるが、利
用容易性、コストなどの点で第１図に示す方式が採用さ
れる例が多い。この図で１は中央処理装置、５は中央処
理装置１へ回線ｌを通して接続される各端末、２はこれ
らの間の通信を制御、処理する装置、４はモデム、３が
暗号化・復号化回路（暗号器）である。なおこの図では
回線ｐは１本としであるが、通信制御処理装置２間は多
回線であるのが普通であり、そして暗号器３およびモデ
ム４は各回線に設けられる。この図に示すように本方式
では暗号器を通信制御処理装置２とモデムＭとの間に設
置し、回線ｐへは送信データを暗号化して送り、受信側
でそれを復号して端末５または中央処理装置１へ送るの
で、回線β上のデータは暗号化されており、データの秘
密が保たれる。
の機密保持に留意する必要があり、機密保持には暗号化
が有効である。暗号化方式には種々のものがあるが、利
用容易性、コストなどの点で第１図に示す方式が採用さ
れる例が多い。この図で１は中央処理装置、５は中央処
理装置１へ回線ｌを通して接続される各端末、２はこれ
らの間の通信を制御、処理する装置、４はモデム、３が
暗号化・復号化回路（暗号器）である。なおこの図では
回線ｐは１本としであるが、通信制御処理装置２間は多
回線であるのが普通であり、そして暗号器３およびモデ
ム４は各回線に設けられる。この図に示すように本方式
では暗号器を通信制御処理装置２とモデムＭとの間に設
置し、回線ｐへは送信データを暗号化して送り、受信側
でそれを復号して端末５または中央処理装置１へ送るの
で、回線β上のデータは暗号化されており、データの秘
密が保たれる。
従来技術と問題点
しかしこの方式では暗号化が固定されてしまう。
即ち暗号キーは暗号器３に予め内蔵されたものであり、
変更は容易でない、またある回線に対しては暗号化し他
の回線に対しては暗号化しないとすると、それもそのよ
うに固定され、変更には暗号器の当該回線に対する挿入
、除去が必要となる。
変更は容易でない、またある回線に対しては暗号化し他
の回線に対しては暗号化しないとすると、それもそのよ
うに固定され、変更には暗号器の当該回線に対する挿入
、除去が必要となる。
更に暗号器３という独立の装置を回線毎に付加するので
コスト高となる。
コスト高となる。
発明の目的
本発明は通信制御処理装置内に暗号化、復号化回路を設
け、これを制御プログ°ラムにより制御することで暗号
化キーの変更、暗号化される回線の変更等を自在に実行
可能として機密性保持を一層確実とし、また回線毎の独
立の暗号器は不要とじてコスト低減を図ろうとするもの
である。
け、これを制御プログ°ラムにより制御することで暗号
化キーの変更、暗号化される回線の変更等を自在に実行
可能として機密性保持を一層確実とし、また回線毎の独
立の暗号器は不要とじてコスト低減を図ろうとするもの
である。
発明の構成
本発明は中央処理装置と各端末が回線および通信制御処
理装置を通して接続される情報処理システムの該通信制
御処理装置において、暗号文生成回。
理装置を通して接続される情報処理システムの該通信制
御処理装置において、暗号文生成回。
路、暗号文解読回路、及びこれらの回路を制御する暗号
化復号化制御回路を備え、内蔵制御プログラムにより前
記各回路を制御して暗号、復号のキー指定及び暗号化、
復号化する回線の選択を可能とされてなること特徴とす
るが、次に実施例を参照しながらこれを詳細に説明する
。
化復号化制御回路を備え、内蔵制御プログラムにより前
記各回路を制御して暗号、復号のキー指定及び暗号化、
復号化する回線の選択を可能とされてなること特徴とす
るが、次に実施例を参照しながらこれを詳細に説明する
。
発明の実施例
通信制御処理装置３は第２図に示すように中央処理装置
とのインタフェースを制御するチャネルアダプタＣＡ、
主制御（ＭＳを走行するプログラムの制御、ＣＡ、Ｃ３
に対するアダプタの制御など）を行なう中央制御部ＣＣ
２多回線のスキャニングなど最もｃｃｐらしい制御を行
なう回線走査機構Ｃ８、各回線に対するアダプタ（ライ
ンユニット）ＬＵＴ、および主記憶ＭＳからなる。本発
明では回線走査機構ＣＳに暗号化・復号回路を設け、そ
れを中央制御部ＣＣで制御するようにした。このＣＳ内
の暗号化・復号回路周辺の概要を第３図に示す。
とのインタフェースを制御するチャネルアダプタＣＡ、
主制御（ＭＳを走行するプログラムの制御、ＣＡ、Ｃ３
に対するアダプタの制御など）を行なう中央制御部ＣＣ
２多回線のスキャニングなど最もｃｃｐらしい制御を行
なう回線走査機構Ｃ８、各回線に対するアダプタ（ライ
ンユニット）ＬＵＴ、および主記憶ＭＳからなる。本発
明では回線走査機構ＣＳに暗号化・復号回路を設け、そ
れを中央制御部ＣＣで制御するようにした。このＣＳ内
の暗号化・復号回路周辺の概要を第３図に示す。
第３図で６は回線の制御データが格納される回線制御部
であり、これは回線アドレス空間を持ち、内部にＰＤＦ
７および５ＤＦ８を持つ。ＰＤＦ７は中央制御部で走行
するプログラムにより送信データ、受信データの受渡し
を行なうパラレルデータバッファ、ＳＤＦは回線アダプ
タ部ＬＵＴとの間でシリアルビットの受渡しを行なうシ
リアルデータバッファである。送信データは矢印で示す
ようにＣＧ、ＰＤＦ、ＳＤＦ、ＬＵＴの経路で送出され
（ＰＤＦにセット、ワイヤードロジックによりＳＤＦに
シフト、ＳＤＦより１ビツトずつ送出）受信データは同
じく矢印で示すようにＬＵＴ、ＳＤＦ、ＰＤＦ、（、Ｃ
の経路で受取られる（１ビツトずつＳＤＦにセント、１
文字でき上る毎にＰＤＦに移され、更にＣＣへ送られる
）。回線・制御部６は従来の通信制御処理装置内に存在
するものである。本発明ではこれに暗号化回路９、復号
回路１０、およびプログラム可能な暗号化制御部１１を
設ける。第４図に暗号化、復号化回路の一実施例を示す
。
であり、これは回線アドレス空間を持ち、内部にＰＤＦ
７および５ＤＦ８を持つ。ＰＤＦ７は中央制御部で走行
するプログラムにより送信データ、受信データの受渡し
を行なうパラレルデータバッファ、ＳＤＦは回線アダプ
タ部ＬＵＴとの間でシリアルビットの受渡しを行なうシ
リアルデータバッファである。送信データは矢印で示す
ようにＣＧ、ＰＤＦ、ＳＤＦ、ＬＵＴの経路で送出され
（ＰＤＦにセット、ワイヤードロジックによりＳＤＦに
シフト、ＳＤＦより１ビツトずつ送出）受信データは同
じく矢印で示すようにＬＵＴ、ＳＤＦ、ＰＤＦ、（、Ｃ
の経路で受取られる（１ビツトずつＳＤＦにセント、１
文字でき上る毎にＰＤＦに移され、更にＣＣへ送られる
）。回線・制御部６は従来の通信制御処理装置内に存在
するものである。本発明ではこれに暗号化回路９、復号
回路１０、およびプログラム可能な暗号化制御部１１を
設ける。第４図に暗号化、復号化回路の一実施例を示す
。
第４図は暗号化、復号化各回路を全口線に共通に設ける
例で、ハードウェア量は最も少なく従ってコスト低廉で
ある。但し、全回線の暗号化要領は同じである。暗号化
要領を変更することは可能であるが、暗号キーを変更し
たら受信側にそれを知らせる必要があるので通信中の暗
号キー変更は難しく、従って変更は通信前に済ませてお
く。この図で１３は暗号化制御部１１に設けられる暗号
化回線選択用ＲＡＭ （ランダムアクセスメモ１月で、
回線数に等しいｎ個アドレス、各アドレス当り１ビツト
の容量を持ち、その読出し出力がそれぞれ内部にキーパ
ソファを備えた暗号化回路９および復号回路１０を制御
する。これらの回路９゜１０．１３はいずれも中央制御
部ＣＣで走行するプログラムにより制御できるものであ
る。そのＩ１０命令０ＵＴＡＯ−Ａ５．ｌＮＡ３を次の
ように定義し、各命令のビット定義を第５図に示す。
例で、ハードウェア量は最も少なく従ってコスト低廉で
ある。但し、全回線の暗号化要領は同じである。暗号化
要領を変更することは可能であるが、暗号キーを変更し
たら受信側にそれを知らせる必要があるので通信中の暗
号キー変更は難しく、従って変更は通信前に済ませてお
く。この図で１３は暗号化制御部１１に設けられる暗号
化回線選択用ＲＡＭ （ランダムアクセスメモ１月で、
回線数に等しいｎ個アドレス、各アドレス当り１ビツト
の容量を持ち、その読出し出力がそれぞれ内部にキーパ
ソファを備えた暗号化回路９および復号回路１０を制御
する。これらの回路９゜１０．１３はいずれも中央制御
部ＣＣで走行するプログラムにより制御できるものであ
る。そのＩ１０命令０ＵＴＡＯ−Ａ５．ｌＮＡ３を次の
ように定義し、各命令のビット定義を第５図に示す。
ＯＵＴ ＡＯ暗号化回線選択命令
ＯＵＴ ＡＩ 暗号化回路のキー設定命令０Ｕ
ＴＡ２ ” ＯＵＴ Ａ３ 復号化回路のキー設定命令ＯＵ
Ｔ Ａ４ ０ＵＴ Ａ５ 送信データセット命令ＩＮ
Ａ５ 受信データ受付は命令暗号化回路９および
復号回路１ｏには暗号化、復号化のための論理回路があ
りそれをプログラムによりどのような暗号にするがを決
定するが、その決定のための命令が０ＵＴＡＩ、Ａ２で
ある。
ＴＡ２ ” ＯＵＴ Ａ３ 復号化回路のキー設定命令ＯＵ
Ｔ Ａ４ ０ＵＴ Ａ５ 送信データセット命令ＩＮ
Ａ５ 受信データ受付は命令暗号化回路９および
復号回路１ｏには暗号化、復号化のための論理回路があ
りそれをプログラムによりどのような暗号にするがを決
定するが、その決定のための命令が０ＵＴＡＩ、Ａ２で
ある。
図示のように０ＵＴＡＩで８ビツト、０ＵＴＡ２で１６
ビツト、計２４ビットが確保されており、これで通雷は
充分であるが、勿論増減は自由である。また多回線の中
には暗号化するものもしないものもあり、それを決定す
るのがＲＡＭ１３である。暗号化する、しないは１ビツ
トで決定でき、０ＵＴＡＯ（７）第１７ビソトｗＤ（ラ
イト・データ）がこの決定用ビットである。０ＵＴＡＯ
の第０〜７ビツトは暗号化する、しない各回線のアドレ
スであり、８ビット用意しであるので２５６回線を取扱
える。
ビツト、計２４ビットが確保されており、これで通雷は
充分であるが、勿論増減は自由である。また多回線の中
には暗号化するものもしないものもあり、それを決定す
るのがＲＡＭ１３である。暗号化する、しないは１ビツ
トで決定でき、０ＵＴＡＯ（７）第１７ビソトｗＤ（ラ
イト・データ）がこの決定用ビットである。０ＵＴＡＯ
の第０〜７ビツトは暗号化する、しない各回線のアドレ
スであり、８ビット用意しであるので２５６回線を取扱
える。
動作を説明するに、先ずプログラムは命令０ＵＴＡＩ〜
Ａ４により暗号化回路９および復号回路ＩＯをイニシャ
ライズする。図のハスに付したＸ印はゲートを示す。暗
号化回路９は一意に復号できる写像が可能な多数のデー
タ変換機能を有するが、キーデータ０ＵＴＡＩ、Ａ２を
入力してそのデータ変換態様を決定する、つまり如何な
るフォーマットで暗号化するかを決定する。また復号回
路へは０ＵＴＡＩ、Ａ２に対応するキーデータ０ＵＴＡ
３．Ａ４を入力して、０ＵＴＡＩ、Ａ２による暗号を復
号可能とする。次にプログラムは命令０ＵＴＡＯにより
暗号化回線選択用ＲＡＭ１３をイニシャライズする。０
ＵＴＡＯ実行時ＲＡＭ１３のアドレス選択系は、回線動
作時に主としてプログラムにより指定される回線アドレ
スを保持するレジスタ１２側からＣＣバス側に切換わり
、該ＣＣバスを通して０ＵＴＡＯを送ってその第０〜第
７ビソトをＲＡＭ１３のアドレスとし、第１７ビツトＷ
Ｄを書込みデータとして該ＲＡＭ１３に与え、全回線分
だけか＼る操作をしてイニシャライズする。ＲＡＭ１３
の書込みは０ＵＴＡＯ実行時のみで、それ以外は０ＵＴ
ＡＯにより書込まれた内容をレジスタ１２の内容をアド
レスとして続出し、その読出しデータＲＤを暗号化回路
９および復号回路１０のイネーブル信号として供給する
。例えばＷＤ＝１は暗号化する（従ってＷＤ＝０は暗号
化しない）とすれば、暗号化する（しない）回線に対し
ては０ＵＴＡＯにより、その回線ナンバーをアドレス、
ｌ （０）を書込みデータとして書込み、回線動作時に
はレジスタ１２の内容をアドレスとして読出したデータ
ＲＤが１なら回路９．１０をイネーブル、０ならディセ
ーブルとするく詳しくは、０ＵＴＡ５．ｌＮＡ３が更に
この決定に加わる）。
Ａ４により暗号化回路９および復号回路ＩＯをイニシャ
ライズする。図のハスに付したＸ印はゲートを示す。暗
号化回路９は一意に復号できる写像が可能な多数のデー
タ変換機能を有するが、キーデータ０ＵＴＡＩ、Ａ２を
入力してそのデータ変換態様を決定する、つまり如何な
るフォーマットで暗号化するかを決定する。また復号回
路へは０ＵＴＡＩ、Ａ２に対応するキーデータ０ＵＴＡ
３．Ａ４を入力して、０ＵＴＡＩ、Ａ２による暗号を復
号可能とする。次にプログラムは命令０ＵＴＡＯにより
暗号化回線選択用ＲＡＭ１３をイニシャライズする。０
ＵＴＡＯ実行時ＲＡＭ１３のアドレス選択系は、回線動
作時に主としてプログラムにより指定される回線アドレ
スを保持するレジスタ１２側からＣＣバス側に切換わり
、該ＣＣバスを通して０ＵＴＡＯを送ってその第０〜第
７ビソトをＲＡＭ１３のアドレスとし、第１７ビツトＷ
Ｄを書込みデータとして該ＲＡＭ１３に与え、全回線分
だけか＼る操作をしてイニシャライズする。ＲＡＭ１３
の書込みは０ＵＴＡＯ実行時のみで、それ以外は０ＵＴ
ＡＯにより書込まれた内容をレジスタ１２の内容をアド
レスとして続出し、その読出しデータＲＤを暗号化回路
９および復号回路１０のイネーブル信号として供給する
。例えばＷＤ＝１は暗号化する（従ってＷＤ＝０は暗号
化しない）とすれば、暗号化する（しない）回線に対し
ては０ＵＴＡＯにより、その回線ナンバーをアドレス、
ｌ （０）を書込みデータとして書込み、回線動作時に
はレジスタ１２の内容をアドレスとして読出したデータ
ＲＤが１なら回路９．１０をイネーブル、０ならディセ
ーブルとするく詳しくは、０ＵＴＡ５．ｌＮＡ３が更に
この決定に加わる）。
上記設定が終了したのち、プログラムは回線制御即ちデ
ータの送受信を開始する。暗号化、復号化は回線走査機
構ＣＳが選択した回線に対するＲＡＭ１３の出力ＲＤが
１、かつデータ送れ、データ受取れの命令０ＵＴＡ５．
ｌＮＡ３が実行されたとき行なわれる。データ送信に関
しては中央制御部ＣＣよりデータが暗号化回路９に入り
、命令０ＵＴＡ５の実行タイミングで暗号化され、回線
制御部６の回線対応に設置されたパラレルデータバッフ
ァ７にセットされ、回線走査機構Ｃ８が当該回線を走査
したときハードウェアによりシリアルデータバッファ８
へ転送され、１ビットずつ回線へ送出される。これとは
逆に暗号化されたデータが受信された場合はバッファ８
へ格納され、１文字受信される毎にバッファ７へ転送さ
れ、復号回路１０においてｌＮＡ３のタイミングで復号
され、中央制御部へ転送される。
ータの送受信を開始する。暗号化、復号化は回線走査機
構ＣＳが選択した回線に対するＲＡＭ１３の出力ＲＤが
１、かつデータ送れ、データ受取れの命令０ＵＴＡ５．
ｌＮＡ３が実行されたとき行なわれる。データ送信に関
しては中央制御部ＣＣよりデータが暗号化回路９に入り
、命令０ＵＴＡ５の実行タイミングで暗号化され、回線
制御部６の回線対応に設置されたパラレルデータバッフ
ァ７にセットされ、回線走査機構Ｃ８が当該回線を走査
したときハードウェアによりシリアルデータバッファ８
へ転送され、１ビットずつ回線へ送出される。これとは
逆に暗号化されたデータが受信された場合はバッファ８
へ格納され、１文字受信される毎にバッファ７へ転送さ
れ、復号回路１０においてｌＮＡ３のタイミングで復号
され、中央制御部へ転送される。
なお、調歩手順の場合のスタートビット、ストップビッ
ト、同期手順の場合のＳＹＮコード、及びハイレベル手
順の場合のフラグは、いずれも回線制御部６内にて、送
信の場合付加され、受信の場合検出されて除去される。
ト、同期手順の場合のＳＹＮコード、及びハイレベル手
順の場合のフラグは、いずれも回線制御部６内にて、送
信の場合付加され、受信の場合検出されて除去される。
実際のネットワーク系では、通信制御処理装置ｃｃｐ内
で走行するプログラムの発生時に受信側へ通知してお互
いに暗号キー（復号キーも同一のキーと考えてよい）を
取り決めておけば、通信回線上のデータは暗号化されて
送受され、データの秘密性は保たれかつ相互で解読可能
である。
で走行するプログラムの発生時に受信側へ通知してお互
いに暗号キー（復号キーも同一のキーと考えてよい）を
取り決めておけば、通信回線上のデータは暗号化されて
送受され、データの秘密性は保たれかつ相互で解読可能
である。
この第４図の実施例では多回線の各回線の暗号化を同一
のキーにより行なう方式であり、ハードウェアの量も暗
号化（ＩＭ、分化）回路の構成を簡略化すれば少量です
むという利点を持つ。通信中の暗号キーの変換に関して
は、暗号化する回線が単一回線の場合は暗号キー（復号
キー）変換のメツセージをお互いにやりとりすれば可能
である。ただし暗号化回線が複数回線の場合、複数回線
が同一のキーにより変換されているので暗号キー変換の
メソセージを当該複数回線全部に対してなさねばならず
困難であるが、これについては後述の第２の実施例が有
効である。
のキーにより行なう方式であり、ハードウェアの量も暗
号化（ＩＭ、分化）回路の構成を簡略化すれば少量です
むという利点を持つ。通信中の暗号キーの変換に関して
は、暗号化する回線が単一回線の場合は暗号キー（復号
キー）変換のメツセージをお互いにやりとりすれば可能
である。ただし暗号化回線が複数回線の場合、複数回線
が同一のキーにより変換されているので暗号キー変換の
メソセージを当該複数回線全部に対してなさねばならず
困難であるが、これについては後述の第２の実施例が有
効である。
第６図は本発明の他の実施例を示す。
第６図では第４図と同じ部分には同じ符号が付しである
。図から明らかなように本例では！４図の暗号化回線選
択用ｌビットｎアドレスのＲＡＭ１３の代りに、回線毎
の暗号化キーを直接格相するｌビット（ｌはキービット
）、ｎアドレスのＲＡＭ１４を用いる。また暗号化復号
化回路９．１０には第４図の実施例の場合存在したキー
のバッファは含まれていない。ＲＡＭ１４のイニシャラ
イズはやはりＣＣにて走行するプログラムにより行なわ
れる。ＲＡＭ１４のイニシャライズ命令を以下に定義し
、各命令のビット定義を第７図に示す。
。図から明らかなように本例では！４図の暗号化回線選
択用ｌビットｎアドレスのＲＡＭ１３の代りに、回線毎
の暗号化キーを直接格相するｌビット（ｌはキービット
）、ｎアドレスのＲＡＭ１４を用いる。また暗号化復号
化回路９．１０には第４図の実施例の場合存在したキー
のバッファは含まれていない。ＲＡＭ１４のイニシャラ
イズはやはりＣＣにて走行するプログラムにより行なわ
れる。ＲＡＭ１４のイニシャライズ命令を以下に定義し
、各命令のビット定義を第７図に示す。
このように０ＵＴＢＯ−８２の第１０〜１７ビツトがキ
ーコントロールデータで、全部に８×３−２４ビツトあ
り、これは第４図の０ＵＴＡＩ〜Ａ４に対応するが前述
のように増減は自由である。
ーコントロールデータで、全部に８×３−２４ビツトあ
り、これは第４図の０ＵＴＡＩ〜Ａ４に対応するが前述
のように増減は自由である。
これらを収容するＲＡＭ１４は２５６アドレス、各８ビ
ツトのメモリチップ３個からなるが、勿論２５６アドレ
ス、各２４ピントのメモリチップｌ（固でもよい。
ツトのメモリチップ３個からなるが、勿論２５６アドレ
ス、各２４ピントのメモリチップｌ（固でもよい。
第６図の回路は命令０ＵＴＢＯ〜Ｂ２によりイニシャラ
イズされる。即ち回線毎の暗号化キーが命令０ＵＴＢＯ
−Ｂ２の第Ｏ〜第７データピツトをアドレスとし、第１
０〜１７データビツトをキーデータとしてＲＡＭ１４に
書込まれ、本回路のイニシャライズが行なわれる。回線
動作時にはレジスタ１２の内容をアドレスとしてＲＡＭ
１４より回線毎のキー情報を読出し、当該キー情報によ
り０ＵＴＡ５．ｌＮＡ３が実行されたとき暗号化回路９
、復号化回路１０を動作させる。セットされたキーがオ
ール“０”の場合は暗号化（復号化）せず、その他の場
合は当該キービット列に従って暗号化（復号化）する。
イズされる。即ち回線毎の暗号化キーが命令０ＵＴＢＯ
−Ｂ２の第Ｏ〜第７データピツトをアドレスとし、第１
０〜１７データビツトをキーデータとしてＲＡＭ１４に
書込まれ、本回路のイニシャライズが行なわれる。回線
動作時にはレジスタ１２の内容をアドレスとしてＲＡＭ
１４より回線毎のキー情報を読出し、当該キー情報によ
り０ＵＴＡ５．ｌＮＡ３が実行されたとき暗号化回路９
、復号化回路１０を動作させる。セットされたキーがオ
ール“０”の場合は暗号化（復号化）せず、その他の場
合は当該キービット列に従って暗号化（復号化）する。
こうして第４図の方式では多回線暗号化の場合も各回線
同一のキーによる暗号化であったが、第６図の方式では
キーの多重化により、回線毎に異°なったキーを設定で
きるという汎用性を持つ。
同一のキーによる暗号化であったが、第６図の方式では
キーの多重化により、回線毎に異°なったキーを設定で
きるという汎用性を持つ。
また、前記した様に、第４図の方式では全回線同一キー
の為、回線通信が開始された後のキーの変更には困難が
あるが、本方式によれば通信中に暗号化キーを変更する
由の伝文を当該回線だけでお互いに交換することで以後
はその変更されたキーでの暗号化、復号化が可能であり
、こうしてダイナミックな暗号化が回線毎に行えるとい
う大きな利点があり、データの秘密性はより高くなる。
の為、回線通信が開始された後のキーの変更には困難が
あるが、本方式によれば通信中に暗号化キーを変更する
由の伝文を当該回線だけでお互いに交換することで以後
はその変更されたキーでの暗号化、復号化が可能であり
、こうしてダイナミックな暗号化が回線毎に行えるとい
う大きな利点があり、データの秘密性はより高くなる。
本発明により第８図の様なネットワーク系の暗号化が、
暗号器の介在なしに可能となる。本例ではＣＰＵはｌａ
、ｌｂ （ａ、ｂ・・・・・・は各々を区別する添字）
の２個あり、これらを結ぶ回線上ではデータは暗号化さ
れる。これらのＣＣＰ２ａ、２ｂとそれに接続される端
末との間は暗号化せずの平文である。端末のみが接続さ
れるＣＣＰ２ ｃとＣＣＰ ２ ａとの間は暗号化され
る。これらの暗号化する、しないは第４図ならＷＤを１
．０とすることによりまたは第６図の方式なら０ＵＴＢ
Ｏ〜Ｂ２の第１Ｏ〜１７ビツトを０００・・・・・・０
とするがそれ以外とするかにより決定できる。
暗号器の介在なしに可能となる。本例ではＣＰＵはｌａ
、ｌｂ （ａ、ｂ・・・・・・は各々を区別する添字）
の２個あり、これらを結ぶ回線上ではデータは暗号化さ
れる。これらのＣＣＰ２ａ、２ｂとそれに接続される端
末との間は暗号化せずの平文である。端末のみが接続さ
れるＣＣＰ２ ｃとＣＣＰ ２ ａとの間は暗号化され
る。これらの暗号化する、しないは第４図ならＷＤを１
．０とすることによりまたは第６図の方式なら０ＵＴＢ
Ｏ〜Ｂ２の第１Ｏ〜１７ビツトを０００・・・・・・０
とするがそれ以外とするかにより決定できる。
最後に第９図に上記０ＵＴＡＩ−Ａ４、及び０ＵＴＢＯ
−Ｂ２に対応した暗号化回路゛、復号化回路の一例を示
す。この回路では送／受データは０ＵＴＡＩ （Ａ３
．ＢＯを同様）により与えられた８ビツトのキービット
に従ってビ・ノド反転または非反転された後、０ＵＴＡ
２ （Ａ４．Ｂｌ、Ｂ２も同様）により与えられた１６
ビツトのキー情報に従って順序入れ替えが行われる。即
ち入力データ列ｄｏ、ｄ１．・・・・・・、ｄｔは排他
オアゲートＧｌによりビット反転されてｍｏ、ｍ＋、・
・・・・・９ｍ７となり、順序変更回路Ｃ１により順番
が入れ換えられて出力データ列Ｄｏ、Ｄ＋、・・・・・
・、Ｄ７に暗号化される。０ＵＴＡＩにより２＝２５６
通りの暗号化が可能になり、０ＵＴＡ２により８！＝４
０３２０通りの暗号化が可能となる為、０ＵＴＡＩ、Ａ
２により２８・８ ！＝１０３２１９２０通りの暗号化
が可能となることになる。０ＵＴＡ２の１６ビツトによ
り８１通りの一意的な写像が可能となるのは ２′６〉
８！〉２１′ が満足されるからである。０ＵＴＡＩに対する復号キー
データである０ＵＴＡ３は０ＵＴＡＩと同一データであ
り、また０ＵＴＡ２に対する復号キーデータである０Ｕ
ＴＡ４も０ＵＴＡ２と同一のデータであり、これにより
暗号化、その復号化が可能である。なぜなら順序変換回
路への人力ビソト列 ｍＯｍｌ ｍ２ ｍ３ ｍ４ ｍ５
ｍ６ ｍ７が０ＵＴＡ２により出力ビット列 Ｄｏ ＤＩ Ｄ２ １）３ Ｄ４ １）５ Ｄ
６ Ｄ７に変換されたとすると、 Ｄ ｏ ＝ｍｏｓｘｏ 、 Ｄ Ｉ＝ｍｌｅＸ！
＋Ｄ ２ ＝ｍ２ｅｘ２ 、 Ｄ ３ ＝
ｍ３＠Ｘ３ 。
−Ｂ２に対応した暗号化回路゛、復号化回路の一例を示
す。この回路では送／受データは０ＵＴＡＩ （Ａ３
．ＢＯを同様）により与えられた８ビツトのキービット
に従ってビ・ノド反転または非反転された後、０ＵＴＡ
２ （Ａ４．Ｂｌ、Ｂ２も同様）により与えられた１６
ビツトのキー情報に従って順序入れ替えが行われる。即
ち入力データ列ｄｏ、ｄ１．・・・・・・、ｄｔは排他
オアゲートＧｌによりビット反転されてｍｏ、ｍ＋、・
・・・・・９ｍ７となり、順序変更回路Ｃ１により順番
が入れ換えられて出力データ列Ｄｏ、Ｄ＋、・・・・・
・、Ｄ７に暗号化される。０ＵＴＡＩにより２＝２５６
通りの暗号化が可能になり、０ＵＴＡ２により８！＝４
０３２０通りの暗号化が可能となる為、０ＵＴＡＩ、Ａ
２により２８・８ ！＝１０３２１９２０通りの暗号化
が可能となることになる。０ＵＴＡ２の１６ビツトによ
り８１通りの一意的な写像が可能となるのは ２′６〉
８！〉２１′ が満足されるからである。０ＵＴＡＩに対する復号キー
データである０ＵＴＡ３は０ＵＴＡＩと同一データであ
り、また０ＵＴＡ２に対する復号キーデータである０Ｕ
ＴＡ４も０ＵＴＡ２と同一のデータであり、これにより
暗号化、その復号化が可能である。なぜなら順序変換回
路への人力ビソト列 ｍＯｍｌ ｍ２ ｍ３ ｍ４ ｍ５
ｍ６ ｍ７が０ＵＴＡ２により出力ビット列 Ｄｏ ＤＩ Ｄ２ １）３ Ｄ４ １）５ Ｄ
６ Ｄ７に変換されたとすると、 Ｄ ｏ ＝ｍｏｓｘｏ 、 Ｄ Ｉ＝ｍｌｅＸ！
＋Ｄ ２ ＝ｍ２ｅｘ２ 、 Ｄ ３ ＝
ｍ３＠Ｘ３ 。
Ｄ ａ ＝ ｍａｅｘａ 、 Ｄ ｙ＋ ＝ ｍ
５＠ｚ５゜Ｄ ６ ＝ ｍ６６Ｘ６ 、
Ｄ ？ ＝ ｒｒｍ＋＋ｚ７こ−で■
は排他的論理和と対応でき、Ｘｏ、Ｘ＋。
５＠ｚ５゜Ｄ ６ ＝ ｍ６６Ｘ６ 、
Ｄ ？ ＝ ｒｒｍ＋＋ｚ７こ−で■
は排他的論理和と対応でき、Ｘｏ、Ｘ＋。
・・・・・・、Ｘ７は１６ビソトデータによりｎ６Ｘη
が重複されることはなく一意的に決るので、その復号は
同一データにより ｍｏｅｘｏｓｘｏ ＝ ｍｏ 、 ｍ１ｅＸ
＋６！ＸＩ ＝ ｍ１ｍ２ΦＸ２ｅＸ２ １ｍ
２ 、 ｍ３ΦＸ３ｅＸ３ ＝ｍ３ｍ４９％
４ΦＸａ ””ｒｒｌｌｌ ＋ ｒｌ’ｌｓ
＠Ｘ５ｆｌｉＸ５ ° ｍ５ｍ６６ＪＸ６１！ｌ
Ｘ６ ２ｍ６ 、 ｍｔｅｘ７＠ｘ７ ＝
ｍ７となって復号可能である。尚、暗号化回路がｄｏ
−ビット反転−ｍｏ−順序変換＝ＤＯというルートをと
るのに対し、復号回路はその逆即ち Ｄｏ−順序変換−ｍｏ−ビット反転−ｄ。
が重複されることはなく一意的に決るので、その復号は
同一データにより ｍｏｅｘｏｓｘｏ ＝ ｍｏ 、 ｍ１ｅＸ
＋６！ＸＩ ＝ ｍ１ｍ２ΦＸ２ｅＸ２ １ｍ
２ 、 ｍ３ΦＸ３ｅＸ３ ＝ｍ３ｍ４９％
４ΦＸａ ””ｒｒｌｌｌ ＋ ｒｌ’ｌｓ
＠Ｘ５ｆｌｉＸ５ ° ｍ５ｍ６６ＪＸ６１！ｌ
Ｘ６ ２ｍ６ 、 ｍｔｅｘ７＠ｘ７ ＝
ｍ７となって復号可能である。尚、暗号化回路がｄｏ
−ビット反転−ｍｏ−順序変換＝ＤＯというルートをと
るのに対し、復号回路はその逆即ち Ｄｏ−順序変換−ｍｏ−ビット反転−ｄ。
というルートをとるため、復号回路の構成は受信データ
に対し順序入替回路を通した後ビット反転回路を通過さ
せればよく、第９図におけるビット反転回路と、順序入
替回路をそのまま逆に結合すればよい。
に対し順序入替回路を通した後ビット反転回路を通過さ
せればよく、第９図におけるビット反転回路と、順序入
替回路をそのまま逆に結合すればよい。
１６ビツトを使用すると８ビツト入カデータのランダム
な順序入れ換えが可能であるが、そのためのハードウェ
アには若干問題がある。即ち単純に１ビツトずつシフト
する、奇数番と偶数番を入れ換える、等の規則性がある
入れ換えのための回路は比較的簡単であるが、殆どは素
通りであるのに任意の２つのみが入れ換わっている等の
ための回路は相当に複雑になる。順序入替回路のハード
ウェア量が問題となる場合は、第１Ｏ図の如く順序入れ
換えビットは３ビツトのみとし、８通りの順序変換を行
うのも一方法である。順序入れ換えは排他オアゲートで
反転、非反転操作を受けたｍ。
な順序入れ換えが可能であるが、そのためのハードウェ
アには若干問題がある。即ち単純に１ビツトずつシフト
する、奇数番と偶数番を入れ換える、等の規則性がある
入れ換えのための回路は比較的簡単であるが、殆どは素
通りであるのに任意の２つのみが入れ換わっている等の
ための回路は相当に複雑になる。順序入替回路のハード
ウェア量が問題となる場合は、第１Ｏ図の如く順序入れ
換えビットは３ビツトのみとし、８通りの順序変換を行
うのも一方法である。順序入れ換えは排他オアゲートで
反転、非反転操作を受けたｍ。
〜ｍ７の８ビツトを受けるマルチプレク＋ＭＰＸがｍ
ｏ ” ｍ ？の任意のｌビットを当該Ｄｏ、Ｄ１・・
・・・・Ｄ７へ導くという要領で行なう。８の中の１つ
を選択するのであるから所要制御ビットは３ビツトでよ
い。図面から明らかなように順序入れ換え回路は可成り
簡単化されるが、入れ換え要領には若干規則性がある。
ｏ ” ｍ ？の任意のｌビットを当該Ｄｏ、Ｄ１・・
・・・・Ｄ７へ導くという要領で行なう。８の中の１つ
を選択するのであるから所要制御ビットは３ビツトでよ
い。図面から明らかなように順序入れ換え回路は可成り
簡単化されるが、入れ換え要領には若干規則性がある。
全体としての暗号化は２８・２３＝ ２”＝ ２０４８
通りである。第１０図は順序変換回路にＤ ｎ ＝ Ｉ
Ｔ＋ｎ＠ｘ なる演算を行った場合を示している。
通りである。第１０図は順序変換回路にＤ ｎ ＝ Ｉ
Ｔ＋ｎ＠ｘ なる演算を行った場合を示している。
発明の詳細
な説明したことから明らかなように本発明によれば、回
線別暗号器、復号器の介在無しに、通信制御処理装置に
おいて制御プログラムによりダイナミックな暗号化、復
号化が可能となるため、コストダウンが図られるばかり
でなく、回線上の情報もれの確率は極めて小さくなる。
線別暗号器、復号器の介在無しに、通信制御処理装置に
おいて制御プログラムによりダイナミックな暗号化、復
号化が可能となるため、コストダウンが図られるばかり
でなく、回線上の情報もれの確率は極めて小さくなる。
第１図は従来の暗号化方式を説明するブロック図、第２
図は通−信制御処理装置の構成を示すブロック図、第３
図は本発明の概略を示すブロック図、第４図は本発・明
の一実施例を示すブロック図、第５図は第４図の方式の
命令定義の説明図、第６図は本発明の他の実施例を示す
ブロック図、第７図は第６図の方式の命令定義の説明図
、第８図は本発明を採用したネットワーク系の一例を示
すブロック図、第９図は暗号化回路の一例を示すブロッ
ク図、そして第１０図は暗号化回路の他の例を示すブロ
ック図である。 図中１：中央処理装置 ２：通信制御処理装置３：暗号
器 ４：モデム ５：端末 ６：回線制御部 ７：パラ
レルデータバソフア ８：シリアルデータバソファ ９
：暗号化回路 ｌＯ：復号化回路 １２：回線アドレス
レジスタ １３：暗号化回線選択用ＲＡＭ ｔ４：回
線別暗号キー格納用ＲＡＭ 出願人 富士通株式会社 代理人弁理士 青 柳 稔
図は通−信制御処理装置の構成を示すブロック図、第３
図は本発明の概略を示すブロック図、第４図は本発・明
の一実施例を示すブロック図、第５図は第４図の方式の
命令定義の説明図、第６図は本発明の他の実施例を示す
ブロック図、第７図は第６図の方式の命令定義の説明図
、第８図は本発明を採用したネットワーク系の一例を示
すブロック図、第９図は暗号化回路の一例を示すブロッ
ク図、そして第１０図は暗号化回路の他の例を示すブロ
ック図である。 図中１：中央処理装置 ２：通信制御処理装置３：暗号
器 ４：モデム ５：端末 ６：回線制御部 ７：パラ
レルデータバソフア ８：シリアルデータバソファ ９
：暗号化回路 ｌＯ：復号化回路 １２：回線アドレス
レジスタ １３：暗号化回線選択用ＲＡＭ ｔ４：回
線別暗号キー格納用ＲＡＭ 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 【特許請求の範囲】 （１１中央処理装置と各端末が回線および通信制御処理
装置を通して接続される情報処理システムの該通信制御
処理装置において、暗号文生成回路、暗号文解読回路、
及びこれらの回路を制御する暗号化復号化制御回路を備
え、内蔵制御プログラムにより前記各回路を制御して暗
号、復号のキー指定及び暗号化、復号化する回線の選択
を可能とされてなること特徴とする通信制御処理装置。 （２）暗号、復号のキーが各回線共通であり、回線毎に
暗号化する、しない、が選択されるようにしてなること
を特徴とする特許請求の範囲第１項記載の通信制御処理
装置。 （３）暗号、復号のキーが各回線毎に指定され、伝送制
御手順により暗号、復号のキーが通信中に変更されるよ
うにしてなることを特徴とする特許請求の範囲第１項記
載の通信制御処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095960A JPS58213544A (ja) | 1982-06-04 | 1982-06-04 | 通信制御処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095960A JPS58213544A (ja) | 1982-06-04 | 1982-06-04 | 通信制御処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213544A true JPS58213544A (ja) | 1983-12-12 |
Family
ID=14151785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57095960A Pending JPS58213544A (ja) | 1982-06-04 | 1982-06-04 | 通信制御処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126405A (ja) * | 1996-10-16 | 1998-05-15 | Toshiba Corp | 移動計算機装置及びパケット暗号化認証方法 |
| JP2002374245A (ja) * | 2001-06-14 | 2002-12-26 | Sony Corp | 暗号・復号処理方法 |
-
1982
- 1982-06-04 JP JP57095960A patent/JPS58213544A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126405A (ja) * | 1996-10-16 | 1998-05-15 | Toshiba Corp | 移動計算機装置及びパケット暗号化認証方法 |
| JP2002374245A (ja) * | 2001-06-14 | 2002-12-26 | Sony Corp | 暗号・復号処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4668103A (en) | Polygraphic encryption-decryption communications system | |
| US3962539A (en) | Product block cipher system for data security | |
| US4322576A (en) | Message format for secure communication over data links | |
| US6831979B2 (en) | Cryptographic accelerator | |
| US5008935A (en) | Efficient method for encrypting superblocks of data | |
| US4227253A (en) | Cryptographic communication security for multiple domain networks | |
| JP4684550B2 (ja) | 多数の動作モードを支援する暗号化装置 | |
| EP0471839B1 (en) | Encryption apparatus | |
| JPS6122316B2 (ja) | ||
| JPS6127751B2 (ja) | ||
| JPH03500117A (ja) | 電子的に再定義可能なアルゴリズムを備えた暗号化方法および装置 | |
| JPS6021501B2 (ja) | デ−タ通信ネツトワ−クにおける操作キ−検証方法 | |
| KR100352783B1 (ko) | 소프트웨어/데이터 송수신 장치 | |
| US5544244A (en) | Method for protecting an enciphered computer object code against cryptanalysis | |
| JPH01503028A (ja) | 暗号化及び解読装置 | |
| JPS58213544A (ja) | 通信制御処理装置 | |
| GB2124808A (en) | Security system | |
| US7606363B1 (en) | System and method for context switching of a cryptographic engine | |
| JPH0983508A (ja) | 暗号装置 | |
| JP3841008B2 (ja) | 暗号装置及びデータ転送制御装置 | |
| RU2130641C1 (ru) | Способ и устройство защиты информации от несанкционированного доступа | |
| JPH0719124B2 (ja) | 暗号装置 | |
| JPH05316099A (ja) | 暗号化された制御信号の通信システム | |
| JP2655082B2 (ja) | 暗号化システム | |
| KR100528890B1 (ko) | 다양한 인터페이스를 갖는 고속 블럭 암호 장치 및 그구동 방법 |