CN1300527A - 陶瓷多层基片的制造方法 - Google Patents

陶瓷多层基片的制造方法 Download PDF

Info

Publication number
CN1300527A
CN1300527A CN00800510A CN00800510A CN1300527A CN 1300527 A CN1300527 A CN 1300527A CN 00800510 A CN00800510 A CN 00800510A CN 00800510 A CN00800510 A CN 00800510A CN 1300527 A CN1300527 A CN 1300527A
Authority
CN
China
Prior art keywords
printed circuit
circuit substrate
ceramic
laminate
pressurization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00800510A
Other languages
English (en)
Inventor
濑川茂俊
越智博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1300527A publication Critical patent/CN1300527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Abstract

一种陶瓷多层基片的制造方法,可防止剥离和浮起的发生。包括:对具有空孔部12的陶瓷印刷电路基片10层积体和设置在该层积体两面的介装片22、24加压的工序,和烧结该加压生成的加压层积体的工序。所述介装片具有与所述空孔部连通的连通孔26。加压所述层积体时,存在于所述空孔部的空气通过所述连通孔排出到外部。

Description

陶瓷多层基片的制造方法
技术领域
本发明涉及用于制造高密度配线电路板的陶瓷多层基片的制造方法。
背景技术
现有高密度配线电路板的制造技术包括：制作具有配线电路图形的多张陶瓷印刷电路基片的工序；层积该多张陶瓷印刷电路基片的工序；烧结该层积的多张陶瓷印刷电路基片的工序。由此得到形成多层电路的陶瓷多层基片。
在上述工序中，包括在将多张陶瓷印刷电路基片重叠后按压该重叠的多张陶瓷印刷电路基片的工序。利用该按压工序，将陶瓷印刷电路基片相互压接，将配置于陶瓷印刷电路基片表面上的配线电路图形嵌入陶瓷印刷电路基片中。由此，提高烧结后的陶瓷多层基片中各层陶瓷印刷电路基片的一体性。
陶瓷多层基片有时要设置用于将配线电路板安装在其他印刷电路或电子部件上的螺栓孔、及安装其他部件的嵌合孔等空孔部。
为了容易地进行陶瓷印刷电路基片层积体的处理，层积体的两面上贴附有合成树脂制的保护膜。
另外，在烧结工序中，为了防止陶瓷印刷电路基片层积体发生热收缩，在层积体的两面上配置有用于抑制热收缩的热变形抑制片。在陶瓷印刷电路基片由玻璃陶瓷制作的情况下，使用氧化铝片等作为热变形抑制片。
在所述陶瓷多层基片的制造方法中，在陶瓷印刷电路基片的层积体上存在空孔部的情况下，制造的陶瓷多层基片容易发生层间的剥离及层的浮起等缺陷。
其原因推测如下：在按压多张陶瓷印刷电路基片时，由于存在于空孔部中的空气没有逃逸之处，故空气的一部分就浸入陶瓷印刷电路基片之间的间隙。由此，产生陶瓷印刷电路基片之间的剥离或产生陶瓷印刷电路基片之间的浮起。也就是说，陶瓷印刷电路基片的层积体由于具有设在其两面上的保护膜或热变形抑制片，故存在于空孔部的空气不能向外部逃逸。
本发明提供一种用于防止各层的剥离或浮起发生的陶瓷多层基片的制造方法。
发明的概述
本发明的陶瓷基片的制造方法包括：(a)供给陶瓷印刷电路基片层积体的工序；(b)在所述陶瓷印刷电路基片层积体的所述表面设置介装片的工序；(c)将设置有介装片的所述陶瓷印刷电路基片层积体自具有所述连通路的所述表面侧加压的工序；(d)烧结所述加压工序生成的印刷电路基片加压层积体的工序，所述陶瓷印刷电路基片层积体具有层积的多张陶瓷印刷电路基片，所述陶瓷印刷电路基片层积体具有空孔部，所述介装片具有连通所述空孔部的连通路。
特别优选，对具有所述介装片的所述陶瓷印刷电路基片层积体进行加压的工序包括：在形成所述陶瓷印刷电路基片层积体时，通过所述连通孔将存在于所述空孔部的所述空气排除到所述介装片外侧的工序。
特别优选：所述介装片部件具有合成树脂制成的保护膜。
特别优选：所述介装片部件具有用于抑制所述印刷电路基片加压层积体烧结时的热变形的热变形抑制片。
特别优选：所述多张陶瓷印刷电路基片中的至少一张陶瓷印刷电路基片具有设置在其表面的配线电路。
特别优选：所述空孔部具有：(ⅰ)贯通所述陶瓷印刷电路基片层积体的形状，及(ⅱ)开口于所述陶瓷印刷电路基片层积体一个表面的形状中的至少一种形状。
根据上述结构，可防止多张陶瓷印刷电路基片的各片间的剥离及浮起的发生。
附图的简要说明如下：
图1是本发明的一个实施例的陶瓷多层基片的制造方法中的陶瓷印刷电路基片层积体的剖面图；
图2是本发明的一个实施例的陶瓷多层基片的制造方法中的加压工序的工作状态的剖面图；
图3是本发明的一个实施例的陶瓷多层基片的制造方法中的制造工序图。
实施发明的最佳方式
本发明的一个实施例的陶瓷多层基片的制造方法包括：层积工序，将多张陶瓷印刷电路基片和设置在该多张陶瓷印刷电路基片的两面侧的介装片层积；加压工序，对该层积的陶瓷印刷电路基片进行加压；烧结工序，烧结该加压后的多张陶瓷印刷电路基片。层积的陶瓷印刷电路基片具有空孔部。本实施例的制造方法还包括：在所述加压工序之前，配置自形成于由所述层积工序制作的层积体的所述空孔部向所述介装片部件的外面连通的连通路的工序。
下面，说明各结构部件和加工工序等。
(A)有关陶瓷印刷电路基片：
陶瓷印刷电路基片可使用用于制造通常的陶瓷多层基片的陶瓷印刷电路基片。陶瓷材料使用例如氧化铝或玻璃陶瓷等。
陶瓷印刷电路基片由陶瓷粉末和结合材料制造。在液状或具有粘度的结合材料中分散陶瓷粉末。含有该陶瓷粉末和结合材料的混合物被加工成片状，制成陶瓷印刷电路基片。
在陶瓷印刷电路基片的表面上，根据需要设置配线电路图形。配线电路图形的制作方法适用印刷法等通常的电路形成技术。配线电路图形包括导体电路、电阻和电容器等功能部分。
重叠陶瓷印刷电路基片的张数可根据需要适当设定，例如可在数张至数十张的范围内设定。
(B)有关空孔部：
空孔部在加工工序前的工序中形成。该空孔部的配置及形状根据陶瓷多层基片的用途及所需性能适当设定。例如是插入螺栓等连接配件的孔及用于卡合其他部件的孔，可根据它们的用途设定空孔部的配置及形状。
例如在重叠规定张数的陶瓷印刷电路基片的状态下，利用钻床加工等形成空孔部。或在每个陶瓷印刷电路基片上通过冲孔加工等形成空孔部，然后，将规定张数的陶瓷印刷电路基片重叠起来，形成空孔部。
空孔部贯通层积的陶瓷印刷电路基片。或者，空孔部仅在层积的陶瓷印刷电路基片的单面开口。或者，空孔部形成于层积的陶瓷印刷电路基片的内部，而不在表面开口。该内部具有空孔部的陶瓷印刷电路基片层积体通过层积形成空孔部的陶瓷印刷电路基片和不具有空孔部的陶瓷印刷电路基片的方法制作。这种情况下，设置自形成于层积体内部的空孔部向表面连通的连通孔。通过该连通孔可使存在于层积体内部形成的空孔部中的空气逃逸至层积体的外部。
另外，陶瓷印刷电路基片有时具有被称作通路孔的小孔。通常由于该通路孔内充填有导体材料，故微孔内很少存在空气。因此，这种微孔不包括在本发明的空孔部中。
(C)介装片部件：
介装片部件为片状部件。该介装片部件在加压工序中配置于陶瓷印刷电路基片层积体的两面上。该介装片部件不堵塞开口，在空孔部的位置具有与外面连通的连通孔。
作为介装片部件的一例使用保护膜。保护膜是在将陶瓷印刷电路基片的层积体自层积工序向加压工序移送时，或暂时保管时，为保护比较软的陶瓷印刷电路基片而使用的。保护膜例如由聚对苯二甲酸乙酯(PET)、聚苯硫(ポリフェニサルファイド)(PPS)等合成树脂制造。
作为介装片部件的另一例可使用热变形抑制片。热变形抑制片是在烧结陶瓷印刷电路基片层积体时，具有抑制陶瓷印刷电路基片发生过剩热变形的功能的片状材料。作为热变形抑制片，使用在陶瓷印刷电路基片层积体的烧结温度范围内比陶瓷印刷电路基片热膨胀系数低的材料。例如，在使用含有在较低温度下烧结的玻璃陶瓷的印刷电路基片的情况下，热变形抑制片可使用具有在玻璃陶瓷的烧结温度范围内几乎不发生热膨胀的氧化铝的片。热变形抑制片在烧结工序后，自陶瓷多层基片上剥下并除去。
也可使用热变形抑制片配置在陶瓷印刷电路基片层积体的两面上，在该热变形抑制片的外面配置保护膜的结构。
(D)有关连通路：
在多张陶瓷印刷电路基片和介装片部件的层积物中形成有连通路，将形成于陶瓷印刷电路基片层积体的空孔部与介装片部件的外面连通。
连通路为形成于介装片部件上的贯通孔，该贯通孔配置于与陶瓷印刷电路基片层积体的表面存在的空孔部的开口一致的位置。该介装片部件的贯通孔的大小需要能使空孔部的空气逃逸程度的大小。该贯通孔的大小例如可使用与空孔部相同程度的大小或使用具有小于该空孔部口径的口径的形状。在陶瓷印刷电路基片层积体形成空孔部的工序在将陶瓷印刷电路基片和介装片部件层积的状态下进行。根据该方法，层积体的空孔部和介装片部件的连通路可同时制作。
介装片部件可使用具有通气性的片状材料。这种情况下，介装片部件的整个面具有作为连通路的功能。
(E)有关加压工序：
在将具有空孔部的陶瓷印刷电路基片的层积体和具有连通路的介装片部件重叠的状态下，进行加压工序。
在加压工序中，使用通常的压力加工装置。层积体被加压的同时，该层积体被加热。
在加压工序中，陶瓷印刷电路基片的层积体和介装片部件被加压，厚度方向被压缩。通过该加压，空孔部的厚度也减小。因此，空孔部内的空气企图通过介装片部件的连通路自表面向外部逃逸。在同时进行加压和加热的情况下，由于热膨胀，空孔部内的空气的体积增大，该膨胀的空气也要企图通过介装片部件的连通路向外部逃逸。但是，由于压力加工装置的加压盘等按压在介装片部件的表面，故在该阶段存在于空孔部的空气难于向外部逃逸。但是，在加压作业结束，加压力减小的情况下，或加压盘离开时，空孔部存在的空气就会马上通过介装片部件的连通路向外部排出。其结果，可防止空气进入片间的间隙及片间的剥离等缺陷。
特别优选：在加压工序结束后和烧结工序之间具有放置工序。烧成加压工序结束的阶段中陶瓷印刷电路基片加压层积体还没有硬化。因此，该陶瓷印刷电路基片加压层积体具有变形的可能性。因此，通过在直至下面的烧结工序之间具有放置工序，可发挥消除加压工序中层积体产生的变形和应力的作用。其结果，因空孔部存在的空气的压力而在片间产生的微小的剥离或变形随着该放置工序的时效处理而消除。这样，加压工序中残存的微小剥离或变形也被消除。
(F)有关烧结工序：
烧结工序中的烧结温度及烧结时间等烧结条件根据陶瓷印刷电路基片的材料及所需性能而设定。
在使用热变形抑制片作为介装片部件的情况下，该热变形抑制片抑制烧结工序中陶瓷印刷电路基片的热收缩。在使用保护膜作为介装片部件的情况下，该保护膜在烧结工序前被去除。
烧结工序结束而得到的陶瓷多层基片根据需要而进行后加工。后加工包括：例如在陶瓷多层基片的表面上制作配线电路图形的工序、装配电子元件的工序、将陶瓷多层基片组装在其他电子部件上的工序等。
典型实施例1
下面，说明本发明的典型实施例。
由多张陶瓷印刷电路基片制造的陶瓷多层基片的剖面图如图1所示。加压多张陶瓷印刷电路基片的层积体的方法如图2所示。陶瓷多层基片的制造方法的工序图如图3所示。
陶瓷印刷电路基片10具有片状形状。该陶瓷印刷电路基片10具有玻璃陶瓷粉末和结合材料。该陶瓷粉末分散在结合材料中。配线电路图形设置在陶瓷印刷电路基片10的表面上。图中，省略了配线电路图形的图示。该配线电路图形利用导体材料的印刷等方法设置在陶瓷印刷电路基片10的表面上。
多张陶瓷印刷电路基片10和热变形抑制片22及保护膜24被层积。热变形抑制片22配置在多张陶瓷印刷电路基片10的两面。保护膜24配置在热变形抑制片22的外面。热变形抑制片22由氧化铝片制造。保护膜24由PET薄膜制造。
空孔部12形成于陶瓷印刷电路基片10的层积体的多个部位。该空孔部12贯通陶瓷印刷电路基片10的两面。连通路26形成于热变形抑制片22及保护膜24。该连通路26形成于与空孔部12连通的位置。
具体方法是在层积多张陶瓷印刷电路基片10、热变形抑制片22及保护膜24的状态下，通过钻床加工，同时形成空孔部12和连通路26。
图2表示加压工序。陶瓷印刷电路基片10、热变形抑制片22及保护膜24的层积物配置在压力加工装置的一对加压盘30之间。这些层积物由一对加压盘30加压，其结果，各陶瓷印刷电路基片10相互压接而形成一体。这样，制造出形成一体的陶瓷印刷电路基片加压层积体。此时，陶瓷印刷电路基片10的表面上配置的配线电路图形就嵌入各陶瓷印刷电路基片10之间。因此，通过该加压工序，层积的陶瓷印刷电路基片10整体的厚度就减小了。进而，存在于空孔部12内部的空气被压缩。该空气的一部分通过连通路26自加压盘30和保护膜24之间的间隙向外部逃逸。空气的另一部分，企图使陶瓷印刷电路基片10变形或进入各陶瓷印刷电路基片10之间的缝隙间，从而使空孔部12扩张。
加压结束时，一对加压盘30上下分离。此时，在空孔部12中被压缩的空气自加压盘30和保护膜24之间的微小缝隙向外部排出。
加压结束后，因加压而层积的陶瓷印刷电路基片10的加压层积体在除去压力状态下放置。在该放置工序中，加压时产生的应力和变形随着时间流逝而渐渐除去。此时，因空孔部12的压缩空气而产生的空孔部12周边的微小变形及片10相互间的剥离等同时被修复。
其后，剥离保护膜24。然后，在规定的条件下烧结得到的加压层积体。这样，制造出陶瓷多层基片。
典型实施例2
制造本发明的一个典型实施例的陶瓷多层基片，评价其性能。通过冲压加工，在玻璃陶瓷印刷电路基片上形成通路孔及部件插入孔。这些孔贯通玻璃陶瓷印刷电路基片的表面。该通路孔的内径的范围为约0.1mm～约0.3mm。部件插入孔的内径的范围为约0.3mm～约2.5mm。向通路孔中充填导体糊剂(ペ-スト)。在玻璃陶瓷印刷电路基片的表面上形成规定的配线电路图形。
这样，制造出具有配线电路图形的各种印刷电路基片。将这些多张印刷电路基片层积。将热变形抑制片和保护膜层积在这样得到的印刷电路基片上。热变形抑制片是含有氧化铝陶瓷的印刷电路基片。保护膜由PET树脂制造。预先通过冲压加工在热变形抑制片和保护膜上、在与所述印刷电路基片的部件插入孔一致的位置分别形成连通孔。
具有印刷电路基片层积体和热变形抑制片及保护膜的层积体首先被临时加压，然后，进行正式加压。这样，这些层积体通过临时加压和正式加压而制造。正式加压具有比临时加压大的压力。在正式加压工序结束，进入下面的烧结工序之前期间，除去保护膜。这样得到加压层积体。加压层积体整体形成一体化。
将这样得到的加压层积体在规定的烧结条件下烧结。
通过这些工序，制造产陶瓷多层基片。
另外，作为比较例，使用未形成连通孔的热变形抑制片及保护膜，通过与上述实施例相同的方法，制造出作为比较例的比较陶瓷多层基片。
然后，评价上述得到的陶瓷多层基片的品质。其结果示于表1。
通过观察得到的陶瓷多层基片的剖面评价品质。即，相对于100个部件插入孔测定不良数。作为该不良测定产生剥离现象的数量。剥离现象表示被称作所谓层离的意思。
表1
      实施例    比较例不良数    0/100     25/100
由表1可知，由本实施例得到的陶瓷多层基片的不良发生数为0，由比较例的方法得到的陶瓷多层基片的不良发生数为100个样品中的25个。也就是说，可确认本发明的陶瓷多层基片的制造方法可防止剥离的发生。
这样，通过具有使印刷电路基片的空孔部和外部连通同时对印刷电路基片层积体进行加压的工序，可良好地防止在陶瓷多层基片产生层离缺陷。
产业上利用的可能性
本发明的陶瓷多层基片的制造方法通过预先在介装片部件上配置连通路，可防止因存在于陶瓷印刷电路基片的空孔部的空气的影响而在陶瓷多层基片产生剥离及浮起等。

Claims (21)

1、一种陶瓷多层基片的制造方法，包括：
(a)供给陶瓷印刷电路基片层积体的工序，其中，所述陶瓷印刷电路基片层积体具有层积的多张陶瓷印刷电路基片，所述陶瓷印刷电路基片层积体具有空孔部；
(b)在所述陶瓷印刷电路基片层积体的所述表面设置介装片的工序，其中，所述介装片具有连通所述空孔部的连通路；
(c)将设置有介装片的所述陶瓷印刷电路基片层积体自具有所述连通路的所述表面侧加压的工序；
(d)烧结所述加压工序生成的印刷电路基片加压层积体的工序。
2、如权利要求1所述的陶瓷多层基片的制造方法，其中，所述介装片部件包括由合成树脂制造的保护膜。
3、如权利要求1所述的陶瓷多层基片的制造方法，其中，所述介装片部件包括用于抑制烧结所述印刷电路基片加压层积体时的热变形的热变形抑制片。
4、如权利要求1所述的陶瓷多层基片的制造方法，其中，所述多张陶瓷印刷电路基片中的至少一张陶瓷印刷电路基片具有设置在其表面的配线电路。
5、如权利要求1所述的陶瓷多层基片的制造方法，其中，所述空孔部具有：(ⅰ)贯通所述陶瓷印刷电路基片层积体的形状，及(ⅱ)开口于所述陶瓷印刷电路基片层积体的一个表面的形状中的至少一种形状。
6、如权利要求1所述的陶瓷多层基片的制造方法，其中，对具有所述介装片的所述陶瓷印刷电路基片层积体进行加压的工序包括：在加压所述陶瓷印刷电路基片层积体时，通过所述连通孔将存在于所述空孔部的所述空气排除到所述介装片外侧的工序。
7、如权利要求1所述的陶瓷多层基片的制造方法，其中，所述介装片部件包括含有氧化铝粉末的氧化铝印刷电路基片，所述氧化铝印刷电路基片具有抑制加压层积体烧结时的热变形的功能。
8、如权利要求1所述的陶瓷多层基片的制造方法，其中，设置所述介装片部件的工序包括在所述陶瓷印刷电路基片层积体的所述表面设置热变形抑制片的工序，和在所述热变形抑制片的表面上设置保护膜的工序，
所述热变形抑制片具有所述连通孔，
所述保护膜具有所述连通孔，
对具有所述介装片的所述陶瓷印刷电路基片层积体加压的工序包括：在形成所述陶瓷印刷电路基片层积体时，将存在于所述空孔部的空气通过所述连通孔排出到所述保护膜的外侧的工序。
9、如权利要求1所述的陶瓷多层基片的制造方法，其中，设置所述介装片部件的工序包括在所述陶瓷印刷电路基片层积体的所述表面设置热变形抑制片的工序，和在所述热变形抑制片的表面上设置保护膜的工序，
所述热变形抑制片具有所述连通孔，
所述保护膜具有所述连通孔，
对具有所述介装片的所述陶瓷印刷电路基片层积体加压的工序包括：在形成所述陶瓷印刷电路基片层积体时，将存在于所述空孔部的空气通过所述连通孔排出到所述保护膜的外侧的工序，
还包括在烧结所述印刷电路基片加压层积体的工序之前、自所述加压层积体除去所述保护膜的工序。
10、如权利要求1所述的陶瓷多层基片的制造方法，其中，供给陶瓷印刷电路基片层积体的工序包括在具有所述多张陶瓷印刷电路基片的所述陶瓷印刷电路基片层积体上形成所述空孔部的工序。
11、如权利要求1所述的陶瓷多层基片的制造方法，其中，供给陶瓷印刷电路基片层积体的工序包括：
(1)在所述多张陶瓷印刷电路基片的各个陶瓷印刷电路基片上形成空孔部的工序，
(2)以所述各个空孔部一致的方式层积具有所述空孔部的所述各个陶瓷印刷电路基片的工序。
12、如权利要求1所述的陶瓷多层基片的制造方法，其中，在所述(c)对设置有所述介装片的所述陶瓷印刷电路基片层积体加压的工序、和所述(d)烧结所述加压工序生成的印刷电路基片加压层积体的工序之间，还具有在解除所述加压的状态下放置所述加压层积体的工序。
13、如权利要求1所述的陶瓷多层基片的制造方法，其中，所述空孔部形成于所述陶瓷印刷电路基片层积体的内部，
所述陶瓷印刷电路基片层积体具有与所述空孔部连通并通向所述连通孔的另外的连通孔，
对具有所述介装片的所述陶瓷印刷电路基片层积体加压的工序包括在形成所述陶瓷印刷电路基片层积体时、通过所述另外的连通孔和所述连通孔将所述空孔部存在的空气排出到所述介装片外侧的工序。
14、如权利要求1所述的陶瓷多层基片的制造方法，其中，所述空孔部是(ⅰ)安装电子部件的孔及(ⅱ)插入将所述陶瓷多层基片连接到其他部件的连接配件的孔中的至少一个孔。
15、如权利要求1所述的陶瓷多层基片的制造方法，其中，对设置有所述介装片的所述陶瓷印刷电路基片层积体加压的工序包括：自设置有所述介装片的所述陶瓷印刷电路基片层积体的两面按压加压盘，同时对所述介装片和所述陶瓷印刷电路基片层积体加压的工序；利用所述加压，通过所述连通孔和形成于所述加压盘和所述介装片之间的空隙，将存在于所述空孔部的空气排出到外部。
16、一种陶瓷多层基片的制造方法，用于防止层间的剥离，包括：
(a)供给陶瓷印刷电路基片层积体的工序，其中，所述陶瓷印刷电路基片层积体具有层积的多张陶瓷印刷电路基片，所述陶瓷印刷电路基片层积体具有空孔部；
(b)在所述陶瓷印刷电路基片层积体的所述表面设置介装片的工序，其中，所述介装片具有连通所述空孔部的连通路；
(c)对设置有所述介装片的所述陶瓷印刷电路基片层积体自具有所述连通路的所述表面侧加压的工序，其中，加压所述陶瓷印刷电路基片层积体后，将存在于所述空孔部的所述空气通过所述连通孔排出到所述介装片的外侧；
(d)烧结所述加压工序生成的印刷电路基片加压层积体的工序。
17、如权利要求16所述的陶瓷多层基片的制造方法，其中，所述介装片部件包括保护膜。
18、如权利要求16所述的陶瓷多层基片的制造方法，其中，所述介装片部件包括用于抑制烧结所述印刷电路基片加压层积体时的热变形的热变形抑制片。
19、如权利要求16所述的陶瓷多层基片的制造方法，其中，所述多张陶瓷印刷电路基片中的至少一张陶瓷印刷电路基片具有设置在其表面的配线电路。
20、如权利要求16所述的陶瓷多层基片的制造方法，其中，所述空孔部具有：(ⅰ)贯通所述陶瓷印刷电路基片层积体的形状，及(ⅱ)开口于所述陶瓷印刷电路基片层积体的一个表面的形状中的至少一种形状。
21、如权利要求16所述的陶瓷多层基片的制造方法，其中，设置所述介装片部件的工序包括在所述陶瓷印刷电路基片层积体的所述表面设置热变形抑制片的工序，和在所述热变形抑制片的表面上设置保护膜的工序，
所述热变形抑制片具有所述连通孔，
所述保护膜具有所述连通孔，
对具有所述介装片的所述陶瓷印刷电路基片层积体加压的工序包括：在形成所述陶瓷印刷电路基片层积体时，将存在于所述空孔部的空气通过所述连通孔排出到所述保护膜的外侧的工序，
另外，在烧结所述印刷电路基片加压层积体的工序之前还包括：自所述加压层积体将所述保护膜除去的工序。
CN00800510A 1999-04-15 2000-03-23 陶瓷多层基片的制造方法 Pending CN1300527A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11108416A JP2000299561A (ja) 1999-04-15 1999-04-15 セラミック多層基板の製造方法
JP108416/1999 1999-04-15

Publications (1)

Publication Number Publication Date
CN1300527A true CN1300527A (zh) 2001-06-20

Family

ID=14484219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00800510A Pending CN1300527A (zh) 1999-04-15 2000-03-23 陶瓷多层基片的制造方法

Country Status (7)

Country Link
EP (1) EP1094694A1 (zh)
JP (1) JP2000299561A (zh)
KR (1) KR20010052911A (zh)
CN (1) CN1300527A (zh)
ID (1) ID29245A (zh)
TW (1) TW463539B (zh)
WO (1) WO2000064227A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411155C (zh) * 2004-01-27 2008-08-13 株式会社村田制作所 层叠型电子元器件及其制造方法
CN101494957B (zh) * 2008-01-23 2011-03-30 富葵精密组件(深圳)有限公司 多层电路板制作方法及用于制作多层电路板的基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4878084B2 (ja) * 2001-04-09 2012-02-15 パナソニック株式会社 セラミック多層基板の製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
KR20060108908A (ko) * 2005-04-13 2006-10-18 삼성전기주식회사 적층형 세라믹 기판의 제조 방법
KR101386524B1 (ko) * 2012-09-07 2014-04-21 한국세라믹기술원 근접장 통신용 자성체 시트의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283595A (ja) * 1990-03-30 1991-12-13 Nec Corp セラミック多層配線基板の製造方法
US5370759A (en) * 1992-05-20 1994-12-06 Matsushita Electric Industrial Co., Ltd. Method for producing multilayered ceramic substrate
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
JP3623534B2 (ja) * 1994-07-27 2005-02-23 イビデン株式会社 多層セラミックス基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411155C (zh) * 2004-01-27 2008-08-13 株式会社村田制作所 层叠型电子元器件及其制造方法
CN101494957B (zh) * 2008-01-23 2011-03-30 富葵精密组件(深圳)有限公司 多层电路板制作方法及用于制作多层电路板的基板

Also Published As

Publication number Publication date
JP2000299561A (ja) 2000-10-24
EP1094694A1 (en) 2001-04-25
ID29245A (id) 2001-08-16
WO2000064227A1 (fr) 2000-10-26
KR20010052911A (ko) 2001-06-25
TW463539B (en) 2001-11-11

Similar Documents

Publication Publication Date Title
JP4803185B2 (ja) セラミック多層基板の製造方法及びセラミック多層基板の集合基板
JP3511982B2 (ja) 多層配線基板の製造方法
CN1146974C (zh) 制造多层陶瓷基片的方法
CN1887594A (zh) 具有假对称构形的低温共焙烧陶瓷结构的约束烧结方法
US5470412A (en) Process for producing a circuit substrate
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
CN1887592A (zh) 假对称构形的低温共焙烧陶瓷结构的控制烧结方法
CN1356864A (zh) 多层陶瓷衬底及其制造方法
CN1300527A (zh) 陶瓷多层基片的制造方法
CN1200597C (zh) 多层陶瓷基片的制造方法
JP2006237266A (ja) 電子部品の製造方法
CN1305339A (zh) 复合叠片及其制造方法
JP2004106540A (ja) 複合体およびその製造方法、並びにセラミック基板の製造方法
JP2004323306A (ja) 焼失性シートおよびそれを用いたセラミック積層体の製造方法
JP3956148B2 (ja) セラミック多層基板の製造方法及び半導体装置
JP2009540608A (ja) 表面回路パターンを備えた低温同時焼成セラミックの無加圧拘束焼結のための改善プロセス
JPH0697661A (ja) セラミックス多層基板の製造方法
JP5530172B2 (ja) 電子部品の内部電極の製造方法
JP2005294526A (ja) 低温焼成セラミック基板の製造方法
JP2004186343A (ja) セラミック積層体及びその製法
JP2005191114A (ja) セラミックグリーンシート並びにその製造方法
JP4771819B2 (ja) 電子部品の製造方法
JP2004186344A (ja) セラミック積層体及びその製法
JP4336164B2 (ja) 複合シートの製造方法、複合積層体の製造方法及びセラミック基板の製造方法
JP2006066637A (ja) セラミック多層基板の製造方法およびそれに用いられる押し型

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication