CN1292440C - 半导体存储器件的刷新控制方法和半导体存储器件 - Google Patents
半导体存储器件的刷新控制方法和半导体存储器件 Download PDFInfo
- Publication number
- CN1292440C CN1292440C CNB021502706A CN02150270A CN1292440C CN 1292440 C CN1292440 C CN 1292440C CN B021502706 A CNB021502706 A CN B021502706A CN 02150270 A CN02150270 A CN 02150270A CN 1292440 C CN1292440 C CN 1292440C
- Authority
- CN
- China
- Prior art keywords
- refresh
- address
- refresh operation
- signal
- initiation requests
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000000977 initiatory effect Effects 0.000 claims description 60
- 230000006870 function Effects 0.000 claims description 37
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 26
- 238000012544 monitoring process Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 7
- 230000005055 memory storage Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 206010016275 Fear Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本发明提供一种半导体存储器件及其刷新控制方法，以实现一种刷新操作，它对于执行独立于外部访问操作的刷新操作实现低电流消耗操作时，不会给外部访问操作带来任何问题，而在该控制方法中，在外部访问的执行期间，刷新操作是被禁止的。在这期间，对于第一个刷新-操作-起始请求，在刷新操作中的内部操作是被控制的，但对于第二个和以后的刷新操作起始请求，内部操作是被禁止的。在外部访问操作时，刷新操作被禁止，在这期间，即使有多个刷新-访问-起始请求预先被输出，内部操作并不预先执行，而在外部访问操作结束以后，刷新操作肯定被执行。
Description
技术领域
本发明涉及需要刷新操作的一种半导体存储器件和一种刷新控制方法，具体的讲，涉及这样一种半导体存储器件，它能够在执行作为独立于外部访问操作的内部访问操作的刷新操作时控制刷新操作和涉及一种刷新控制方法。
背景技术
由动态随机访问存储器(在以后称为DRAM)代表的一种半导体存储器件需要周期性的进行刷新操作以保持存储在存储单元中的数据。
图10给出在所谓自-刷新操作中的操作波形，自-刷新操作是指在相关技术中的通常的刷新操作，它是在待命状态下，在每一个事先确定的周期中执行的自动刷新操作。图10(A)给出在异步DRAM情况下的控制，在此情况下，在CAS中执行的自-刷新操作要早于RAS刷新操作。具体的讲，该自刷新操作，对于外部控制信号/RAS和/CAS，是用不同于普通访问操作的信号转变顺序来控制的，在其中/CAS信号转变成低逻辑电平要先于/RAS信号转变为低逻辑电平。当外部控制信号/RAS，/CAS处于低逻辑电平下，自-刷新操作状态就能够保持着。另外，图10(B)给出在同步DRAM(以后称为SDRAM)情况下的控制，在其中用与时钟信号CLK同步输入的一个命令来执行自-刷新操作的。自刷新操作从刷新操作的起始命令REF开始，之后自刷新操作状态一直保持着。当发生命令EXIT时，自刷新状态就被取消。
在自刷新操作期间，象数据读写这样的外部访问操作决不执行(图10的(I)而作为内部访问操作的自刷新操作继续着。一个刷新地址计数器的计数信号COUNT输出到刷新操作-起始请求信号REQ(I)，该信号在事先确定的刷新周期内输出而一个刷新地址信号Add(c)顺序递增。之后基于刷新-操作-起始请求信号REQ(I)，输出刷新执行信号，从而根据刷新地址信号Add(C)给出的地址对于该存储单元区域顺序执行刷新操作(存储单元连接到事先确定的字线上)。
前面所解释的在相关技术中通常的自-刷新操作总是用外部控制信号/RAS，/CAS或用外部命令REF，EXIT来控制，这些信号排除了像数据读写操作这样的外部访问操作。因而在自-刷新操作期间，刷新-操作-起始请求信号REQ(I)，计数信号COUNT，刷新地址信号Add(c)和刷新执行信号在1∶1的基础上分别相互对应，而由在每一个刷新周期内递增的刷新地址信号Add(c)给出的地址区域就被顺序的选上。
近年来，作为可移动装置的迅速发展以及所要求功能多样化的结果，曾经装在其早期产品上的静态随机访问存储器(以后称为SRAM)现在已被有更大容量的存储器所取代。因而，从前面所述的装上大容量存储器的需要，并要有实际可接受的价格和有限的大小，曾经用了一种带有内建刷新功能的DRAM即所谓赝SRAM。也即装入了专门对于DRAM存储单元及其类似物控制刷新操作的赝SRAM，它保证高的集成密度和低的每位价格。另外，作为以SDRAM的存储单元来实现同步SRAM(以后称为SSRAM)的一种方法，对于将来高速操作的要求而言，对于赝SSRAM的规范已成为当前一种切合实际的方法。
因为赝SRAM或赝SSRAM保证在电路操作中与SRAM和SSRAM的一致性，当需要时，它们被指定来自动执行刷新操作。因而作为内部访问操作的刷新操作和作为外部访问操作的通常数据读/写操作是在所要求的定时中独立地执行的。
图11给出在相关技术中赝SRAM的外部访问操作和刷新操作的波形。因为作为内部访问操作的刷新操作是独立于作为外部访向操作的读/写操作执行的，因而当两个操作重迭时就需要裁决。图11中的(II)表示单个刷新操作和外部访问操作的重迭。一个外部-访问-起始请求信号REQ(o)输出比刷新-操作-起始请求信号REQ(I)有一定延迟。当单个刷新操作和单个外部访问操作重迭时，要进行访问操作的裁决以便优先执行任一单个操作然后再经过一定延迟来执行另一单个操作。在图11中，对于刷新地址#1的刷新操作优先执行，然后再对地址#b进行外部访问操作。刷新操作的执行相对于刷新-操作-起始请求信号REQ(I)没有任何延迟，与此同时，外部访问操作的执行相对于外部-访问-起始信号REQ(o)有一定的延迟。
图11中的(III)表示要执行例如页操作这样的外部连续访问操作，它跨越了刷新操作。刷新-操作-起始请求信号REQ(I)是在连续外部-访问-请求信号REQ(o)的时间区间内发出的。一般讲，因为在外部连续访问操作中需要高速连续访问操作，刷新操作的执行被禁止直到该连续操作结束，并在外部连续访问操作完成以后进行裁决以执行刷新操作。优先执行对于地址#c到#c+k的外部连续访问操作，然后再执行对于刷新地址#3的刷新操作。外部连续访问操作对于外部-访问-起始请求信号REQ(o)无延迟的执行，相反，刷新操作对于刷新-操作-起始请求信号REQ(I)则具有一定延迟地被执行。
另外，一个可移动装置例如可移动电话或数字相机等通常在一个长时间内是处于待命状态的，因而这些运动装置总是被要求最大限度地减少在待机状态下的电流消耗以改进当该装置以电池来工作时连续持久时间特性。因而对于一个DRAM或其类似物，在象自刷新操作这样的刷新操作中去减少电流消耗是一件必要的事情，而自刷新操作即使在待命状态下也要周期地进行着。作为在刷新操作期间减少电流消耗的方法，已经提出了两种方法，一种是刷新-减薄操作(refresh-thinning-out)而另一个是部分刷新操作(Partial refresh operation)。
图12给出在对应于刷新-减薄操作的刷新操作中的波形。对于装在半导体存储器件上的存储单元，对它的电学特性一般给一个事先确定的宽度。存储在存储单元中的数据保持特性也有一事先确定的宽度而刷新操作的刷新周期TRF必须根据数据保持特性的最坏值来设置。目前，对于有非常好的数据保持特性的存储单元，在比事先设定的刷新周期tRF更长的周期来执行刷新操作就够了。因而对于有非常好的数据保持特性的存储单元，设置成每两个刷新周期tRF进行一次刷新操作。因而在单位事先确定时间内刷新操作的数目就减少，相应地在刷新操作中的电流消耗也能被减少。
在图12中，刷新地址#1的存储单元对应于这种存储单元。去执行刷新-减薄操作的控制时，每两个周期中有一个该刷新操作要被禁止。对于刷新-减薄操作的控制必须进行地址的相符/不相符判断，即事先把具有非常好数据保持特性存储单元的地址存入内部存储装置，然后把这些地址与刷新地址计数器来的刷新地址信号Add(c)比较，而刷新地址计数器对于每一个刷新-操作-起始请求信号REQ(I)都要计数。当比较结果地址相符，比较信号CMP就转化成高逻辑电平以禁止刷新操作。因而有必要在刷新执行信号输出之前用计数信号COUNT去使刷新计数器计数而COUNT信号是依赖于刷新-操作-起始请求信号REQ(I)。
图13给出对应于部分刷新操作的刷新操作的波形。在这部分刷新操作中，对于在半导体器件中事先确定的存储单元区域，不执行刷新操作，而只对需要数据保持的那些存储单元区域执行刷新操作。因而每一事先确定的时间内刷新操作的次数能够减少，从而刷新操作的电流消耗也能被减少。
在图13中，地址为#k到#k+2的存储单元区域对应于这种部件刷新操作。对于这些地址区域刷新操作被禁止，而只对其他地址执行刷新操作。禁止刷新操作的控制与刷新-减薄操作中的控制是以相同方式来执行的。要进行地址的相符/不相符判断，即把不需要保持数据的存储单元的地址存入内部存储装置中，然后把这些地址与来自刷新地址计数器的刷新地址信号Add(c)比较，而刷新地址计数器对于每一个刷新-操作-起始请求信号REQ(I)都要计数。当比较结果地址相符，比较信号CMP就转化为高逻辑电平以禁止刷新操作。因而有必要在刷新执行信号输出之前用计数信号COUNT去使刷新计数器计数，而COUNT信号是依赖于刷新-操作-起始请求信号REQ(I)的输出的。
但是当外部访问操作和刷新操作在赝SRAM和赝SSRAM中是被独立地执行而在待命状态下减少电流消耗是通过刷新-减薄操作和部分刷新操作实现时，人们担心会产生一些下面将解释的操作性的问题。因而当需要对DRAM和SDRAM或其类似物进行刷新操作的半导体存储器件应用于和赝SRAM及赝SSRAM的SRAM相一致的规格下，如在可移动装置中用的半导体存储器件，这里就出现一个问题，因为不可能同时实现藉助刷新-减薄操作和部分刷新操作在待命状态下低电流消耗，以及大容量数据的访问性能或高速数据访问性能，这些访问是独立于刷新操作执行的。
第一个问题在图14中说明，由于更加复杂系统的出现，要求有大容量数据高速转移能力和要求系统中I/O母线的数据占有率。在这种情况下，象随机页面操作和突发操作或其他类似操作这样的外部连续访问操作需要继续一个长时间，这个持续时间可以超过刷新周期的许多倍。
图14给出一个例子，其中外部连续访问操作持续了三个刷新周期而外部地址Add(o)顺序为外部连续访问操作给出地址，而外部连续访问操作用输入一个设置信号(图14中的(A))或给事先确定的外部端点以事先确定的命令来设置的。在这三个周期中，刷新操作被禁止。然而，对于三个刷新-操作-起始请求信号REQ(I)输出，计数信号COUNT仍然输出，因而刷新地址信号Add(c)递增(地址#1到#3)。因为在这里设置了刷新-减薄操作和部分刷新操作，刷新地址计数器随着刷新-操作-起始请求信号REQ(I)的出现而递增。
在此情况下，因为要求改进高速数据转移能力和I/O母线占有率，由在外部访问操作过程中产生的刷新-操作-起始请求信号REQ(I)引起的刷新操作要在外部连续访问操作结束后再执行。然而如果外部连续访问操作持续超过三个刷新周期，在外部连续访问操作以后要执行刷新操作的地址就要变为刷新地址#3，这是由COUNT的三次记数来设置的。对于在地址#3以前的刷新地址#1、#2，不执行刷新操作，直到一个刷新循环以后下一个刷新操作的时刻。当在下一个刷新操作的时刻还在执行外部连续访问操作时，在某种情况下，这个访问操作就要进一步延长到下一个刷新操作时刻才执行。因而这里就出现一个问题，即在这段时间内有数据可能丢失的危险。
图15解释第三个问题。当系统功能更加复杂，要求高速数据访问的情况下，认为可能有必要优先设置外部访问操作而不受刷新操作的影响。
在图15中，假定像赝SRAM或其类似物这样一个半导体存储器件具有设置外部-访问操作优先方式的功能，而这是用一个设置信号的输入或是用给事先确定的外部端点事先确定的命令来实现的。即使设置了外部-访问操作优选方式以禁止刷新操作，对两个刷新-操作-起始请求信号REQ(I)中的每一个输出，计数信号COUNT仍然输出，从而刷新地址信号Add(C)递增(地址#1、地址#2)。其理由是因为设置了刷新-减薄操作和部分刷新操作，刷新地址计数器要随着刷新-操作-起始请求信号REQ(I)而递增。
在此情况下，由于要求高速数据访问性能，在外部-访问操作优先方式时间内产生的刷新-操作-起始请求信号REQ(I)引起的刷新操作要在外部-访问操作优先方式的设置取消以后再执行。然而，当外部-访问操作优先方式的时间持续超过如上说明的两个刷新周期时，在外部-访问操作优先方式取消后要执行刷新操作的地址已变为由以后的计数信号设置成的刷新地址#3。对于地址#3之前的地址#1、#2，没有执行刷新操作直到一个刷新循环以后下一个刷新操作的时刻。当在下一个刷新操作时刻还设置着外部访问操作优先方式，在某种情况下刷新操作还要进一步推迟直到再下一个刷新操作的时刻。这里同样会出现一个问题，即在这期间数据可能会丢失。
发明内容
本发明被提出以克服相关技术的问题，因而本发明的一个目的是提供一种半导体存储器件和一种刷新操作方法，它能执行这样的刷新操作，它肯定地能实现在执行作为独立于外部访问操作的内部访问操作的刷新操作时实现低电流消耗而不会出现外部访问的任何问题。
根据本发明的一个方面，提供了半导体存储器件的一种刷新控制方法，它包含基于外部请求来执行的外部访问操作和内部自动地执行的刷新操作，而刷新操作起始请求产生的数目在相对于刷新操作优先执行的外部访问操作期间内是被监视着的。而在刷新操作中的内部操作是根据刷新操作起始请求产生的数目加以控制的。
另外，根据本发明的一个方面，也同时提供了一种半导体存储器件，它基于外部请求来执行外部访问操作，并执行刷新操作，该操作在半导体存储器件内是自动地进行的，包含二个处于-操作-状态指示部件，以提供外部访问操作和刷新操作的处于-操作-状态的消息；和一个刷新-操作-起始请求产生部件，它用来输出刷新-操作-起始请求信号；和一个监视部件，用以当处于-操作-状态指示部件给出外部访问操作的处于操作状态的信息时，监视刷新-操作-起始请求信号产生的数目以控制在刷新操作中的内部操作。
在该半导体刷新控制方法和这样的半导体器件中，即使在优先于刷新操作执行的外部访问操作期间产生了刷新-操作-起始信号以请求开始刷新操作，刷新操作中的内部操作也要根据这种刷新-操作-起始请求信号产生的个数被控制的。
因而，即使在优先于刷新操作执行的外部访问操作期间。为刷新操作所需要的内部操作的控制状态按要求保持着，因而以后的刷新操作肯定能被执行。
另外，根据本发明的另一方面，还提供半导体存储器件的一种刷新控制方法，它包含基于外部请求被执行的一种外部访问操作和内部自动执行的一种刷新操作，在该方法中，在由于外部访问操作优先执行而刷新操作被禁止执行期间，刷新操作起始请求产生的数目被监视着，而该优先权依赖于外部的设置，在刷新操作中的内部操作基于刷新操作起始请求产生的数目被控制的。
另外，根据本发明另一方面，还提供了一种半导体存储器件，它基于外部请求执行外部访问操作和在器件内部自动进行的内部操作，包含一个禁止-设置指示部件，来提供刷新操作处于执行-禁止状态的信息，而这又基于外部的刷新操作执行-禁止设置；一个刷新-操作-起始请求产生部件以输出刷新-操作-起始请求信号；和一个监视部件以用来当禁止-设置指示部件给出刷新操作处于执行-禁止状态的信息时，监视刷新-操作-起始请求信号产生的数目以控制刷新操作中的内部操作。
在该半导体存储器件刷新控制方法和半导体存储器件中，即使在由于外部设置刷新操作的执行被禁示期间，刷新-操作-起始请求信号被产生出来以请求开始刷新操作，在刷新操作中的内部操作基于这种刷新-操作-起始请求信号产生的个数还是被控制着的。
相应地，为刷新操作所需要的内部操作控制状态能够按要求保持着，即使在由于外部设置，刷新操作被禁示的时间内，因而之后的刷新操作能肯定地被执行。
本发明提供一种半导体存储器件的刷新控制方法，其中刷新操作内部地和自动地执行，该方法包括：允许外部访问操作的执行，该外部访问操作基于一个外部请求，并优先于刷新操作而执行；在外部访问操作的执行期间，监视刷新操作起始请求产生的次数；以及当刷新操作起始请求的产生次数是二个或更多时，禁止刷新操作中的内部操作。
根据本发明的上述半导体存储器件的刷新控制操作方法，其中内部操作是对执行刷新操作的刷新地址的产生。
根据本发明的上述半导体存储器件的刷新控制方法，其中对于在执行外部访问操作期间产生的刷新地址，在外部访问操作时期结束后刷新操作被执行。
根据本发明的上述半导体存储器件的刷新控制方法，其中对于每一个刷新操作起始请求的产生，都执行刷新地址的产生，而刷新操作的执行取决于由刷新地址产生操作产生的刷新地址。
根据本发明的上述半导体存储器件的刷新控制方法，其中只有当由刷新地址产生操作产生的刷新地址是事先确定的地址才执行刷新操作。
根据本发明的上述半导体存储器件的刷新控制方法，其中事先确定的地址是被预先确定的，对其的刷新操作基于刷新周期被控制，而刷新周期依赖于数据保持能力。
根据本发明的上述半导体存储器件的刷新控制方法，其中外部访问操作包括外部连续访问操作，其中许多外部访问操作持续进行。
本发明还提供一种半导体存储器件的刷新控制方法，其中刷新操作内部地和自动地执行，该方法包括：允许外部访问操作的执行，该外部访问操作基于一个外部请求，并优先于刷新操作而执行；在外部访问操作的执行期间，禁止刷新操作的执行；在刷新操作的执行被禁止期间，监视刷新操作起始请求产生的次数；以及当刷新操作起始请求的产生次数是二个或更多时，禁止刷新操作中的内部操作。
根据本发明的上述半导体存储器件的刷新控制方法，其中外部设置以至少一个控制信号或至少一个事先确定的命令送到一事先确定的控制端来执行。
本发明还提供一种半导体存储器件，它执行基于外部请求的外部访问操作和在其内部自动进行的刷新操作，包含：一个处于-操作-状态指示部件，用以指示外部访问操作和刷新操作的处于-操作-状态；以及一个刷新-操作-起始请求产生部件，用以输出一个刷新-操作-起始请求信号；以及一个监视部件，以便当处于-操作-状态指示部件指示外部访问操作的处于-操作-状态时，监视刷新-操作-起始请求信号产生的次数以便根据刷新-操作-起始请求信号产生的次数来控制在刷新操作中的内部操作。
根据本发明的上述半导体存储器件，其中监视部件对于第二个和以后的刷新-操作-起始请求信号不执行在刷新操作中的内部操作。
根据本发明的上述半导体存储器件，其中提供一个刷新地址计数器以管理刷新操作中的刷新地址，而刷新操作中的内部操作是为刷新地址计数器产生进行记数操作的命令。
根据本发明的上述半导体器件，其中进一步包含：一个禁止一地址存储器部件，用以存储刷新-禁止地址，以便在刷新操作周期中，禁止该刷新操作；以及一个刷新一地址裁决电路，以通过比较判断从刷新地址计数器输出的刷新地址和刷新-禁止地址，控制刷新操作的执行。
根据本发明的上述半导体存储器件，其中刷新地址裁决电路在刷新地址与刷新-禁止地址相符时，或者当刷新地址与刷新-禁止地址相符而在刷新地址中的数据维持时间没有达到刷新周期时，不执行刷新操作，其中刷新周期是根据数据维持能力来设置的。
根据本发明的上述半导体存储器件，其中外部访问操作包含外部连续访问操作，其中许多外部访问操作连续执行。
本发明还提供一种半导体存储器件，它执行基于外部请求的外部访问操作和在其内部自动进行的刷新操作，包含：一个禁止-设置指示部件，用以基于外部来的刷新操作的执行-禁止设置，指示刷新操作的执行-禁止-状态；一个刷新-操作-起始请求产生部件，用以输出一个刷新-操作-起始请求信号；以及一个监视部件，以便当禁止-设置指示部件指示刷新操作的执行-禁止-状态时，监视刷新-操作-起始请求信号产生的次数以便根据刷新-操作-起始请求信号产生的次数来控制在刷新操作中的内部操作。
根据本发明的上述半导体器件，其中禁止-设置指示部件为一个处于-操作-状态指示部件所代替以指示外部访问操作和刷新操作的处于-操作-状态，以及该处于-操作-状态指示部件基于外部的刷新操作的执行-禁止设置，输出一个指示信号以指出外部访问操作的处于-操作-状态。
根据本发明的上述半导体存储器件，其中以至少一个控制信号或至少一个事先确定的命令送到事先确定的控制端，来使刷新操作的外部执行-禁止-设置得以执行。
当结合着附图来阅读下面的详细描述，那么从这些描述中将充分显示本发明的上述和进一步的目的，它的新颖性特点。然而应该清楚地了解到，这些图只是为了说明的目的而不是企图作为本发明的限制。
附图说明
图1是本发明第一张解释原理的框图。
图2是本发明第二张解释原理的框图。
图3是本发明第一个实施方案的电路框图。
图4是本发明第二个实施方案的电路框图。
图5是给出刷新-操作-起始请求产生电路一个实际例子的电路框图。
图6是给出计数监视电路一个实际例子的电路简图。
图7是给出该实际例子电路操作的定时图。
图8是给出第一个实施方案操作的定时图。
图9是给出第二个实施方案操作的定时图。
图10是给出相关技术的刷新操作(1)的定时图。
图11是给出相关技术的刷新操作(2)的定时图。
图12是给出刷新-减薄操作的定时图。
图13是给出部分刷新操作的定时图。
图14是显示在外部访问操作期间出现问题的定时图。
图15是显示当设置外部访问操作优先方式时产生问题的定时图。
具体实施方式
下面将参考附图并基于其第一个和第二个实施方案详细说明本发明的半导体存储器件刷新控制方法和包含该控制方法的半导体存储器件。
图1是本发明第一张解释原理的框图。在这第一张解释原理的框图中，外部访问信号优先于刷新操作被执行。当以一个设置信号的输入或对控制端的一个命令发出一个外部访问-操作-起始请求时(1)，外部访问操作的执行就开始了(2)。外部访问操作是指在半导体存储器件的内部和外部之间，通过数据输入/输出终端数据的输入和输出，它可以由从半导体存储器件数据读出操作和向半导体存储器件数据写入操作代表。这里，这种外部访问操作，除了数据读出和写入操作外，可以包括由外部和其他控制命令指定的刷新操作。另外，那些和外部访问操作一样在从执行开始(2)到外部访问操作结束(4)这段时间内，需要一段事先确定的时间作为执行时间(3)这样的操作也被认为是外部访问操作，典型的例子可以用像页操作和突发操作等等这种连续访问操作来代表。
因为外部访问操作优先于刷新操作被执行，在外部访问操作的执行时期(3)刷新操作的执行被禁止的。然而，由于半导体存储器件中的内部控制在起着作用，内部控制以事先确定的时间间隔对于在每一个事先确定的时间内本应执行的刷新操作输出刷新-操作-起始请求。在内部控制下当外部访问操作的执行时间(3)持续超过了事先确定的时间间隔，刷新-操作-起始请求(8)到(10)在每一个事先确定的时间内仍然输出。对于在外部访问操作的执行期间(3)中输出的第一个刷新-操作-起始请求(8)，在刷新操作中的内部操作是被控制的(11)，但对第二个和之后的刷新-操作-起始请求(9)、(10)，在刷新操作中的内部操作的执行是被禁示的(12)、(13)。因而在执行外部访问操作和刷新操作的执行被禁止期间，即使以半导体存储器件的内部控制发出的刷新-操作-起始请求(8)到(10)已先行输出，但刷新操作的内部操作决不先行执行而在外部访问操作结束(4)以后刷新操作肯定地被执行。
图2是本发明第二张解释原理的框图。在这第二张解释原理的框图中，设置了外部访问操作优先方式。当用一设置信号或命令输入到控制端设置了外部-访问操作优先方式，在设置期间(6)，作为内部访问操作的刷新操作被禁止，直到以一个取消信号或命令输入到控制端从而取消外部-访问操作优先方式。考虑到在设置期间(6)总要对从外部输入的外部访问操作给以最高优先权的操作性能，独立于外部访问操作执行的刷新操作被禁止以消除在外部访问操作和刷新操作之间的干扰以及像在两个操作之间裁决这样的调整时间。
在外部-访问操作优先方式被设置期间(6)内，就象在第一张解释原理框图中执行外部访问操作期间(3)的情况一样，刷新操作的执行被禁止。然而，因为在此情况下半导体存储器件中的内部控制仍然有效，内部控制对于在第一个事先确定的时间内被设置要执行的刷新操作，在事先确定的时间间隔内发出一个刷新-操作-起始请求信号。因而，当外部-访问操作优先方式(6)的时期继续到超过内部控制事先确定的时间间隔，那么对于第一个刷新-操作-起始请求(8)，在刷新操作中的内部操作是被控制的，而对于第二个和以后的刷新-操作-起始请求(9)到(10)，刷新操作中的内部操作是被禁止的。因而在外部-访问操作优先方式被设置刷新操作被禁止期间(6)内，即使内部控制发出的刷新-操作-起始请求(8)-(10)已经先行输出若干次，刷新操作中的内部操作也不会先行执行，因而在外部-访问操作优先方式(7)取消后，该刷新操作能肯定地被执行。
在图3中给出了对应于图1中的第一个原理解释框图的第一个实施方案，图中给出关于刷新控制方法的电路方块结构图，在此控制方法中，外部访问操作是优先于刷新操作被执行的。
输入到半导体存储器件或从它输出的各种信号，如控制信号，各种命令，地址和数据等，输入到在半导体存储器件内部的I/O系统电路21或从它输出，而这是通过其上的控制端或命令输入端，地址端和数据输入/输出端或其他类似端点实现的。在I/O系统电路21中，各种输入信号，通过信号电平检测和波形成形等按要求加以译码后，通过输入缓冲器，输出到每一个内部控制电路。另外，象读出数据这样的输出信号通过输出缓冲器等从输出端输出到外部电路。
当从控制端或命令输入端输入的各种控制信号和命令中有单个事先确定的控制信号或命令输入或有一组事先确定的控制信号或命令组合输入时，产生外部-访问-起始请求信号REQ(o)并输出到一个访问裁决器23。
这时，刷新-操作-起始请求信号REQ(I)在每一个事先确定的周期内，从刷新-操作-起始请求产生电路22输出以请求作为内部访问操作的刷新操作，在内部操作中，半导体存储器件在每一个事先确定的周期中自身控制着操作的执行，而该信号REQ(I)输入到访问裁决器23，随后再输入到一个计数监视电路25。
访问裁决器23执行例如执行定时、外部访问和刷新访问的执行优先权顺序的裁决。该访问裁决器23是，例如，一个裁决电路，当外部-访问-起始请求信号REQ(o)和刷新-操作-起始请求REQ(I)同时输入或以重迭方式输入时，它为决定优先执行的操作和延迟操作裁决定时。裁决的结果作为访问触发信号TG输出到存储核心控制电路24。另外，外部-访问一状态信号ST(o)或刷新一状态信号ST(I)输出到计数监视电路25，以表明外部访问操作或刷新操作是处于执行状态。
刷新-操作-起始请求信号REQ(I)和外部-访问-状态信号ST(o)刷新一状态信号ST(I)一起送到计数监视电路25，而这刷新-操作-起始请求REQ(I)，和计数监视电路25输出计数信号COUNT，作为对刷新-操作-起始请求信号REQ(I)的响应，以控制刷新地址计数器是否要进行计数操作，而这依赖于由外部-访问一状态信号ST(o)或刷新状态信号ST(I)确定的访问操作状态。也即，在执行外部操作和设置了外部-访问一状态信号ST(o)的条件下，计数信号COUNT被控制成对于第二个和之后的刷新-操作-起始请求信号REQ(I)不输出。
刷新地址计数器26在接到计数信号COUNT后顺序计数并输出要被刷新的刷新地址信号Add(c)。另外，刷新-禁止-地址设置电路27事先设置好在所谓刷新-减薄操作或部分刷新操作时期哪些地址不执行刷新操作。这个电路能够引入这样的结构以把地址先存储在一个像熔断单元和非-易失性存储器(ROM)等不能编程的存储装置中，当接到请求后再把这些地址存入一个像快速存储器(flash memory)和易失性存储器(RAM)等可以重写的存储装置中去。另外也可能去构造像能保存信息的寄存器这样的存储装置。从刷新地址计数器26输出的刷新地址信号Add(c)和从刷新-禁止-地址设置电路27输出的刷新-禁止-地址信号Add(INH)被输入到刷新一地址裁决器28。另外，刷新一地址信号Add(c)还输入到存储-核心控制中路24。
刷新一地址裁决器28把刷新地址信号Add(c)和刷新-禁止-地址信号Add(INH)比较，以作出判断。当设置了部分刷新操作时，如果被比较的两个地址信号相符，则向存储器-核心控制中路24输出一个比较信号CMP，而当设置了刷新-减薄操作，如果被比较的两个地址信号相符，并且如果对于先前设定的刷新地址信号Add(c)从前一次刷新操作后数据保持的时间比事先确定的时间为短，那么就向存储器-核心控制电路24输出一比较信号CMP。
在外部访问操作时，从I/O系统电路21发出的地址信号Add(o)被输入到存储器核心控制电路24，同时被输入的还有刷新地址信号Add(c)和比较信号CMP。另外，在接到从访问裁决器23发出的触发信号TG时，内部地址信号Add(I)和控制信号CNT(图中未画出)被送到存储器核心29。应用这些信号，在存储器核心和I/O系统电路21之间执行了数据输入/输出。
在没有执行外部访问操作，和没有从I/O系统电路21输出外部-访问-起始请求信号REQ(o)的情况下，当从刷新-操作-起始请求产生电路22发出的刷新-操作-起始请求信号REQ(I)输入到访问裁决器23，以裁决功能，刷新操作被执行。也即，设置了刷新一状态信号ST(I)并把刷新操作的访问触发信号TG输入到存储器-核心控制电路24。另外刷新-操作-起始请求REQ(I)与刷新一状态信号ST(I)一起被输入到计数监视电路25。计数监视电路25输出计数信号COUNT去使刷新地址计数器26计数，以使刷新地址信号Add(c)更新。
在存储器-核心控制电路24中，从刷新地址计数器26来的刷新地址信号Add(c)被设置成内部地址信号Add(I)，这时基于刷新操作的访问触发信号TG。存储器核心29被控制信号CNT控制。从而控制了刷新操作。
在产生一个外部访问操作，和在I/O系统电路21中产生一个外部-访问-起始请求信号REQ(O)的情况下，当外部-访问-起始请求信号REQ(O)输入到访问裁决器23，以裁决功能，外部访问操作被优先地执行。也即，不设置刷新状态信号ST(I)而只设置外部-访问一状态信号ST(o)，这点和刷新-操作-起始请求产生电路22发出的刷新-操作-起始请求信号REQ(I)没有关系，而外部访问操作的访问触发信号TG被输入到存储器-核心控制电路24。
在存储器-核心控制电路24中，从I/O系统电路来的外部访问操作地址信号Add(o)被设置成内部地址信号Add(I)，这是基于外部访问操作的访问触发信号TG。存储器核心29用一控制信号CNT控制。因而对于外部电路的数据输入/输出控制通过I/O系统电路21被执行了。
另一方面，先前设定的外部-访问一状态信号ST(o)输入到计数监视电路25中去执行刷新地址计数器26的计数控制。当藉助访问裁决器23，给了外部访问操作以优先权，这时虽然已作了这样的设置，使得存储器-核心控制电路24由访问触发信号TG控制并只执行外部访问操作，但并不受访问裁决器23和存储器-核心控制电路24控制的刷新-操作-起始请求产生电路22的在每一个事先确定的周期内输出刷新-操作-起始请求信号REQ(I)。这个刷新-操作-起始请求信号REQ(I)被输入到访问裁决器23，同时也输入到计数监视电路25。
在此情况下，因为外部-访问-起始请求信号REQ(O)被输入到访问裁决器23，所以对于刷新-操作-起始请求信号REQ(I)不发出访问触发信号TG。另外，在外部-访问一状态信号ST(O)被设置并作为计数监视电路25的输入的条件下，计数信号COUNT只对于第一个刷新-操作-起始请求信号REQ(I)输出，而对于第二个和后面的刷新-操作-起始请求信号REQ(I)，就不再输出计数信号COUNT。相应地，在外部访问操作完成和外部-访问起始请求信号REQ(O)被复位之后，在刷新-操作-起始请求信号REQ(I)被设置之前，该必需的刷新地址信号Add(C)保持在刷新地址计数器26之中，等待着从访问裁决器23输出的刷新操作触发信号TG。
在这里，当外部访问操作完成以后外部-访问-起始请求信号REQ(O)被复位这段时间内，如刷新-操作-起始请求信号REQ(I)被设置，那么考虑计数信号COUNT就从计数监视电路25输出。在此情况下，就可能去执行这样的控制，以使通过顺序改变刷新地址信号Add(C)和来自访问裁决器的刷新操作触发信号TG，执行连续两个循环的刷新操作，虽然象用计数控制电路等来实现计数信号COUNT输出定时的裁决这样的控制在图中没有给出。
在具有刷新-减薄操作或部分刷新操作等功能的半导体存储器件中，为了减少在刷新操作时的电流消耗，从刷新地址计数器26输出的刷新地址信号Add(C)，在执行刷新操作的阶段，要比较以判别它是否和刷新-禁止-地址信号Add(INH)相符，而对于该地址，刷新操作是被禁止的。在提供了刷新-减薄操作的情况下，是否应当进行刷新减薄操作的判断要根据输出刷新地址信号Add(C)对应存储单元的数据保持特性来作出，当得到刷新操作应当被禁止这样的判断结果时，存储器-核心控制电路24的控制被禁止，从而给存储器核心29的控制信号CNT的输出被禁止。当得到应当执行刷新操作这样的结果时，低电平的比较信号CMP被输出而控制信号CNT在存储器-核心控制电路24的控制下被输出到存储器核心29，从而执行刷新操作。
图4给出对应于图2中第二个原理解释框图的第二个实施方案，它是关于设置了外部-访问操作优先方式的刷新控制方法的一张电路方块结构简图。在该第二个实施方案中，有一个I/O系统电路31，和一个访问裁决器33来代替第一个实施方案中的I/O系统电路21和访问裁决器23以及从I/O系统电路31向访问判决器33输出一个刷新-操作-执行禁止信号INH(I)。
可以用单个事先确定的控制信号或命令的输入，也可以用多个事先确定的控制信号或命令的输入组合来设置外部-访问操作优先方式。当外部-访问操作优先方式被设置时，刷新-操作-执行-禁止信号INH(I)就从I/O系统电路31输出，而外部-访问-起始请求信号REQ(O)输入到访问裁决器33以把访问裁决器设置成刷新操作被禁止的状态，而这一步骤和是否有外部访问操作无关。
也即，访问裁决器33不设置刷新一状态信号ST(I)而是设置外部-访问-状态信号ST(O)，而计数信号COUNT只是对于第一个刷新-操作-起始请求信号REQ(I)输出，而对于第二个和以后的刷新-操作-起始请求信号REQ(I)，计数信号COUNT再也不输出，这和在第一个实施方案中外部访问操作的执行的情况是一样的。访问触发信号TG是对于外部-访问-起始请求信号REQ(O)发出，从而能够执行高速外部访问操作。
用和第一个实施方案的电路分块给出相同参考数字的电路方块具有相同的功能，此处不再重复相同的解释。
在图5给出的刷新-操作-起始请求产生电路的一个实际电路例子的电路简图中，刷新-操作-起始请求信号REQ(I)在每一个事先确定的时间间隔内以高逻辑电平脉冲信号的方式输出。在该半导体存储器件中，要求在每一个刷新周期中必须输出刷新-操作-起始请求信号REQ(I)，而这刷新周期的长短依赖于存储单元的数据保持特性。
由一个环形振荡器及其类似物构成的振荡器41的振荡频率输出被分频器42分频，从分频器42输出一个振荡分频信号-RCLK，它有事先确定的和刷新周期一样的周期。这个振荡分频信号RCLK被直接输入到或非逻辑门44的一个输入端，同时还输入到延迟单元43，这延迟单元43由电阻元件和电容元件组成的一组CR延迟电路，和这延迟电路串联的三级反相逻辑门和三级反相逻辑形成。一脉冲产生电路45由延迟电路43和或非逻辑门44组成并输出高逻辑电平的脉冲信号，高电平具有和延迟单元43中设置的延迟时间相同的时间区间，而从振荡分频信号RCLK的下降沿开始。这个脉冲信号作为刷新-操作-起始请求信号REQ(I)输出。
这里，当要联接奇数个逻辑门时，连接以形成延迟单元43的反相逻辑门的数目不限止于三级，另外也可以用两组或更多组的CR延迟电路或者该CR延迟电路可以小于两组。在延迟单元43的输出信号是一逻辑反向延迟信号的这样一个结构中，奇数个反向器的连接数目和CR延迟电路的连接数目可以自由地选择。另外也可能引进与反相器逻辑门和CR延迟电路不同的结构。
在给出计数监视电路一个实际例子的图6的电路简图中，对于刷新-操作-起始请求信号REQ(I)的计数信号COUNT的输出，根据外部-访问-状态信号ST(O)和刷新-状态信号ST(I)的设置情况加以控制。在图6的实际例子中，从访问裁决器23输出外部访问-状态信号ST(O)，而这是由外部访问操作产生引起的外部-访问-起始请求信号REQ(O)促使的，而这个信号ST(O)是第一个实施方案中的实际例子。另外，当外部-访问-状态信号ST(O)假定是从状态裁决器33输出的信号，而它是由于设置了外部-访问操作优先方式从而发出刷新-操作-执行禁止信号INH(I)而促使的，那么这个信号可以作为第二个实施方案的实际例子。为了解释方便起见，在下面的解释中，假定用第一个实施方案的例子。下面的解释当然也可以用于第二个实施方案，只要把访问裁决器23用访问裁决器33代替，而把“外部-访问-状态信号ST(O)的输出由外部-访问-起始请求信号REQ(O)控制”这段描述用“外部-访问-状态信号ST(O)由刷新-操作-执行禁止信号INH(I)来控制”这段描述来代替就行。
刷新-状态信号ST(I)通过二级反相逻辑门输入到脉冲产生电路51，该电路有与脉冲产生电路45(参照图5)相同的结构。脉冲输出电路51的输出端通过一个反相器逻辑门作为NO3端连接到与非逻辑门的一个输入端上，因而从脉冲产生电路51输出的高逻辑电平脉冲信号转变为端点NO3的低逻辑电平的脉冲信号，然后输入到与非逻辑门55的一个输入端。
外部-访问-状态信号ST(O)通过反相器逻辑门转变为端点NO2上的一个反相信号，然后输入到一个传送门52和一个与非逻辑门53。输送门52也连接到与非逻辑门55的另一个输入端。另外与非逻辑门53的一个输出端通过反相器逻辑门联接到一个脉冲产生电路54，其结构与脉冲产生电路45的结构相同(参照图5)。脉冲产生电路54的一个输出端作为端点NO4直接连接到传送门52的NMOS晶体管的栅极端，同时通过反相器逻辑门连接到PMOS晶体管的栅极端。该传送门52通过从脉冲产生电路54来的高逻辑电平的脉冲信号来控制它通断状态。
这个与非门55与把输出信号送回和传送门52相连的输入端的反相器一起构成一个闩锁电路。与非逻辑门55的一个输出端，它也是闩锁电路的一个输出端通过两级反相器逻辑门作为NO5端点被连接到与非逻辑门57的一个输入端。与非逻辑门57的另一个输入端接受刷新-操作-起始请求信号REQ(I)。计数信号COUNT输出通过反相器逻辑门由与非逻辑门57控制。
下面将基于图7的定时图解释计数信号COUNT的输出控制。图5中的刷新-操作-起始请求产生电路化每一个事先确定的时间间隔内从振荡一分频信号RCLK的下降沿，以高逻辑电平脉冲信号的形式，产生刷新-操作-起始请求信号REQ(I)。而刷新-操作-起始请求信号REQ(I)作为其输入的图6中的与非门57由外部-访问-状态信号ST(O)和刷新-状态信号ST(I)来控制，而ST(O)由低电平来设置，ST(I)由高电平来设置，从而来实现计数信号COUNT的输出控制。
在外部访问操作和刷新操作都不执行的条件下，外部-访问-状态信号ST(O)被设置成高电平逻辑信号，而刷新-状态信号ST(I)被设置成低逻辑电平。处于该条件下端点NO2处于低逻辑电平，端点NO3处于高逻辑电平而端点NO4处于低逻辑电平。因而传送门52保持在关闭状态以切断从端点NO2来的信号传送而与非逻辑门55变成其输入端与反相器逻辑门56的输出端相联的逻辑反相门，以便和反相器逻辑门56一起来保持输出信号的闩锁条件。更加实际地讲，与非逻辑门55和反向逻辑门56构成一个闩锁电路以锁住这样的记录，即端点NO3已经由以前的刷新-操作-起始请求信号REQ(I)设置成低逻辑脉冲，而作为其结果，端点NO5是处于高逻辑电平。
因为与非逻辑门57在工作，在此条件下，作为逻辑反相门，当高逻辑脉冲的刷新-操作-起始请求信号REQ(I)输入时，高逻辑电平的计数信号COUNT就输出(在图7中的(1))。因而刷新地址计数器26就计数。在此情况下，高逻辑电平的计数信号COUNT反馈到与非逻辑门53，但因为端点NO2保持低逻辑电平，与非逻辑门53的输出端仍保持在高逻辑电平上，从而传送门52的关闭状态仍然保持着。之后，访问裁决器输出刷新操作的访问触发信号，高逻辑电平的刷新-状态信号ST(I)同时输出(图7中(2))。在刷新状态信号ST(I)的下降沿，对端点NO3输出-低逻辑脉冲信号，但电路的操作条件一直没有变化。
接着，当输出具有低逻辑电平外部-访问-起始请求信号REQ(O)时，端点NO2转变为高逻辑电平而计数监视电路转变为外部访问操作执行状态(在第二个实施方案中，是当设置外部-访问操作优先方式时)(图7中的(3))。在这种转变下，刷新-操作-起始请求REQ(I)的输出条件将在后面解释。因为对于第一个刷新-操作-起始请求信号REQ(I)，传送门52是处于关闭状态，端点NO5保持着高逻辑电平。因而计数信号COUNT像通常的计数信号那样以高逻辑脉冲信号输出(图7中的(4))。
在此情况下，高逻辑电平的计数信号COUNT反馈到与非逻辑门53，从而在NO2端点为高电平时，与非逻辑门53的输出端反相，通过反相器逻辑门和脉冲产生电路54高逻辑电平的脉冲信号输出到端点NO4(图7中的(5))。因而，传送门打开以逆转由与非逻辑门55和反相逻辑门56组成的闩锁电路的状态。作为其结果，端点NO5的信号电平转化为低逻辑电平(图7的(6))。因为与非逻辑门57的一个输入端闩锁到低逻辑端，计数信号COUNT也固定在低逻辑电平。
因而，即使输入第二个和之后的刷新-操作-起始请求信号REQ(I)并把该高逻辑电平的脉冲输入到与非逻辑门57的另一个输入端，也决不会输出高逻辑电平的计数信号COUNT(图7中的(7))这种条件继续下去直到低电平的外部-访问-状态信号ST(O)结束(图7中的(8))，高逻辑电平的刷新-状态信号ST(I)被输出以及在刷新-状态信号ST(I)的下降沿时闩锁电路的闩锁信号被反转(图7中的(9)到(11))。在外部-访问-状态信号ST(O)结束以后，当刷新操作被执行时，刷新-状态信号ST(I)被输出，而该刷新操作在输出外部访问-状态信号ST(O)时曾被访问裁决器所阻止的。另外，在外部-访问-状态信号ST(O)正在被输出而刷新访问操作请求没有被禁止时，在外部-访问-状态信号ST(O)结束以后，由于新输出的刷新-访问-起始请求信号REQ(I)引起的刷新-状态信号ST(I)也被输出。
在图7中。虽然在输出外部-访问一状态信号ST(O)时输出刷新-操作-起始请求信号REQ(I)刷新操作是被禁止的。在外部-访问-状态信号ST(O)结束以后(在图7中的(8))，当访问裁决器输出刷新操作的访问触发信号TG时，执行刷新操作。与此同时，也输出刷新-状态信号ST(I)(图7中的(9))。在刷新-状态信号ST(I)的下降沿时闩锁电路的闩锁信号反转为低电平的脉冲信号(图7中的(10))输出到端点NO3，从而端点NO5的逻辑电平反转为高逻辑电平(图7中的(11))。从而与非逻辑门57能接受刷新-操作-起始请求信号REQ(I)而计数信号COUNT也能够输出(图7中的(12))。
下面将给出这个实施方案的操作定时图。图8是第一个实施方案的操作定时图，其中在外部连续访问操作期间刷新操作是被控制的。在图8中，图示了在和图14同样条件下的操作定时图以说明如何解决相关技术的第一个问题。
在由设置信号(图8中的(A))或事先确定的命令(图8中的B)输入到事先确定的外部端点从而产生的外部连续访问操作期间，刷新-操作-起始请求信号REQ(I)输出了三次((I)到(III))。因为高逻辑电平的计数信号COUNT对于第一个刷新-操作-起始请求信号REQ(I)输出(图8中的(I))，刷新地址计数器执行计数操作，而刷新地址信号Add(C)由#O增加到#1。然而，因为外部连续访问操作正在执行，访问裁决器23的访问控制被设置在外部访问，从而输出外部访问操作的访问触发信号TG。相应地，刷新操作没有被执行。其结果是对于刷新地址#1的刷新操作被禁止。
另外，因为外部访问-状态信号ST(O)从访问裁决器23输入到计数监视电路，对于第二个和第三个刷新-操作-起始请求信号REQ(I)(图8中的(II)(III))计数信号的输出是被控制的。因而，刷新地址记数器26不执行计数操作而刷新地址信号Add(C)保持在地址#1。在外部连续访问操作期间对于第四个和以后的刷新-访问-起始请求信号REQ(I)，这个情况同样保持着，而刷新地址信号Add(C)保持在地址#1。
对于在外部连续访问操作期间曾被禁止的刷新地址#1的刷新操作在外部连续访问操作结束时就被执行。更切合实际的讲，当访问裁决器23已检测到外部-访问-起始请求信号的结束并输出刷新操作的访问触发信号TG时，这个刷新操作被执行。在此情况下，刷新地址信号Add(C)具有在外部连续访问操作期间被第一个刷新-操作-起始请求信号REQ(I)所设置的地址#1，而在外部连续访问操作期间曾被禁止的刷新操作在外部连续访问操作结束时被执行了。
图9是第二个实施方案的操作定时图，它给出在设置了外部-访问操作优先方式的情况下刷新操作控制。在图9中，图示了在和图15同样条件下的操作定时图以说明如何解决相关技术的第二个问题。
在以事先确定的外部端点或事先确定的命令或类似方法设置了外部-访问操作优先方式时间内，刷新-操作-起始请求信号REQ(I)输出两次(图9的(IV)(V))。因为对于第一个刷新-操作-起始请求信号REQ(I)(图9的(IV))高逻辑电平的计数信号COUNT是被输出的，刷新地址记数器26执行计数操作以使刷新地址信号从#0增值到#1。然而，因为设置着外部-访问操作优先方式，刷新-操作-执行禁止信号INH(I)被输入到访问裁决器33以禁止刷新操作。因而对于刷新地址#1的刷新操作不被执行。
另外，因为被刷新-操作-执行禁止信号INH(I)所设置的外部-访问-状态信号ST(O)被输入到计数监视电路25，对于第二个刷新-操作-起始请求信号REQ(I)(图9的(V))计数信号COUNT的输出是被控制的。因而，刷新地址计数器26不执行计数操作而刷新地址信号Add(C)继续设置在地址#1上。在外部-访问操作优先方式被设置期间对于第三个和以后的刷新-操作-起始请求信号REQ(I)的输出，这个情况一样保持着，而刷新地址信号Add(C)也保持在地址#1上。
在外部-访问操作优先方式设置期间曾被禁止的对于刷新地址#1的刷新操作在外部连续访问操作结束时被执行。更切合实际地讲，当访问裁决器33已经检测到刷新-操作-执行禁止信号INH(I)的结束，输出刷新操作的访问触发信号时，这个刷新操作被执行。在此情况下，该刷新地址信号Add(C)具有在外部连续访问操作期间，被第一个刷新-操作-起始请求信号REQ(I)所设置的地址#1，而在外部-访问操作优先方式设置期间曾被禁止的刷新操作在外部-访问操作优先方式取消时被执行了。在图9中，一个新的刷新-操作-起始请求信号REQ(I)在这个时间发出。在这情况下，紧接刷新地址#1刷新操作的执行通过以计数监视电路控制计数信号COUNT的一个输出，在访问裁决器33或其他类似电路的控制下，就可能去设置刷新地址#2的刷新操作的执行。
就如以上所详细说明的那样，按照第一个和第二个实施方案，即使在如象连续访问操作和其他优先于刷新操作执行的类似操作那样的外部访问操作期间，和依据外部电路的设置在外部-访问操作优先方式被设置刷新操作被禁止期间，为刷新操作所需的刷新地址计数器26的内部操作的控制条件按要求保持着、因而以后的刷新操作能够肯定地被执行。
也即，即使当第二个和以后的刷新-操作-起始请求信号REQ(I)被产生出来，计数信号COUNT也不能随着第二个和以后的刷新-操作-起始请求信号REQ(I)输出，而刷新地址计数器26的刷新地址信号Add(C)决不改变。随着准确计数信号COUNT的一个输出，在外部访问操作执行期间和外部-访问操作优先方式设置期间曾经被禁止的刷新操作在外部访问操作结束和外部-访问操作优先方式取消以后随之被执行，而对于所有的刷新地址信号Add(C)都要执行刷新操作以及刷新操作总是肯定地被执行的。
在这些刷新操作控制中，只有对于需要刷新操作的刷新操作才能够执行刷新操作，而对于刷新操作规范不必需的刷新操作能够避免，包括像刷新-减薄操作和部分刷新操作这样的操作没有被执行的刷新地址。在刷新-减薄操作和部分刷新操作中，必须进行刷新操作的刷新地址是依据数据保持能力按需要事先确定的。因而，能够以需要的最少的刷新操作得到合适的数据保持能力，而不必须的刷新操作能够被消除。
本发明并不限于以上的实施方案，它可以在不偏离权利要求的范围内作各种改进和修改。
例如，在前面解释的本发明的实施方案中，刷新地址计数器26的计数操作的一个例子是被解释为在对于刷新-操作-起始请求信号REQ(I)的实际刷新操作执行之前事先执行的内部信号，而用以计数的计数信号COUNT是被控制的。然而，本发明并不局限于此，它也能适用于任何其他预先执行的控制操作。
按照本发明，可以提供一种半导体存储器件和一种半导体器件的刷新控制方法，其中执行不同于外部访问操作的一种内部访问操作的刷新操作能肯定被实现而不会在执行像刷新-减薄操作和部分刷新操作这样的低电流消耗操作时在外部访问操作上出现任何问题。
Claims (18)
1.一种半导体存储器件的刷新控制方法，其中刷新操作内部地和自动地执行，该方法包括：
允许外部访问操作的执行，该外部访问操作基于一个外部请求，并优先于刷新操作而执行；
在外部访问操作的执行期间，监视刷新操作起始请求产生的次数；以及
当刷新操作起始请求的产生次数是二个或更多时，禁止刷新操作中的内部操作。
2.按照权利要求1的半导体存储器件的刷新控制操作方法，其中内部操作是对执行刷新操作的刷新地址的产生。
3.按照权利要求2的半导体存储器件的刷新控制方法，其中对于在执行外部访问操作期间产生的刷新地址，在外部访问操作时期结束后刷新操作被执行。
4.按照权利要求2的半导体存储器件的刷新控制方法，其中对于每一个刷新操作起始请求的产生，都执行刷新地址的产生，而刷新操作的执行取决于由刷新地址产生操作产生的刷新地址。
5.按照权利要求4的半导体存储器件的刷新控制方法，其中只有当由刷新地址产生操作产生的刷新地址是事先确定的地址才执行刷新操作。
6.按照权利要求5的半导体存储器件的刷新控制方法，其中事先确定的地址是被预先确定的，对其的刷新操作基于刷新周期被控制，而刷新周期依赖于数据保持能力。
7.按照权利要求1的半导体存储器件的刷新控制方法，其中外部访问操作包括外部连续访问操作，其中许多外部访问操作持续进行。
8.一种半导体存储器件的刷新控制方法，其中刷新操作内部地和自动地执行，该方法包括：
允许外部访问操作的执行，该外部访问操作基于一个外部请求，并优先于刷新操作而执行；
在外部访问操作的执行期间，禁止刷新操作的执行；
在刷新操作的执行被禁止期间，监视刷新操作起始请求产生的次数；以及
当刷新操作起始请求的产生次数是二个或更多时，禁止刷新操作中的内部操作。
9.按照权利要求8的半导体存储器件的刷新控制方法，其中外部设置以至少一个控制信号或至少一个事先确定的命令送到一事先确定的控制端来执行。
10.一种半导体存储器件，它执行基于外部请求的外部访问操作和在其内部自动进行的刷新操作，包含：
一个处于-操作-状态指示部件，用以指示外部访问操作和刷新操作的处于-操作-状态；以及
一个刷新-操作-起始请求产生部件，用以输出一个刷新-操作-起始请求信号；以及
一个监视部件，以便当处于-操作-状态指示部件指示外部访问操作的处于-操作-状态时，监视刷新-操作-起始请求信号产生的次数以便根据刷新-操作-起始请求信号产生的次数来控制在刷新操作中的内部操作。
11.按照权利要求11的半导体存储器件，其中监视部件对于第二个和以后的刷新-操作-起始请求信号不执行在刷新操作中的内部操作。
12.按照权利要求11的半导体存储器件，其中提供一个刷新地址计数器以管理刷新操作中的刷新地址，而刷新操作中的内部操作是为刷新地址计数器产生进行记数操作的命令。
13.按照权利要求15的半导体器件，其中进一步包含：
一个禁止一地址存储器部件，用以存储刷新-禁止地址，以便在刷新操作周期中，禁止该刷新操作；以及
一个刷新一地址裁决电路，以通过比较判断从刷新地址计数器输出的刷新地址和刷新-禁止地址，控制刷新操作的执行。
14.按照权利要求16的半导体存储器件，其中刷新地址裁决电路在刷新地址与刷新-禁止地址相符时，或者当刷新地址与刷新-禁止地址相符而在刷新地址中的数据维持时间没有达到刷新周期时，不执行刷新操作，其中刷新周期是根据数据维持能力来设置的。
15.按照权利要求11的半导体存储器件，其中外部访问操作包含外部连续访问操作，其中许多外部访问操作连续执行。
16.一种半导体存储器件，它执行基于外部请求的外部访问操作和在其内部自动进行的刷新操作，包含：
一个禁止-设置指示部件，用以基于外部来的刷新操作的执行-禁止设置，指示刷新操作的执行-禁止-状态；
一个刷新-操作-起始请求产生部件，用以输出一个刷新-操作-起始请求信号；以及
一个监视部件，以便当禁止-设置指示部件指示刷新操作的执行-禁止-状态时，监视刷新-操作-起始请求信号产生的次数以便根据刷新-操作-起始请求信号产生的次数来控制在刷新操作中的内部操作。
17.按照权利要求12的半导体器件，其中禁止-设置指示部件为一个处于-操作-状态指示部件所代替以指示外部访问操作和刷新操作的处于-操作-状态，以及该处于-操作-状态指示部件基于外部的刷新操作的执行-禁止设置，输出一个指示信号以指出外部访问操作的处于-操作-状态。
18.按照权利要求12的半导体存储器件，其中以至少一个控制信号或至少一个事先确定的命令送到事先确定的控制端，来使刷新操作的外部执行-禁止-设置得以执行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP379530/2001 | 2001-12-13 | ||
| JP2001379530A JP4459495B2 (ja) | 2001-12-13 | 2001-12-13 | 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1426067A CN1426067A (zh) | 2003-06-25 |
| CN1292440C true CN1292440C (zh) | 2006-12-27 |
Family
ID=19186860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021502706A Expired - Fee Related CN1292440C (zh) | 2001-12-13 | 2002-11-07 | 半导体存储器件的刷新控制方法和半导体存储器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6795363B2 (zh) |
| JP (1) | JP4459495B2 (zh) |
| KR (1) | KR101002378B1 (zh) |
| CN (1) | CN1292440C (zh) |
| TW (1) | TW574692B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297080A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4342223B2 (ja) * | 2002-10-31 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
| US6876593B2 (en) * | 2003-07-01 | 2005-04-05 | Intel Corporation | Method and apparatus for partial refreshing of DRAMS |
| TWI260019B (en) * | 2004-05-21 | 2006-08-11 | Fujitsu Ltd | Semiconductor memory device and memory system |
| US7079440B2 (en) * | 2004-05-27 | 2006-07-18 | Qualcomm Incorporated | Method and system for providing directed bank refresh for volatile memories |
| KR100604873B1 (ko) * | 2004-06-24 | 2006-07-31 | 삼성전자주식회사 | 레지스터 비트값 오류를 인식하여 리프레쉬하는 비트리프레쉬 회로, 이를 구비한 집적회로 장치 및 그 방법 |
| US7145823B2 (en) * | 2004-06-30 | 2006-12-05 | Intel Corporation | Method and apparatus to implement a temperature control mechanism on a memory device |
| JP2006092640A (ja) | 2004-09-24 | 2006-04-06 | Sanyo Electric Co Ltd | メモリ |
| DE602005014567D1 (de) * | 2004-10-21 | 2009-07-02 | Nxp Bv | Speicherbaustein und verfahren zur bereitstellung eines auf einer mittleren schwelle basierenden auffrischmechanismus |
| JP4437541B2 (ja) * | 2004-11-17 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | リセット制御回路及びリセット制御方法 |
| US7342841B2 (en) * | 2004-12-21 | 2008-03-11 | Intel Corporation | Method, apparatus, and system for active refresh management |
| US7292488B2 (en) * | 2005-07-06 | 2007-11-06 | Infineon Technologies Ag | Temperature dependent self-refresh module for a memory device |
| JP4518563B2 (ja) | 2005-09-02 | 2010-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体記憶装置 |
| JP4407972B2 (ja) | 2006-06-28 | 2010-02-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 非同期式半導体記憶装置 |
| TWI320180B (en) | 2007-01-12 | 2010-02-01 | A driving method and a driving system for writing the phase change memory | |
| KR101092995B1 (ko) | 2009-04-30 | 2011-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치와 그의 구동 방법 |
| CN102194513B (zh) * | 2010-03-11 | 2013-07-31 | 复旦大学 | 自动调整存储器刷新操作频率的电路、方法及其存储器 |
| US9281046B2 (en) * | 2013-10-08 | 2016-03-08 | Advanced Micro Devices, Inc. | Data processor with memory controller for high reliability operation and method |
| US9892778B1 (en) * | 2016-12-15 | 2018-02-13 | SK Hynix Inc. | Memory device, memory system including the same, operation method of the memory system |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293908A (en) * | 1979-01-31 | 1981-10-06 | Honeywell Information Systems Inc. | Data processing system having direct memory access bus cycle |
| JPS621187A (ja) * | 1985-06-26 | 1987-01-07 | Toshiba Corp | ダイナミツクメモリのアクセス制御方式 |
| JP2586168B2 (ja) * | 1990-02-27 | 1997-02-26 | 日本電気株式会社 | 半導体記憶装置および方法 |
| JPH04143993A (ja) * | 1990-10-03 | 1992-05-18 | Toshiba Corp | Ｄｒａｍコントローラ |
| US6222785B1 (en) * | 1999-01-20 | 2001-04-24 | Monolithic System Technology, Inc. | Method and apparatus for refreshing a semiconductor memory using idle memory cycles |
| JP4056173B2 (ja) * | 1999-04-14 | 2008-03-05 | 富士通株式会社 | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 |
| JP2001093275A (ja) * | 1999-09-20 | 2001-04-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6151236A (en) * | 2000-02-29 | 2000-11-21 | Enhanced Memory Systems, Inc. | Enhanced bus turnaround integrated circuit dynamic random access memory device |
| JP4749538B2 (ja) * | 2000-12-11 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| WO2003032170A1 (en) * | 2001-10-11 | 2003-04-17 | Cascade Semiconductor Corporation | Asynchronous hidden refresh of semiconductor memory |
-
2001
- 2001-12-13 JP JP2001379530A patent/JP4459495B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-01 US US10/260,302 patent/US6795363B2/en not_active Expired - Lifetime
- 2002-10-03 TW TW91122875A patent/TW574692B/zh not_active IP Right Cessation
- 2002-10-17 KR KR1020020063451A patent/KR101002378B1/ko not_active IP Right Cessation
- 2002-11-07 CN CNB021502706A patent/CN1292440C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1426067A (zh) | 2003-06-25 |
| KR101002378B1 (ko) | 2010-12-20 |
| US6795363B2 (en) | 2004-09-21 |
| TW574692B (en) | 2004-02-01 |
| JP4459495B2 (ja) | 2010-04-28 |
| KR20030051205A (ko) | 2003-06-25 |
| JP2003187575A (ja) | 2003-07-04 |
| US20030112688A1 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1292440C (zh) | 半导体存储器件的刷新控制方法和半导体存储器件 | |
| CN1300801C (zh) | 半导体存储装置中执行部分阵列自更新操作的系统和方法 | |
| US20080270683A1 (en) | Systems and methods for a dram concurrent refresh engine with processor interface | |
| CN1098525C (zh) | 仅当按正常顺序施加命令时才启动其内部电路的同步半导体存储器 | |
| CN100444143C (zh) | 一种内存访问仲裁装置和方法 | |
| JP2000501536A (ja) | 種々のメモリセグメント間のメモリコントロールシーケンスのタイミングを最適にするメモリコントローラユニット | |
| CN1258222C (zh) | 半导体存储器 | |
| JP5147787B2 (ja) | 組み込みｄｒａｍ用リフレッシュ・コントローラ及びリフレッシュ制御方法 | |
| CN1700350A (zh) | 半导体存储器 | |
| JP2008243302A (ja) | 半導体メモリ、システムおよび半導体メモリの動作方法 | |
| US20190303314A1 (en) | Flash Interface Controller And Operation Command Processing Method | |
| CN1629980A (zh) | 用于降低地址存取时间的半导体存储设备 | |
| CN1224054C (zh) | 半导体存储装置 | |
| CN1209628A (zh) | 时钟移位电路及采用该电路的同步型半导体存储装置 | |
| CN1684198A (zh) | 特殊状态平滑转移到正常有效状态的存储器件及驱动方法 | |
| US20100318691A1 (en) | Memory control device, data processor, and data read method | |
| CN1489155A (zh) | 半导体存储器及其控制方法 | |
| CN116249973B (zh) | 自适应存储器事务调度 | |
| TW567489B (en) | DRAM having SRAM equivalent interface | |
| CN1224053C (zh) | 用于减少输入测试模式的输入周期数的半导体存储器 | |
| TWI835353B (zh) | 位址更新電路、方法、記憶體和電子設備 | |
| CN1941172A (zh) | 延迟锁定回路驱动控制电路 | |
| US10198301B2 (en) | Semiconductor device | |
| CN1942974A (zh) | 半导体存储器 | |
| US5479372A (en) | DRAM control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081219 Address after: Tokyo, Japan Patentee after: Fujitsu Microelectronics Ltd. Address before: Kanagawa, Japan Patentee before: Fujitsu Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081219 |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Kanagawa Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150525 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150525 Address after: Kanagawa Patentee after: SOCIONEXT Inc. Address before: Kanagawa Patentee before: FUJITSU MICROELECTRONICS Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061227 Termination date: 20161107 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |