CN1285617A - 铁电薄膜的制造方法、铁电电容器、铁电存储器及其制造方法 - Google Patents

铁电薄膜的制造方法、铁电电容器、铁电存储器及其制造方法 Download PDF

Info

Publication number
CN1285617A
CN1285617A CN00121579A CN00121579A CN1285617A CN 1285617 A CN1285617 A CN 1285617A CN 00121579 A CN00121579 A CN 00121579A CN 00121579 A CN00121579 A CN 00121579A CN 1285617 A CN1285617 A CN 1285617A
Authority
CN
China
Prior art keywords
ferroelectric
thin film
ferroelectric thin
lower electrode
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00121579A
Other languages
English (en)
Other versions
CN1175485C (zh
Inventor
那须彻
林慎一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
松下电子工业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电子工业株式会社 filed Critical 松下电子工业株式会社
Publication of CN1285617A publication Critical patent/CN1285617A/zh
Application granted granted Critical
Publication of CN1175485C publication Critical patent/CN1175485C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种非c轴取向的层状结构铁电薄膜的制造方法,其中包括:至少其表面成为球状晶体结构的导电层12的表面上,形成具有取向不规则的层状结构的铁电薄膜13的工序。

Description

铁电薄膜的制造方法、铁电电容器、 铁电存储器及其制造方法
本发明涉及一种铁电薄膜的制造方法、铁电电容器及铁电存储单元。特别涉及可用作铁电存储器的电容绝缘膜的铁电薄膜的制造方法。
近年来，为了实现低电压动作、高速写入的非易失性存储器的实用化，一直投入大量精力研究开发具有自发极化特性的铁电薄膜。铁电材料当中，包含铅或铋的低熔点金属氧化物的研究比较广泛，具有层状结构的铁电体，尤其是铋层状结构铁电体备受人们关注。
层状结构铁电体的基本结构如下式(Ⅰ)：
(S2O2)2+(Am-1BmO3m+1)2-    …式(Ⅰ)式(Ⅰ)中，在S处可以代入能够形成层状结构的Bi(铋)、Tl(铊)等的三价阳离子或这些阳离子的组合。在A处可以代入Na(钠)、Sr(锶)、Pb(铅)、Bi(铋)、Ba(钡)、Ca(钙)、La(镧)等的一价到三价的阳离子或这些阳离子的组合。在B处可以代入Ti(钛)、Ta(钽)、Nb(铌)、Zr(锆)、Mo(钼)、W(钨)等的四价或五价的阳离子或者这些阳离子的组合。一般说来，m是1到5的整数。但是，有时也特意地将不同m值下所形成的层状结构任意地组合起来以改善其特性。例如，通过把m=3时的和m=1时的组合起来，便能任意地改变为层状结构的每一层间的距离(层状间距离)。
由于上述的层状结构铁电体具有层状结构，所以起因于极性反转的劣化少，且能在低电压下动作，因此，可利用该优良特性来作存储器的电容膜。特别是在S处代入了Bi的铋层状结构铁电体中存在有低熔点金属的铋，所以能够在较低的温度下进行成膜，例如，通常对SrBi2Ta2O9进行800℃左右的热处理。可是，为了使半导体工艺过程进一步微细化，就必须使热处理进一步低温化。例如，为了制成兆比特以上的高集成存储器，不得不实现叠层型存储单元结构，在要实现所述叠层型存储单元结构的情况下，从用以阻止电极与插塞反应的阻挡层(例如，氧化铱层)的耐热性的观点来看，必须在650～700℃的低温下进行热处理。
热分解法或者应用溶胶-凝胶(sol gel)法的旋涂法被作为铁电薄膜的形成方法而得以广泛使用。其中，主要依靠化学反应的溶胶-凝胶法是一种可实现低温化的很有前途的方法。所述溶胶-凝胶法的工艺原理是，使用包含反应性强的金属醇盐的溶液，经过水解作用所引起的缩聚反应让它结晶化，这样来形成薄膜，所以，能够在低温下形成薄膜。
然而，若采用上述以往的溶胶-凝胶法来形成铋层状结构铁电薄膜，所制得的大部分膜最后会取向于c轴。通常，铋层状结构铁电薄膜在a、b轴平面上有极化成分，而在c轴方向则仅有很小的极化成分或者为0。因此，在使用这样的取向于c轴的铁电薄膜来制造电容元件(铁电电容器)时，得不到足够的自发极化来保证它作为非易失性存储器时的动作。
本发明是为了解决上述几个问题而想出来的，主要目的在于：提供一种使用溶胶-凝胶法而能制造出非c轴取向的层状结构铁电薄膜的制造方法。
为了达到上述目的，本发明的铁电薄膜的制造方法包括：至少其表面成为球状晶体结构的导电层的所述表面上，形成具有取向不规则的层状结构的铁电薄膜的工序。
所述铁电薄膜形成工序最好包括：将包含金属有机化合物的前驱体溶液供到所述导电层的所述表面上并将它烧结起来的工序。
所述金属有机化合物最好是在它的一个分子中包含二个以上的金属原子。
最好在700℃以下的状态下进行所述铁电薄膜形成工序。在650℃以下的温度下进行更加理想。
上述具有层状结构的铁电薄膜最好是具有铋层状结构的铁电薄膜。
所述具有铋层状结构的铁电薄膜也可以包含少量的至少从Mn、La、Ce和Dy所构成的组中选出的一种元素。
本发明的铁电电容器包括：至少其表面成为球状晶体结构的下部电极；和形成在所述下部电极的所述表面上的电容绝缘膜。所述电容绝缘膜是由具有取向不规则的层状结构的铁电薄膜构成的，该铁电薄膜是通过将含有在它的一个分子中包含两个以上金属原子的金属有机化合物的前驱体溶液供到所述下部电极的所述表面上并将它烧结而得到的。
本发明的另一铁电电容器包括：至少其表面成为球状晶体结构的下部电极；和形成在所述下部电极的所述表面上的电容绝缘膜。所述电容绝缘膜是在所述下部电极的温度为700℃以下的状态下形成，且由具有取向不规则的层状结构的铁电薄膜构成。
本发明的铁电存储器包括：形成有半导体集成电路的基板；和形成在所述基板上的铁电电容器，其中，所述铁电电容器具有：至少其表面形成为球状晶体结构的下部电极；和形成在所述下部电极的所述表面上，且由具有取向不规则的层状结构的铁电薄膜构成的电容绝缘膜，所述铁电电容器为叠层型结构。
本发明的铁电存储器的制造方法包括：至少其表面形成为球状晶体结构的导电层的所述表面上，形成具有取向不规则的层状结构的铁电薄膜的工序。
下面对附图做简要说明。
图1(a)～(c)是用来说明本发明的第一实施例所涉及的铁电薄膜的制造工序的剖面图。
图2是用来比较第一实施例的铁电薄膜13和现有例的铁电薄膜的特性的图。
图3(a)和(b)是用来说明铁电薄膜的晶体生长的示意图。
图4(a)是叠层型存储单元结构的剖面示意图，图4(b)是阻挡层32及其周边部分的放大图。
图5是表示平面型铁电电容器的结构的剖面示意图。
本案发明人在利用溶胶-凝胶法在具有球状晶体结构的白金电极上形成铋层状结构的铁电薄膜的时候，吃惊地发现：可得到非c轴取向的不规则取向铋层状结构铁电薄膜，本发明就这样诞生了。
以下，参照附图对本发明的实施例进行说明。在下面的附图中，为了方便说明，用同一个符号来表示实质功能相同的构成元件。需提一下，本发明并不仅限于下述实施例。
(第一实施例)
下面，边参考图1(a)～(c)边说明本发明的第一实施例。图1(a)～(c)是用来说明本实施例中的铁电薄膜的制造工序的剖面图。
首先，如图1(a)所示，放好支撑基板11。本实施例中，使用在表面上依次形成热氧化层(100nm)及氧化钛层(100nm)的硅基板来作支撑基板。
其次，如图1(b)所示，通过溅射法来形成白金电极(导电层)12。白金电极12是至少其表面构成为球状晶体结构的导电层(一般是球状晶体结构均布在该层中的导电层)。
一般情况为在氩气气氛中进行溅射来形成白金电极12。但是，本实施例是在在氩气中加入4％氧气而成的活性气体气氛中，气压为12mTorr(1.6Pa)、基板温度为室温的条件下进行溅射的。通过在这样的条件下进行溅射法，便能得到具有球状晶体结构的白金电极12。也就是说，若在形成白金电极12时使用氧气，由于氧气被取入白金电极12中并析出在粒界上，所以，能够阻止柱状白金晶体的生长，从而形成平均粒径在20nm以下的小晶粒。本实施例中的白金电极12的平均粒径为10nm左右，白金电极12的厚度约300nm左右。此外，本案发明人发现：白金的成膜速度慢比较理想，于是，本实施例中，在约15nm/分的成膜速度下进行白金的成膜。
另外，本实施例中的白金电极12的表面凹凸平均值为3nm左右。该平均值等于利用以往的不加入氧气的溅射法，在气压8mTorr的条件下形成白金电极膜时所得到的值。因此，从耐压性的观点来看，本实施例的白金电极12的表面所产生的凹凸(平均大小为3nm左右)实用上没有什么问题，能够在白金电极12的表面上良好地形成其他层。另一方面，如果在以往的溅射法中将气压从通常的8mTorr升高到20mTorr，能得到表面有凹凸的柱状晶体(不是球状晶体)的白金电极，可是，此时表面凹凸的平均值则为6nm左右，从耐压性的观点来看，实用上有问题。
接下来，如图1(c)所示，将包含金属有机化合物的前驱体溶液供到白金电极12的表面上并将其烧结起来，这样形成铁电薄膜13。也就是说，用溶胶-凝胶法形成铁电薄膜13。由于使用溶胶-凝胶法，便能在基板温度(或者白金电极12的温度)700℃以下的状态下形成铁电薄膜13。为促进在低温下的结晶作用，用于溶胶-凝胶法的前驱体溶液所包含的金属有机化合物，最好是一种在它的一个分子中包含两个以上金属原子的金属有机化合物。本实施例中，在白金电极12的表面上涂敷Sr、Bi、Ta的金属醇盐溶液(前驱体溶液)并使其干燥后，在基板温度650℃的条件下进行热处理，以形成铋层状结构的铁电薄膜13。例如，可用包含Sr-Bi-Ta聚烷氧化物的溶液作金属醇盐溶液。作为包含Sr-Bi-Ta聚烷氧化物的溶液，可以使用日本国专利公开公报：特开平11-80181号中所揭示的那种。本实施例中所使用的Sr-Bi-Ta聚烷氧化物溶液是先让Sr醇盐(例如，Sr(OC2H4OCH3)2)在乙醇(例如，甲氧基乙醇)中与Bi醇盐(例如，Bi(OC2H5)2)起反应，生成Sr-Bi复醇盐(例如，Sr-[Bi(OR)4]2)，接着，再让它与Ta醇盐(例如，Ta(OC2H5)5)反应而制得的。
下面，叙述利用X射线衍射(XRD)法所测得的用本实施例的制造方法而得到的铋层状结构铁电薄膜13的c轴取向度的结果。为简化对c轴取向度的解释，给出了平行于c轴方向的(0010)面的反射强度I(0010)和最密面(115)的反射强度I(115)的强度比I(0010)/(115)。本实施例和现有技术的强度此(及各种条件)的比较结果如下表所示：
从上表可以看出，在现有技术条件下，所得的强度比I为30％左右，这意味着有相当一部分取向于c轴。因此，即使采用按现有方法制造出的铁电薄膜，也只能显示出很小的滞后。另一方面，本发明中，强度比I为8％。该值几乎等于它在粉末状态下的数值，由此可知，按本实施例而制成的铁电薄膜13的取向不规则，即是非c轴取向的膜。因此，可以这样来理解：如果使用本实施例的铁电薄膜13，即使进行低温(例如，700℃以下)处理，所显示的滞后也很大。
图2示出按本实施例所得到的铋层状结构铁电薄膜13的滞后曲线。图中的黑圈表示将本实施例的铋层状结构铁电薄膜13形成在基板上时的特性，白圈表示将现有技术的铋层状结构铁电薄膜形成在基板上时的特性，用它来和黑圈所表示的作比较。由图2可知，按照现有技术(白圈)，受到不加强极化的c轴取向晶体的影响，剩余极化(2Pr)降低；按照本实施例(黑圈)，不受c轴取向晶体的影响，所以能得到很大的剩余极化(2Pr)。
关于本实施例的铋层状结构铁电薄膜13的取向不规则的理由，本案发明人之推断如下。图3(a)是表示现有技术下的晶体生长机理的示意图，图3(b)是表示本发明的晶体生长机理的示意图。需提一下，该图中，形成在白金电极上的薄膜20是由前驱体溶液(金属醇盐溶液)形成的膜。
一般说来，使用溶胶-凝胶法时，薄膜的晶化机理有以下两种：从产生于界面的晶核21开始结晶的界面晶体生长；和从产生于膜中的晶核22开始结晶的膜中晶体生长。
如图3(a)所示，在现有技术中，一般在平均粒径为100nm以上的大柱状晶体结构的白金电极12a上形成铁电薄膜。于是，首先，在电极界面的白金晶体的平坦部分上产生铁电晶核21，再以此为本进行铁电体的结晶化。因此，是以界面晶体生长机理为主。由于产生于白金晶体的平坦部分的铋层的晶核21易于沿和基板平行的c轴方向取向，因此，最后得到的膜的大部分也取向于c轴。
另一方面，如图3(b)所示，本实施例中，在平均晶粒尺寸为20nm以下的球状晶体结构的白金电极12b上形成铁电薄膜。此时，由于在电极界面，白金晶体12b的平坦部分的面积小，因此难以产生铁电晶核。因此，是以膜中晶体生长为主。由于产生于膜中的晶核22的取向不规则，所以最后得到的膜的取向也不规则。
由于在本实施例中是采用溶胶-凝胶法在具有球状晶体结构的白金电极(导电层)12上形成铁电薄膜的，所以能够制造出具有取向不规则的层状结构的铋层状结构铁电薄膜13。
值得一提的是，本实施例中，将含有金属有机化合物的前驱体溶液涂敷在白金电极12的表面上，再将其放入火炉中，在650～700℃的温度下烧结起来，但是，在涂敷后进炉前进行快速热处理(Rapid Thermal Processing，以下称此为“RTP”)也是完全可以的。所谓的RTP是将红外线照射到基板(例如，晶片)上的处理。若进行RTP，一般可得到铁电薄膜的极化特性提高的好处，但在组合进行溶胶-凝胶法和RTP的情况下，反而出现铁电薄膜的c轴取向度增强的问题。可是，若按照本发明的制造方法，即使在组合进行溶胶-凝胶法和RTP的情况下，也可避免c轴取向度增强。于是，若用RTP，本发明的制造方法可发挥出更好的效果。在要把RTP应用到本实施例的制造方法中的情况下，具体地说，将含有金属有机化合物的前驱体溶液涂敷在白金电极12的表面上，紧接着进行RTP之后，再将其放入火炉中进行烧结处理即可。RTP条件例如为：升温速度10～100℃/秒(最好为50℃/秒)；处理温度650～700℃；气氛为含氧气氛；处理时间为30秒～30分(最好为10分)。
本实施例中，在白金的溅射工艺里使用氩气作惰性气体，但是，也可以使用氦等其他惰性气体。再就是，作为溅射条件之一，设氧气分压比为4％，但是它在1％以上即可。还有，设基板温度为室温，但它也可以高于室温。但是，最好在约200℃以下。其理由是：若超过200℃，氧气就被从粒界中排除，而易于形成柱状晶体。
还有，本实施例所采用的气压为12mTorr(1.6Pa)，但是只要在1mTorr～20mTorr(0.13～2.7Pa)左右即可。因为若在1mTorr以上，可防止在基板上出现由于溅射所引起的损伤；若在20mTorr以下，可防止白金金属的形态劣化而凹凸不平。
在本实施例中，以SrBi2Ta2O9为例，对层状结构铁电体13进行了说明。但是，当然完全可以使用其他的层状结构铁电体来作层状结构铁电体13。例如，可以使用SrBi2Nb2O9、SrBi2Ti2O9、SrBi2(TaxNb(1-x))2O9、Bi4Ti3O12等。另外，为了改善极化特性和漏电特性，及为了更有效地进行低温成膜，也可以加入少量的Mn、La、Ce、Dy等。
再就是，本实施例中，为了说明原来c轴取向程度较大的溶胶-凝胶法中的问题是可以解决的，在铁电薄膜13的形成工序里使用了溶胶-凝胶法。但是，也可以采用用金属羰基化物溶液等的金属有机物热分解法。采用金属有机物热分解法，也可同样地获得取向不规则的铁电薄膜13。
(第二实施例)
下面，参照图4和图5说明本发明的第二实施例。为了简化对本实施例的说明，主要说明和第一实施例不同之处，而不说明或简单地说明和第一实施例相同之处。
以用上述第一实施例的制造方法而得到的层状结构铁电薄膜13作电容绝缘膜，以白金电极12作下部电极，并在该电容绝缘膜上形成上部电极，就可制得铁电电容器。若使用形成有半导体集成电路的基板来作所述铁电电容器的支撑基板，便能构成铁电存储器。除了起电容绝缘膜作用的层状结构铁电体13的形成工序以外，其他工序可以用已知的方法来进行，以制造铁电电容器和铁电存储器。
图4(a)是具有叠层型结构的铁电电容器100的示意图。铁电电容器100是铁电存储器的构成元件之一，它是在形成有半导体集成电路的基板50(例如，硅基板)上形成的。铁电电容器100是依次层叠下部电极(阻挡层)32、由上述第一实施例的铁电薄膜13构成的电容绝缘膜33、和上部电极34而构成的。下部电极(阻挡层)32通过例如由多晶硅构成的插塞35与晶体管40(扩散层42)进行电连接，晶体管40与布线44进行电连接。基板50的一部分表面形成元件隔离用氧化膜(场氧化膜)52，在基板50上形成可覆盖铁电电容器100和晶体管40的绝缘膜46。
本实施例中的铁电电容器100中的电容绝缘膜33是由虽然用的是溶胶-凝胶法但形成的却是取向不规则的层状结构的铁电薄膜13构成的，所以它具有足够的自发极化来保证它作为非易失性存储器时的动作。再就是，由于铁电电容器100是在700℃以下(例如700℃～650℃左右，最好为650℃左右)的低温热处理状态下制出的，所以所形成的叠层型存储单元结构良好。换句话说，在要制造叠层型存储单元结构的情况下，从阻挡层32(例如，氧化铱层)的耐热性的观点来看，要求在650～700℃的低温下进行热处理，正好又能够在650℃左右的热处理条件下制造出铁电电容器100的电容绝缘膜33，因此所形成的叠层型存储单元结构良好。
在要实现上述结构的情况下，如图4(b)这一放大图所示，先形成平均晶粒尺寸为20nm以下的球状晶体结构的白金层(例如，厚度50nm)作阻挡层32的最高层，再用上述方法在该白金层上形成铁电薄膜，就这样得到由铁电薄膜13构成的电容绝缘膜33。
本实施例的下部电极(阻挡层)32具有由第1阻挡层66和第2阻挡层68构成的双重阻挡结构，其中第1阻挡层66由Ti层61和TiAlN层62构成，第2阻挡层68由Ir层63、IrO2层64和具有球状晶体结构的Pt层65构成。就是说，下部电极32具有由下而上依次层叠Ti层61、TiAlN层62、Ir层63、IrO2层64、Pt层65的叠层结构。第1阻挡层66的Ti层61被硅化可用作接触件，TiAlN层62用以防止Ir与Si反应形成硅化物。另外，第2阻挡层68的Ir层63和IrO2层64用以阻止氧气的扩散，Pt层65可用作电极。
另一方面，在图5所示的平面型结构的情况下，可在800℃左右的温度下进行热处理，因此不需要对它进行对图4所示的叠层型结构所进行的低温热处理。但是，此时，也可以按照上述第一实施例的制造方法来制造铁电电容器200。
需提一下，本实施例中，设铁电存储单元的热处理温度为650℃，不言而喻，热处理温度在层状结构铁电体能结晶的400℃以上的温度范围即可。
若根据本发明，由于在至少其表面形成为球状晶体结构的导电层的表面上形成取向不规则的层状结构的铁电薄膜，所以能够制造出具有足够的自发极化来保证它作为非易失性存储器时的动作的铁电薄膜。并且，也可用该铁电薄膜来提供铁电电容器和铁电存储器。

Claims (10)

1．一种铁电薄膜的制造方法，其特征在于包括：至少其表面形成为球状晶体结构的导电层的所述表面上，形成具有取向不规则的层状结构的铁电薄膜的工序。
2．根据权利要求1所述的铁电薄膜的制造方法，其中：所述铁电薄膜形成工序包括：将包含金属有机化合物的前驱体溶液供到所述导电层的所述表面上并将它烧结起来的工序。
3．根据权利要求2所述的铁电薄膜的制造方法，其中：所述金属有机化合物在一个分子中包含二个以上的金属原子。
4．根据权利要求1到3中任一项所述的铁电薄膜的制造方法，其中：所述铁电薄膜形成工序是在700℃以下的状态下进行的。
5．根据权利要求1所述的铁电薄膜的制造方法，其中：上述具有层状结构的铁电薄膜是一具有铋层状结构的铁电薄膜。
6．根据权利要求5所述的铁电薄膜的制造方法，其中：所述具有铋层状结构的铁电薄膜包含少量的至少从Mn、La、Ce和Dy所构成的组中选出的一种元素。
7．一种铁电电容器，其特征在于包括：
至少其表面形成为球状晶体结构的下部电极；和
形成在所述下部电极的所述表面上的电容绝缘膜，
所述电容绝缘膜是由具有取向不规则的层状结构的铁电薄膜构成的，该铁电薄膜是通过将含有在它的一个分子中包含两个以上金属原子的金属有机化合物的前驱体溶液供到所述下部电极的所述表面上并将它烧结起来而得到的。
8．一种铁电电容器，其特征在于包括：
至少其表面形成为球状晶体结构的下部电极；和
形成在所述下部电极的所述表面上的电容绝缘膜，
所述电容绝缘膜是在所述下部电极的温度为700℃以下的状态下形成，且由具有取向不规则的层状结构的铁电薄膜构成。
9．一种铁电存储器，其包括：形成有半导体集成电路的基板；和形成在所述基板上的铁电电容器，其特征在于：
所述铁电电容器具有：至少其表面形成为球状晶体结构的下部电极；和形成在所述下部电极的所述表面上，且由具有取向不规则的层状结构的铁电薄膜构成的电容绝缘膜，
所述铁电电容器为叠层型结构。
10．一种铁电存储器的制造方法，其特征在于包括：至少其表面形成为球状晶体结构的导电层的所述表面上，形成具有取向不规则的层状结构的铁电薄膜的工序。
CNB001215795A 1999-08-18 2000-08-14 铁电薄膜的制法、铁电电容器、铁电存储器及制法 Expired - Fee Related CN1175485C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23111199 1999-08-18
JP231111/1999 1999-08-18

Publications (2)

Publication Number Publication Date
CN1285617A true CN1285617A (zh) 2001-02-28
CN1175485C CN1175485C (zh) 2004-11-10

Family

ID=16918479

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001215795A Expired - Fee Related CN1175485C (zh) 1999-08-18 2000-08-14 铁电薄膜的制法、铁电电容器、铁电存储器及制法

Country Status (6)

Country Link
US (1) US7220598B1 (zh)
EP (1) EP1077478B1 (zh)
KR (1) KR100676594B1 (zh)
CN (1) CN1175485C (zh)
DE (1) DE60033601T2 (zh)
TW (1) TW456027B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201049A1 (en) * 2003-04-11 2004-10-14 Stefan Gernhardt Suppression of electrode re-crystallisation in a ferrocapacitor
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
JP2007194385A (ja) * 2006-01-19 2007-08-02 Stanley Electric Co Ltd 半導体発光装置及び半導体発光装置の製造方法
RU2511636C2 (ru) * 2012-05-23 2014-04-10 Учреждение образования "Гомельский государственный университет имени Франциска Скорины", ул. Советская, 104 Золь-гель способ формирования сегнетоэлектрической стронций -висмут-тантал-оксидной пленки
DE102014010901A1 (de) 2014-07-24 2016-01-28 Michael Saefkow ECA Reaktor zur Erzeugung eines aktivierten hypochlorithaltigen Desinfektionsmittels

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728694A (en) * 1970-09-28 1973-04-17 Technovation Thin film ferroelectric device
IT967833B (it) * 1972-09-25 1974-03-11 Montedison Spa Procedimento per preparare polveri di nichel submicroniche aventi for ma sferoidale
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JP3232661B2 (ja) 1992-07-01 2001-11-26 セイコーエプソン株式会社 半導体記憶装置
JPH0665715A (ja) 1992-08-20 1994-03-08 Matsushita Electric Ind Co Ltd 誘電体薄膜形成用下地電極の形成方法
US5623724A (en) * 1994-08-09 1997-04-22 Northrop Grumman Corporation High power capacitor
US5527567A (en) 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JP3133922B2 (ja) * 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JPH0969614A (ja) 1995-09-01 1997-03-11 Sharp Corp 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP3188179B2 (ja) 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JPH09213905A (ja) 1995-11-29 1997-08-15 Mitsubishi Materials Corp 不揮発性メモリ
JPH09321237A (ja) 1996-05-28 1997-12-12 Toshiba Corp 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
EP1007308B1 (en) * 1997-02-24 2003-11-12 Superior Micropowders LLC Aerosol method and apparatus, particulate products, and electronic devices made therefrom
US6498097B1 (en) 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
JPH10313097A (ja) 1997-05-13 1998-11-24 Sharp Corp 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
JP2967189B2 (ja) 1997-09-01 1999-10-25 工業技術院長 ビスマス系層状ペロブスカイト化合物強誘電体薄膜用前駆体の製造方法
JP3447922B2 (ja) 1997-09-16 2003-09-16 松下電器産業株式会社 容量素子及びその製造方法
JP3519581B2 (ja) 1997-09-16 2004-04-19 松下電器産業株式会社 容量素子の製造方法
US6010744A (en) * 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6151241A (en) * 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection

Also Published As

Publication number Publication date
DE60033601T2 (de) 2007-06-21
TW456027B (en) 2001-09-21
US7220598B1 (en) 2007-05-22
EP1077478B1 (en) 2007-02-28
EP1077478A3 (en) 2004-02-04
KR20010039824A (ko) 2001-05-15
CN1175485C (zh) 2004-11-10
EP1077478A2 (en) 2001-02-21
DE60033601D1 (de) 2007-04-12
KR100676594B1 (ko) 2007-01-30

Similar Documents

Publication Publication Date Title
JP3570472B2 (ja) 高温電極バリアを備えるキャパシタおよびその製造方法並びにＦｅＲＡＭおよびＤＲＡＭ
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
US6929956B2 (en) Ferroelectric random access memory device and fabrication method therefor
JP4578774B2 (ja) 強誘電体キャパシタの製造方法
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
KR100355585B1 (ko) 박막커패시터
CN1469439A (zh) 介电层的沉积方法
CN1873917A (zh) 形成方法以及包含钌和包含钨层的集成电路结构
JPH06326270A (ja) キャパシタ、電極構造及び半導体メモリ装置
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
JPH07273297A (ja) 強誘電体メモリ
KR102469185B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
EP0957516A1 (en) Method for manufacturing oxide dielectric device, and memory and semiconductor device usign the device
CN1175485C (zh) 铁电薄膜的制法、铁电电容器、铁电存储器及制法
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
CN1311531A (zh) 具有钌电极的半导体存储器及其制造方法
KR20210042745A (ko) 유전체 단층 박막, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
CN1630085A (zh) 半导体器件的电容器及其制造方法
US6919593B2 (en) Semiconductor memory device and method of fabricating the same
JPH09129827A (ja) 強誘電体キャパシタ
JPH08222711A (ja) 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法
JP3294214B2 (ja) 薄膜キャパシタ
JP3606791B2 (ja) 強誘電体薄膜の製造方法、強誘電体キャパシタ、強誘電体メモリセルおよび強誘電体メモリの製造方法
JP2005216951A (ja) 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
CN1276089A (zh) 介电元件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP.

Effective date: 20010817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010817

Applicant after: Matsushita Electric Industrial Co., Ltd.

Applicant before: Matsushita Electronics Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041110

Termination date: 20140814

EXPY Termination of patent right or utility model