CN1252829C - 场效应控制的晶体管及其制造方法 - Google Patents
场效应控制的晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1252829C CN1252829C CNB998157147A CN99815714A CN1252829C CN 1252829 C CN1252829 C CN 1252829C CN B998157147 A CNB998157147 A CN B998157147A CN 99815714 A CN99815714 A CN 99815714A CN 1252829 C CN1252829 C CN 1252829C
- Authority
- CN
- China
- Prior art keywords
- active area
- transistor
- conductive layer
- side wall
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000009413 insulation Methods 0.000 claims description 22
- 230000000694 effects Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 238000005192 partition Methods 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
在半导体衬底(2)中安排了具有分别邻接在半导体衬底(2)的一个主面(1)上的一个源极区，一个沟道区和一个漏极区的一个有源区。在半导体衬底(2)的主面中安排了至少一个沟槽，此沟槽邻接在沟道区上，并且在此沟槽中布置了栅电极的部分(8)。尤其是栅电极具有分别邻接在沟道区上的两个互相相对的部分(8)。借助于标准工艺步骤进行晶体管的制作。
Description
技术领域
本发明涉及一种场效应控制的晶体管，此晶体管甚至在少于50nm的沟道长度时是有功效的。
背景技术
平面型MOS晶体管和结型晶体管在大约50nm沟道长度时碰到它们的功能界限。对于50nm之下的栅极长度范围已建议了不同的晶体管结构(请参阅例如H.Wong及其他人著，IEDM 97，427页及以下各页)。在此建议一种MOS晶体管配备两个栅电极，这两个栅电极是布置在沟道范围的互相相对的侧面上的，并且因此控制沿沟道范围的两个表面的电流。在此既是垂直的结构，也是平面型结构，在这些垂直的结构上在针对硅片主面的垂直方向上，布置了源极区，沟道范围和漏极区，并且形成探出主面的堆(stapel)，在这些平面型结构中平行于硅片的主面布置了源极区，沟道范围和漏极区。
在H.Wong及其他人著，IEDM 97，427页及以下各页中曾建议在SOI衬底上实现平面型MOS晶体管，在此晶体管中一个栅电极是布置在沟道范围之上的，和一个栅电极是布置在沟道范围之下的。为了制作该晶体管建议，将一个厚的氧化硅层，一个第一氮化硅层，一个第一薄的氧化硅层，一个由非晶硅组成的位置保持器层，一个第二薄的氧化硅层和一个第二氮化硅层安放到硅衬底上，并且如此结构化，使得在源极和漏极范围中露出厚氧化硅层的表面。除此之外在源极/漏极区之一中在厚氧化硅层中打开一个直到硅衬底表面上的窗口。在栅极堆范围中除去非晶硅组成的位置保持器层。随后通过选择性外延，从硅衬底露出的表面出发，在源极/漏极区的和沟道范围的范围中生长单晶硅。通过除去结构化的第一氮化硅层和第二氮化硅层，并且通过析出掺杂多晶硅来形成在选择性外延时所生长的沟道范围之上和之下的两个栅电极。此方法是与半导体工艺技术的标准步骤不兼容的。
在D.Hisamoto及其他人，IEDM 89，833至836页中，已建议了在硅隔片(Steg)中具有源极区，沟道区和漏极区的一种平面型MOS晶体管，此硅隔片是通过场氧化物范围(Feldoxidbereich)对布置在其下的硅衬底绝缘的。一个栅电极与在沟道区的范围中的硅隔片重叠，并且因而沿硅隔片的两个侧壁控制沟道电流。电流方向平行于硅衬底的主面延伸。为了制作这种晶体管建议在硅衬底的表面上结构化该硅隔片，此硅隔片是用氮化硅层覆盖的，和用氮化硅侧墙配备硅隔片的侧壁。随后将硅衬底的表面钻蚀到氮化硅侧墙之下。通过硅衬底表面的局部氧化形成场氧化物范围。在此如此长时间延续氧化，直到在隔片两侧产生的场氧化物范围通过在隔片之下形成的鸟嘴相遇时为止。这个制作工艺与半导体工艺技术的标准步骤也是不兼容的。
发明内容
作为本发明基础的问题在于提出一种场效应控制的晶体管，此晶体管在50nm以下的栅极长度时是有功效的，并且是用半导体工艺技术的标准步骤可制作的。此外应提出用于制作这种晶体管的一种方法。
通过以下技术方案解决上述问题。
根据本发明的一种场效应控制的晶体管，
-在此晶体管上在半导体衬底中安排了具有分别邻接在半导体衬底的一个主面上的一个源极区，一个漏极区和一个沟道区的一个有源区，
-在此晶体管上在主面中安排了一个第一沟槽和一个第二沟槽，这些沟槽邻接在有源区的互相相对侧壁上，并且在这些沟槽中分别布置了栅电极的部分，其特征在于，
-栅电极由安排在有源区相对侧面上的两个导电侧墙和第二导电层的连接着这些导电侧墙的一个部分组成，这些导电侧墙位于沟道区的范围中和结构化的第二导电层之外，
-通过绝缘结构填充满第一和第二沟槽，使得导电侧墙处在有源区和绝缘结构之间，其中所述第二导电层越过填充满的所述第一和第二沟槽，和
-在有源区的两个另外的互相相对侧面上，用位于源极区和漏极区范围中的和结构化导电层之外的绝缘充填物配备在此有源区和绝缘结构之间所形成的中间空间。
根据本发明的一种制作场效应控制的晶体管的方法，在此方法上：
-在半导体衬底一个主面中生成侧向规定有源区的一个第一和一个第二沟槽，此有源区具有分别邻接在半导体衬底的主面上的一个源极区，一个沟道区和一个漏极区，和
-为了形成栅电极淀积一个第一导电层，从此第一导电层出发通过各向异性的刻蚀在有源区的两个互相相对的侧面上形成导电侧墙，其特征在于，
-生成包围有源区和导电侧墙的一种绝缘结构，
-淀积与导电侧墙处于连接中的一个第二导电层，
-通过第二导电层的和导电侧墙的部分在结构上形成栅电极，和
-在导电侧墙的结构化时，在绝缘结构和有源区之间的源极区和漏极区的范围中产生用绝缘材料填充满的中间空间。
本发明还包括基于上述技术方案的有利扩展。
场效应控制的晶体管是在半导体衬底上实现的。在半导体衬底中安排了具有分别邻接在半导体衬底主面上的一个源极区，一个沟道区和一个漏极区的一个有源区，使源极区和漏极区之间的电流平行于半导体衬底的主面流动。在半导体衬底的主面中安排了至少一个沟槽，此沟槽邻接在沟道区上，并且在此沟槽中布置了栅电极的一部分。在晶体管中栅电极的一部分伸进半导体衬底的深部，以至于经栅电极可以控制在沟道区侧壁中平行于衬底主面流动的电流，此沟道区侧壁与衬底的主面相交。有效的沟道跨度(Kanalweite)因此是与半导体衬底主面上的沟道区的宽度无关的。
可以将晶体管既实现为MOS晶体管，也实现为结型晶体管。在MOS晶体管的情况下至少在沟槽的范围中用栅极电介质配备沟道区的表面。
考虑到在标准硅工艺技术中的集成，采用至少在主面范围中具有单晶硅的一种半导体衬底是有利的。单晶硅片，SOI衬底的单晶硅层，SiGe衬底或SiC衬底尤其是适合作为半导体衬底的。
优先在沟道区的互相相对的侧壁上分别布置了栅电极的各部分，使得晶体管有效地具有两个互相相对的栅电极部分。这些部分是分别布置在一个第一沟槽和一个第二沟槽中的。在沟道范围的互相相对的侧壁上通过安排两个栅电极部分来控制反型沟道(Iversionskanaele)。因此减少漏极电压对沟道区的渗透，以至于从文献中已知的限制性的″漏极导致的势垒下降″实际上是不起作用的。此外通过安排两个栅电极部分来减少衬底电压对沟道范围的干扰影响。
垂直于半导体衬底主面的源极区和漏极区的尺寸优先是小于或等于此沟槽深度或这些沟槽深度。因此扩大了经其形成导电的反型沟道的面积，以至于相对于平面装置的电流产额倍增。此外因此对于晶体管的控制是重要的晶体管跨导倍增。
平行于主面的栅电极的尺寸主要是局限于沟道区尺寸的，以至于使漏极栅极重叠电容最小化。因此使寄生的电容最小化和实现提高的晶体管跨导，这对于高速的开关特性和进入GHz波段中的良好高频特性是有利的。
为了绝缘集成电路之内的晶体管，安排包围有源区和此沟槽或这些沟槽的一种绝缘结构是有利的。
在半导体衬底主面中生成侧向规定有源区的一种沟槽用于制作晶体管。随后形成部分地布置在沟槽中的栅电极。
在沟道区的表面上生成栅极电介质用于制作作为MOS晶体管的晶体管。
淀积一个第一导电层用于自对准地形成栅电极，从此层出发通过各向异性的刻蚀形成在有源区侧壁上的导电侧墙。随后生成包围有源区和导电侧墙的绝缘结构。在此露出平行于半导体衬底主面的导电侧墙的表面。淀积在导电侧墙的露出表面与此导电侧墙处于连接之中的一个第二导电层。
通过第二导电层和导电侧墙的结构化形成栅电极。掺杂的多晶硅或非晶状硅，金属硅化物和/或金属尤其适合作为导电层材料。主要是通过掩模刻蚀进行用于制作栅电极的结构化。在此所采用的掩模决定栅极长度。通过精细结构化步骤，例如电子束光刻，用刻记号法，或通过侧墙技术的应用在此可以达到50nm以下的，尤其是10至50nm的栅极长度。
源极/漏极区的制作主要是对栅电极自对准地通过注入来进行。
沟槽优选具有一种横断面，此横断面相当于绝缘结构的横断面和栅电极。在此情况下例如通过完全充满沟槽的绝缘层的淀积和化学机械的抛光来形成绝缘结构。
附图说明
以下借助图中所示实施例详述本发明。
图1展示在生成一个第一氧化硅层和一个第二氧化硅层和规定有源区的掩模之后，通过半导体衬底的一个截面图。
图2展示对图1的俯视图。
图3展示在半导体衬底中的有源区结构化之后，在栅极电介质形成之后和在有源区侧壁上的导电侧墙生成之后，通过半导体衬底的一个截面图。
图4展示在另一次刻蚀进半导体衬底中之后，通过半导体衬底的一个截面图。
图5展示在形成绝缘结构，形成栅电极和用绝缘材料充满在源极区和漏极区和绝缘结构之间的中间空间之后，对半导体衬底的俯视图。
图6展示图5中用VI-VI表示的截面图。
图7展示图5中用VII-VII表示的截面图。
图8展示图5中用VIII-VIII表示的截面图。
具体实施方式
在由具有1015cm-3掺杂物浓度的p掺杂单晶硅制成的半导体衬底2的主面1上，通过热氧化敷上一个第一氧化硅层3。第一氧化硅层3具有5nm的厚度。将具有20nm厚度的一个第一氮化硅层4淀积到第一氧化硅层3上。在第一氮化硅层4的表面上生成规定由沟槽所包围的有源区的掩模5(请参阅图1和图2)。掩模5具有平行于主面1的基本上为矩形的横断面，此横断面具有40nm×500nm的尺寸。
通过各向异性的刻蚀来刻蚀第一氮化硅层4，第一氧化硅层3和半导体衬底2，在此在半导体衬底2中形成由沟槽所包围的有源区6(请参阅图3)。采用CF4和H2作为刻蚀气体。将刻蚀一直进行到主面1之下500nm的深度中。
在有源区6的侧壁上通过热氧化形成由3nm层厚的SiO2组成的栅极电介质7。
通过由掺杂的多晶硅组成的一个第一导电层的淀积和第一导电层的反刻蚀，在有源区6的侧壁上形成由掺杂多晶硅组成的导电的侧墙8(请参阅图3)。此导电的侧墙8环状地包围有源区6。
在采用SiF4和H2条件下的一个其它的各向异性的刻蚀过程中除去栅极电介质7的露出部分。随后通过用CF4的各向异性的刻蚀来刻蚀进入半导体衬底2中，使得在有源区6和导电侧墙8的侧向产生绝缘沟槽9，此绝缘沟槽9针对主面1具有1μm的深度(请参阅图4)。
通过淀积一个第二SiO2层来充满绝缘沟槽。通过第一氮化硅层4在其上起着刻蚀阻挡作用的随后的化学机械抛光，从第二氧化硅层中形成充满绝缘沟槽9的绝缘结构10(请参阅图6)。
通过用硼的注入在有源区6中生成具有5×1017cm-3掺杂物浓度的沟道掺杂11。
整个面积地淀积一个第二导电层12和一个第二氮化硅层13，并且借助于(未表示的)掩模来结构化。结构化的第二导电层12和结构化的第二Si3N4层13具有条状的横断面，此横断面横对有源区6纵向范围地分布，并且此横断面平行于有源区6纵向范围具有40nm的宽度。在第二导电层12的结构化时同样除去导电侧墙8的露出范围。通过用SiF4和H2的各向异性的刻蚀进行结构化。
通过第三氧化硅层的淀积和第三氧化硅层的反刻蚀，用绝缘的充填物14配备有源区6和绝缘结构10之间的中间空间，在结构化的第二导电层12之外，在除去导电侧墙8时产生这些中间空间(请参阅图7)。
通过一个第三氮化硅层的淀积和第三氮化硅层的各向异性的反刻蚀，用氮化硅侧墙15配备结构化的第二导电层12的和结构化的第二氮化硅层13的侧壁(请参阅图5和图8)。通过用具有50keV能量和2×1015cm-2剂量的As的注入，对结构化的第二导电层12自对准地生成源极/漏极区16，16’(请参阅图7和图8)。在主面1之下的源极/漏极区16，16’的深度在此是小于导电侧墙8一直延伸进入的深度的。
导电侧墙8是经结构化的第二导电层12互相连接的。导电侧墙8和第二结构化的导电层12的连接着导电侧墙8的部分作为栅电极起作用。由于导电侧墙8比源极/漏极区16，16’较深地延伸进入半导体衬底1中，在相应地控制栅电极时，遍布源极/漏极区16，16’之间的源极/漏极区16，16’的整个深度上形成一种导电的反型沟道。源极/漏极区16 ，16’之间有源区6的范围因此遍布整个深度上作为沟道范围起作用。
按(未表示的)已知方法生成多层金属化用于制作晶体管。
实施例论述了一种n沟道晶体管，本发明同样是可实施为p沟道晶体管的。除此之外可以由另外的导电材料，尤其是金属硅化物或金属形成导电层。此外栅极电介质7也可以位于有源区的主面1的范围中，使得沿主面也可以构成一种导电的反型沟道。在此情况下取消在有源区6和第二导电层12之间的第一氧化硅层和第一氮化硅层。如果工艺技术上必要的话，可以形成具有LDD分布的源极/漏极区16，16’。
Claims (6)
1.一种场效应控制的晶体管，
-在此晶体管上在半导体衬底(2)中安排了具有分别邻接在半导体衬底(2)的一个主面(1)上的一个源极区，一个漏极区和一个沟道区的一个有源区(6)，
-在此晶体管上在主面(1)中安排了一个第一沟槽和一个第二沟槽，这些沟槽邻接在有源区(6)的互相相对侧壁上，并且在这些沟槽中分别布置了栅电极的部分(8)，其特征在于，
-栅电极由安排在有源区(6)相对侧面上的两个导电侧墙(8)和第二导电层(12)的连接着这些导电侧墙(8)的一个部分组成，这些导电侧墙(8)位于沟道区的范围中和结构化的第二导电层(12)之外，
-通过绝缘结构(10)填充满第一和第二沟槽，使得导电侧墙(8)处在有源区(6)和绝缘结构之间，其中所述第二导电层(12)越过填充满的所述第一和第二沟槽，和
-在有源区(6)的两个另外的互相相对侧面上，用位于源极区和漏极区范围中的和结构化导电层(12)之外的绝缘充填物(14)配备在此有源区(6)和绝缘结构(10)之间所形成的中间空间。
2.按权利要求1的场效应控制的晶体管，其特征在于，至少在所述第一和第二沟槽范围中有源区的表面是用一种栅极电介质(7)配备的。
3.按权利要求1或2的场效应控制的晶体管，其特征在于，垂直于所述主面(1)的一个源极区和一个漏极区的范围小于或等于所述第一或第二沟槽的深度。
4.按权利要求1或2的场效应控制的晶体管，其特征在于，所述绝缘结构(10)包围所述有源区(6)。
5.一种制作场效应控制的晶体管的方法，在此方法上：
-在半导体衬底(2)一个主面(1)中生成侧向规定有源区(6)的一个第一和一个第二沟槽，此有源区(6)具有分别邻接在半导体衬底(2)的主面(1)上的一个源极区，一个沟道区和一个漏极区，和
-为了形成栅电极淀积一个第一导电层，从此第一导电层出发通过各向异性的刻蚀在有源区(6)的两个互相相对的侧面上形成导电侧墙(8)，其特征在于，
-生成包围有源区(6)和导电侧墙(8)的一种绝缘结构(10)，
-淀积与导电侧墙(8)处于连接中的一个第二导电层(12)，
-通过第二导电层(12)的和导电侧墙(8)的部分在结构上形成栅电极(8，12)，和
-在导电侧墙(8)的结构化时，在绝缘结构(10)和有源区(6)之间的源极区和漏极区的范围中产生用绝缘材料(14)填充满的中间空间。
6.按权利要求5的方法，其特征在于，通过对栅电极(8，12)自对准的注入形成源极区(16)和漏极区(16)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853268.7 | 1998-11-18 | ||
| DE19853268A DE19853268C2 (de) | 1998-11-18 | 1998-11-18 | Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1333923A CN1333923A (zh) | 2002-01-30 |
| CN1252829C true CN1252829C (zh) | 2006-04-19 |
Family
ID=7888269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB998157147A Expired - Fee Related CN1252829C (zh) | 1998-11-18 | 1999-11-18 | 场效应控制的晶体管及其制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6515319B2 (zh) |
| EP (1) | EP1138085B1 (zh) |
| JP (1) | JP3692039B2 (zh) |
| KR (1) | KR100415975B1 (zh) |
| CN (1) | CN1252829C (zh) |
| DE (2) | DE19853268C2 (zh) |
| TW (1) | TW457722B (zh) |
| WO (1) | WO2000030181A2 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7163864B1 (en) | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
| DE10131276B4 (de) | 2001-06-28 | 2007-08-02 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zu seiner Herstellung |
| WO2003054955A2 (de) * | 2001-12-13 | 2003-07-03 | Austriamicrosystems Ag | Siliziumsubstrat mit einer isolierschicht mit teilgebieten und entsprechende anordnung |
| KR100458288B1 (ko) * | 2002-01-30 | 2004-11-26 | 한국과학기술원 | 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법 |
| US7101742B2 (en) * | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
| KR100505712B1 (ko) * | 2003-10-22 | 2005-08-02 | 삼성전자주식회사 | 리세스 채널 어레이 트랜지스터의 제조 방법 |
| KR100521384B1 (ko) * | 2003-11-17 | 2005-10-12 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| SE527487C2 (sv) * | 2004-03-02 | 2006-03-21 | Infineon Technologies Ag | En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator |
| WO2006006438A1 (ja) * | 2004-07-12 | 2006-01-19 | Nec Corporation | 半導体装置及びその製造方法 |
| US7271453B2 (en) * | 2004-09-20 | 2007-09-18 | International Business Machines Corporation | Buried biasing wells in FETS |
| US7256464B2 (en) * | 2005-08-29 | 2007-08-14 | United Microelectronics Corp. | Metal oxide semiconductor transistor and fabrication method thereof |
| US7476933B2 (en) | 2006-03-02 | 2009-01-13 | Micron Technology, Inc. | Vertical gated access transistor |
| JP2008159972A (ja) * | 2006-12-26 | 2008-07-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP5605975B2 (ja) * | 2007-06-04 | 2014-10-15 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法、並びに、データ処理システム |
| IT1394649B1 (it) * | 2009-06-01 | 2012-07-05 | St Microelectronics Srl | Fotodiodo con contatto schottky sulle pareti di trincee parallele e relativo metodo di fabbricazione |
| CN103779196B (zh) | 2012-10-19 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9831306B2 (en) | 2013-12-19 | 2017-11-28 | Intel Corporation | Self-aligned gate edge and local interconnect and method to fabricate same |
| JP6973813B2 (ja) * | 2018-04-12 | 2021-12-01 | インテル・コーポレーション | 集積回路構造、及びコンピューティングデバイス |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2582794B2 (ja) * | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| EP0510667B1 (en) * | 1991-04-26 | 1996-09-11 | Canon Kabushiki Kaisha | Semiconductor device having an improved insulated gate transistor |
| US5264716A (en) * | 1992-01-09 | 1993-11-23 | International Business Machines Corporation | Diffused buried plate trench dram cell array |
| JP3252578B2 (ja) * | 1993-12-27 | 2002-02-04 | ソニー株式会社 | 平面型絶縁ゲート電界効果トランジスタの製法 |
| JP3378414B2 (ja) * | 1994-09-14 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
| US5539229A (en) * | 1994-12-28 | 1996-07-23 | International Business Machines Corporation | MOSFET with raised STI isolation self-aligned to the gate stack |
| US5753947A (en) * | 1995-01-20 | 1998-05-19 | Micron Technology, Inc. | Very high-density DRAM cell structure and method for fabricating it |
| US5692281A (en) * | 1995-10-19 | 1997-12-02 | International Business Machines Corporation | Method for making a dual trench capacitor structure |
| US6222254B1 (en) * | 1997-03-31 | 2001-04-24 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
| US6433371B1 (en) * | 2000-01-29 | 2002-08-13 | Advanced Micro Devices, Inc. | Controlled gate length and gate profile semiconductor device |
| US6433372B1 (en) * | 2000-03-17 | 2002-08-13 | International Business Machines Corporation | Dense multi-gated device design |
-
1998
- 1998-11-18 DE DE19853268A patent/DE19853268C2/de not_active Expired - Lifetime
-
1999
- 1999-11-17 TW TW088120044A patent/TW457722B/zh not_active IP Right Cessation
- 1999-11-18 KR KR10-2001-7006306A patent/KR100415975B1/ko not_active IP Right Cessation
- 1999-11-18 JP JP2000583092A patent/JP3692039B2/ja not_active Expired - Fee Related
- 1999-11-18 WO PCT/DE1999/003674 patent/WO2000030181A2/de active IP Right Grant
- 1999-11-18 DE DE59914950T patent/DE59914950D1/de not_active Expired - Lifetime
- 1999-11-18 CN CNB998157147A patent/CN1252829C/zh not_active Expired - Fee Related
- 1999-11-18 EP EP99963255A patent/EP1138085B1/de not_active Expired - Lifetime
-
2001
- 2001-05-18 US US09/861,431 patent/US6515319B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100415975B1 (ko) | 2004-01-24 |
| DE19853268C2 (de) | 2002-04-11 |
| EP1138085A2 (de) | 2001-10-04 |
| US20020014669A1 (en) | 2002-02-07 |
| CN1333923A (zh) | 2002-01-30 |
| WO2000030181A2 (de) | 2000-05-25 |
| JP3692039B2 (ja) | 2005-09-07 |
| WO2000030181A3 (de) | 2001-03-29 |
| DE59914950D1 (de) | 2009-03-05 |
| JP2002530872A (ja) | 2002-09-17 |
| DE19853268A1 (de) | 2000-05-31 |
| EP1138085B1 (de) | 2009-01-14 |
| KR20010080503A (ko) | 2001-08-22 |
| TW457722B (en) | 2001-10-01 |
| US6515319B2 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1252829C (zh) | 场效应控制的晶体管及其制造方法 | |
| CN1276487C (zh) | 具有开凹槽的栅极的fet及其制造方法 | |
| CN100346456C (zh) | 一种mosfet半导体及其制造方法 | |
| CN1171318C (zh) | 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管 | |
| CN1272855C (zh) | 双栅极晶体管及其制造方法 | |
| US7598144B2 (en) | Method for forming inter-poly dielectric in shielded gate field effect transistor | |
| CN100342505C (zh) | 高压半导体器件及其制造方法 | |
| CN101320753B (zh) | 利用硅的局部氧化技术制造的双栅极结构 | |
| CN1581431A (zh) | 多结构的硅鳍形及制造方法 | |
| JP3395603B2 (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| CN1797762A (zh) | 半导体晶片的半导体结构及其形成方法 | |
| CN1497708A (zh) | 半导体器件的制造方法及制成的半导体器件 | |
| CN1320636C (zh) | 具有改善的驱动电流的半导体组件及其制造方法 | |
| CN1542965A (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
| CN1645577A (zh) | FinFET的制作方法以及至少包含一个FinFET的集成电路 | |
| CN1577889A (zh) | 具有应力施加层的非平面器件及制造方法 | |
| CN1552102A (zh) | 带有自对准源极和接触的沟槽型场效应晶体管 | |
| CN1731589A (zh) | 半导体装置及其制造方法 | |
| CN1742362A (zh) | 三栅极与栅极环绕的金属氧化物半导体场效应晶体管器件及其制造方法 | |
| CN1674239A (zh) | 场效应晶体管及其制造方法 | |
| CN1244733A (zh) | 低压有源半导体体器件 | |
| JP2005514785A (ja) | ドーピング源でもあるエッチャントガスを用いてトレンチをエッチングすることで形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ | |
| CN1992181A (zh) | 具有凹形沟道的半导体器件的形成方法 | |
| CN1992342A (zh) | 半导体器件及其制造方法 | |
| CN1901228A (zh) | 半导体装置以及半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| C10 | Entry into substantive examination | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120914 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160118 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060419 Termination date: 20181118 |