CN1731589A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1731589A CN1731589A CN200510091695.XA CN200510091695A CN1731589A CN 1731589 A CN1731589 A CN 1731589A CN 200510091695 A CN200510091695 A CN 200510091695A CN 1731589 A CN1731589 A CN 1731589A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- grid
- blade
- support substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 239000011435 rock Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 23
- 239000007789 gas Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 239000000203 mixture Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229960002050 hydrofluoric acid Drugs 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000024241 parasitism Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供的叶片型FET，包括：支持基板，设于所述支持基板上的埋入绝缘膜，设于所述埋入绝缘膜上、并具有由硅层构成同时互相相对的侧面的叶片部，以及通过绝缘膜设置的栅极、使得至少覆盖所述侧面的一部分，形成所述栅极、使得从比所述支持基板与所述埋入绝缘膜的界面更低位置覆盖所述侧面的一部分。
Description
相关申请的交叉参考
本申请基于并要求2004年8月5日提交的先前日本专利申请第2004-229535号的优先权，其全部内容通过参考结合于此。
技术领域
本发明涉及半导体装置及其制造方法，尤其涉及由半导体集成电路装置中的元件区域的微细化达到高性能化的元件构造及其制造方法。
背景技术
近年来，形成于硅基板上的LSI，因所用的元件的微细化产生的高性能化是显著的。这是因为逻辑电路或SLAM等的存储装置所用的MOSFET根据所谓的标定原则通过缩短栅极长度，或使栅极绝缘膜薄膜化，实现了性能改善。
在下列文献中揭示了，作为三维构造MIS型半导体装置的一种，用SIO基板并对Si基板切出细的短栅形状，形成突起状区域，使栅极在其上立体交叉，将切出的突起状基板的上面和侧面作为沟道的双栅极型完全耗尽-SOIMOSFET。
文献：(1)特开平2-263473号公报
(2)D.Hisamoto et al.：IEDM Tech.Dig.p.1032(1998)
(3)X.Huang et al.：IEDM Tech.Dig.p.67(1999)
一般说，在形成叶片(Fin)FET的所述叶片时所用的硅RIE(Si-RIE)(硅反应离子蚀刻)，在中途转换两种气体进行加工，这两种气体是：只为削除硅适用的气体(当用此气体时，硅的蚀刻速度大，也削除氧化膜)，与对SOI基板的BOX膜(埋入氧化膜)蚀刻选择比加大的气体(当用此气体时，硅的蚀刻速度小，但不削除氧化膜)。
例如，前者是以HBr为主体的气体，后者是以HBr+O2为主体的气体。这里对BOX膜有蚀刻的选择比的那种气体，在加工硅时是对硅Fin附加锥度地削除的工艺。因此，加工后的叶片形状成正锥体形状，得到侧面垂直地切出的理想的直方体形状非常困难。
另外，即便使用不削除BOX膜的条件的气体，当叶片的高度降低时，较难控制气体的转换时期，因此，控制不削除BOX膜而削除叶片部是困难的，必定是BOX膜少量被削的状态。
这种状态下如进行除去RIE后的蚀刻堆积物的工艺，或形成栅极绝缘膜时的前处理等中必要的氟酸系处理，就加大BOX膜的削除量，另外，湿系的处理因是各向同性的蚀刻，故在横方向上也进行蚀刻，结果在叶片下部也形成间隙。这时，如
(4)F-L.YANG et a1.：IEDM Tech.Dig.pp.255-258(2002)
中所揭示的，当形成栅极绝缘膜和栅极时，作为电极的多晶硅绕进其叶片部的下部地形成。因此，在叶片部下端的角部引起栅极产生的电场集中，担心这里形成阈值小的寄生的MOSFET。该寄生MOSFET成为亚阈值区域中或对漏极电流特性产生峰值，或阈值发生偏差的原因，不很理想。
下面说明上述的叶片型FET。如作为Si-RIE之后的剖视图的图13所示，准备由支持基板81、形成于该支持基板81上的BOX膜82、形成于该BOX膜82上的Si膜83构成的SOI基板。在Si膜83上被上Si-RIE用的掩膜材料并进行构图，以构图后的掩膜材料84作为掩膜，进行Si-RIE。
这时，为取BOX氧化膜82与Si膜83的蚀刻选择比，在蚀刻途中转换对叶片部的RIE的气体，减少氧化膜的削除量。于是，这种情况下，成为叶片部的Si膜83的蚀刻形状从中途开始就成为锥体形状，所述BOX膜82被削除一些，同时下部的角成为锐角。
其后，通过由Si-RIE形成的堆积物的除去处理、栅极绝缘膜形成时的前处理等时使用的HF系(氟酸系)的湿处理，BOX膜82的上部也被蚀刻，同时蚀刻后的叶片部83的下部也产生侧面蚀刻。
因此，如图14所示，栅极绝缘膜85形成之后，在栅极86形成时，栅极86已进入叶片部83的下侧。当栅极86形成这种形状时，因叶片部83的下部的角已成为锐角，故当对包围此地那样形成的栅极86加上电压时，由于电场的集中，形成比通常阈值更低的寄生晶体管。
总之，上述那样的以往的叶片型FET中，在Si区域构成的叶片部下部产生侧面蚀刻。当栅极形成这种形状时，因叶片部的下部的角为锐角，由于电场集中而形成不希望的寄生晶体管。
发明内容
根据本发明的第1形态，叶片型FET，包括：支持基板，设于所述支持基板上的埋入绝缘膜，设于所述埋入绝缘膜上、并具有由硅层构成同时互相相对的侧面的叶片部，以及通过绝缘膜设置的栅极、使得至少覆盖所述侧面的一部分，形成所述栅极、使得从比所述支持基板与所述埋入绝缘膜的界面更低位置覆盖所述侧面的一部分。
根据本发明的第2形态，半导体装置包括：支持基板，设于所述支持基板上的埋入绝缘膜，设于所述埋入绝缘膜上、并具有由第1半导体层构成同时互相相对的侧面的叶片部，通过第1栅极绝缘膜设置的第1栅极、使得至少覆盖所述侧面的一部分，形成所述第1栅极、使得从比所述支持基板与所述埋入绝缘膜的界面更低位置覆盖所述侧面的一部分的叶片型FET，以及设于所述埋入绝缘膜上、并由与所述第1半导体层相同的半导体材料构成同时利用元件分离区域与所述叶片部分离的至少一个第2半导体层，通过第2栅极绝缘膜沿所述第2半导体层的长度方向形成的第2栅极，以及形成于所述第2栅极的两侧的源/漏区域构成的平面型MOSFET。
根据本发明的第3形态，半导体装置包括：支持基板，设于所述支持基板上的埋入绝缘膜，设于所述埋入绝缘膜上、并具有由第1半导体层构成同时互相相对的侧面的叶片部，通过第1栅极绝缘膜设置的第1栅极、使得至少覆盖所述侧面的一部分，形成所述第1栅极、使得从比所述支持基板与所述埋入绝缘膜的界面更低位置覆盖所述侧面的一部分的叶片型FET，设于所述埋入绝缘膜上、并由与所述第1半导体层相同的半导体材料构成同时利用元件分离区域与所述叶片部分离的具有第1厚度的至少一个第2半导体层，通过第2栅极绝缘膜沿所述第2半导体层的长度方向形成的第2栅极，以及形成于所述第2栅极的两侧的源/漏区域构成的部分耗尽型SOI MOSFET，以及设于所述埋入绝缘膜上、并由与所述第1半导体层相同的半导体材料构成同时利用元件分离区域与所述叶片部分离的具有比第1厚度薄的第2厚度的至少一个第3半导体层，通过第3栅极绝缘膜沿所述第3半导体层的长度方向形成的第3栅极，以及形成于所述第3栅极的两侧的源/漏区域构成的完全耗尽型SOI MOSFET。
根据本发明的第4形态，叶片型FET的制造方法，包括以下步骤：准备由支持基板，设于所述支持基板上的埋入绝缘膜，以及设于所述埋入绝缘膜上的硅层构成的S0I基板，在所述硅层上形成掩膜，对所述SOI基板用组成一定的气体进行RIE加工、使得穿透所述埋入绝缘膜并除去所述支持基板直到所要的深度，形成叶片部，以及通过栅极绝缘膜形成栅极、使得从所述支持基板覆盖所述叶片部的互相相对的侧面的一部分。
附图说明
图1-图6模式地示出第1实施例的叶片部制造工序的一部分的剖视图。
图7模式地示出第1实施例的叶片部的剖视图。
图8模式地示出第1实施例的叶片型FET的立体图。
图9模式地示出第1实施例的叶片部制造工序的一部分的剖视图。
图10模式地示出混载第2实施例的叶片型FET与平面型MOSFET的半导体装置的一部分的平面图。
图11模式地示出混载第2实施例的叶片型FET与平面型MOSFET的半导体装置的一部分的剖视图。
图12模式地示出混载第2实施例的叶片型FET、部分耗尽型SOIMOSFET及完全耗尽型SOIMOSFET的半导体装置的一部分的剖视图。及
图13、14模式地示出以往的叶片部的剖视图。
具体实施方式
以下参照图1-8说明第1实施例的叶片(Fin)型FET的构造及其制造方法。图1示出SOI基板10，该SOI基板10由硅构成的支持基板11，形成于所述支持基板11上、并具有10nm以下最好5-10nm厚度的埋入氧化膜12(BOX膜)，以及形成于所述氧化膜12上、并具有50-150nm厚度的硅(Si)膜13所构成。为抑制湿处理时的蚀刻速度，也可用在所述氧化膜12中含有氮原子的。
为形成Si膜13构成的叶片部，在所述Si膜13上被着Si-RIE时由具有蚀刻选择比的硅氮化膜组成的掩膜材料14。采用光刻技术对所述掩膜材料14进行构图，形成图2所示的掩膜15。这时也可不用保护层使用侧壁·图形转移法等。
图3表示用所述掩膜15，利用RIE除去所述Si膜13直到中途的状态。即，在以往，为取Si膜13与氧化膜12的RIE选择比，在中途变更RIE的气体条件，使为难以削除所述氧化膜12的那样的条件。与之相反，本实施例中为形成保持硅的垂直性的构造，不转换气体而用单一组成的气体继续进行RIE。如图4所示，通过继续进行RIE，穿透薄膜的氧化膜12即BOX膜，除去所述支持基板11直到所要的深度，形成叶片部16。这样一来，可能将叶片部16的锥度角成为88度左右大致垂直的形状，其两侧面为叶片型FET的沟道。
如图5的平面图所示，在露出的叶片部16的表面形成栅极绝缘膜后，在基板表面上堆积例如多晶硅那样的栅极材料17。为有助于对微细栅的光刻，使所述堆积的栅极材料平坦化，即便用DOF(Depth of Field：区域深度)浅的光刻装置也能形成十分微细的图形。这样，得到表示图5的A-A断面的图6那样的构造。
在加工所述栅极材料时，不仅可用保护膜得到的构图，而且，也可能用与加工硅基板时同样地采用掩膜材料的侧壁转移法的光刻技术。进而，用该保护膜图形或用掩膜材料形成的图形，加工所述栅极材料。通过除去用过的掩膜材料或保护膜，得到图7所示的断面形状。
即，如图7所示，成为栅极19通过栅绝缘膜18覆盖叶片部16两侧面的一部分的构造。而且，延伸所述栅极19、使得从比所述支持基板11和埋入氧化膜12的界面20更低的位置覆盖所述叶片部16。另外，由硅氮化膜构成的掩膜材料15作为盖材残留在叶片部16的上部。
然后如图8所示，与通常的叶片FET的形成相同，经过源/漏用的延伸部的离子注入，栅侧壁的形成，源S/漏D用的离子注入，活性化退火，自调准硅化物膜的形成，层间绝缘膜的堆积，接点与金属配线层的形成等，完成器件。图8中仅示出栅极19、栅侧壁21、源区域S/漏区域D。
在第1实施例中，有使支持基板11露出那样的构造，当在栅RIE后进行源/漏形成的离子注入时，所述支持基板11也被掺杂。这时，由于BOX膜作为绝缘膜起作用，在仅从叶片型FET的上侧形成接点时，因电流通路不形成在支持基板中，所以没有大的问题。
然而，当BOX膜非常薄时，根据情况通过BOX膜产生源/漏间的漏电流的问题。这时，如图9所示，在叶片底部埋入绝缘膜23直到至少比BOX膜12和叶片部16的边界面22更上部。然后，通过对源·漏区域的离子注入，可避免上述的漏电流问题。这时，在形成栅极之后，堆积绝缘膜，进行反复蚀刻。接着，改变栅侧壁材料堆积，在形成所要厚度的侧壁后进行离子注入，所述的绝缘膜23如后述那样可用作元件分离区域或绝缘膜区域。
下面，说明第2实施例。该实施例中表示混载上述的叶片型FET与平面型MOSFET的半导体装置。即，如图10的平面图及其B-B剖视图的图11所示，支持基板31上搭载叶片型FET30与平面型MOSFET40。
叶片型FET30具有在第1实施例中说明的构造，因此其详细说明从略。另外，平面型MOSFET40具有SOI构造，用半导体层41形成，由所述绝缘膜23产生的元件分离区域42所包围。
所述平面型MOSFET40的栅极43，通过栅绝缘膜(未图示)沿半导体层41的长度方向形成，至少形成于比半导体层41与埋入绝缘膜44的边界45更上部。所述栅极43的两侧形成源S及漏D。
图12示出混载叶片型FET、部分耗尽型SOIMOSFET和完全耗尽型SOIMOSFET的半导体装置。即，如图12所示，在支持基板51上搭载与上述相同的叶片型FET50、部分耗尽型SOIMOSFET60和完全耗尽型SOIMOSFET70。形成部分耗尽型SOIMOSFET60的半导体层61的膜厚比完全耗尽型SOIMOSFET70的半导体层71的膜厚更厚，这些半导体层由所述绝缘膜23形成的元件分离区域62互相分离。
半导体层61，71在各自的动作模式中存在最佳的膜厚，在对各自的区域进行掩膜后，通过氧化工艺和蚀刻工艺的组合，可得到所要的半导体膜厚。
另外，各自的栅极63，73通过栅绝缘膜(未图示)形成，与图11相同，至少形成于比所述半导体层61，71与埋入绝缘膜的界面更上部。
总之，从第1及第2实施例可见，由于用叶片部的容易加工的工艺，所以得到其形状为接近理想形状的叶片型FET构造及其制造方法。
也就是说，采用可垂直加工种类的气体，用RIE加工形成叶片部，使穿透埋入绝缘膜并除去支持基板到所要的深度，因此确保叶片部的垂直性。另外，通过栅绝缘膜形成栅极，使从支持基板覆盖叶片部的互相相对的侧面的一部分，因此，能在叶片侧面上施加相同的电场，可实现截止特性好的叶片型FET，同时能抑制在栅极的上部及下部发生不希望要的寄生晶体管。另外，由于使用薄的BOX膜，故能容易地形成上述构造的叶片型FET。
对本专业的技术人员而言，附加的优点和修改是容易被想到的。因此，以其较广泛方面的本发明不限于所示出和说明的具体细节和有代表性的实施例。因此在不偏离如权利要求项及其等效体所限定的一般的发明性概念的精神或范围的情况下可作各种修改。
Claims (19)
1.一种叶片型FET，其特征在于，包括
支持基板，
设于所述支持基板上的埋入绝缘膜，
设于所述埋入绝缘膜上、并具有由硅层构成同时互相相对的侧面的叶片部，以及
通过绝缘膜设置的栅极、使得至少覆盖所述侧面的一部分，
形成所述栅极、使得从比所述支持基板与所述埋入绝缘膜的界面更低位置覆盖所述侧面的一部分。
2.如权利要求1所述的叶片型FET，其特征在于，
所述埋入绝缘膜的厚度为5-10nm。
3.如权利要求1所述的叶片型FET，其特征在于，
所述叶片部相对于所述支持基板具有垂直性。
4.如权利要求1所述的叶片型FET，其特征在于，
所述栅极的一部分利用绝缘膜埋入直到比所述埋入绝缘膜与所述叶片部的边界面更上部。
5.如权利要求1所述的叶片型FET，其特征在于，
在所述叶片部的上部形成盖层，并只使用所述叶片部的侧面。
6.如权利要求5所述的叶片型FET，其特征在于，
是双栅极型MOSFET。
7.如权利要求1所述的叶片型FET，其特征在于，
所在栅极与所述叶片部的长度方向正交。
8.如权利要求1所述的叶片型FET，其特征在于，
具有形成于所述叶片部的源/漏区域、使得夹住所述栅极。
9.一种半导体装置，其特征在于，包括
支持基板，设于所述支持基板上的埋入绝缘膜，设于所述埋入绝缘膜上、并具有由第1半导体层构成同时互相相对的侧面的叶片部，通过第1栅极绝缘膜设置的第1栅极、使得至少覆盖所述侧面的一部分，形成所述第1栅极、使得从比所述支持基板与所述埋入绝缘膜的界面更低位置覆盖所述侧面的一部分的叶片型FET，以及
设于所述埋入绝缘膜上、并由与所述第1半导体层相同的半导体材料构成同时利用元件分离区域与所述叶片部分离的至少一个第2半导体层，通过第2栅极绝缘膜沿所述第2半导体层的长度方向形成的第2栅极，以及形成于所述第2栅极的两侧的源/漏区域构成的平面型MOSFET。
10.如权利要求9所述的半导体装置，其特征在于，
所述平面型MOSFET是部分耗尽型SOI MOSFET。
11.如权利要求9所述的半导体装置，其特征在于，
所述平面型MOSFET是完全耗尽型SOI MOSFET。
12. 如权利要求9所述的半导体装置，其特征在于，
所述第2栅极形成于比所述2半导体层与所述埋入绝缘膜的边界更上部。
13.如权利要求9所述的半导体装置，其特征在于，
所述第1半导体层的高度与所述第2半导体层的高度各不相同。
14.一种半导体装置，其特征在于，包括
支持基板，设于所述支持基板上的埋入绝缘膜，设于所述埋入绝缘膜上、并具有由第1半导体层构成同时互相相对的侧面的叶片部，通过第1栅极绝缘膜设置的第1栅极、使得至少覆盖所述侧面的一部分，形成所述第1栅极、使得从比所述支持基板与所述埋入绝缘膜的界面更低位置覆盖所述侧面的一部分的叶片型FET，
设于所述埋入绝缘膜上、并由与所述第1半导体层相同的半导体材料构成同时利用元件分离区域与所述叶片部分离的具有第1厚度的至少一个第2半导体层，通过第2栅极绝缘膜沿所述第2半导体层的长度方向形成的第2栅极，以及形成于所述第2栅极的两侧的源/漏区域构成的部分耗尽型SOI MOSFET，以及
设于所述埋入绝缘膜上、并由与所述第1半导体层相同的半导体材料构成同时利用元件分离区域与所述叶片部分离的具有比第1厚度薄的第2厚度的至少一个第3半导体层，通过第3栅极绝缘膜沿所述第3半导体层的长度方向形成的第3栅极，以及形成于所述第3栅极的两侧的源/漏区域构成的完全耗尽型SOI MOSFET。
15.如权利要求14所述的半导体装置，其特征在于，
所述第2及第3栅极分别形成于比所述2及第3半导体层与所述埋入绝缘膜的边界更上部。
16.如权利要求14所述的半导体装置，其特征在于，
所述第1半导体层的高度分别与所述第2及第3半导体层的高度各不相同。
17.一种叶片型FET的制造方法，其特征在于，包括以下步骤：
准备由支持基板，设于所述支持基板上的埋入绝缘膜，以及设于所述埋入绝缘膜上的硅层构成的SOI基板，
在所述硅层上形成掩膜，
对所述SOI基板不转换气体，进行RIE加工，通过这样加工所述硅层、使得穿透所述埋入绝缘膜并除去所述支持基板直到所要的深度，形成叶片部，以及
通过栅极绝缘膜形成栅极、使得从所述支持基板覆盖所述叶片部的互相相对的侧面的一部分。
18.如权利要求17所述的叶片型FET的制造方法，其特征在于，
使所述埋入绝缘膜包含氮原子，控制湿处理时的蚀刻速度。
19.如权利要求17所述的叶片型FET的制造方法，其特征在于，
栅极形成后使绝缘膜堆积直到比所述叶片部与所述埋入绝缘膜的界面更高的位置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004229535A JP2006049627A (ja) | 2004-08-05 | 2004-08-05 | 半導体装置及びその製造方法 |
| JP2004229535 | 2004-08-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1731589A true CN1731589A (zh) | 2006-02-08 |
Family
ID=35756592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510091695.XA Pending CN1731589A (zh) | 2004-08-05 | 2005-08-05 | 半导体装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060027870A1 (zh) |
| JP (1) | JP2006049627A (zh) |
| CN (1) | CN1731589A (zh) |
| TW (1) | TWI279002B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012000146A1 (zh) * | 2010-06-30 | 2012-01-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| WO2012174822A1 (zh) * | 2011-06-24 | 2012-12-27 | 中国科学院微电子研究所 | 半导体场效应晶体管的制备方法 |
| US8778744B2 (en) | 2011-06-24 | 2014-07-15 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing semiconductor field effect transistor |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4256381B2 (ja) * | 2005-11-09 | 2009-04-22 | 株式会社東芝 | 半導体装置 |
| JP4855786B2 (ja) * | 2006-01-25 | 2012-01-18 | 株式会社東芝 | 半導体装置 |
| US8616959B2 (en) | 2006-09-27 | 2013-12-31 | Igt | Server based gaming system having system triggered loyalty award sequences |
| US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
| KR100870189B1 (ko) * | 2007-05-28 | 2008-11-25 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2008300384A (ja) * | 2007-05-29 | 2008-12-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2009054705A (ja) * | 2007-08-24 | 2009-03-12 | Toshiba Corp | 半導体基板、半導体装置およびその製造方法 |
| JP2009206306A (ja) * | 2008-02-28 | 2009-09-10 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置の製造方法 |
| CN102034865B (zh) * | 2009-09-30 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8211772B2 (en) * | 2009-12-23 | 2012-07-03 | Intel Corporation | Two-dimensional condensation for uniaxially strained semiconductor fins |
| US8759874B1 (en) * | 2012-11-30 | 2014-06-24 | Stmicroelectronics, Inc. | FinFET device with isolated channel |
| US9123654B2 (en) * | 2013-02-15 | 2015-09-01 | International Business Machines Corporation | Trilayer SIT process with transfer layer for FINFET patterning |
| KR102017625B1 (ko) | 2013-05-10 | 2019-10-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP6018607B2 (ja) | 2013-07-12 | 2016-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10170315B2 (en) | 2013-07-17 | 2019-01-01 | Globalfoundries Inc. | Semiconductor device having local buried oxide |
| US9252272B2 (en) * | 2013-11-18 | 2016-02-02 | Globalfoundries Inc. | FinFET semiconductor device having local buried oxide |
| US9087743B2 (en) * | 2013-11-20 | 2015-07-21 | Globalfoundries Inc. | Silicon-on-insulator finFET with bulk source and drain |
| CN103681356A (zh) * | 2013-12-27 | 2014-03-26 | 上海集成电路研发中心有限公司 | 以碳纳米管为掩膜制备FinFET的方法 |
| US9859420B1 (en) * | 2016-08-18 | 2018-01-02 | International Business Machines Corporation | Tapered vertical FET having III-V channel |
| CN108962986B (zh) * | 2017-05-18 | 2021-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4216676B2 (ja) * | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
| JP2005116969A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| AU2003297751A1 (en) * | 2003-12-08 | 2005-07-21 | International Business Machines Corporation | Semiconductor memory device with increased node capacitance |
| US6949768B1 (en) * | 2004-10-18 | 2005-09-27 | International Business Machines Corporation | Planar substrate devices integrated with finfets and method of manufacture |
-
2004
- 2004-08-05 JP JP2004229535A patent/JP2006049627A/ja not_active Abandoned
-
2005
- 2005-04-07 US US11/100,559 patent/US20060027870A1/en not_active Abandoned
- 2005-07-28 TW TW094125542A patent/TWI279002B/zh not_active IP Right Cessation
- 2005-08-05 CN CN200510091695.XA patent/CN1731589A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012000146A1 (zh) * | 2010-06-30 | 2012-01-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8598595B2 (en) | 2010-06-30 | 2013-12-03 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device and method for manufacturing the same |
| WO2012174822A1 (zh) * | 2011-06-24 | 2012-12-27 | 中国科学院微电子研究所 | 半导体场效应晶体管的制备方法 |
| US8778744B2 (en) | 2011-06-24 | 2014-07-15 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing semiconductor field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200607094A (en) | 2006-02-16 |
| TWI279002B (en) | 2007-04-11 |
| JP2006049627A (ja) | 2006-02-16 |
| US20060027870A1 (en) | 2006-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1731589A (zh) | 半导体装置及其制造方法 | |
| US11133387B2 (en) | FinFETs having dielectric punch-through stoppers | |
| US7348256B2 (en) | Methods of forming reduced electric field DMOS using self-aligned trench isolation | |
| US10050126B2 (en) | Apparatus and method for power MOS transistor | |
| US7399679B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US8048723B2 (en) | Germanium FinFETs having dielectric punch-through stoppers | |
| CN1643697A (zh) | 应变翅片式场效应晶体管的结构和方法 | |
| CN1581431A (zh) | 多结构的硅鳍形及制造方法 | |
| CN1674239A (zh) | 场效应晶体管及其制造方法 | |
| US20050012173A1 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| CN1542965A (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
| KR20050112400A (ko) | 채널층을 갖는 반도체 장치 및 이를 제조하는 방법 | |
| CN1518772A (zh) | 双栅极晶体管及其制造方法 | |
| CN1832183A (zh) | 提供用于沟槽电容器阵列的掩埋板的结构和方法 | |
| CN1251207A (zh) | 制造纵向mos晶体管的方法 | |
| KR20080037140A (ko) | 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법 | |
| CN1992181A (zh) | 具有凹形沟道的半导体器件的形成方法 | |
| US11437496B2 (en) | Uniform implant regions in a semiconductor ridge of a FinFET | |
| CN113782441A (zh) | FinFET的制造方法 | |
| CN114256336A (zh) | 一种半导体器件及其制造方法 | |
| CN105405881B (zh) | 半导体器件及其制造方法 | |
| KR100429855B1 (ko) | 트렌치 게이트 수평형 모스펫 및 이의 제조 방법 | |
| US20240128335A1 (en) | Semiconductor devices | |
| US20240097038A1 (en) | Semiconductor device and method of fabricating the same | |
| US20220352309A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |