TWI279002B - Semiconductor device and method of manufacturing thereof - Google Patents

Description

•1279002 17534piH.doc 九、發明說明： 【發明所屬之技術領域】 本發明為有關半導體裝置及其製造方法，特別是關於 在半導體積體電路裝置的元件區域的細微化而達成高性二 化的元件構造，及其製造方法。 此 【先前技術】 近年來，在矽基板上形成的LSI，因使用元件的細微 化而顯著地兩性能化。此乃因在邏輯電路或SRAM (靜熊 隨機存取記憶體）等記憶裝置所用的MOSFET (金屬氧; 導體場效應電晶體），基於所謂的比例法則縮小閘極長度， 與閘極絕緣膜的薄膜化，使性能改善之故。 又 現在有一種三次元構造的MIS型半導體裝置，使用 SOI基板將Si基板切出細的長方形形成突起狀區域，在該 區域將閘極立體交差，使切出的突起狀基板的上面及側面 形成通道的雙閘極型完全耗盡型S0IM0SFET，請參考下 述文件： (1) ·曰本專利特開平2-263473號公報 (2) · D· Hisamoto et al : IEDM Tech· Dig· P1032 (1998) (3) · X.Huang et al ·· IEDM Tech· Dig. P67 (1999)。 一般在形成翼片FET的翼片之際，矽反應性離子蝕刻 (Si-RIE)使用的氣體，有適於只削除矽的氣體（使用該氣體 時Si的腐蝕速度大，氧化膜也被削去），及對SOI基板的 BOX膜（埋入氧化膜）的腐蝕選擇比大的氣體（使用該氣 體時’ Si的腐蝕速度小，氧化膜不會削除），該二種氣體 1279002 17534pifl.doc 在製程中交替使用加工。 例=，w者以HBr為主體之氣體，後者以ΗΒγ+〇2為 • 主體之氣體。此處’對BOX膜有雜選擇比的氣體，在 加工si之際’成對Si翼片有錐形角的切削程序，故加工 後的翼片形狀成錐形，要成為側面垂直直立的理想之立方 體形極為困難。 立^ ’即使用不會削除BOX膜之條件的氣體，在翼片 部的高度低時，氣體切換時期的控制困難，要控制不削除 BOX膜’只削除翼片部有困難，必然成為Β〇χ膜少許削 除之狀態。 4狀心下在進行RIE後的腐钮沉積物之除去工程， 或形成閘極絕緣膜的前處理等必要之氯說酸系的處理時， BOX膜的肖|!除量大。又’在濕式系統的處理為等方向性的 腐姓，故對橫方向也進行腐飯，結果在翼片下部亦形成間 隙。此場合，如 (4) F-L? Yang et al ： IHDM Tech Dig PP255-258 (2002) 鲁所揭示，在閘極絕緣膜與閘極形成時，形成電極的多石夕晶 轉入翼片部的下方形成多石夕晶體。因此，在該翼片部的下 端之角部發生閘極引起的電場集中，在此形成臨限值小的 寄生MOSFET令人擔心。該寄生M〇SFET會在次臨限區 域發生汲極電流性的突起，或使臨限值發生變化，而不受 喜愛。 其次，說明前述之先前的翼片型FET(Fin-FE丁）。圖13 繪示Si-RIE後的斷面圖。如圖13所示，準備s〇I基板， 1279〇縣_ 該SQI基板包含支持基板8] __________ 的BOX膜82，以及在該BOX膜上形成的Si膜83。在該 Si膜83上覆蓋Si-RIE用的罩模材料，在該罩模形成圖案， 以圖案化的罩模材料84為罩模進行Si-RIE。 此時’為取得BOX氧化膜82及Si膜83的蝕刻選擇 比，在蝕刻之途中，切換對翼片部的RIE氣體，使氧化膜 的削蝕量變少。如此，則形成翼部的Si膜83的蝕刻形狀果 由途中形成錐形狀，在該BOX獏82少許受職之同時使 其下部的角成銳角形狀。 其後，因Si_RIE形成的沉積物之除去處理，或閘 緣膜形成時之前處理時使用的系（氫敗酸系）的濕式= 理’ BOX膜的上部亦受腐蝕，同時被 的 下部亦發生側部腐蝕。 八月丨W的 如圖14所示’在閘極絕緣膜85形成後，在形 =片，下側。形一 較電壓時’會因電場集中形成臨限值 由石夕區域^^何方式’如的先前之翼片FET，皆备 狀的發r向侧，形成這種; 中形成非所望的寄生電=奴㈣成鋪，會因電場集 【發明内容】 本發明第-例_型FET包括：支持基板；埋入絕 1279002 17534pifl.doc 緣膜，&在忒支持基板上；翼片部，設在該埋入絕緣膜上， 由石夕層形，並有互相對向的側面；以及閘極，隔著絕緣膜 设置至少盍覆該側面的一部分。閘極由較該支持基板與該 埋入絕緣敎界面更低的彳m覆蓋該側面的一部分。 本發明第二例的半導體裝置，含有翼片型FET以及平 面型MOSFET。該翼片型FET包括··支持基板；埋入絕緣 膜丄设在該支持基板上；翼片部，設在該埋人絕緣膜上， 由第一半導體層形成，並有互相對向的側面；以及第一閘 極’隔著第m賴設置，形成至少覆蓋該側面之一 部分，该第一閘極由比該支持基板與該埋入絕緣膜之界面 更低的位置起’覆蓋該側面的一部分。該平面型Mqsfet 包括·至少一個第二半導體層，設在該埋入絕緣膜上，由 與該第—半賴層同—的半導體材卿成，為利用元件隔 離區域與该翼 >；部隔離；及第二閘極，隔著第二閘極絕緣 膜沿該第二半導體層的長方向形成；以及源極/汲極區域， 在該第二閘極的兩側形成。 本發明第二例的半導體裝置，由翼片型FET，部分空 乏型SOIMOSFET，以及完全空乏型s〇im〇SEFT構成。 "亥翼片型FET包含· 一支持基板；埋入絕緣膜，設在該支 持基板上；翼片部，設在該埋入絕緣膜上，由第一半導體 層形成，有互相對向之側面；以及第一閘極，隔著第一閘 極絕緣膜設置，形成至少蓋覆該側面之一部分，該第一閘 極由比該支持基板與該埋入絕緣膜的界面更低的位置起， 覆盖該側面的一部份。該部分空乏型SoimosfET含有： I2790Q24pi,doc 層，設在該埋人絕緣膜上，由與該第 +導體層的半導體材料構成 與該翼片部隔離，其 才用兀件隔㈣域 著第二閘極絕緣膜，閘極.，隔 ，源極/汲極區域，在該第二閘極的兩;形：。該=空: l:=FElt :Λ少一個第三半導體層，設在:埋 、、、 由/、5亥第一半導體層同一的半導體材料禮 成，同時用元件隔離區域與該翼片 第_ 該第二厚度小於前述之第一厚度;及第 ^弟二閘極絕緣膜’在沿該第三半導體層的長邊方向形 成，以及祕从極區域，在該第三雜的兩側形成。 本發明的第四例，翼片型FET的製造方法為：先 S〇I基板，該S0I基板由支持基板及設在該支持基板上的 埋入絕緣及設在埋人絕緣膜上㈣層構成。在該石夕 層上形成罩模’紐用—枝成的氣體觸⑽基板進 RIE加工，穿透過該埋人絕緣膜，_至該支持基板 望之深度以形成翼片部，隔著閘極絕緣膜形成閘極極，以 由該支持基板覆蓋該翼片部的互相對向之―部分側面， 【實施方式】 以下，參考圖1〜圖8說明第一實施例的翼片型啦 的構造及製造方法。圖1繪示S0I基板1G，該則基 ίο包括石夕製成的支持基板u;埋入氧化Μ 12(Β〇χ膜）， 在該支持基板11上形成，厚度10nm以下，較佳之厚户 5〜10nm ;以及石夕（Si)臈13，形成在該氧化膜12上5 I279〇〇2ifl,oc 度有50〜15〇nm。為抑制濕式處理時的溶蚀速度，用該氧 化膜12中含有氮原子的也可以。 •為由Sl膜13形成翼片部，在該Si膜上13上覆蓋

SiHE時有_選擇比的用免化石夕膜形成的光罩材。再 用微影技在該光罩材14形成圖案，如圖2所示形成光 罩15此場合，不使用光阻法，側璧圖案轉移法等亦可適 用。 y圖j示使用鮮15，用RIE法除去一部分該石夕膜13 後之狀L gp在先前，為取得石夕膜13與氧化膜的㈣ 選擇比，在途中變更RIE的氣體條件，使變成該氧化膜i2 難以雜之絲。對此，在本實例，為使料構造保持垂 直性’不需切換氣體，用單—組成的氣體繼續進行腿。 t圖二所^，因RIE繼續，穿過薄膜的氧化膜12亦即B〇x 膜，溶健支持基板u至所望之深度，形成了翼片部16。 如此，可使翼片部16的傾斜角成88度左右的接近垂直形 狀，其兩側面成為翼片型FET的通道。 如圖5的平面圖所示，在露出的翼片部16的表面形 成閘極絕緣膜後，在基板表面上沉積例如多晶⑪的閉極材 料17。為便於微細之閘極的微影印刷，平坦化該沉積 極材料π以便使用場深度（Depth 〇f Fidd)淺的微影束 置’亦能夠形成十分微細關案。如此，可顯示圖5的A A 斷面如圖6所示的構造。 在該閘極材料17加工之際，不只可使用光阻的圖案 法，與梦絲之加卫同樣地，亦可·㈣獅法在光罩 I279q〇2ifl,〇c 材微衫之方法。更可利用該光阻圖案或光罩材的圖案，加 工"亥閘極材料。使用過的光罩材或光阻除去後，可得如圖 • 7所示的斷面形狀。 • 、即如圖7所示，形成翼片部16的兩側面的一部分， 被閘極19隔著閘極絕緣膜18覆蓋的構造。而且該閘極 19’由比該支持基板11與埋入氧化膜12的界面20更低的 位置起延伸包覆該翼片部16。又，由氮化矽膜形成的該 光罩材15，形成帽部殘留在該翼片部16之上部。 一然後，如圖8所示，與通常的翼片型FET之形成同樣 地經進行源極/汲極用擴展部的離子植入，閘極側璧之形 成源極S//及極D用的離子植入，活性化退火處理，自行 對準矽化物(salicide)膜之形成，層間絕緣膜的沉積，接點 與金屬配線的形成等完成元件。在圖8中僅顯示閘極〗9， 閘極側壁21，及源極區域8/汲極區域 在上述的第一實施例，為露出支持基板11之構造， 在閘極RIE後，形成源極/汲極的離子植入時，該支持基板 馨11亦被摻雜。此場合因有BOX膜擔當絕緣膜之作用，故 只從翼片型FET的上部側形成接點之際，在支持基板中不 能形成電流通路，不會有大問題。 但是，BOX膜非常薄時，有時會經Β〇χ膜在源極、 汲極間發生漏洩電流。這種場合，如圖9所示，在翼片底 4埋入絕緣膜23 ’其厚度至少需高於Β〇χ膜12與翼片部 16的界面22。然後，在源極/汲極區域進行離子植入，玎 避免上述之發生漏洩電流問題。在此場合，在閘極形成後， 127900^,〇〇 =、吧緣膜再進行贿。其次，重新沉積閘侧壁材料， 々成所望厚度的閘賴壁後，進行離子植人。上述絕緣 、如後面所述，可用為元件隔離區域或絕緣膜區域。 以下說明第二實施例，在本實施例說明前述的翼片型 FET與平面型MQSFET混載的半導體裝置。即如圖、⑺的 平面圖及圖11的其B_B之斷面騎示，在支縣板31上 塔載翼片型FET30及平面型M〇SFET4〇。

该翼片型FET30為第一實施例中說明的構造，詳細說 明省略。又，該平面型M〇SFET4〇具有s〇I構造，用半導 體層41軸，由前述之絕緣膜23形成的元件隔離區域42 包圍。 、…M〇SFET40的閘極43，為隔著、絕緣膜（未圖示）沿該 半導體層41的長邊方向形成，且至少位在該半導體層41 與埋入絕緣膜44的界面45的更上部。在該閘極43的兩側 形成源極S及汲極D區域。 圖12繪示翼片型FET，與部份空乏型s〇im〇SFET， 及完全空乏型SOIMOSFET混載的半導體裝置。即如圖12 所示，在支持基板51上塔載有如前述的翼片型FET5〇，及 部分空乏型SOIMOSFET60，以及完全空乏型 SOIMOSFET70。部分空乏型S〇IM〇SFET6〇的半導體層 61的膜厚，比完全空乏型SOIM〇SFET7〇的半導體層^ 的膜厚更厚，該些半導體層由前述之絕緣膜23形成的元件 隔離區域62互相隔離。 關於該些半導體層61、71，由於各別的動作模式各有 12 12790鼠fl.doc 其最適的膜厚，可於各別的區域掩蔽後，利用氧化工程與 餘刻工程之組合，獲得所望之半導體層厚度。 另外，其各別的閘極63、73，為隔著閘極絕緣膜（未 圖示）形成，與圖11同樣的，至少需在該半導體層6ι、 71與埋入絕緣膜的界面更上部形成。 曰 由上述第一及第二實施例可明白，因使用翼片部加工 的最容易方法，故能夠獲得其形狀接近理想的翼片型FET 構造，及其製造方法。

=因使用能夠垂直蝕刻支持基板並可打通埋入絕緣 膜，浸姓支持基板至所望深度的氣體，進行rie加工 成翼片部，故能確保翼片部的垂直性。又，閑極由該支持 基板起，隔著閘極絕緣膜覆蓋該翼片部之互相對向的側面 之-部分，故可在翼片側面施加—樣 特性良好的翼片型，而且能夠抑制在該閘=== 下部:發生非所望的寄生電晶體。更因使用薄的β〇χ :及 能夠谷易形成上述構造的翼片型FET。 、 發^較佳實施例揭露如上，並非用以 限月:任何熟習此技藝者，在不脫離本發明 iH，當可作些許之更動與潤飾，因此本發明之保鳟 範SU視後社+料纖騎敎 X … 【圖式簡單說明】 圖1〜圖6緣示第一實施例的翼 部分的模式化斷面圖。 衣k工私之一 圖7緣示第一實施例的翼片部之模式化斷面圖。 12790,91 圖8繪示第一實施例的翼片型FET的模式化立體圖。 圖9繪示第一實施例的翼片部之製造工程的一部分的 模式化斷面圖。 圖10繪示第二實施例的混載翼片型FET及平面型 MOSFET之半導體裝置的一部分之模式化平面圖。 圖11繪示第二實施例的混載翼片型FET及平面型 MOSFET之半導體裝置的一部分之模式化平面圖。 圖12繪示第二實施例的混載翼片型FET，與部分空 乏型S0IM0SFET及完全空乏型S0IM0SFET的丰導舻壯 置的-部分之模式化斷面圖。 —體衣 圖13及圖μ繪示先前的翼片部之模式化斷面圖。 【主要元件符號說明】 10 SOI基板 1 卜 31、51 支持基板 12、44 BOX膜（埋入絕緣膜） 13 矽膜（矽層） 14 光罩材料 15 光罩 16 翼片部 17 問極材料 18 閘極絕緣膜 19 閘極 20、22、45 界面 21 閘極侧壁 I279CjQ^pifld〇c

23 絕緣膜 30、50 翼片型FET 40 平面型MOSFET 42、62 元件隔離區域 43、63、73 閘極 41、6卜 71 半導體層 60 部分空乏型SOIMOSFET 70 完全空乏型SOIMOSFET

15

Claims (1)

1. • I2790ffipifl,oc 十、申請專利範圍： 1·一種翼片型FET，包括： 一支持基板；及 一埋入絕緣膜，設在該支持基板上；及 一翼片部，設在該埋入絕緣膜上，由矽層形成，並有 互相對向的側面；以及 一閘極，隔著絕緣膜設置，以至少覆蓋該側面的一部 分；其中該閘極由比該支持基板與該埋入絕緣膜之界面更 低的位置起，覆蓋該側面的一部分。 2·如申請專利範圍第1項所述的翼片型FET，其中該 埋入絕緣膜的厚度在5〜10nm。 3·如申請專利範圍第1項所述的翼片型FET，其中該 翼片部對該支持基板呈垂直。 4·如申請專利範圍第1項所述的翼片型FET，其中之 閘極的一部分，用絕緣膜埋至該埋入絕緣膜與該翼片部的 界面之更高部分。 5·如申請專利範圍第1項所述的翼片型FET，其特徵 為在該翼片的上部形成帽蓋層，即僅使用該翼片部的側面。 6·如申請專利範圍第5項所述的翼片型FET，該翼片 型FET即為雙閘極型MOSFET。 7·如申請專利範圍第1項所述的翼片型FET，其中該 閘極與該翼片部之長邊方向垂直相交。 8·如申請專利範圍第1項所述的翼片型FET，其特徵 為該源極/汲極區域在該翼片部形成’以挾著該閘極。 • 12790似削。c 9·一種半導體裝置，包括： 一翼片型FET，包括： 一支持基板； 一埋入絕緣膜’設在邊支持基板上， 一翼片部，設在該埋入絕緣膜上，由第一半導體 層形成，且有互相對向的側面；以及 一第一閘極，隔著第〆閘極絕緣膜設置，形成至 少覆蓋該側面的一部分，該第一閘極由比該支持基板 ® 與該埋入絕緣膜之界面更低的位置起，覆蓋該側面的 一部分；以及 一平面型MOSFET，包括： 至少一第二半導體層，設在該埋入絕緣膜上，由 - 與邊苐一半導體層同一的半導體材料形成，為利用元 . 件隔離區域與該翼片部隔離的； 一第二閘極，隔著第二閘極絕緣膜沿該第二半導 體層的長邊方向形成；以及 φ 一源極/汲極區域，在該第二閘極的兩側形成。 10·如申請專利範圍第9項所述的半導體裝置，其中之 平面型MOSFET是屬於部分空乏型SOI MOSFET。 • 11.如申請專利範圍第9項所述的半導體裝置，其中之 平面型MOSFET是屬於完全空乏型s〇I MOSFET。 12·如申請專利範圍第9項所述的半導體裝置，其特徵 ， 為該第二閘極，在該第二半導體層與該埋入絕緣膜的界面 更高之部分形成。 17 ' I279QQ2pifl,0C 13·如申請專利範圍第9項所述的半導體裝置，其特徵 為該第一半導體層的高度與該第二半導體層的高度各異。 14·一種半導體裝置，包括： ”。 一翼片型FET，包括： 一支持基板； 一埋入絕緣膜，設在該支持基板上； 一翼片部，設在該埋入絕緣膜上，由第一半導體 層形成，且有互相對向之側面；以及 心 一第一閘極，隔著第一閘極絕緣膜設置，形成至 少覆蓋該側面之一部分，該閘極由比該支持基板與該 埋入絕緣膜的界面更低的位置起，覆蓋該側面的一部 分； ° 一部分空乏型SOIMOSFET，包括： 至少一個第二半導體層，設在該埋入絕緣膜 上，由與該第一半導體層同一的半導體材料形成，且 用元件隔離區域與該翼片部隔離，其厚度為第一厚 度； + 一第二閘極，隔著第二閘極絕緣膜，沿該第二 半導體層的長邊方向形成；以及 一源極/汲極區域，在該第二閘極的兩側形成； 以及 一完全空乏型SOIMOSFET，包括： 至少一個第三半導體層，設在該埋入絕緣膜上， 由與該第一半導體層同一的半導體材料形成，且用元 1279〇級_ =隔，域與該翼片部隔離，第三半導體層 苐-厚度，該第二厚度小於前述之第_厚度；又，、、、 一第三閘極’隔著第三絕緣膜，在沿ί第-主道 體層的長邊方向形成；以及 *二+¥ -源極/汲極區域，在該第三閘極的兩側 。 f支為H申圍第14項所述的半導體裳置，其特 第三閘極，分別在該第二半導體層及第 -體層與親人絕緣_界面更高的上部形成。 ^ 1&、如申請專利範圍第14項所述的半導體裝置，其 第-半導體層的高度與該些第二及第三半導體層之^各 異0 Ρ· 一種翼片型FET的製造方法，包括·· 準備SOI基板，该s〇i基板係由支持基板，在該支 持基板上設置的埋人絕、賴，以及設在該埋人絕緣膜上 矽層所形成； ' 在該矽層上形成光罩； 斤加工該矽層形成翼片部，即對該SOI基板進行不切換 乳體的RIE加工，穿透該埋人絕緣膜_該支持基板至所 望深度，形成翼片部；以及 由隔著閘極絕緣膜形成閘極，以由該支持基板覆蓋該 翼片部的互相對向之一部分側面。 、告、18·如申請專利範圍第17項所述的翼片型FET的製 去，其特徵為在埋入絕緣膜中加入氮原子，以抑制渴 式處理時的蝕刻率。 …、 19 I279q7Q2fl,d〇c 19.如申請專利範圍第17項所述的翼片型FET的製 造方法，其特徵為在閘極形成後，沉積絕緣膜至較該翼片 部與該埋入絕緣膜的界面更高的位置。

   20 1279002 17534pifl.doc 七、 指定代表圖： (一)本案指定代表圖為：圖7。 h (二)本代表圖之元件符號簡單說明： 11 支持基板 12 埋入絕緣膜 15 罩膜 16翼片部 18 閘極絕緣膜 B 19閘極 20 界面 八、 本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 無