CN1251260C - 叠层陶瓷电子器件 - Google Patents

叠层陶瓷电子器件 Download PDF

Info

Publication number
CN1251260C
CN1251260C CNB011117176A CN01111717A CN1251260C CN 1251260 C CN1251260 C CN 1251260C CN B011117176 A CNB011117176 A CN B011117176A CN 01111717 A CN01111717 A CN 01111717A CN 1251260 C CN1251260 C CN 1251260C
Authority
CN
China
Prior art keywords
ceramic
electronic components
layer
ceramic electronic
laminated ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011117176A
Other languages
English (en)
Other versions
CN1314686A (zh
Inventor
野田悟
浜田邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1314686A publication Critical patent/CN1314686A/zh
Application granted granted Critical
Publication of CN1251260C publication Critical patent/CN1251260C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明揭示一种叠层陶瓷电容器，这种电容器具有弹性和弯曲特性，并具有耐焊接安装电路基板时产生的热击的高机械强度。叠层陶瓷电容器由叠层和外部电极构成，其中叠层体由多个陶瓷层和设置在它们之间的多个内部电极构成，使得每个内部电极的一端暴露在叠层体的一个端面上，外部电极至少被连接到一个内部电极上，并包含导电元件和具有杨氏模量小于等于9.0×109Pa的玻璃。

Description

叠层陶瓷电子器件
技术领域
本发明涉及叠层陶瓷电子器件，特别涉及具有耐电路基板伸缩性优良的和耐电路基板弯曲性优良的叠层陶瓷电容器。
背景技术
典型的叠层陶瓷电容器由具有内部电极的陶瓷叠层和外部电极构组成。陶瓷叠层体由烧结多层生的陶瓷层组成的陶瓷生的陶瓷叠层体形成。这种生的陶瓷层由电介质材料形成，并且将内部电极设置在陶瓷层之间。通过在多层生的陶瓷层上印刷导电糊，并且烧结印刷在构成生的陶瓷叠层体的多层生的陶瓷成上的导电糊，形成内部电极。形成每个内部电极，使得端部暴露在陶瓷层的端面上。通过将导电糊涂敷在陶瓷叠层体的端面上、以便与暴露在陶瓷叠层体端面上的内部电极的一端连接的步骤，以及烧结导电性糊的步骤，形成外部电极。
用于形成外部电极的导电性糊，主要由导电性成分、无机粘结剂和有机溶剂组成。特别，在使用例如铜(Cu)或者镍(Ni)那样的贱金属作为导电性成分的场合，为了防止导电性成分被氧化，在氮气(N2)中进行烧结。作为在氮气(N2)中进行烧结时的无机粘结剂，在日本实开昭58-14600号公报中公开了基于氧化钡(BaO)的玻璃，在日本特开平4-15606号公报中公开了基于氧化锌(ZnO)的玻璃。
作为无机粘结剂使用前述玻璃的导电糊，能在氮气(N2)中进行烧结，但是导电糊对于陶瓷体的粘结强度低。因此，在将具有由前述导电糊形成的外部电极的叠层陶瓷电容器安装在电路基板上的场合，当周围温度急剧变化或者当热击被施加到叠层陶瓷电容器上时，由于电路基板伸缩产生的应力或者由于外力引起的电路基板的弯曲产生的应力，在某些情况下在叠层陶瓷电容器的内部会发生裂缝。近年来，伴随着电容器薄到0.3到0.2mm的厚度，陶瓷层的厚度降低到几到30mm，内部电极的厚度降低到0.5到2.0μm。对于前述的叠层陶瓷电容器，内部裂缝的发生会导致致命的缺陷。
发明内容
本发明为解决前述问题，其目的在于一种叠层陶瓷电子元件，这种叠层陶瓷电子元件具有优良的耐电路基板伸缩性以及耐弯曲性。特别，本发明的叠层陶瓷电子元件具有耐由于在安装时热击引起的电路基板的伸缩而产生的应力、以及耐由于施加外力所引起的电路基板的弯曲产生的应力的机械强度。
为达到这种目的，本发明的叠层陶瓷电子元件，包括多个陶瓷层、在邻接的陶瓷层之间形成的多个内部电极，和连接到内部电极上的外部电极，其中所述外部电极包含导体和具有杨氏模量小于等于9.0×109Pa的无机粘结剂。
依据本发明的一个方面，提供了一种叠层陶瓷电子元件，其特征在于，包括多个陶瓷层，所述陶瓷层具有多个边缘，多个内部电极，每个所述内部电极设置在邻接的一对陶瓷层之间，外部电极，所述外部电极连接到至少一个内部电极，并包含导体和杨氏模量小于等于9.0×109Pa的无机粘结剂，所述无机粘结剂包括碱性硅酸盐玻璃和磷酸盐玻璃中的至少一种。
依据本发明的另一个方面，提供了一种叠层陶瓷电子元件，其特征在于，包括：设置至少三层陶瓷层，以便形成具有多个端面的主体，从而存在至少两对邻接的陶瓷层，至少两个内部电极，每个内部电极设置在不同的邻接陶瓷层对之间，一对外部电极，每个外部电极连接到所述至少两个内部电极中不同的一个上，每个外部电极包括导体及包含碱性硅酸盐玻璃或磷酸盐玻璃的至少一个无机粘结剂。
附图说明
图1表示与本发明实施例相关的叠层陶瓷电容器的立体图。
具体实施方式
下面，参照附图对实施本发明的最佳实施形态进行说明。
实施形态
表1中所示的玻璃可以作为用于形成外部电极的导电糊的无机粘结剂。但是，本发明的特征在于用具有杨氏模量小的碱性硅酸盐玻璃或者磷酸盐玻璃，作为形成外部电极的导电糊的无机粘结剂。
                表1
  玻璃类型   杨氏模量×109(Pa)
  硅   ≥52.0
  碱性硅酸盐   ≥6.3
  碱土硅酸盐   ≥19.0
  铅硅酸盐   ≥41.2
  硼硅酸盐   ≥9.6
  锌硅酸盐   ≥46.1
  铝硅酸盐   ≥9.7
  氟硅酸盐   ≥67.0
  其它硅酸盐   ≥22.0
  硼酸盐   ≥15.1
  磷酸盐   ≥1.4
  氟磷酸盐   ≥47.0
  铅铝酸盐   ≥28.1
  铝酸盐   ≥79.3
  亚锗酸盐   ≥32.9
  氮氧化物   ≥14.3
  其它氧化物   ≥11.9
  钙酸盐   ≥9.5
  硫化铅   ≥38.0
  卤化物   ≥11.7
利用杨氏模量小于等于9.0×109Pa的玻璃，更佳的是小于等于6.3×109Pa的玻璃，作为包含在外部电极中的无机粘结剂，则能得到在将叠层陶瓷电子器件焊接到母板上时满足耐热击、并具有优良的弯曲和伸缩特性以及具有高机械强度的叠层陶瓷电子器件。
在导电成分是例如镍(Ni)或者铜(Cu)的贱金属的场合，在非氧化气氛中进行烧结。如前所述，当无机粘结剂至少由碱性硅酸盐玻璃或者磷酸盐玻璃中的一种构成时，这种无机粘结剂能充分柔软地流动，以便在保持粘结剂功能的同时促进导电成分的烧结，其结果，能充分地提高外部电极的粘结强度。
在无机粘结剂是碱性硅酸盐玻璃的场合，这种玻璃除包含硅和例如钠(Na)或者锂(Li)的碱性金属成分外，还可以包含Al2O3。在无机粘结剂是磷酸盐玻璃的场合，这种玻璃除包含磷外，还可以包含Al2O3和/或碱性金属氧化物。
导电成分不限于Ni、Cu等贱金属及其合金，也可用贵金属如Ag或Pd。
前述玻璃实质上不包含碱土金属氧化物和锌氧化物。包含碱土金属氧化物和锌氧化物的玻璃的杨氏模量增大。此外，从环境保护的观点出发，在玻璃中不包含铅氧化物为佳，这种铅氧化物污染环境。
此外，较好的是相对于100重量份的前述导电成分，包含2到50重量份、更佳的是4到20重量份的前述无机粘结剂。当无机粘结剂的含量超过前述时，在某些场合导电性会降低，与此相反，当无机粘结剂的含量少于前述时，在某些场合前述粘结剂的功能不能完全实现。
下面，以叠层陶瓷电容器为例说明本发明的叠层陶瓷电子器件。
如图1所示，叠层陶瓷电容器1主要由陶瓷叠层体2和连接到内部电极3的外部电极4构成。其中，陶瓷叠层体2由多个陶瓷层2a和设置在陶瓷层之间的多个内部电极构成。
陶瓷叠层体2由将例如BaTiO3组成的电介质材料构成的叠层陶瓷原料片分散在容器中，并在这种容器中将印刷的导电糊提供在这种陶瓷原料片之间，对这种陶瓷原料片进行烧结的步骤做成。
将内部电极3设置在陶瓷层2a之间，构成陶瓷叠层体2。形成每个内部电极3使其一端暴露在陶瓷叠层体2的一个端面上。内部电极3由通过将导电糊印刷在陶瓷原料片上，并烧结印刷在构成陶瓷原料叠层体的陶瓷原料片上的导电糊的步骤做成。
外部电极4在暴露在陶瓷叠层体2的端面的一端上与内部电极连接，并用将导电糊涂敷在陶瓷叠层体2的端面上进行烧结形成。
在前述实施形态中，使用BaTiO3作为构成陶瓷层2a的材料，但本发明不限于此，例如可以选择使用PbTiO3或者PbZrO3。
此外，内部电极数3和电气与机械连接到外部电极4上的内部电极数3不限于图1所示的实施形态，也可以将内部电极设置成不暴露在陶瓷叠层体2的端面上。
因为叠层陶瓷电容器具有前述结构的外部电极4，所以即使在叠层陶瓷电容器1具有大约0.15到2mm的很小厚度而且很薄，并且其中每个内部电极3具有小于等于40μm的厚度，每个内部电极3具有小于等于3.0μm的厚度的场合，叠层陶瓷电容器1也能满足在焊接时耐热击，具有优良的弯曲和弹性，并具有高的机械强度。
实施例
首先，准备主要由BaTiO3构成的粉末陶瓷、粘结剂和可塑剂，并利用球磨机将这些材料均匀地混合在一起，由此做成陶瓷浆。接着，用括浆法(doctorblade method)，使用做成的陶瓷浆构成陶瓷原料片。接着，将包含Ni的导电糊作为导电成分，涂敷在预先决定的陶瓷原料片上，用于形成的电极膜，通过叠层具有电极膜的陶瓷原料片和不具有电极膜的陶瓷原料片，相继地构成多个陶瓷原料叠层体。接着，在1300℃并在氮气(N2)中对多个陶瓷原料片进行烧结，从而构成多个陶瓷叠层体。
接着，准备表2所示的4.5重量份的玻璃料，25.5重量份的包含乙基纤维素、丁基卡必醇和松油醇的有机溶剂，和70重量份的铜粉，并进行混合和搅拌制作导电糊。用这种方法，制作实施例1到4的导电糊以及比较例1到4的导电糊。
接着，如附图标记4a所示，利用叠层(laminate)将实施例1到4的导电糊以及比较例1到4的导电糊涂敷在相应的陶瓷叠层体的2个相对的端面上，并与连接相对端面的一侧的一端重叠。将得到的具有导电糊的陶瓷叠层体在150℃干燥10分钟后，在氮气(N2)的气氛中在最大温度600℃下烧结10分钟，得到具有连接到内部电极的一对外部电极的陶瓷叠层体。
接着，利用电镀在一对外部电极上形成镀Ni膜，接着，利用电镀在镀Ni膜上形成镀Sn膜，从而形成叠层陶瓷电容器。附图标记6示出了Ni和Sn的组合。用这种方法，形成实施例1到4和比较例1到4的叠层陶瓷电容器。
将引导线焊接在每个叠层陶瓷体电容器的外部电极上，用于测量实施例1到4和比较例1到4的试料的抗拉强度。在这种测量中，将焊接在外部电极上的引导线以100mm/分钟的速度拉伸，通过外部电极在其间界面上从陶瓷叠层体分离的负载，决定外部电极的抗拉强度。表2示出了其结果。
此外，在长100mm×宽40mm×厚1.6mm的玻璃环氧树脂基板的中央部分的区域上，用Sn/Pb共晶焊锡安装实施例1到4和比较例1到4的叠层陶瓷电容器，制作用于测量弯曲强度的实施例1到4和比较例1到4的试料。测量实施例1到4和比较例1到4的试料的弯曲强度，表2示出了其结果。按照日本电子工业协会(EIAJ)规定的方法，测量弯曲强度。即，固定被增强环氧树脂衬底的2端，在向着前面的方向上用压杆压住后表面的中心点，对增强环氧树脂衬底的玻璃进行弯曲，以压杆从开始移动到安装在增强环氧树脂衬底的玻璃上的叠层陶瓷电容器中发生裂缝的位置的距离作为弯曲强度。
                                      表2
  样品   玻璃类型   主要氧化物(3种成份的比例)   拉伸强度H(N)   弯曲强度(mm)
  例   1   碱性硅酸盐   85SiO2-13.5Na2O-1.5Al2O3   21.0   4.01
  2   碱性硅酸盐   70SiO2-25Na2O-5Al2O3   20.5   3.92
  3   磷酸盐   70P2O5-15Al2O3-15Li2O3   16.0   3.96
  4   磷酸盐   60P2O5-20Al2O3-20Li2O3   18.6   3.88
  比较例   1   钡硼酸盐   50B2O3-20SiO2-30BaO   12.6   2.16
  2   钡硼酸盐   30B2O3-30SiO2-40BaO   15.0   1.89
  3   硼酸锌   20B2O3-10SiO2-70ZnO   8.0   1.53
  4   硼酸锌   30B2O3-20SiO2-50ZnO   10.6   1.66
如表2所示，用具有6.3×109Pa左右的杨氏模量的碱性硅酸盐玻璃或者磷酸盐玻璃作为无机粘结剂，构成实施例1到4的叠层陶瓷电容器，则具有16.0到21.0N的高拉伸强度，并具有3.88到4.01mm的高弯曲强度。与此相对，用具有10×109Pa左右的杨氏模量的硼硅酸钡或者硼硅酸锌玻璃作为无机粘结剂，构成比较例1到4的叠层陶瓷电容器，则具有8.0到15.0N的拉伸强度，并具有1.53到2.16mm的弯曲强度，其结果比实施例1到4的叠层陶瓷电容器差。
如前所述，本发明的叠层陶瓷电子器件具有优良的耐电路基板伸缩性以及耐弯曲性。特别，本发明的叠层陶瓷电子元件具有耐由于施加外力所引起的电路基板的弯曲产生的应力的机械强度、以及耐由于在安装时热击引起的电路基板的伸缩而产生的应力。

Claims (13)

1.一种叠层陶瓷电子元件，其特征在于，包括
多个陶瓷层，所述陶瓷层具有多个边缘，
多个内部电极，每个所述内部电极设置在邻接的一对陶瓷层之间，
外部电极，所述外部电极连接到至少一个内部电极，并包含导体和杨氏模量小于等于9.0×109Pa的无机粘结剂，所述无机粘结剂包括碱性硅酸盐玻璃和磷酸盐玻璃中的至少一种。
2.如权利要求1所述的叠层陶瓷电子元件，其特征在于所述导体包括贱金属。
3.如权利要求2所述的叠层陶瓷电子元件，其特征在于所述玻璃实质上不包含碱土金属氧化物和锌氧化物，其中所述无机粘结剂具有小于等于6.3×109Pa的杨氏模量。
4.如权利要求3所述的叠层陶瓷电子元件，其特征在于相对于100重量份的导体，所述外部电极包含2到50重量份的无机粘结剂。
5.如权利要求4所述的叠层陶瓷电子元件，其特征在于至少一个内部电极的一端暴露在陶瓷层的边缘，并且外部电极连接到内部电极暴露于陶瓷层边缘的所述一端上。
6.如权利要求5所述的叠层陶瓷电子元件，其特征在于所述叠层陶瓷电子元件是叠层陶瓷电容器。
7.如权利要求6所述的叠层陶瓷电子元件，其特征在于每个陶瓷层具有小于等于40μm的厚度，每个内部电极具有小于等于3μm的厚度，并且叠层陶瓷电容器具有0.15到2mm的的厚度。
8.如权利要求1所述的叠层陶瓷电子元件，其特征在于所述无机粘结剂具有小于等于6.3×109Pa的杨氏模量。
9.如权利要求1所述的叠层陶瓷电子元件，其特征在于所述玻璃实质上不包含碱土金属氧化物和锌氧化物。
10.如权利要求1所述的叠层陶瓷电子元件，其特征在于相对于100重量份的导体，所述外部电极包含2到50重量份的无机粘结剂。
11.如权利要求1所述的叠层陶瓷电子元件，其特征在于至少一个内部电极的一端暴露在陶瓷层的边缘，外部电极连接到内部电极暴露于陶瓷层边缘的所述一端上。
12.如权利要求11所述的叠层陶瓷电子元件，其特征在于所述叠层陶瓷电子元件是叠层陶瓷电容器。
13.如权利要求12所述的叠层陶瓷电子元件，其特征在于每个陶瓷层具有小于等于40μm的厚度，每个内部电极具有小于等于3μm的厚度，并且叠层陶瓷电容器具有0.15到2mm的的厚度。
CNB011117176A 2000-03-17 2001-03-16 叠层陶瓷电子器件 Expired - Fee Related CN1251260C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP076283/00 2000-03-17
JP076283/2000 2000-03-17
JP2000076283A JP3528749B2 (ja) 2000-03-17 2000-03-17 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN1314686A CN1314686A (zh) 2001-09-26
CN1251260C true CN1251260C (zh) 2006-04-12

Family

ID=18594047

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011117176A Expired - Fee Related CN1251260C (zh) 2000-03-17 2001-03-16 叠层陶瓷电子器件

Country Status (5)

Country Link
US (1) US6370015B2 (zh)
JP (1) JP3528749B2 (zh)
KR (1) KR100400155B1 (zh)
CN (1) CN1251260C (zh)
DE (1) DE10112861C2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053079B1 (ko) * 2003-03-26 2011-08-01 쿄세라 코포레이션 적층형 전자부품 및 그 제조방법
JP4093188B2 (ja) * 2003-05-27 2008-06-04 株式会社村田製作所 積層セラミック電子部品とその実装構造および実装方法
CN101512796A (zh) * 2006-08-17 2009-08-19 萤火虫能源公司 包括导电磷酸盐玻璃部件的电池
US8581108B1 (en) * 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
US8084855B2 (en) 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8617913B2 (en) 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US8076185B1 (en) 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
US8637980B1 (en) 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
US7545626B1 (en) * 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
US8119040B2 (en) 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101452048B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101462746B1 (ko) * 2013-01-02 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102086480B1 (ko) * 2013-01-02 2020-03-09 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US9287049B2 (en) 2013-02-01 2016-03-15 Apple Inc. Low acoustic noise capacitors
KR101412940B1 (ko) * 2013-03-29 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101654886B1 (ko) 2016-03-18 2016-09-06 이광성 양자 에너지와 음이온 방사 온열장치
US10957488B2 (en) * 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902102A (en) 1974-04-01 1975-08-26 Sprague Electric Co Ceramic capacitor with base metal electrodes
US4246625A (en) * 1978-11-16 1981-01-20 Union Carbide Corporation Ceramic capacitor with co-fired end terminations
JPS5814600A (ja) 1981-07-17 1983-01-27 富士通テン株式会社 電子機器のシ−ルド板取付け装置
US4687540A (en) * 1985-12-20 1987-08-18 Olin Corporation Method of manufacturing glass capacitors and resulting product
KR880011838A (ko) * 1987-03-30 1988-10-31 서주인 적층 세라믹 콘덴서의 외부전극 형성방법
JPH0415606A (ja) 1990-05-09 1992-01-21 Toto Ltd 光コネクタ用セラミックフェルールの射出成形用金型
JP3152065B2 (ja) * 1994-06-20 2001-04-03 株式会社村田製作所 導電性ペーストおよび積層セラミックコンデンサ
JP3582927B2 (ja) * 1996-03-18 2004-10-27 三菱マテリアル株式会社 チップ型サーミスタ
JPH1083933A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd セラミック電子部品の製造方法
JP3363369B2 (ja) * 1998-01-30 2003-01-08 京セラ株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20010030493A1 (en) 2001-10-18
JP2001267173A (ja) 2001-09-28
DE10112861C2 (de) 2003-11-06
KR20010091929A (ko) 2001-10-23
DE10112861A1 (de) 2002-07-04
CN1314686A (zh) 2001-09-26
US6370015B2 (en) 2002-04-09
KR100400155B1 (ko) 2003-10-01
JP3528749B2 (ja) 2004-05-24

Similar Documents

Publication Publication Date Title
CN1251260C (zh) 叠层陶瓷电子器件
JP4645594B2 (ja) 導電性ペースト及びそれを用いたセラミック電子部品
US7804677B2 (en) Electronic component and method for producing the same
JP2001035739A (ja) 積層セラミック電子部品及びその製造方法
CN115692021A (zh) 多层电子组件
JPH08180731A (ja) 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
CN113614866B (zh) 芯片型陶瓷电子部件及其制造方法
JP3363369B2 (ja) 積層セラミックコンデンサ
KR20210077972A (ko) 적층형 전자 부품
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
JP2816742B2 (ja) 回路基板
JPH08298018A (ja) 導電性ペースト
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP4691818B2 (ja) 積層セラミック電子部品
JP2842711B2 (ja) 回路基板
JP3556377B2 (ja) 配線基板
CN215417894U (zh) 多层电子组件
US11817266B2 (en) Conductive paste and ceramic electronic component
US20230170155A1 (en) Method for manufacturing electronic component
JPH06314517A (ja) 導体ペースト及びそれを用いたセラミック多層配線基板
JP2842710B2 (ja) 回路基板
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP2842707B2 (ja) 回路基板
JP2002093655A (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20100316