CN1251101C - 选择装置的控制方法及使用该方法的图像形成装置 - Google Patents

选择装置的控制方法及使用该方法的图像形成装置 Download PDF

Info

Publication number
CN1251101C
CN1251101C CNB001362232A CN00136223A CN1251101C CN 1251101 C CN1251101 C CN 1251101C CN B001362232 A CNB001362232 A CN B001362232A CN 00136223 A CN00136223 A CN 00136223A CN 1251101 C CN1251101 C CN 1251101C
Authority
CN
China
Prior art keywords
bus
selecting arrangement
apparatus main
main body
passes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001362232A
Other languages
English (en)
Other versions
CN1311479A (zh
Inventor
难波邦治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN1311479A publication Critical patent/CN1311479A/zh
Application granted granted Critical
Publication of CN1251101C publication Critical patent/CN1251101C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Bus Control (AREA)
  • Facsimiles In General (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及串列连接的若干选择装置的控制方法及使用该方法的图像形成装置，尤其涉及设定选择装置的ID地址。二层选择装置场合，通过变换器31c、32c设定各选择装置的一位ID；四层选择装置场合，通过变换器41c、42c、43c、44c及“或”门41d、42d、43d、44d设定二位ID。串列连接若干选择装置场合，使用I2C母线减少信号线，且以简单结构设定各选择装置的ID地址。

Description

选择装置的控制方法及 使用该方法的图像形成装置
本发明涉及串列连接的若干选择装置的控制方法及使用该方法的图像形成装置，尤其涉及设定选择装置的识别(Identification，以下简记为ID)地址。
在例如复印机、打印机等图像形成装置中，作为图像形成装置本体的选择装置可以列举例如在第一层供纸盒之外还增设至少一个供纸盒使用。该增设供纸盒的结构本身大多不区别为第二层专用、第三层专用等，而是叠合同一结构的增设盒使用。那时，装置本体必须按叠合顺序识别第二层、第三层进行控制，由于叠合若干相同结构的增设供纸盒使用，所以，必须识别各供纸盒是第几层。
图4表示先有技术例，100表示图像形成装置，第一层供纸盒11与第二层供纸盒12作为选择装置与本体10连接。在该先有技术例中，仅按可连接台数即选择装置11、12准备全部控制信号线，以2根输出信号线S1、S2及6根输入信号线S3-S8作为一组控制信号线，通过该控制信号线S1～S8控制选择装置11或12。另外，在该先有技术例中，最多可连接二层供纸盒，下位增设供纸盒12的控制信号线S1～S8全部通过上位的增设供纸盒11。因此，信号线数成为：(2+6)×2＝16
图5表示另一先有技术例，200表示图像形成装置，通过“与”门使得从选择装置21、22向本体20的输入信号线S3～S8多路传输，减少控制线的根数，即将6根输入信号线作为共用信号线，根据来自本体20的选择信号S9，检测输入信号，分别进行选择，将信号线的数减少到11根，即输出信号线2×2根+输入信号线6根+选择信号线1根。
但是，在图4所示先有技术例中，控制信号线的根数成为可连接的选择装置台数的整数倍。因此，选择装置的连接台数较少场合虽然不会引起大问题，但若选择装置的连接台数变多，则引起信号线根数增加及连接器的极数增加等，导致成本上升，这是不希望的。例如，三层供纸盒场合，为3×8＝24根，四层供纸盒场合，为4×8＝32根。
另外，在图5所示先有技术例中，虽然与图4例相比能减少若干控制信号线的根数，但从本体20的输出信号线S1、S2的根数与图4一样成为可连接的选择装置台数的整数倍，在输出信号多的系统中成为问题。
众所周知，作为这种连接方法有使用串行母线的二位I2C母线。于是，串接若干选择装置场合，使用I2C母线可减少信号线，但在这种场合设定若干选择装置的ID地址成为问题。
作为这种先有技术例，可以列举例如特开平9-244986和特开平11-96090号公报。前者公开了为使实际上对地址线数无限制的构成要素与I2C母线结合，活动地变更各构成要素地址的方法；后者公开了一种方法，其目的在于，取消可连接在一条I2C母线上的线数限制。
本发明就是鉴于上述先有技术所存在的问题而提出来的，本发明的目的在于，提供一种选择装置的控制方法及使用该方法的图像形成装置，在串列连接若干选择装置场合，能使用I2C母线，减少信号线，同时，能以简单结构设定各选择装置的ID地址。
为了实现上述目的，本发明提出一种选择装置的控制方法，相对本体通过I2C母线串列连接若干选择装置，在本体与各选择装置之间通过I2C母线进行串行通信；其特征在于，在所述装置主体中设置与所述I2C总线连接的处理器；
在所述的至少一个选择装置的每个装置中分别设置I2C总线兼容装置，其中每一个I2C总线兼容装置都通过所述的I2C总线与所述装置主体进行串接并进行通信，并且每一个I2C总线兼容装置都包含一个唯一的标识值，该标识值根据多个连接到装置主体的选择装置、和所述至少一个选择装置串接到所述装置主体的相关连接位置进行设置；并且
所述装置主体利用所述的唯一标识值，对所述至少一个选择装置的每个装置都分配一个标识地址。
根据本发明的选择装置的控制方法，其特征还在于，本体通过I2C母线向上述各ID发送指令，ACK信号通过I2C母线返信场合，检出连接有该ID的选择装置，无ACK信号返信场合，检出没有连接该ID的选择装置。
根据本发明的选择装置的控制方法，其特征还在于，上述本体通过I2C母线向上述各ID发送指令，根据通过I2C母线返信的ACK信号，检测是否连接有比最多可连接台数多的选择装置。
为了实现上述目的，本发明提出一种图像形成装置，相对装置本体通过I2C母线串列连接若干选择装置，在本体与各选择装置之间通过I2C母线进行串行通信；其特征在于，
在所述装置主体中设置与所述I2C总线连接的处理器；
在所述的至少一个选择装置的每个装置中分别设置I2C总线兼容装置，其中每一个I2C总线兼容装置都通过所述的I2C总线与所述装置主体进行串接并进行通信，并且每一个I2C总线兼容装置都包含一个唯一的标识值，该标识值根据多个连接到装置主体的选择装置、和所述至少一个选择装置串接到所述装置主体的相关连接位置进行设置；并且
所述装置主体利用所述的唯一标识值，对所述至少一个选择装置的每个装置都分配一个标识地址。
根据本发明的图像形成装置，其特征还在于，装置本体通过I2C母线向上述各ID发送指令，ACK信号通过I2C母线返信场合，检出连接有该ID的选择装置，无ACK信号返信场合，检出没有连接该ID的选择装置。
根据本发明的图像形成装置，其特征还在于，上述装置本体通过I2C母线向上述各ID发送指令，根据通过I2C母线返信的ACK信号，检测是否连接有比最多可连接台数多的选择装置。
下面说明本发明的效果。
按照本发明的选择装置的控制方法及使用该方法的图像形成装置，串列连接前后逻辑电路场合，各选择装置的逻辑电路根据前层连接数输出不同的逻辑值，根据该逻辑值设定各选择装置的ID，所以，串列连接若干选择装置场合，能使用I2C母线减少信号线，且能以简单结构设定各选择装置的ID地址。
按照本发明的选择装置的控制方法及使用该方法的图像形成装置，本体通过I2C母线向各ID发送指令，ACK信号通过I2C母线返信场合，检出连接有该ID的选择装置，无ACK信号返信场合，检出没有连接该ID的选择装置，所以，在不设置用于检测连接的独立信号线状态下，本体侧能识别选择装置的连接状况。
按照本发明的选择装置的控制方法及使用该方法的图像形成装置，本体通过I2C母线向各ID发送指令，根据通过I2C母线返信的ACK信号，检测是否连接有比本体侧最多可连接台数多的选择装置，所以，在不设置用于检测连接的独立信号线状态下，本体侧能识别选择装置的连接台数。
附图简要说明如下：
图1是用于说明本发明涉及的选择装置的控制方法及使用该方法的图像形成装置的第一实施例的方框图；
图2是用于说明本发明涉及的选择装置的控制方法及使用该方法的图像形成装置的第二实施例的方框图；
图3是表示ACK信号的说明图，其中，图3A表示连接有选择装置场合，图3B表示没有连接选择装置场合；
图4是用于说明以往的选择装置控制方法及使用该方法的图像形成装置的方框图；
图5是用于说明以往另一种选择装置控制方法及使用该方法的图像形成装置的方框图。
下面参照附图，详细说明本发明实施例。
第一实施例
下面先说明第一实施例，图1是用于说明本发明涉及的选择装置的控制方法及使用该方法的图像形成装置的第一实施例的方框图。
在图1所示例中，标号300表示图像形成装置，表示相对装置本体30最多可增设两层31、32场合，另外，在串行通信中使用二位的I2C串行母线(时钟线SCL，数据线SDA)。在增设供纸盒31、32中分别设有控制电路31a、32a以及I2C对应器件31b、32b，在各供纸盒31、32，控制电路31a、32a与I2C对应器件31b、32b之间分别通过合计8根(2+6)信号线连接。I2C对应器件31b、32b的各时钟端子SCL、数据端子SDA共同与本体30内的CPU30a的时钟端子SCL、数据端子SDA连接。
为了通过引自装置本体30内的CPU30a的时钟线SCL、数据线SDA两根信号线再经I2C对应器件31b、32b进行串行通信，分别与I2C对应器件31b、32b相对应设置变换器31c、32c。I2C对应器件31b的一位ID端子接地，I2C对应器件32b的ID端子通过变换器31c接地。
即通过变换器31c、32c分别将I2C对应器件31b、32b的一位ID地址设定为“0”、“1”，将来自连接在前层的装置的一位ID地址设为基准，装置本体30区别第一层供纸盒31和第二层供纸盒32进行通信。在此，I2C对应器件31b、32b是CPU或I/O扩展电路，种类不问。在这种结构中，作为先有技术例的图4中16根、图5中11根信号线能减少到3根。
第二实施例
下面说明第二实施例，图2是用于说明本发明涉及的选择装置的控制方法及使用该方法的图像形成装置的第二实施例的方框图。
在图2所示例中，标号400表示图像形成装置，表示最多可增设四层41～44场合，通过四根信号线、即一根时钟线SCL、一根数据线SDA及二根ID线可分别与各层供纸盒41～44通信。在这种场合，为了以二位设定ID，在供纸盒41～44中分别对应设有变换器41c、42c、43c、44c及“或”门41d、42d、43d、44d。
通过变换器41c、42c、43c、44c分别设定各层供纸盒41、42、43、44的二位ID的MSB“1”、“0”、“1”、“0”，通过“或”门41d、42d、43d、44d分别设定各层供纸盒41、42、43、44的二位ID的LSB“0”、“0”、“1”、“1”。因此，根据来自连接在前层的装置的ID信号，从第一层供纸盒41到第四层供纸盒44的二位ID分别被设定为“10”、“00”、“11”、“01”。
在I2C母线标准中规定，在进行通信的器件之间回复确认(Acknowledge，以下简记为ACK)信号。因此，连接有对方器件场合，回复ACK信号，没有连接场合，不返送ACK信号。于是，装置本体40侧一边顺序改变各层供纸盒41、42、43、44的ID，一边发送指令，识别返送ACK信号的供纸盒。因此，通过使用I2C母线的ACK信号，作为检测有否连接增设供纸盒的装置，不需要准备特别的用于检测连接的信号，而能检测选择装置的连接状态。
图3是表示ACK信号的说明图，表示利用ACK信号检测连接的场合。图3A所示数据信号SDA表示连接有选择装置场合，由于有ACK信号，检测为连接有选择装置，图3B所示数据信号SDA表示没有连接选择装置场合，由于无ACK信号，检测为没有连接选择装置。
另外，在图2所示例中，能设定四个ID，但在装置本体40原本最多只能增设三层场合，若从第四层增设的供纸盒返送ACK信号时，能检出连接有比本体最多可连接台数多的选择装置。
当然，本发明并不局限于上述实施例，在本发明技术思想范围内可以作种种变更，它们都属于本发明的保护范围。

Claims (6)

1.一种选择装置的控制方法，相对装置本体通过I2C母线串列连接若干选择装置，在装置本体与各选择装置之间通过I2C母线进行串行通信；其特征在于，
在所述装置主体中设置与所述I2C总线连接的处理器；
在所述的至少一个选择装置的每个装置中分别设置I2C总线兼容装置，其中每一个I2C总线兼容装置都通过所述的I2C总线与所述装置主体进行串接并进行通信，并且每一个I2C总线兼容装置都包含一个唯一的标识值，该标识值根据多个连接到装置主体的选择装置、和所述至少一个选择装置串接到所述装置主体的相关连接位置进行设置；并且
所述装置主体利用所述的唯一标识值，对所述至少一个选择装置的每个装置部分配一个标识地址。
2.根据权利要求1中所述的选择装置的控制方法，其特征在于，上述本体通过I2C母线向上述各ID发送指令，当ACK信号通过I2C母线返回的情况下，检出连接有该ID的选择装置，当没有ACK信号返回的情况下，检出没有连接该ID的选择装置。
3.根据权利要求1或2中所述的选择装置的控制方法，其特征在于，上述本体通过I2C母线向上述各ID发送指令，根据通过I2C母线返信的ACK信号，检测是否连接有比本体侧最多可连接台数多的选择装置。
4.一种图像形成装置，相对装置本体通过I2C母线串列连接若干选择装置，在装置本体与各选择装置之间通过I2C母线进行串行通信；其特征在于，
在所述装置主体中设置有与所述I2C总线连接的处理器；
在所述的至少一个选择装置的每个装置中分别设置有I2C总线兼容装置，其中每一个I2C总线兼容装置都通过所述的I2C总线与所述装置主体进行串接并进行通信，并且每一个I2C总线兼容装置都包含一个唯一的标识值，该标识值根据多个连接到装置主体的选择装置、和所述至少一个选择装置串接到所述装置主体的相关连接位置进行设置；并且
所述装置主体利用所述的唯一标识值，对所述至少一个选择装置的每个装置都分配一个标识地址。
5.根据权利要求4中所述的图像形成装置，其特征在于，上述本体通过I2C母线向上述各ID发送指令，当ACK信号通过I2C母线返回的情况下，检出连接有该ID的选择装置，当没有ACK信号返回的情况下，检出没有连接该ID的选择装置。
6.根据权利要求4或5中所述的图像形成装置，其特征在于，上述装置本体通过I2C母线向上述各ID发送指令，根据通过I2C母线返信的ACK信号，检测是否连接有比装置本体侧最多可连接台数多的选择装置。
CNB001362232A 1999-12-16 2000-12-14 选择装置的控制方法及使用该方法的图像形成装置 Expired - Fee Related CN1251101C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP358147/1999 1999-12-16
JP35814799A JP2001175584A (ja) 1999-12-16 1999-12-16 オプション機器の制御方法

Publications (2)

Publication Number Publication Date
CN1311479A CN1311479A (zh) 2001-09-05
CN1251101C true CN1251101C (zh) 2006-04-12

Family

ID=18457795

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001362232A Expired - Fee Related CN1251101C (zh) 1999-12-16 2000-12-14 选择装置的控制方法及使用该方法的图像形成装置

Country Status (4)

Country Link
US (1) US6823400B2 (zh)
JP (1) JP2001175584A (zh)
KR (1) KR100439640B1 (zh)
CN (1) CN1251101C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123615A (zh) * 2011-11-18 2013-05-29 快捷半导体(苏州)有限公司 管脚可选的i2c从机地址

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003190559A (ja) * 2001-12-26 2003-07-08 Aruze Corp 遊技機
US6874050B2 (en) * 2002-01-16 2005-03-29 Hewlett-Packard Development Company, L.P. Circuit and method for expanding a serial bus
AU2002235112A1 (en) * 2002-02-19 2003-09-09 Infineon Technologies Ag A method for a first semiconductor device to determine if it is coupled to a second semiconductor device
WO2005106689A1 (en) * 2004-04-29 2005-11-10 Koninklijke Philips Electronics N.V. Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore
JP4794218B2 (ja) * 2004-06-25 2011-10-19 パナソニック株式会社 スレーブ装置、マスタ装置及び積層装置
KR100613606B1 (ko) 2004-06-25 2006-08-21 삼성전자주식회사 전송받은 본체의 사양정보를 이용하여 자신의 구동조건을설정하는 화상형성기기의 옵션장치 및 그 제어방법
JP2006244416A (ja) 2005-03-07 2006-09-14 Fujitsu Ltd マスターノード及びスレーブノードを有する電子装置システム
JP4595720B2 (ja) * 2005-07-07 2010-12-08 ブラザー工業株式会社 画像形成装置及びオプションユニット
JP2007164765A (ja) * 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法
JP4481244B2 (ja) * 2005-12-15 2010-06-16 京セラミタ株式会社 画像形成装置
US7587539B2 (en) * 2006-04-25 2009-09-08 Texas Instruments Incorporated Methods of inter-integrated circuit addressing and devices for performing the same
JP4926083B2 (ja) * 2008-01-24 2012-05-09 株式会社リコー 画像形成装置
JP2009301310A (ja) * 2008-06-13 2009-12-24 Yokogawa Electric Corp モジュールシステム
US8225021B2 (en) * 2009-05-28 2012-07-17 Lexmark International, Inc. Dynamic address change for slave devices on a shared bus
US8621116B2 (en) 2011-08-26 2013-12-31 Lexmark International, Inc. Dynamic address change optimizations
JP5365381B2 (ja) * 2009-07-09 2013-12-11 大日本印刷株式会社 回路板の検査方法、回路板の検査装置
US8461782B2 (en) * 2009-08-27 2013-06-11 Allegro Microsystems, Llc Linear or rotational motor driver identification
JP2011064962A (ja) * 2009-09-17 2011-03-31 Fuji Xerox Co Ltd 画像形成装置
JP5314563B2 (ja) * 2009-10-22 2013-10-16 旭化成エレクトロニクス株式会社 装置間通信システムおよび通信装置
CN102567250B (zh) * 2010-11-29 2016-06-01 意法半导体股份有限公司 具有可通过降低数量的端子编程的地址的电子设备
WO2014083707A1 (ja) * 2012-11-30 2014-06-05 カナレ電気株式会社 Ｉ２ｃ通信方法、およびｉ２ｃ通信装置
JP5863682B2 (ja) * 2013-01-30 2016-02-17 京セラドキュメントソリューションズ株式会社 湿度検出装置、画像形成装置
JP5855616B2 (ja) * 2013-09-12 2016-02-09 大日本印刷株式会社 回路板の検査方法、回路板の検査装置
JP6385107B2 (ja) * 2014-04-02 2018-09-05 キヤノン株式会社 画像形成システム及びオプション装置
JP6180990B2 (ja) * 2014-04-25 2017-08-16 本田技研工業株式会社 ガス監視システム及びガス監視方法
JP6516535B2 (ja) * 2015-03-31 2019-05-22 キヤノン株式会社 画像形成システム及びオプション装置
US10140242B2 (en) 2015-09-10 2018-11-27 Qualcomm Incorporated General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
EP3695334A1 (en) 2018-12-03 2020-08-19 Hewlett Packard Enterprise Development Company LP Logic circuitry
CA3121418A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry
CN113168443A (zh) 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
CA3121110A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry package
BR112021010044A2 (pt) 2018-12-03 2021-08-17 Hewlett-Packard Development Company, L.P. circuitos lógicos
JP7041324B2 (ja) 2018-12-03 2022-03-23 ヒューレット－パッカード デベロップメント カンパニー エル．ピー． 論理回路
ES2902154T3 (es) 2018-12-03 2022-03-25 Hewlett Packard Development Co Circuitos lógicos
WO2020117776A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry
US11407229B2 (en) 2019-10-25 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138177A (ja) * 1984-12-11 1986-06-25 Fujitsu Ltd 複数機器の選択方法
KR890005154B1 (ko) * 1987-04-25 1989-12-14 삼성반도체통신 주식회사 쿼드유와트 칩 선택제어회로
GB8921143D0 (en) * 1989-09-19 1989-11-08 Psion Plc Serial data transmission
US5606515A (en) * 1993-02-03 1997-02-25 Instron Corporation Sensor conditioning circuitry for use with electrically excited transducers
JPH0850563A (ja) * 1994-08-08 1996-02-20 Fujitsu General Ltd メモリのテスト回路
US5745493A (en) 1995-11-20 1998-04-28 International Business Machines Corporation Method and system for addressing multiple components on a communication bus
KR19980014552A (ko) * 1996-08-13 1998-05-25 배순훈 Iic버스콘트롤시스템에서의 복수ic제어방법
KR100209199B1 (ko) * 1996-11-15 1999-07-15 전주범 I2c 버스 사용 점검 장치 및 방법
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
KR19980076883A (ko) * 1997-04-15 1998-11-16 김영환 I2c 버스의 주소 공간 확장을 위한 동적 주소 배치 장치 및 그 제어 방법
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
KR19990048938A (ko) * 1997-12-11 1999-07-05 이형도 프로그래머블 어드레스 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123615A (zh) * 2011-11-18 2013-05-29 快捷半导体(苏州)有限公司 管脚可选的i2c从机地址

Also Published As

Publication number Publication date
CN1311479A (zh) 2001-09-05
JP2001175584A (ja) 2001-06-29
KR20010062398A (ko) 2001-07-07
US20010029554A1 (en) 2001-10-11
US6823400B2 (en) 2004-11-23
KR100439640B1 (ko) 2004-07-12

Similar Documents

Publication Publication Date Title
CN1251101C (zh) 选择装置的控制方法及使用该方法的图像形成装置
EP0226765A2 (en) Variable length backplane bus
CN1287313A (zh) 外部设备连接装置
CN1896755A (zh) 用于检测电缆的连接状态的显示设备
CN1324764C (zh) 插件板边缘连接器连接夹具及插件板边缘连接器连接结构
US5170113A (en) Electric cable connection error-detect method and apparatus
CN1016096B (zh) 检测凸纹线形状的装置
EP0762291B1 (en) Hard disk apparatus having bus and its installing method
EP0939375A2 (en) Apparatus for connecting differential and single ended SCSI devices
CN1240603C (zh) 远程监视系统
US6393329B1 (en) Base board, power supply unit and CPU unit mounted thereon in programmable controller system
CN1130878C (zh) 电子设备、数据通信方法及电子设备的数据处理方法
US7924826B1 (en) Method and apparatus for device pinout mapping
US5293498A (en) Arrangement of designation of drive element number using mother boards
CN1746868A (zh) 防止写入禁设值到寄存器中的半导体器件
US6433988B1 (en) Method and apparatus for protection switching
CN1030883C (zh) 检测电子交换系统电话线路状态的方法和设备
JP2856215B2 (ja) ユニット間ケーブルの接続状態検出方法
CN1779475A (zh) 板间连接故障检测方法及单板与背板的插座结构
JPS58196092A (ja) 印刷回路基板の誤插入検出方式
JPH012271A (ja) ケ−ブル接続監視回路
CN1589440A (zh) 多接口端口的多路复用器
JPH09218735A (ja) ディジーチェーン接続／終端回路設定状態確認方法、並びにディジーチェーン接続処理システム
CN1280338A (zh) 电子设备和计算机系统
JPH0316445A (ja) 終端方式

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20141214

EXPY Termination of patent right or utility model