KR19990048938A - 프로그래머블 어드레스 회로 - Google Patents
프로그래머블 어드레스 회로 Download PDFInfo
- Publication number
- KR19990048938A KR19990048938A KR1019970067765A KR19970067765A KR19990048938A KR 19990048938 A KR19990048938 A KR 19990048938A KR 1019970067765 A KR1019970067765 A KR 1019970067765A KR 19970067765 A KR19970067765 A KR 19970067765A KR 19990048938 A KR19990048938 A KR 19990048938A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- communication
- slave
- control signal
- control
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
본 발명은 I2C 통신에서 슬레이브 어드레스를 소프트웨어로 콘트롤하여 어드레스를 가변할 수 있는 프로그래머블 어드레스 회로에 관한 것으로, I2C 통신을 수행하기 위한 시리얼 클럭 라인과 시리얼 데이터 라인을 공유하며 I2C 통신을 수행하는 다수의 슬레이브 아이시와, 다수의 슬레이브 아이시중 통신하고자 하는 하나의 슬레이브 아이시에 특정 어드레스를 설정하는 제어신호를 출력하는 제어부와, 제어신호를 디코딩하여 디코딩된 값에 따라 통신하고자 하는 하나의 슬레이브 아이시를 선택하는 선택신호를 출력하는 디코딩부를 구비하여, 새로운 I2C 칩을 부가하여 사용할 경우에도 어드레스가 중복되는 것을 방지할 수 있다.
Description
본 발명은 프로그래머블 어드레스 회로에 관한 것으로, 특히 I2C 통신에서 통신용 슬레이브 아이시의 어드레스를 소프트웨어로 콘트롤함으로써 통신용 슬레이브 아이시의 어드레스를 소프트웨어로 가변할 수 있는 프로그래머블 어드레스 회로에 관한 것이다.
일반적으로, I2C 통신에서 통신용 슬레이브 아이시(IC:Integrated Circuit)에 대하여 어드레스를 지정하고 지정된 어드레스를 발생하여 통신하고자 하는 라인의 통신용 슬레이브 아이시를 억세스하여 억세스된 아이시를 통하여 I2C 통신을 하게 된다.
도 1(a)는 종래의 통신용 슬레이브 아이시에 어드레스를 매핑하는 회로를 도시한 회로도로서, 여기에서 도시한 바와 같이 엠피유(MPU:MicroProcessor Unit)(11)의 데이터 버스(12)에 각각의 통신용 슬레이브 아이시 칩(15,16)들이 연결되어 있고, 각각의 통신용 슬레이브 아이시 칩(15,16)에는 어드레스 발생회로(13,14)가 연결되어 있다.
I2C 통신용 슬레이브 칩(15,16)들은 각각의 어드레스 발생회로(13,14)에 의하여 그 어드레스가 하드웨어적으로 고정되어 있고 고정된 어드레스를 이용하여 I2C 통신을 수행한다.
도 1의 (b)는 I2C 통신을 위한 클럭과 시리얼 데이터를 도시한 것이다. 여기에서 도시한 바와 같이 각각의 I2C 통신용 아이시의 클럭단자(SCL)와 시리얼 데이터단자(SDA)는 서로 접속되어 동일한 라인을 사용하고 있으므로 사용하고자 하는 어드레스의 통신용 아이시를 선택하여 선택된 통신용 아이시를 억세스하여 그 아이시를 통하여 통신을 하여야 한다.
종래의 I2C를 이용한 칩 콘트롤에서 I2C 슬레이브 아이시의 어드레스를 하드웨어적으로 고정함으로써 새로운 I2C 칩을 부가하여 사용할 경우 어드레스가 중복될 수 있는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서 본 발명의 목적은 I2C 통신에서 통신용 슬레이브 아이시의 어드레스를 소프트웨어로 콘트롤함으로써 통신용 슬레이브 아이시의 어드레스를 소프트웨어로 가변할 수 있는 프로그래머블 어드레스 회로를 제공하는데 있다.
도 1의 (a)는 종래의 통신용 아이시에 어드레스를 매핑하는 회로를 도시한 회로도이다.
도 1의 (b)는 도 1의 (a)에서 도시한 통신용 아이시의 시리얼 클럭과 시리얼 데이터의 예를 도시한 것이다.
도 2의 (a)는 본 발명에 따른 프로그래머블 어드레스 회로의 제1실시예를 도시한 회로도이다.
도 2의 (b)는 본 발명에 따른 프로그래머블 어드레스 회로의 제2실시예를 도시한 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
21 ... 제어부 22 ... 디코더
23-26 ... 통신용 슬레이브 아이시
상기의 목적을 달성하기 위한 구체적인 수단으로서 본 발명에 따른 프로그래머블 어드레스 회로는, I2C 통신을 수행하기 위한 시리얼 클럭 라인과 시리얼 데이터 라인을 공유하며 I2C 통신을 수행하는 다수의 슬레이브 아이시와, 다수의 슬레이브 아이시중 통신하고자 하는 하나의 슬레이브 아이시에 특정 어드레스를 설정하는 제어신호를 출력하는 제어부와, 제어신호를 디코딩하여 디코딩된 값에 따라 통신하고자 하는 하나의 슬레이브 아이시를 선택하는 선택신호를 출력하는 디코딩부를 구비하여, I2C 통신에서 통신용 아이시의 어드레스를 소프트웨어로 콘트롤함으로써 어드레스를 가변할 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 실시예의 구성 및 작용에 대하여 설명하면 다음과 같다.
도 2의 (a)는 본 발명에 따른 프로그래머블 어드레스 회로의 제1실시예를 도시한 회로도이다. 여기에서 도시한 바와 같이 프로그래머블 어드레스 회로의 제1실시예는 I2C 통신을 수행하는 2개의 슬레이브 아이시(23,24)를 접속할 수 있으며 2개의 슬레이브 아이시(23,24)는 I2C 통신을 수행하기 위한 시리얼 클럭 라인과 시리얼 데이터 라인을 공유한다.
제어부(21)는 2개의 슬레이브 아이시(23,24)중 통신하고자 하는 하나의 슬레이브 아이시에 특정 어드레스를 설정하는 제어신호를 출력하도록 2개의 포트를 갖는다. 즉 제어부(21)는 2개의 포트에서 2개의 제어신호를 출력한다. 제어부(21)의 2개의 포트는 디코더(22)와 연결된다.
디코더(22)는 제어부의 2개의 제어신호를 디코딩하여 디코딩된 값에 따라 통신하고자 하는 하나의 슬레이브 아이시를 선택하는 4개의 선택신호를 출력한다. 즉 디코더(22)는 2개의 제어신호 입력에 대하여 4개의 선택신호를 디코딩하여 I2C 통신을 수행할 슬레이브 아이시에 출력한다.
제어부(21)는 포트 2개를 제어하여 이 제어신호에 의하여 디코더(22)의 출력을 변화시킨다. 제어신호는 00, 01, 10, 11이 될 수 있으며 디코더(21)는 2-4디코더로서 2개의 제어신호입력에 대하여 4개의 출력을 가지며 4개의 출력을 2개씩 묶어 슬레이브 아이시의 어드레스 세팅부분과 연결하면 각각 칩의 어드레스를 변화시킬 수 있다. 따라서 I2C 통신에서 통신용 아이시의 어드레스를 소프트웨어로 콘트롤하여 어드레스를 가변할 수 있는 것이다.
도 2의 (b)는 본 발명에 따른 프로그래머블 어드레스 회로의 제2실시예를 도시한 회로도이다. 여기에서 도시한 바와 같이 제2 실시예가 제1실시예와 다른 점은 제어부에서 출력되는 제어신호가 3개의 포트에서 출력되는 점이다. 따라서 프로그래머블 어드레스 회로의 제2실시예는 I2C 통신을 수행하는 슬레이브 아이시를 4개까지 접속할 수 있으며 4개의 슬레이브 아이시(23-26)는 I2C 통신을 수행하기 위한 시리얼 클럭 라인과 시리얼 데이터 라인을 공유하고 이중에서 선택된 슬레이브 아이시만이 시리얼 클럭 라인과 시리얼 데이터 라인을 사용하게 된다.
제어부(21)는 4개의 슬레이브 아이시(23-26)중 통신하고자 하는 하나의 슬레이브 아이시에 특정 어드레스를 설정하는 제어신호를 출력하도록 3개의 포트를 가지고 3개의 포트에서 3개의 제어신호를 각각 출력한다. 제어신호는 000, 001, 010, 011, 100, 101, 110, 111이 될 수 있으며 제어부(21)는 포트 3개를 제어하여 이 제어신호에 의하여 디코더의 출력을 변화시킨다.
디코더(22)는 3개의 제어신호 입력에 대하여 출력을 내야 하므로 8개의 출력을 갖는 디코더를 사용한다. 제어부(21)의 3개의 포트는 디코더와 연결되어 디코더(22)는 제어부(21)의 3개의 제어신호를 디코딩하여 디코딩된 값에 따라 통신하고자 하는 하나의 슬레이브 아이시를 선택하는 8개의 선택신호를 각각 출력한다. 즉 디코더(22)는 3개의 제어신호 입력에 대하여 8개의 선택신호를 디코딩하여 I2C 통신을 수행할 슬레이브 아이시에 출력한다. 디코더(22)는 3-8디코더로서 3개의 제어신호입력에 대하여 8개의 출력을 가지므로 8개의 출력을 2개씩 묶어 슬레이브 아이시의 어드레스 세팅부분과 연결하면 각각 칩의 어드레스를 변화시킬 수 있다. 따라서 I2C 통신에서 통신용 아이시의 어드레스를 소프트웨어로 콘트롤하여 어드레스를 가변할 수 있는 것이다.
또한 제1실시예와 제2실시예를 확장하여 제어부의 제어신호를 4개의 포트에서 출력하고 디코더를 4-16디코더를 사용하여 디코더에서 16개의 선택신호를 출력하면 통신용 슬레이브 아이시를 8개까지 접속하여 사용할 수 있다.
본 발명은 I2C 통신에서 통신용 아이시의 어드레스를 소프트웨어로 콘트롤하여 어드레스를 가변할 수 있도록 하므로써 새로운 I2C 칩을 부가하여 사용할 경우에도 어드레스가 중복되는 것을 방지하는 효과가 있다.
Claims (2)
- I2C 통신에서 통신용 아이시의 어드레스를 소프트웨어로 콘트롤하여 어드레스를 가변할 수 있는 프로그래머블 어드레스 회로에 있어서,I2C 통신을 수행하기 위한 시리얼 클럭 라인과 시리얼 데이터 라인을 공유하며 I2C 통신을 수행하는 다수의 슬레이브 아이시와,상기 다수의 슬레이브 아이시중 통신하고자 하는 하나의 슬레이브 아이시에 특정 어드레스를 설정하는 제어신호를 출력하는 제어부와,상기 제어신호를 디코딩하여 상기 디코딩된 값에 따라 통신하고자 하는 하나의 슬레이브 아이시를 선택하는 선택신호를 출력하는 디코딩부를 포함하여 구성되는 것을 특징으로 하는 프로그래머블 어드레스 회로.
- 제1항에 있어서 상기 제어부는,I/O포트로부터 상기 제어신호를 출력하는 것을 특징으로 하는 프로그래머블 어드레스 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067765A KR19990048938A (ko) | 1997-12-11 | 1997-12-11 | 프로그래머블 어드레스 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067765A KR19990048938A (ko) | 1997-12-11 | 1997-12-11 | 프로그래머블 어드레스 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990048938A true KR19990048938A (ko) | 1999-07-05 |
Family
ID=66089116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970067765A KR19990048938A (ko) | 1997-12-11 | 1997-12-11 | 프로그래머블 어드레스 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990048938A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439640B1 (ko) * | 1999-12-16 | 2004-07-12 | 가부시키가이샤 리코 | 옵션 기기의 제어 방법 |
-
1997
- 1997-12-11 KR KR1019970067765A patent/KR19990048938A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439640B1 (ko) * | 1999-12-16 | 2004-07-12 | 가부시키가이샤 리코 | 옵션 기기의 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085863B2 (en) | I2C device including bus switches and programmable address | |
| KR100196091B1 (ko) | 주변장치 선택 시스템 | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| US5847450A (en) | Microcontroller having an n-bit data bus width with less than n I/O pins | |
| US7162563B2 (en) | Semiconductor integrated circuit having changeable bus width of external data signal | |
| US5375218A (en) | DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots | |
| US7043592B2 (en) | External bus controller | |
| KR100787054B1 (ko) | Ｉ2ｃ 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치 | |
| US6151692A (en) | Integrated circuit having memory built-in self test (BIST) for different memory sizes and method of operation | |
| US6125463A (en) | Integrated circuit with serial test interface and logic for loading a functional register using said interface | |
| US6580288B1 (en) | Multi-property microprocessor with no additional logic overhead to shared pins | |
| KR19990048938A (ko) | 프로그래머블 어드레스 회로 | |
| KR100265550B1 (ko) | 버스제어기를갖는데이타프로세서 | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| KR0158020B1 (ko) | 유니버설 기능 에뮬레이션 시스템 | |
| KR100420656B1 (ko) | 다수의 마이크로프로세서를 지원하는 마이컴 교육용실습장치 | |
| KR200284692Y1 (ko) | 다수의 마이크로프로세서를 지원하는 마이컴 교육용실습장치 | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JPS6111863A (ja) | マイクロコンピユ−タシステム | |
| KR940006716Y1 (ko) | 포트가 확장된 마이콤 회로 | |
| KR100261566B1 (ko) | 피씨엠씨아이에이 호스트 콘트롤러 | |
| KR0153597B1 (ko) | 마이콤의 외부롬 접속장치 | |
| KR20020004217A (ko) | 데이터 통신 시스템의 클럭 선택 제어장치 | |
| KR19980033805A (ko) | 반도체 메모리장치의 데이타 버스 선택 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |