JPS58196092A - 印刷回路基板の誤插入検出方式 - Google Patents
印刷回路基板の誤插入検出方式Info
- Publication number
- JPS58196092A JPS58196092A JP7822082A JP7822082A JPS58196092A JP S58196092 A JPS58196092 A JP S58196092A JP 7822082 A JP7822082 A JP 7822082A JP 7822082 A JP7822082 A JP 7822082A JP S58196092 A JPS58196092 A JP S58196092A
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit board
- printed circuit
- power supply
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、印刷回路基板の誤挿入検出方式に関するもの
であり、特に給電電圧の異なる印刷回路基板の誤挿入に
よる電子装置の故障を防止するのに好適な印刷回路基板
の誤挿入検出方式の改良に関するものである。
であり、特に給電電圧の異なる印刷回路基板の誤挿入に
よる電子装置の故障を防止するのに好適な印刷回路基板
の誤挿入検出方式の改良に関するものである。
従来技術
従来の印刷回路基板（以下パッケージと称する）誤挿入
検出方式は、マザーボードに取付けられたパッケージ挿
入用コネクタに取付けた誤挿入防止ピンや突起に合わせ
た切欠をパッケージにもうけて、パッケージごとに誤挿
入防止ピンや突起と切欠位置を変えることにより、パッ
ケージの誤挿入を防止していたために、パリケージごと
に異なった位置に切欠を付けるために作業が複雑であり
、また誤挿入防止ピンや突起をコネクタに付けると市販
の低コストのコネクタが使用出来ないためにコスト高と
なる欠点があった。
検出方式は、マザーボードに取付けられたパッケージ挿
入用コネクタに取付けた誤挿入防止ピンや突起に合わせ
た切欠をパッケージにもうけて、パッケージごとに誤挿
入防止ピンや突起と切欠位置を変えることにより、パッ
ケージの誤挿入を防止していたために、パリケージごと
に異なった位置に切欠を付けるために作業が複雑であり
、また誤挿入防止ピンや突起をコネクタに付けると市販
の低コストのコネクタが使用出来ないためにコスト高と
なる欠点があった。
第１図に他の従来技術を示す、図を用いて説明する、パ
ッケージ９はＣ１〜Ｃｎｉでマｆ −ボード１のコネク
タ８に挿入されている。
ッケージ９はＣ１〜Ｃｎｉでマｆ −ボード１のコネク
タ８に挿入されている。
パッケージ９は内部で１対のピンを電気的に結ばれてお
り、パッケージ９はＣ１〜Ｃｎまで１対のビン番号の組
合せが重複しない様になっている、さらに指定された番
地に実装されるバッケージ９の電気的に結ばれたビン番
号に合わせてコネクタ８のビンをすべてマザーボード上
で直列に結ばれており、指定番地にパッケージ８が全て
実装された時に検出信号Ｉｗｓ６が閉回路を作成するこ
とによりパッケージが正しく実装されたことを検出回路
２が検出する、またパッケージが実装されていない時や
パッケージが指定番地以外に実装された時には検出信号
線ｓ６は開回路となり検出回路２が誤挿入を検出し給電
禁止信号４を給電回路３に送ると給電回路３はマザーボ
ード１を通してパッケージ８への給電を行なわないため
に、電子装置の構成機能によりパッケージ９の一部が実
装されたり、実装されない場合には実施出来ないという
欠点があった。
り、パッケージ９はＣ１〜Ｃｎまで１対のビン番号の組
合せが重複しない様になっている、さらに指定された番
地に実装されるバッケージ９の電気的に結ばれたビン番
号に合わせてコネクタ８のビンをすべてマザーボード上
で直列に結ばれており、指定番地にパッケージ８が全て
実装された時に検出信号Ｉｗｓ６が閉回路を作成するこ
とによりパッケージが正しく実装されたことを検出回路
２が検出する、またパッケージが実装されていない時や
パッケージが指定番地以外に実装された時には検出信号
線ｓ６は開回路となり検出回路２が誤挿入を検出し給電
禁止信号４を給電回路３に送ると給電回路３はマザーボ
ード１を通してパッケージ８への給電を行なわないため
に、電子装置の構成機能によりパッケージ９の一部が実
装されたり、実装されない場合には実施出来ないという
欠点があった。
発明の目的
この発明の目的とするところは上記の如き従来の問題点
を除去するものであり、すなわち特殊なコネクタを使用
せず、さらに構成機能によりパッケージが実装されない
時にも誤挿入な正正しく検出し電子装置の故障を防止可
能なパッケージの誤挿入検出方式を提供することにあａ
この発明の特徴とするところは、パッケージの１対の同
一ビン番号が、給電々圧の異なるパッケージのグループ
により、パッケージ内で電気的に結ばれているグループ
と結ばれていないグループに分けられている。
を除去するものであり、すなわち特殊なコネクタを使用
せず、さらに構成機能によりパッケージが実装されない
時にも誤挿入な正正しく検出し電子装置の故障を防止可
能なパッケージの誤挿入検出方式を提供することにあａ
この発明の特徴とするところは、パッケージの１対の同
一ビン番号が、給電々圧の異なるパッケージのグループ
により、パッケージ内で電気的に結ばれているグループ
と結ばれていないグループに分けられている。
発明の実施例
以下、本発明の実施例を図を用いて説明する。
第２図は本発明の一実施例であるパッケージの誤挿入検
出方式のブロック図な示すものであ。
出方式のブロック図な示すものであ。
る。
パッケージ９０Ａ１〜Ａｎのグループはビン番号Ｊ１０
とビン番号に１１とはパッケージ内で電気的に接続され
ておらず、パッケージ９０Ｂ１〜Ｂｍのグループはビン
番号Ｊ１ｏとビン番号に１１とはパッケージ内で電気的
に接続されていもさらにマザーボードはパッケージ９の
Ａ１〜Ａｎのグループが実装される番地のコネクタ８の
ビン番号Ｊ１０とビン番号に１１はそれぞれ並列的に結
ばれており検出信号＠８６に結ばれている。
とビン番号に１１とはパッケージ内で電気的に接続され
ておらず、パッケージ９０Ｂ１〜Ｂｍのグループはビン
番号Ｊ１ｏとビン番号に１１とはパッケージ内で電気的
に接続されていもさらにマザーボードはパッケージ９の
Ａ１〜Ａｎのグループが実装される番地のコネクタ８の
ビン番号Ｊ１０とビン番号に１１はそれぞれ並列的に結
ばれており検出信号＠８６に結ばれている。
検出信号線Ｌ７は検出信号線Ｓ６と同じコネクタでマザ
ーボードと接続されており、前記検出信号＃ｊ８６が前
記マザーボード１に接続されていることを検出するもの
である。
ーボードと接続されており、前記検出信号＃ｊ８６が前
記マザーボード１に接続されていることを検出するもの
である。
今、パラ−ケージ９のＡ１〜Ａｎのグループが検出信号
線Ｓ６で接続されたコネクタ８の実装位置に実装され、
パッケージＢ１〜Ｂｍのグループが検出信号線Ｓ６で接
続されていないコネクタ８の実装位置に実装されている
時、検出信号ａＳ６は開回路であり、検出信号線Ｌ７が
閉回路の時には検出回路２は給電禁止信号４を出さない
ために給電回路３は給電線５を通して前記マザーボード
からパッケージ９に給電を行う。
線Ｓ６で接続されたコネクタ８の実装位置に実装され、
パッケージＢ１〜Ｂｍのグループが検出信号線Ｓ６で接
続されていないコネクタ８の実装位置に実装されている
時、検出信号ａＳ６は開回路であり、検出信号線Ｌ７が
閉回路の時には検出回路２は給電禁止信号４を出さない
ために給電回路３は給電線５を通して前記マザーボード
からパッケージ９に給電を行う。
次にパッケージ９０Ｂ１〜Ｂｍの１枚又は複数枚が今給
電々圧の異なるＡ１〜Ａｎのグループの実装位置に挿入
された時検出信号線Ｓ６が閉回路となり、検出信号線Ｌ
７が閉回路の時には検出回路２は給電禁止信号４を給電
回路３に送出され、前記給電回路はパッケージへの給電
を行なわず、電子装置を保饅する。
電々圧の異なるＡ１〜Ａｎのグループの実装位置に挿入
された時検出信号線Ｓ６が閉回路となり、検出信号線Ｌ
７が閉回路の時には検出回路２は給電禁止信号４を給電
回路３に送出され、前記給電回路はパッケージへの給電
を行なわず、電子装置を保饅する。
さらに検出信号線Ｌ７がマザーボード１に正しく接続さ
れていない時には前記検出信号線Ｌ７が開回路となり、
検出回路２は給電禁止信号４を送出し、パッケージ９へ
の給電を行なわな（、％。
れていない時には前記検出信号線Ｌ７が開回路となり、
検出回路２は給電禁止信号４を送出し、パッケージ９へ
の給電を行なわな（、％。
次に電子装置の構成機能でパッケージ９のＡ２やＢ１が
実装されない時にも検出回路２は正しく誤検出を行うこ
とが出来る。
実装されない時にも検出回路２は正しく誤検出を行うこ
とが出来る。
上記ではパッケージＢ１〜ＢｍがＡ１〜Ａｎの実装位置
に実装された時の誤検出方式について記述したが、Ａ１
〜Ａｎグループと８１〜８ｍグループの逆の回路を追加
することにより両グループ間の誤検出が可能になる。さ
らに数グループになった時も検出回路を同様に追加する
こと忙より可能となる。
に実装された時の誤検出方式について記述したが、Ａ１
〜Ａｎグループと８１〜８ｍグループの逆の回路を追加
することにより両グループ間の誤検出が可能になる。さ
らに数グループになった時も検出回路を同様に追加する
こと忙より可能となる。
発明の効果
本発明によれば、市販のコネクタが使用出来既存の電子
回路にも簡単に実施出来るためにコストが安く、さらに
構成機畦上パッケージが実装されない時にも正しくパッ
ケージの誤検出が可能となり、電子装置の故障を防止で
きる。
回路にも簡単に実施出来るためにコストが安く、さらに
構成機畦上パッケージが実装されない時にも正しくパッ
ケージの誤検出が可能となり、電子装置の故障を防止で
きる。
第１図は従来のパッケージ誤挿入検出方式のブロック図
、第２図は本発明の一実施例のパッケージの誤挿入検出
方式のブロック図である。 １・・・マザーボード ２・・・検出回路３・・・給
電回路 ４・・・給電禁止信号５・・・給電線
６・・・検出信号＠Ｓ７・・・検出信号線Ｌ
８・・・コネクタ９・・・パッケージ １０・・
・ビン番号Ｊ１１・・・ビン番号に 第１図
、第２図は本発明の一実施例のパッケージの誤挿入検出
方式のブロック図である。 １・・・マザーボード ２・・・検出回路３・・・給
電回路 ４・・・給電禁止信号５・・・給電線
６・・・検出信号＠Ｓ７・・・検出信号線Ｌ
８・・・コネクタ９・・・パッケージ １０・・
・ビン番号Ｊ１１・・・ビン番号に 第１図
Claims (1)
- 電子装置に実装される印刷回路基板の誤挿入検出方式に
おいて、前記電子装置に実装される電子回路を有する印
刷回路基板とこの印刷回路基板を挿入するためのコネク
タを取付けたマザーボートと前記マザーボードの指定番
地以外に印刷回路基板が挿入されたことを検出する検出
回路と前記検出回路からの給電禁止信号により前記印刷
回路基板への給電を行なわなうことを４５Ｆｉｌとする
印刷回路基板の誤挿入検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7822082A JPS58196092A (ja) | 1982-05-12 | 1982-05-12 | 印刷回路基板の誤插入検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7822082A JPS58196092A (ja) | 1982-05-12 | 1982-05-12 | 印刷回路基板の誤插入検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58196092A true JPS58196092A (ja) | 1983-11-15 |
Family
ID=13655961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7822082A Pending JPS58196092A (ja) | 1982-05-12 | 1982-05-12 | 印刷回路基板の誤插入検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196092A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9919434B1 (en) | 2012-11-14 | 2018-03-20 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Articulated arm |
-
1982
- 1982-05-12 JP JP7822082A patent/JPS58196092A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9919434B1 (en) | 2012-11-14 | 2018-03-20 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Articulated arm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2009539C1 (ru) | Плата расширения вычислительной системы | |
| US5636347A (en) | Computer card insertion detection circuit | |
| US5126910A (en) | Modular computer memory circuit board | |
| CA2092486C (en) | Automatic slot identification and address decoding system | |
| US5293636A (en) | Module for insertion into a multi-module system having electronic keying for preventing power to improperly connected modules with improperly configured diode connections | |
| JP2003521011A (ja) | 書込みおよび読出し可能な集積電子回路、特にメモリモジュールのバス接続の検査方法 | |
| JPS62163127A (ja) | 電子ボ−ドの識別方法および装置 | |
| JPS59225546A (ja) | Ｉｃパツケ−ジの誤插入防止装置 | |
| JPS58196092A (ja) | 印刷回路基板の誤插入検出方式 | |
| JP2775958B2 (ja) | プリント板の誤挿入防止装置 | |
| JPH04101373A (ja) | コネクタ誤挿入防止回路 | |
| JPH02235126A (ja) | ユニット誤挿入防止システム | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JP2856215B2 (ja) | ユニット間ケーブルの接続状態検出方法 | |
| JPH04194672A (ja) | プリント基板の誤接続検出装置 | |
| JP2884666B2 (ja) | 活線挿抜方式 | |
| JPS6277021A (ja) | 印刷配線板を備えた装置の電源供給方法 | |
| JPH08153998A (ja) | パッケージ誤挿入検出装置 | |
| JPS61273129A (ja) | 給電方式 | |
| JPS5985526A (ja) | 電子パツケ−ジの誤搭載保護方式 | |
| JPS5893391A (ja) | 電子回路パッケ−ジのパワ−オンリセット方式 | |
| JPH03171277A (ja) | Ｉｃカードリーダライタ装置 | |
| JPS58164299A (ja) | プリント板誤実装検出方式 | |
| JPS5835390B2 (ja) | パツケ−ジの誤插入検出方式 | |
| JPS63200597A (ja) | プリント基板接栓装置 |