CN1229811C - Eeprom使用的单一晶体管存储单元 - Google Patents

Eeprom使用的单一晶体管存储单元 Download PDF

Info

Publication number
CN1229811C
CN1229811C CNB008123950A CN00812395A CN1229811C CN 1229811 C CN1229811 C CN 1229811C CN B008123950 A CNB008123950 A CN B008123950A CN 00812395 A CN00812395 A CN 00812395A CN 1229811 C CN1229811 C CN 1229811C
Authority
CN
China
Prior art keywords
storage unit
bit line
source
source electrode
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008123950A
Other languages
English (en)
Other versions
CN1372689A (zh
Inventor
瑞维·尚卡瓦利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1372689A publication Critical patent/CN1372689A/zh
Application granted granted Critical
Publication of CN1229811C publication Critical patent/CN1229811C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种具有单一晶体管快闪存储单元的存储器装置，在其中一实施例中可允许逐位地删除此存储器装置，而在另一实施例中则允许删除装置的多位字符。此字符可以是8位、16位、32位、64位或任何大小的字符。此存储器装置利用连接至位线驱动器的源极位线控制位线。位线驱动器和字线驱动器控制提供给所选择位线、源极位线的电压，而字符驱动器则控制提供给所选择的字线的电压以便可允许对所选择的存储单元进行程序化、删除、或读取。

Description

EEPROM使用的单一晶体管存储单元
技术领域
本发明是关于微电子电路的技术，尤甚者，本发明是关于闪存装置的结构。再尤甚者，本发明是关于闪存装置的结构其使用可删除一个位或字节或字符的单一晶体管存储单元。
背景技术
美国专利第USA-5,671,177号公开了一种非挥发性半导体存储装置，其包括多个排列成行列的存储单元晶体管，各晶体管包括源极、漏极、浮置栅极和控制栅极；位线连接至沿行的方向排列的多个存储单元的控制栅极，位线译码器用于选择位线；以及源极线连接至排列在列中的一组存储单元的源极，且源极线译码器用于选择源极线。
同样地，美国专利第USA-5,748,538号公开了一种快闪EEPROM存储单元阵列，其包括排列成行列的多个晶体管单元，该排列具有第一和第二字线、第一和第二源极控制线、第一和第二漏极控制线、第一、第二和第三主源极线以及第一、第二主位线。
欧洲专利EP-A-0,704,851号公开了一种可擦写EEPROM存储单元阵列，其包括组织成n字节的快闪EEPROM存储单元阵列，每个由m个各自可选择地通过多个位线和字线位的位构成。
微电子快闪或区块电可擦编程只读存储器(快闪EEPROM)包含有可独立程序化和读取的存储单元的阵列。各存储单元的大小及其所形成的存储器可通过省略所谓的选择晶体管而将其变小，其中此晶体管可使存储单元独立清除。因此，可将所有的存储单元当作一个区块而将其删除。
此种形式的存储器包含有个别的金氧半导体(MOS)场效晶体管存储单元，各存储单元包含有包含有源级、漏极、浮动栅极和控制栅极，在此可通过提供各种的电压给这些极以便将此存储单元程序化为二进制的1或0，或者将整个区块的存储单元删除。
将存储单元连接成由行列构成的阵列，在此各行中的存储单元的控制栅极连接至各字线且将在同一列中存储单元的漏极连接至各位线。存储单元的源极是连接在一起的。此配置已知为NOR存储器结构。
通过提供导致热电子从漏极耗尽区注入浮动栅极的电压可将此存储单元程序化，通常提供给控制栅极的电压为9伏特，提供给漏极和接地源极的电压大约为5伏特。一旦将程序化电压移除，所注入的电子将由浮动栅极捕获且在其中产生负电荷，此会将存储单元的临界电压值增加至超过4伏特。
通过提供5伏特电压给控制栅极，提供1伏特电压给与漏极相连接的位线、源极接地，和感测位线的电流可读取此存储单元。假如存储单元已程序化且其临界电压相当高(约4伏特)，则位线电流将会是零或至少相当低。假如存储单元尚未程序化或删除，则其临界电压将相当低(2伏特)，控制栅极电压会增强信道，且位线电流将会相当高。
有几种方法可清除存储单元。其中一种配置中，是通过提供相当高的电压，通常为12伏特的电压给源极、将控制栅极接地、且使漏极浮动而将存储单元清除。此导致在程序化期间注入浮动栅极的电子遭遇从浮动栅极经过薄透纳氧化层至源极的Fowler-Norheim穿隧。亦可通过提供大约为-10伏特的负电压给控制栅极、提供5伏特电压给源极、且使漏极浮动而将存储单元清除。另一个清除存储单元的方法为提供5伏特电压给P-井和-10伏特电压给控制栅极且在此同时使源极/漏极浮动。
清除程序将导致在透纳氧化层中发生电子捕获。除此之外，清除不足和清除过多程序亦将导致在透纳氧化层中发生电子捕获。虽然在每个程序化/清除周期仅增加很小量的电子捕获，但累计的电子捕获将随着程序化/清除周期的完成而增加，因此使清除时间逐渐恶化。
因为现有技术中的闪存装置必须整个区块删除，所以就算仅需将一个存储单元从已程序化状态改变为未程序化状态，亦须要删除整个存储器装置。每次删除存储器装置时，如上所述其聚集的捕获电子将随着各删除/程序化周期的完成而增加，所以将使存储单元的操作恶化。
因此，所须要的存储器装置是由单一晶体管存储器单元制成，其可允许一次删除此存储器装置的一个位、一个字节或一个字符。
发明内容
依据本发明，通过使用单一晶体管快闪存储单元的存储器装置可获得前述的及其它的目的和优点。
依据本发明的一个概念，允许逐位删除所选择存储单元的使用单一晶体管存储单元的存储器装置将其存储单元连接成由行列构成的阵列，在此存储单元的控制栅极是连接至字线、漏极是连接至位线、且在同一列中的存储单元的源极是连接至各源极位线。
依据本发明另一概念，位线驱动器控制位线和源极位线而字线驱动器控制字线。电源提供电力给位线驱动器和字线驱动器。控制器控制电源的输出、位线驱动器的输出和字线驱动器的输出。
依据本发明又一概念，允许删除所选择的多位字符的使用单一晶体管存储单元的存储器装置将其存储单元连接成由行列构成的阵列，在此存储单元的控制栅极是连接至字线、在同一列中的漏极是连接至位线、且组成多位字符的源极是连接至各自源极连接线，而构成多位字符的一列的源极连接线是连接至源极位线。
依据本发明再一概念，位线驱动器控制位线和源极位线而字线驱动器控制字线。电源提供电力给位线驱动器和字线驱动器。控制器控制电源的输出、位线驱动器的输出和字线驱动器的输出。
依据本发明其它概念，多位字符可以是8位、16位、32位或64位。
由上述装置所提供的闪存装置在一实施例中允许对此存储器装置进行逐位的删除而在另一实施例中允许删除装置的多位字符。
由参考下列的详细说明及所伴随附图将可更了解本发明。因为从下列说明中本领域技术人员将可更了解，所以在此所显示和说明的本发明实施例仅是用于说明可实现本发明的最佳模式。可了解的是本发明可以是其它的实施例且其许多细节是可以各种明显的概念修正而不会偏离本发明的目标。因此附图和详细说明仅是作为说明用而非限制用。
附图说明
在所附权利要求书中设定任何可视为本发明特性的新性质。可是通过参考下列对所显示实施例所做的详细说明及其所伴随的附图将可更加了解本发明本身及所使用的最佳模式和其进一步的目的和优点，其中：
图1A是显示现有技术的快闪EEPROM的简化电路图；
图1B是显示与图1A类似但所显示的现有技术的快闪EEPROM具有配置成两页或库的存储单元；
图2是显示在现有技术中的六个存储单元及此六个存储单元的控制栅极、源极、和漏极的连接；
图3是显示部分的存储器装置，此装置显示依据本发明的存储器装置中其存储单元的控制栅极、源极、和漏极的连接，其中在同一行中的存储单元的多个源极是连接至源极位线；
图4是显示与图3中相类似的存储器装置部分，其显示依据本发明另一实施例的存储器装置中其存储单元部分的控制栅极、源极、和漏极的连接，其中在同一行中的存储单元的各源极是连接至分离的源极位线；
图5是显示与第1图中所显示快闪EEPROM相类似但在同一行中的各存储单元的源极是连接至分离的源极位的快闪EEEPROM的简化电路图；
图6与图5相类似但显示在同一行中的多个存储单元的源极是连接至一个源极位线；
图7是显示现有技术的存储器装置的部分的配置图，其显示存储单元的源极是连接至共同源极位线；
图8是显示存储器装置的部分的配置图，其显示在同一行中的存储单元的各源极是连接至分离的源极位线；
图9是显示存储器装置的部分的配置图，其显示在同一行中的存储单元的源极是连接至一个源极位线。
具体实施方式
现所参考的是本发明的特定实施例的详细说明，所显示的这些实施例为发明者预期中可用于实现本发明的最佳模式。
图1A显示现有技术的NOR型快闪电可擦编程只读存储器(快闪EEPROM)100的基本结构。闪存100包含有多个核心或存储单元，这些存储单元是排列成正方形矩阵或行列阵列。每一行具有一个字线(WL)，而每一列则具有一个位线(BL)。
假设在此有n列m行，其位线是以BL0至BLn标示而字线则是以WL0至WLm标示。位线驱动器102提供适当的电压给位线，而字线驱动器104则提供适当的电压给字线。由驱动器102和104所提供的电压是在控制器108的控制下由电源106产生的，此控制器通常为芯片内建式逻辑电路。控制器108亦将以下文中所说明的方式控制驱动器102和104以便个别地或集体地呼叫这些存储单元。
存储单元是位于字线和位线的各接点上。各存储单元包含有一个金属氧化半导体(MOS)场效晶体管(FET)，具有形成于半导体基体上的源极和漏极、浮动栅极、和利用氧化层与浮动栅极分隔的控制栅极。值得注意的是快闪EEPROM存储单元与传统FET不同处是在快闪EEPROM包含有浮动栅极和放置在控制栅极和半导体基体间的透纳氧化层，在此基体上形成有源极和漏极。
图1A中所显示的存储单元是以记号Tnm表示，在此m表示行(字线)的数目而n表示列(位线)的数目。如图所示，存储单元的控制栅极是连接至各自的字线，而存储单元的漏极是连接至各自的位线。所有存储单元的源极是连接至电源106。
图1B是显示另一个闪存110，其与存储器100相类似，除了将存储单元分割成库(即所谓的页或区块)，在图1B中显示有两个区块，其每一个均可独立程序化、删除、和读取。存储器110包含有第一存储单元库或页112和第二存储单元库或页114。将以如图1A中的相同方式标示在第一库112中的存储单元，而对第二记忆库114中的存储单元的标示增加撇符号。库112和114的字线是分别连接至分离的字线驱动器116和118。
除了存储单元之外，库112和114均包含有用于各位线的选择晶体管。用于库112和114的选择晶体管分别标示为So至Sn和So′至Sn′。选择晶体管的漏极是连接至各位线，而选择晶体管的源极则连接至字线WLo至WLm和WLo′至WLm′用的晶体管的漏极。
选择晶体管与存储单元晶体管的不同在于其是传统的MOSFETs故因此缺少浮动栅极。选择晶体管是切换组件而非存储器组件。用于库112的选择晶体管的栅极是连接至区段译码器120的库选BS1，而用于库114的选择晶体管的栅极是连接至区段译码器122的库选输出BS2。
在库112中的存储单元的源极是连接至共享源极电压Vss1 124而在库114中的存储单元的源极是连接至共享源极电压Vss2 126。
通过提供高逻辑位准的信号给库选择线BS1可选择库112，此库选择线BS1可使晶体管So至Sn导通，且将位线BLo至BLm连接至其下的存储单元。通过提供低逻辑位准信号给库选择线BS1可不选择库112，此库选择线BS1可关断晶体管So至Sn且将切断位线与存储单元的连接。可以本质上相同方式利用库选择线BS2和选择晶体管So′至Sn′而可选择和不选择库114。存储器110的操作本质上与存储器100(图1A)的操作相同，除了可在库112和114上独立执行程序化、删除和读取操作。
图2是显示存储器装置的部分200的详细图，图中显示在现有技术中的六个单一晶体管快闪存储单元202、204、206、208、210和212及此六个存储单元的控制栅极、源极和漏极的电气连接。此六个存储单元202、204、206、208、210和212是排列成两行和三列且可注意的是亦可使用未显示在此的其它存储单元。存储单元202、204、和206的控制栅极是连接至字线WL0而存储单元208、210和212的控制栅极是连接至字线WL1。如在前文中参考图1A所讨论的，字线WL0和WL1是连接至字线驱动器104(图1A)。存储单元202和208的漏极是连接至漏极位线214、存储单元204和210的漏极是连接至漏极位线216、而存储单元206和212的漏极是连接至漏极位线218。存储单元202和208的源极是连接至源极线220、存储单元204和210的源极是连接至源极线222、而存储单元206和212的源极是连接至源极线224。源极线220、222和224均连接至VSS，其是连接至电源106(图1A)。值得注意的是所有存储单元202、204、206、208、210和212的源极在任何时间均是处于相同的电气位准。亦可注意到的是可通过选择字线和位线而选择特殊的存储单元，且因而选择位于所选择字线和位线接点处的存储单元，且将电压提供给所选择存储单元的控制栅极和漏极，此电压不同于出现在未选择存储单元的控制栅极和漏极的电压。可是，因为所有存储单元的源极均连接至共同端，所以无法使提供至特殊存储单元源极的电压不同于在其它存储单元源极所出现的电压。此外，因为通常是通过提供相当高的电压给要删除的存储单元的源极、将控制栅极接地、和使漏极浮动而将其删除，图2所显示的先前记忆的结构可避免删除个别的存储单元。
图3是显示存储器装置的部分300的详图，图中所显示的存储单元302、304、306和308的控制栅极是连接至WL1而存储单元310、312、314和316的控制栅极是连接至WL2。值得注意的是存储单元302、304、306和308代表一个“字符”且此字符可以是任意长度，举例而言，此字符可以是4位、8位、16位、32位或更长或者是任意长度。存储单元302和310的漏极是连接至漏极位线318、存储单元304和312的漏极是连接至漏极位线320、存储单元306和314的漏极是连接至漏极位线322、而存储单元308和316的漏极则是连接至漏极位线324。存储单元302、304、306和308的源极是连接至共享源极线326。应该注意的是在存储单元306和308间的任何存储单元的源极亦是连接至共享源极线326。同样地，存储单元310、312、314和316的源极是连接至共享源极线328。在存储单元314和316间的任何存储单元的源极亦是连接至共享源极线328。共享源极线326和328是连接至源极位线330。此源极位线是连接至位线驱动器102(图1A)，可依据本发明将位线驱动器102修正为驱动源极位线。在下文中将参考图5讨论修正过的位线驱动器。
可注意到的是，在如存储单元310、312、314和316等的阵列中可不考虑其它的存储单元而单独删除存储单元302、304、306和308，因为可将高电压提供给存储单元302、304、306和308的源极且提供给存储单元302、304、306和308的控制栅极和漏极的电压可以不同于提供给其它存储单元(未选择存储单元)的控制栅极和漏极的电压。因此，在提供删除脉冲给存储单元302、304、306和308的期间，其它(未选择)存储单元的状态将不会受影响。
图4是显示存储器装置的部分400的详图，图中所显示的存储单元402、404、406和408的控制栅极是连接至WL1而存储单元410、412、414和416的控制栅极是连接至WL2。值得注意的是以402至408表示的所有存储单元均连接至WL1。存储单元402和410的漏极是连接至漏极位线418、存储单元404和412的漏极是连接至漏极位线420、存储单元406和414的漏极是连接至漏极位线422、而存储单元408和416的漏极则是连接至漏极位线424。存储单元402和410的源极是连接至源极位线426、存储单元404和412的源极是连接至源极位线428，存储单元406和414的源极是连接至源极位线430、而存储单元408和416的源极是连接至源极位线432。源极位线426、428、430和432是连接至位线驱动器102(图1A)，可依据本发明将位线驱动器102修正为驱动源极位线。在下文中将参考图5讨论修正过的位线驱动器。
图5是显示NOR型快闪电可擦编程只读存储器(快闪EEPROM)的基本结构，其在字线上用于各存储单元的源极位线是依据本发明而建构的。闪存500包含有多个核心或存储单元，将其排列成由行列构成的方形矩阵或阵列。每一行具有一个字线(WL)，而每一列具有一个位线(BL)。此外，每一列亦具有一个源极位线(SBL)。
假设在此有n列和m行，其位线是以BL0至BLn标示、源极位线是以SBL0至SBLn标示而字线则以WL0至WLm表示。位线驱动器502提供适当的电压给位线和源极位线，而字线驱动器504则提供适当电压给字线。由驱动器502和504所提供的电压是在控制器508的控制下由电源506产生的，其通常为芯片内建式逻辑电路。控制器508亦控制驱动器电路502和504，以便个别地或集体地呼叫这些存储单元。
如在现有技术中所显示，存储单元是位于字线和位线的接点上。各存储单元包含有金氧半导体(MOS)场效晶体管，其具有在半导体基体上形成的源极和漏极、浮动栅极、和利用氧化层与浮动栅极分隔的控制栅极。值得注意的是快闪EEPROM的存储单元与传统FET不同处是在快闪EEPROM包含有浮动栅极和设置在控制栅极和半导体基体间的透纳氧化层，在此基体上形成有源极和漏极。
图5中所显示的存储单元是以记号Tnm表示，在此m表示行(字线)的数目而n表示列(位线)的数目。如图所示，存储单元的控制栅极是连接至各自字线，而存储单元的漏极是连接至各自位线。存储单元的源极则是连接至各自源极位线。
图6是显示NOR型快闪电可擦编程只读存储器(快闪EEPROM)的另一个基本结构，其依据本发明将多存储单元的源极建构成是连接至源极位线。连接至源极位线的多存储单元的数目为一个“字符”，其可以是8位、16位、32位、或任何其它较高或较低的位数。闪存600包含有多个核心或存储单元，将其排列成由行列构成的方形矩阵或阵列。每一行具有一个字线(WL)，而每一列具有一个位线(BL)。此外，在同一行中的多存储单元的源极是连接至源极位线。
假设在此有n列和m行，其位线是以BL0至BLn标示、源极位线是以SBL标示。位线驱动器602提供适当的电压给位线和源极位，而字线驱动器6604则提供适当电压给字线。由驱动器602和604所提供的电压是在控制器608的控制下由电源606产生的，此控制器608通常为芯片内建式逻辑电路。此控制器608亦控制驱动器602和604以便个别地或集体地呼叫这些存储单元。
如在现有技术中所显示，存储单元是位于字线和位线的接点上。各存储单元包含有金氧半导体(MOS)场效晶体管，其具有在半导体基体上所形成的源级和漏极、浮动栅极、和利用氧化层与浮动栅极分隔的控制栅极。值得注意的是快闪EEPROM的存储单元与传统FET不同处是在快闪EEPROM包含有浮动栅极和设置在控制栅极和半导体基体间的透纳氧化层，在此基体上形成有源极和漏极。
图7是显示现有技术的存储器装置的部分700的配置图，图中显示存储单元的源极是连接至共享源极线。在图例用存储器装置的部分700中显示有四个字线WL2至WL5，其与三个位线BL2至BL4相交。如上所述，有晶体管形成于字线与位线相交处。这些晶体管是由记号Tnm表示，在此m表示行(字线)的数目而n表示列(位线)的数目。举例而言，在WL2和BL2的相交处所形成的晶体管是以T22标示。在此所显示的漏极接触点有702至712。为每一个晶体管形成源极区S，举例而言，为晶体管T22形成源极区714。源极连接线716连接晶体管T22、T32、T42、T33、和T42的源极区。同样地，源极连接线718连接晶体管T24、T34、T25、T35、和T45的源极区。源极连接线716和718具有共同端，此共同端连接至电源106(图1A)。值得注意的是在具有部分700的现有技术的存储器装置中所有的源极是连接至与电源106相连接的共同端。
图8是显示存储器装置的部分800的配置图，图中显示在同一列中的各存储单元的源极是连接至源极位线。在所显示的存储器装置的部分800中显示有四条字线WL2至WL5，其与二条位线BL2至BL3相交。如上所述，有晶体管形成于字线与位线相交处。这些晶体管是由记号Tnm表示，在此m表示行(字线)的数目而n表示列(位线)的数目。举例而言，在WL2和位线2的相交处所形成的晶体管是以T22标示。在此显示有漏极接触点802、804、806和808。为每一个晶体管形成源极区S，举例而言，为晶体管T22形成源极区810。除此之外，在此亦显示有源极位线2和3。源极连接线812将晶体管T22的源极区810连接源极位线2。源极连接线814将晶体管T32的源极区816连接源极位线3。源极连接线818将晶体管T24的源极区820连接源极位线2。源极连接线822将晶体管T34的源极区824连接源极位线3。可利用任何已知的半导体制造方法形成源极连接线812、814、818、和822，这些方法包含有SAS(自我对准源极)、扩散、金属连接、和通过形成内部的区域连接。所有的这些方法在半导体制造技术中均是众所皆知因此将不详加讨论。在此显示有源极接触点826、828、830、和832。此源极接触点用于连接第一金属层上的结构与不同金属层上的结构。位线和源极位线是连接至位线驱动器602，其控制提供给位线和源极位线的电压。因为如同位线和字线，亦可个别选择源极位线，所以可以选择和程序化、读取或删除各存储单元。举例而言，通过提供适当的电压给WL2、位线2、和源极位线2，可将晶体管T22程序化、读取、或删除。
图9是显示存储器装置的部分900的配置图，图中显示在同一行中的多存储单元的源极是连接至源极位线。在所显示的存储器装置的部分900中显示有四条字线WL2至WL5，其与三条位线2至4相交。如上所述，有晶体管形成于字线与位线相交处。这些晶体管是由记号Tnm表示，在此m表示行(字线)的数目而n表示列(位线)的数目。举例而言，在WL2和位线2的相交处所形成的晶体管是以T22标示。在此显示有漏极接触点902、904、906、908、910、912、914、916和918。为每一个晶体管形成源极区S，举例而言，为晶体管T22形成源极区914。晶体管T22、T32、T42、T23、和T43的源极连接至源极连接线920，而晶体管T24、T34、T44、T25、T35和T45的源极连接至源极连接线922。源极连接线920和922是经由源极连接线924和926连接至源极位线1。在前文中已参考图8讨论形成源极连接线920和922的方法。如在半导体制造技术中众所皆知的，将源极连接线924和926建构为，譬如介层，用于连接在一金属层上的结构与不同金属层上的结构。位线和源极位线是连接至位线驱动器602(图6)，其控制提供给位线和源极位线的电压。注意虽然在此仅显示字线上的三个交点(因此仅只有三个晶体管)，可是在此字线上可以有任意数目的晶体管其源极是连接至源极连接线920和922。如上所述，在同一字线上具有共同源极的晶体管数目可以是一个字节、16位的字符、32位的字符或任何其它数目的晶体管。因为由字线驱动器604(图6)提供适当电压给所选择字线时，位线驱动器可提供适当的电压给所选择源极位线和所选择的位线，所以可删除连接至如源极连接线920和922等的适当源极连接线的多晶体管而不必如现有技术需删除整个存储器装置。
总而言之，至此应可更了解此存储器装置的结果和优点。所述装置所提供的闪存装在其中一实施例中可允许逐位地删除此存储器装置而在另一个实施例则允许删除装置的多位的字符。
为了举例和说明在前文中已将提出的本发明实施例的前述说明。在此并不希望本发明彻底的限制在所揭发的明确型式中。依照上述技术可对本发明进行各种修正和变动。在此所选择和说明的实施例是希望能对本发明的原则和其实际应用作最详细的说明以便使据本领域技术人员能够利用本发明的各种修正和各种变动而应用于特殊的设计需求。所有的这些修正和变动均是在本发明由所附权利要求书定义的目的中，这些权利要求均是依据本发明的简洁、合法和公平定义的广泛性而说明的。

Claims (11)

1.一种允许逐位删除所选择存储单元的使用单一晶体管储存单元的存储器装置(400、500)，包含有：
多个单一晶体管存储单元(402-416；Tnm)，以行和列的阵列连接的各存储单元具有漏极、源极、浮置栅极和控制栅极，其中在同一行中的存储单元的控制栅极是连接至各自字线(WLm)且在同一列中的存储单元的漏极是连接至各自位线(BLn)；和
同一列中的存储单元的源极是连接至各自的源极位线(426-432；SBLn)。
2.如权利要求1的存储器装置，其特征在于，还包含有：
位线驱动器(502)，其中位线(BLn)和源极位线(SBLn)是连接至此位线驱动器(502)；和
字线驱动器(504)，其中字线(WLm)是连接至此字线驱动器(504)。
3.如权利要求2的存储器装置，其特征在于，还包含有提供电源给位线驱动器(502)和字线驱动器(504)的电源(506)。
4.如权利要求3的存储器装置，其特征在于，还包含有控制器(508)，以便控制电源的输出、位线驱动器(502)的输出、和字线驱动器(504)的输出。
5.一种允许将所选择的多位字符删除的使用单一晶体管存储单元的存储器装置(300、600)，包含有：
多个单一晶体管存储单元(302-316；Tnm)，以行和列的阵列连接的各存储单元具有漏极、源极、浮置栅极和控制栅极，其中在同一行中的存储单元的控制栅极是连接至各自字线(WLm)且在同一列中的存储单元的漏极是连接至各自位线(BLn)；
在各行中形成多位字符的所选择数量的存储单元的源极是连接至源极连接线(326、328)；
源极位线(300；SBLn)连接至形成多位字符的列的源极连接线，该多位字符使用所选择位数；
位线驱动器(602)，其中位线(BLn)和源极位线(SBLn)是连接至此位线驱动器(602)；和
字线驱动器(604)，其中字线(WLm)是连接至此字线驱动器(604)。
6.如权利要求5的存储器装置，其特征在于，还包含有提供电源给位线驱动器(602)和字线驱动器(604)的电源(606)。
7.如权利要求6的存储器装置，其特征在于，还包含有控制器(608)，以便控制电源的输出、位线驱动器(602)的输出、和字线驱动器(604)的输出。
8.如权利要求5-7任一项的存储器装置，其特征在于，该多位字符为具有4位的字符。
9.如权利要求5-7任一项的存储器装置，其特征在于，该多位字符为具有16位的字符。
10.如权利要求5-7任一项的存储器装置，其特征在于，该多位字符为具有32位的字符。
11.如权利要求5-7任一项的存储器装置，其特征在于，多位字符为具有64位的字符。
CNB008123950A 1999-09-02 2000-08-29 Eeprom使用的单一晶体管存储单元 Expired - Fee Related CN1229811C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/389,161 1999-09-02
US09/389,161 US6141255A (en) 1999-09-02 1999-09-02 1 transistor cell for EEPROM application

Publications (2)

Publication Number Publication Date
CN1372689A CN1372689A (zh) 2002-10-02
CN1229811C true CN1229811C (zh) 2005-11-30

Family

ID=23537102

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008123950A Expired - Fee Related CN1229811C (zh) 1999-09-02 2000-08-29 Eeprom使用的单一晶体管存储单元

Country Status (9)

Country Link
US (1) US6141255A (zh)
EP (1) EP1214715B1 (zh)
JP (1) JP2003508873A (zh)
KR (1) KR100639827B1 (zh)
CN (1) CN1229811C (zh)
AT (1) ATE450864T1 (zh)
DE (1) DE60043444D1 (zh)
TW (1) TW473723B (zh)
WO (1) WO2001016960A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876582B2 (en) * 2002-05-24 2005-04-05 Hynix Semiconductor, Inc. Flash memory cell erase scheme using both source and channel regions
DE10321739A1 (de) 2003-05-14 2004-12-09 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
JP4646636B2 (ja) * 2004-02-20 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7324364B2 (en) 2006-02-27 2008-01-29 Agere Systems Inc. Layout techniques for memory circuitry
US7301828B2 (en) 2006-02-27 2007-11-27 Agere Systems Inc. Decoding techniques for read-only memory
US7649787B2 (en) * 2006-09-05 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7989891B2 (en) * 2007-05-31 2011-08-02 Globalfoundries Inc. MOS structures with remote contacts and methods for fabricating the same
JP5549091B2 (ja) * 2008-07-29 2014-07-16 凸版印刷株式会社 不揮発性半導体メモリ素子、および不揮発性半導体メモリ装置
JP2012094929A (ja) * 2012-02-17 2012-05-17 Spansion Llc 半導体メモリ及びその製造方法
CN103345935A (zh) * 2013-06-03 2013-10-09 清华大学 具有异质结结构的阻变存储器及其读取方法
CN104795096B (zh) * 2014-01-21 2017-11-03 华邦电子股份有限公司 存储器装置和存储器控制方法
US10726908B2 (en) 2018-08-21 2020-07-28 Arm Limited Switched source lines for memory applications
CN112309468B (zh) * 2019-07-30 2024-07-30 华邦电子股份有限公司 用于快速读取的存储器装置及其控制方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US36210A (en) * 1862-08-19 Improved wash ing-mac mine
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
US5177705A (en) * 1989-09-05 1993-01-05 Texas Instruments Incorporated Programming of an electrically-erasable, electrically-programmable, read-only memory array
JPH04123471A (ja) * 1990-09-14 1992-04-23 Oki Electric Ind Co Ltd 半導体記憶装置のデータ書込みおよび消去方法
JPH0528783A (ja) * 1991-07-24 1993-02-05 Mitsubishi Electric Corp 不揮発性半導体メモリ
JP2632104B2 (ja) * 1991-11-07 1997-07-23 三菱電機株式会社 不揮発性半導体記憶装置
JP3348248B2 (ja) * 1992-04-22 2002-11-20 富士通株式会社 半導体記憶装置及びその情報の消去・書き込み方法
EP0600142B1 (en) * 1992-11-30 1999-05-06 STMicroelectronics S.r.l. High performance single port RAM generator architecture
JP3288100B2 (ja) * 1992-12-28 2002-06-04 新日本製鐵株式会社 不揮発性半導体記憶装置及びその書き換え方法
US5491809A (en) * 1993-01-05 1996-02-13 Texas Instruments Incorporated Smart erase algorithm with secure scheme for flash EPROMs
JP3120923B2 (ja) * 1993-05-21 2000-12-25 ローム株式会社 不揮発性半導体記憶装置の使用方法
US5467307A (en) * 1993-10-12 1995-11-14 Texas Instruments Incorporated Memory array utilizing low voltage Fowler-Nordheim Flash EEPROM cell
DE69428516T2 (de) * 1994-03-28 2002-05-08 Stmicroelectronics S.R.L., Agrate Brianza Flash-EEPROM-Speicher-Matrix und Verfahren zur Vorspannung
US5412603A (en) * 1994-05-06 1995-05-02 Texas Instruments Incorporated Method and circuitry for programming floating-gate memory cell using a single low-voltage supply
JP3564610B2 (ja) * 1994-07-26 2004-09-15 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
DE69429264T2 (de) * 1994-09-27 2002-06-13 Stmicroelectronics S.R.L., Agrate Brianza Byte-löschbares EEPROM, das mit einem mit einer einzigen Stromversorgung versehenen Flash-EPROM-System kompatibel ist
US5646429A (en) * 1996-02-23 1997-07-08 Micron Quantum Devices, Inc. Segmented non-volatile memory array having multiple sources
US5646890A (en) * 1996-03-29 1997-07-08 Aplus Integrated Circuits, Inc. Flexible byte-erase flash memory and decoder
US5748538A (en) * 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
JP2000149574A (ja) * 1998-09-24 2000-05-30 Peter Wung Lee 新しいフラッシュメモリ配列とデ―コ―ディング構造

Also Published As

Publication number Publication date
DE60043444D1 (de) 2010-01-14
KR100639827B1 (ko) 2006-10-30
CN1372689A (zh) 2002-10-02
EP1214715B1 (en) 2009-12-02
ATE450864T1 (de) 2009-12-15
EP1214715A1 (en) 2002-06-19
TW473723B (en) 2002-01-21
US6141255A (en) 2000-10-31
JP2003508873A (ja) 2003-03-04
WO2001016960A1 (en) 2001-03-08
KR20030009294A (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
US5740107A (en) Nonvolatile integrated circuit memories having separate read/write paths
KR940000899B1 (ko) 공통제어게이트 구동회로를 갖춘 nand셀형 prom
JP3954301B2 (ja) ナンド型フラッシュメモリ素子及びその駆動方法
US6108240A (en) Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions
KR960003398B1 (ko) 소거모드시에 워드선에 부전압을 인가하는 행디코더회로를 갖춘 불휘발성 반도체기억장치
US5579259A (en) Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors
US5233559A (en) Row redundancy for flash memories
US5294819A (en) Single-transistor cell EEPROM array for analog or digital storage
US6240016B1 (en) Method to reduce read gate disturb for flash EEPROM application
KR100461486B1 (ko) 불휘발성 반도체 메모리 장치
CN1229811C (zh) Eeprom使用的单一晶体管存储单元
CN1849670A (zh) 用于闪存的升压衬底/槽编程
KR19980034175A (ko) 불휘발성 반도체 메모리 장치
CN1855307A (zh) 多位虚假接地与非存储装置
CN1310863A (zh) 利用n阱隔离得到的pmos eeprom阵列内的独立可编程存储段及其制造方法
US6829165B2 (en) Non-volatile semiconductor memory device and method of actuating the same
US5815441A (en) Non-volatile semiconductor memory device
US6493269B1 (en) Dual cell reading and writing technique
CN1574064A (zh) 非易失性半导体存储装置及其控制方法
JPH1145986A (ja) 不揮発性半導体記憶装置
CN1993767A (zh) 快闪存储单元以及编程快闪存储装置的方法
US20030218910A1 (en) Semiconductor memory device capable of accurately writing data
US6809963B2 (en) Non-volatile semiconductor memory device and method of actuating the same
JP3419969B2 (ja) 不揮発性半導体記憶装置
KR0140349B1 (ko) 반도체 기억 장치 및 그 데이타 기입 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070420

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070420

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070420

Address after: California, USA

Patentee after: SPANSION LLC

Address before: California, USA

Patentee before: Spanson Co.

Effective date of registration: 20070420

Address after: California, USA

Patentee after: Spanson Co.

Address before: California, USA

Patentee before: ADVANCED MICRO DEVICES, Inc.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160728

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20180829