CN1224243A - 互补金属氧化物半导体静态随机存取存储器件 - Google Patents

互补金属氧化物半导体静态随机存取存储器件 Download PDF

Info

Publication number
CN1224243A
CN1224243A CN98118861A CN98118861A CN1224243A CN 1224243 A CN1224243 A CN 1224243A CN 98118861 A CN98118861 A CN 98118861A CN 98118861 A CN98118861 A CN 98118861A CN 1224243 A CN1224243 A CN 1224243A
Authority
CN
China
Prior art keywords
drain region
region
source
transistor
load transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98118861A
Other languages
English (en)
Other versions
CN1139130C (zh
Inventor
金成奉
金基俊
尹钟密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19528328&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1224243(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1224243A publication Critical patent/CN1224243A/zh
Application granted granted Critical
Publication of CN1139130C publication Critical patent/CN1139130C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种能减小全CMOS SRAM单元的纵横比的半导体器件,所述单元包括:由串联连接的第一传送晶体管和第一驱动晶体管的漏区形成的第一公共区;由串联连接的第二传送晶体管和第二驱动晶体管的漏区形成的第二公共区;设置在第一和第二公共区之间而邻近第一公共区的第一负载晶体管的漏区;设置在第一负载晶体管的漏区和第二公共区之间的第二负载晶体管的漏区;第一和第二栅极层,它们通常彼此平行布置;以及第一和第二互连层。

Description

互补金属氧化物半导体静态 随机存取存储器件
本发明涉及半导体存储器件，详细地说，涉及互补金属氧化物半导体(CMOS)静态随机存取存储(SRAM)器件。
传统的SRAM单元包括：其漏-源通道分别连接在第一和第二存储节点与地之间的第一和第二驱动晶体管；分别连接在第一和第二存储节点与电源之间的第一和第二负载元件；以及其漏-源通道分别连接在第一和第二存储节点与一对数据线(或位线)之间的第一和第二开关晶体管。第一和第二驱动晶体管的栅极分别连接到第二和第一存储节点，而第一和第二开关晶体管的栅极连接到字线。
根据负载元件的制造配置通常把SRAM单元分类如下：
使用高电阻材料例如多晶硅(在半导体工业领域中称为“多晶硅”)作为半导体衬底上的绝缘层的负载元件的高电阻SRAM单元，在所述绝缘层上形成第一和第二驱动晶体管以及第一和第二开关晶体管等四个晶体管；使用在半导体衬底的绝缘层上的薄膜晶体管作为负载元件的薄膜SRAM单元，在所述绝缘层上形成所述四个晶体管；和CMOSSRAM单元，在这种SRAM单元中，与其它四个晶体管一起在半导体衬底上形成与第一和第二驱动晶体管互补的第一和第二负载晶体管。CMOS SRAM单元通常称为全CMOS SRAM单元。
与高电阻和薄膜晶体管SRAM单元相比，全CMOS SRAM单元在低的电源电压下有较低的维持电流、较高的工作速度、较大的工作稳定性、较大的抗α粒子的能力等等各种优点。
因此，因为有上述的优点，全CMOS SRAM单元可以广泛地应用在个人计算机的高速缓冲存储器、直接存取存储器件用的非易失缓冲器存储器和逻辑大规模集成电路(LSI)的存储器件以及微处理器等领域。可是，全CMOS SRAM单元有这样的问题，即它的面积太大，以至不能实现高密度SRAM。
在全CMOS SRAM单元方面，在美国专利No.5,521,860中公开了减小单元面积的现有技术。这现有技术的SRAM单元包括第一和第二驱动晶体管、第一和第二负载晶体管以及第一和第二开关晶体管，它们分别相对于单元区域的中心点对称地布置。第一和第二驱动晶体管与第一和第二开关晶体管是n沟道型的，而第一和第二负载晶体管是p沟道型的。起着第一和第二开关晶体管的栅极作用的第一和第二字线彼此平行布置。起着第一驱动晶体管和第一负载晶体管的栅极作用的第一单元内接线连接到第二驱动晶体管和第二负载晶体管的漏区，而起着第二驱动晶体管和第二负载晶体管的栅极作用的第二单元内接线连接到第一驱动晶体管和第一负载晶体管的漏区。第一和第二单元内接线彼此平行地布置在第一和第二字线之间，使得它们垂直于所述字线。两接地线分别连接到第一和第二驱动晶体管的源区，而连接到第一和第二负载晶体管源区的电源线布置在字线以及第一和第二单元内接线的上面，所述电源线与后三者之间插入绝缘层。
可是，因为第一和第二单元内接线与第一和第二字线布置在相同的层，并且第一和第二单元内接线彼此分开，使得它们能垂直于第一和第二字线并且布置在第一和第二字线之间，所以现有技术SRAM单元的纵横比(单元区的纵向长度与侧向长度之比)增加。因此，每一条垂直于字线的位线的长度增加，从而增加了每一条位线的电阻和寄生电容。这问题使得它难以以高的速度从存储单元和向存储单元读和写。
此外，因为两条接地线与一条电源线都布置在绝缘层上，单元纵向长度的减小会减小每条接地线和电源线的宽度，从而使每条接线的电阻增加。因此，由于接线电阻增加，读和写操作期间，会产生单元故障。故此，缩小单元尺寸就受到限制。
因此，本发明的一个内目的是提供一种半导体器件，它能减小全CMOS SRAM单元的纵横比。
本发明的另一个目的是提供一种半导体存储器件，它能够充分地增大接地线和电源线的宽度，从而避免其上的电压降。
为了达到上述的目的，提供一种包括n沟道型第一和第二传送晶体管、n沟道型第一和第二驱动晶体管和p沟道型第一和第二负载晶体管的静态随机存取存储器，这些晶体管中的每个晶体管具有在半导体衬底内形成的沟道区的相对的两侧的源和漏区以及在沟道区上面的栅极，所述单元具有：由第一传送晶体管和第一驱动晶体管的漏区形成的第一公共区，此两晶体管通过所述第一公共区串联连接；由第二传送晶体管和第二驱动晶体管的漏区形成的第二公共区，此两晶体管通过所述第二公共区串联连接；设置在第一和第二公共区之间而邻近第一公共区的第一负载晶体管的漏区；设置在第一负载晶体管的漏区和第二公共区之间的第二负载晶体管的漏区；第一和第二栅极层，它们通常彼此平行布置，并分别起着第一驱动晶体管和第一负载晶体管的栅极的作用，以及起着第二驱动晶体管和第二负载晶体管的栅极的作用，第一和第二栅极层的每一层都由第一能态(level)的导电材料制成；以及第一和第二互连层，它们中的每一层由不同于第一能态(level)的第二能态(level)的导电材料制成，第一互连层把第一公共区连接到第一负载晶体管的漏区和第二栅极层，第二互连层把第二公共区连接到第二负载晶体管的漏区和第一栅极层。
图1是根据本发明的全CMOS SRAM单元的等效电路图；
图2A和2B包括表示根据本发明的四个相邻单元的平面图；
图3是表示根据本发明的单个单元的平面图；
图4到8是表示用于制造图2的单元的顺序的各层的平面图；和
图9是沿图3的线9-9’所取的剖视图。
根据本发明的实施例，参考附图来描述全CMOS SRAM单元。在下面的描述中，提出多个特殊的细节，例如特殊的能级、厚度、导电类型等等，以便能对本发明有彻底的了解。可是，对于本专业的技术人员来说，这是很显然的，即为了实现本发明并不需要这些特殊的细节。例如n沟道型晶体管可以用p沟道型晶体管代替，反之亦然。要指出，在图中，相似的数字或符号代表相似的元件和部件。
图3是表示根据本发明的实施例的单个CMOS SRAM单元的布局图的放大平面图，而图1是图3的电路图。
参考图1和3，CMOS SRAM单元包括：有交叉耦合的第一和第二反相器INV1和INV2的触发器；以及耦合到这触发器的第一和第二传送晶体管Qt1和Qt2。第一反相器INV1包括第一负载晶体管Q11和第一驱动晶体管Qd1，而第二反相器INV2包括第二负载晶体管Q12和第二驱动晶体管Qd2。第一和第二传送晶体管Qt1和Qt2以及第一和第二驱动晶体管Qd1和Qd2都是第一种导电类型沟道、即n沟道绝缘栅场效应管，而第一和第二负载晶体管Q11和Q12是第二种导电类型沟道、即p沟道绝缘栅场效应管。第一和第二反相器INV1和INV2不但包括连接到接地源源点(或接地电压Vss)的第一和第二扩散区，即第一和第二驱动晶体管Qd1和Qd2的源区，还包括连接到电源源点(或电源电压Vcc)的第三和第四扩散区，即第一和第二负载晶体管Q11和Q12的源区。
根据本发明的实施例，在半导体衬底上的单元区10有2.0×3.2平方微米的矩形。在衬底内形成第一和第二有源区12和14，它在行的方向上延伸成细长形。第一有源区12有部分17，它沿着右侧边缘伸展到上侧边缘，第二有源区14有部分20，它沿着左侧边缘伸展到下侧边缘。在第一有源区12内形成第一驱动晶体管Qd1的源和漏区22和24以及它们之间的沟道区、并且形成第一传送晶体管Qt1的源和漏区26和28以及它们之间的沟道区。第一传送晶体管Qt1的漏区28通过第一驱动晶体管Qd1的漏区24与第一存储节点区N1连接在一起。与此相似，在第二有源区14内形成第二驱动晶体管Qd2的源和漏区30和32以及它们之间的沟道区并且形成第二传送晶体管Qt2的源和漏区34和36以及它们之间的沟道区。第二传送晶体管Qt2的漏区36通过第二驱动晶体管Qd2的漏区32和第二存储节点区N2串联连接。在衬底内形成第三有源区16，后者在行方向伸展、从而处在第一有源区12和第二有源区14之间邻近第一有源区12的2位置。在第三有源区16内形成第一负载晶体管Q11的源和漏区38和40以及它们之间的沟道区。第一负载晶体管Q11的源和漏区38和40以及沟道区分别与第一驱动晶体管Qd1的源和漏区22和24以及沟道区在列的方向上对准。在衬底内形成第四有源区18，后者在行方向伸展、从而处在第一有源区12和第二有源区14之间邻近第二有源区14的位置。在第四有源区18内形成第二负载晶体管Q12的源和漏区42和44以及它们之间的沟道区，使得它们在列方向上与第二驱动晶体管Qd2的源和漏区30和32以及它们之间的沟道区对准。
第一到第四有源区12、14、16和18被隔离区8隔离。因为第一到第四有源区12到18在行方向伸展，并且如上所述，在单元区10内彼此相邻，所以，与现有技术相比，本发明有能减小纵横比的优点。第一驱动晶体管Qd1、第一传送晶体管Qt1、第一负载晶体管Q11的源、漏区和沟道区与第二驱动晶体管Qd2、第二传送晶体管Qt2、第二负载晶体管Q12的源、漏区和沟道区基本上分别相对于中心轴C对称。因此，存储在第一和第二存储节点区N1和N2的电荷的存储状态是稳定的。
第一栅极层46插入在第一驱动晶体管Qd1和第一负载晶体管Q11的沟道区上各栅极氧化物层之间、在列方向上延伸成细长形。与此相似，第二栅极层48插入在第二驱动晶体管Qd2和第二负载晶体管Q12的沟道区上各栅极氧化物层之间、在列方向上延伸成细长形。第三栅极层58通过其栅极氧化物层在第一传送晶体管Qt1的沟道区上在列方向上延伸，以便布置成与单元区10的上侧边缘接触。第四栅极层60介入第二传送晶体管Qt2沟道区上的栅极氧化物层、在列方向上延伸、以便布置成与单元区10的下侧边缘接触。第一到第四栅极层46,48,58和60中的每一层是用相同的材料制成的第一能态导电层。第一栅极层46的一个端部50覆盖在隔离区8上，从而与第二负载晶体管Q12的漏区44的一个端部重叠。端部50可以在侧向上与漏区44的端部相邻。与此相似，第二栅极层48的一个端部52覆盖在隔离区8上，从而与第一负载晶体管Q11的漏区40的一个端部重叠。端部52可以在侧向上与漏区40的端部相邻。第一和第三栅极层46和58布置成与第二和第四栅极层48和60分别相对于中心轴C大致对称。
第一布线层54有L形，以便把第一存储区N1与第一负载晶体管Q11的漏区40以及第二栅极层48互连。第二布线层56有L形，以便把第二存储区N2与第二负载晶体管Q12的漏区44以及第一栅极层46互连。第一和第二布线层54和56的每一层都是以相同材料制成的导电层。第一布线层54也布置成与第二布线层56相对于中心轴C大致对称。
字线层62(或WL)在第一层间绝缘层的上面在列方向上延伸成细长形。字线层62通过处在上边缘的接触孔64的一半和在下边缘的接触孔66的一半连接到第三和第四栅极层58和60。第二层间绝缘层淀积在字线层62和第一层间绝缘层的上面。如下面描述的那样，接地线层和电源线层被交替地布置在第二层间绝缘层上面。图3中示出电源线层68。层68通过处在右边缘的接触孔72的一半连接到第一负载晶体管Q11的源区38并且通过处在左边缘的接触孔74的一半连接到第二负载晶体管Q12的源区42。
接触孔76的四分之一处在右上边缘，并连接到与右侧边缘相邻的接地线层，以便向第一驱动晶体管Qd1的源区22提供接地源点。接触孔78的四分之一处在左下边缘，并连接到与左侧边缘相邻的接地线层，以便向第二驱动晶体管Qd2的源区30提供接地源点。
第三层间绝缘层淀积在电源线层68、接地线层和第二层间绝缘层的上面。在第三层间绝缘层上面形成一对数据线80(或DL)和82(或DL)，它们在行方向上伸展成长条形。数据线80和82彼此处在互补的关系。数据线80通过处在左边缘的接触孔84的一半连接到第一传送晶体管Qt1的源区26，而数据线82通过处在右边缘的接触孔86的一半连接到第二传送晶体管Qt2的源区34。
图2A和2B显示四个相邻单元结合在一起的放大的平面图。图2A的右上侧单元区10a与图3的单元区相同。
参考图2A和2B，四个单元区10a到10d由行线100a、100b、和100c以及列线102a、102b和102c限定。为了便于说明，虽然显示了四个相邻的单元，但是，应当指出，可以在行和列上布置许多四个相邻的单元、使得它们彼此邻接。因此，用给存储单元定界的许多行线和列线来限定这些单元区。行线分成交替的第一和第二行线，而列线分成交替的第一和第二列线。在每根第一行线的两侧布置一对第一有源区，而在每根第二行线的两侧布置一对第二有源区。
单元区10b基本上与单元区10a相对于列线102b对称。单元区10c基本上与单元区10a相对于行线100b对称。单元区10d基本上与单元区10a相对于行线100b与列线102b的交点对称。因此，一对第一有源区12被布置成在行方向上在每根第一行线100a和100c(在线100a的上部和在线100c的下部的第一有源区没有表示在图上)的相反的两侧延伸。一对第二有源区14也被布置成在行方向上在第二行线100b的相反的两侧延伸。在衬底内形成第一桥区104，它沿着第一列线102a和102c通过第一列线102a和102c与第一行线100a和100c的交叉点，以便把各对第一有源区中的相邻的第一有源区12互连起来。与此相似，在衬底内形成第二桥区106，它沿着第二列线102b通过第二列线102b与第二行线100b的交叉点，以便把一对第二有源区14互连起来。因此，在第二行线100b上的第二桥区106被布置成与在第一行线100a和100c上的第一桥区104呈交替关系。因此，通过接触孔65连接到第二桥区106的接地线层70连接到四个相邻单元的第二驱动晶体管Qd2的源区(或第二接地区)14。因为第二桥区106分担四个相邻单元的第二驱动晶体管Qd2的源区14，所以四个相邻单元的每一个都需要接触孔65的四分之一，此接触孔在第二桥区106上。与此相似，在第一行线100a和100c上的各第一桥区104中的每一个分担四个相邻单元的第一驱动晶体管Qd1的源区(或第一接地区)22。所以，四个相邻单元的每一个都需要接触孔75的四分之一，此接触孔在第一桥区104上。因此，可以减少接触孔的数目。
结果，接地线的接触孔75和65处在第一行线与第一列线以及第二行线与第二列线的交叉点上。在两个相邻的行线上的接触孔75和65以彼此交替的关系布置。接地线层70通过接触孔75和65连接到第一和第二桥区104和106。
两个相邻的第一负载晶体管Q11的源区16处在对应的第一列线102a和102c(在图2A和2B中没有表示线102a的右侧上的源区和线102c左侧上的源区)中的对应的一根列线的相反的两侧。因此，邻近第一列线102a的第一负载晶体管Q11的源区16通过接触孔114连接到电源线层68。与此相似，邻近第二列线102b的第一负载晶体管Q12的源区18通过接触孔110连接到电源线层68。因此，接触孔114和110以彼此交替的关系被布置在每行的单元区内。这样，电源线层68被交替地布置，在列的方向上伸展，并且电源线层68的每层都通过接触孔110和114连接到第一和第二负载晶体管Q11和Q12的源区。因此，由每个电源线层提供的电源被加到在两相邻列的负载晶体管。
如上所述，在布置于每列的各存储单元上设置电源线层和接地线层之一。因此，电源线和接地线的每一层的宽度可以充分地增加，而不会减小各个单元面积，因而，减小了电源线层和接地线层的电阻。
第一接触区25通常连接到第一传送晶体管Qt1的源区26，并与第二列线102b交叉。第一接触区25通过接触孔120连接到在行方向伸展的对应的数据线80(或DL)。与此相似，第二接触区35通常连接到第二传送晶体管Qt2的源区34，并与第一列线102a和102c交叉。第二接触区35通过接触孔124连接到在行方向伸展的对应的数据线82(或DL)。
参考图3到9，将在下面描述根据本发明的实施例的全CMOSSRAM单元的制造方法。
图9是沿图3的线9-9’所取的剖视图。图4到8是显示在制造图3的CMOS SRAM单元的各处理步骤中顺序的各层的平面图。
在p型半导体衬底1的表面形成沟道隔离层2，以便利用传统的浅沟隔离技术来隔离各器件元件。沟道有0.4到0.6μm范围的深度。在沟道内充填原硅酸四乙酯(tetraethylortho silicate)SiO2。隔离层2可以用传统的硅的局部氧化(LOCOS)技术形成。在形成沟道隔离层2之后，形成n型和p型阱3和4。深度大约0.4μm的n型阱3是通过能量为300～400kev，剂量为大约1×1013离子/cm2的砷离子注入来形成的。深度大约0.6μm的p型阱4是通过能量为170～200kev，剂量为大约3×1013离子/cm2的硼离子注入来形成的。然后，如图4所示，由沟道隔离层2来限定形成n沟道绝缘栅场效应管(IGFET)的第一和第二有源区12和14，而由沟道隔离层2来限定形成p沟道IGFET的第三和第四有源区16和18。
在衬底表面上形成栅氧化层6，其厚度为大约60埃。在栅氧化层6上面淀积多晶层，并用传统的光刻技术形成栅极层图案46、48、58和60，如图5所示。然后，用低浓度离子注入来形成轻掺杂的源和漏区。为了进行轻掺杂n，即n离子注入，在第三和第四有源区16和18上形成离子注入掩模层。然后，以20～30kev的能量和1～5×1013离子/cm2的剂量对第一和第二有源区12和14进行砷离子注入。在去掉所述掩模层后，在第一和第二有源区12和14上形成掩模层，以便进行p离子注入，然后，以30～40kev的能量和1～5×1013离子/cm2的剂量对第三和第四有源区16和18进行BF2离子注入。在去掉所述掩模层后，在栅极46、48、58和60的侧壁处形成侧壁隔离层7。此后，进行高浓度离子注入。重掺杂p，即对第三和第四有源区16和18进行p+离子注入，而重掺杂n，即对第一和第二有源区12和14进行n+离子注入。n+离子注入在50～70kev的能量和1～7×1015离子/cm2的剂量的砷离子的条件下进行。而p+离子注入在50～70kev的能量和1～7×1015离子/cm2的剂量的硼离子的条件下进行。可以在重掺杂的多晶硅层上形成多晶硅层的难熔金属。然后，覆盖式地(blanketly)淀积厚度大约200埃的氮化硅层9。此后，利用无边界(borderless)接触技术，形成第一和第二布线层54和56以及用于造成与接地层、电源层和数据线层接触的接触部分，如图6所示。如从图6所看到的，因为不需要被连接到每个接触窗口的区域所包围的边界，所以，集成密度可以提高。在用一般的光刻技术形成接触窗口后，用溅射方法淀积厚度为500埃的Ti和TiN双层，然后，如图6那样形成图案。此后，以大约8,000埃的厚度在衬底上淀积第一层间绝缘层9，例如四乙氧基硅烷(TEOS)。
如图7所示，在第一层间绝缘层9内形成接触孔64和66，以便暴露出下面的第三和第四栅电层58和60。用传统的钨Damascene技术形成钨制的字线。此后，以大约4,000埃的厚度淀积第二层间绝缘层140，例如TEOS。此后，如图8所示，形成接触孔72,74,76,78和79，并在接触孔内形成钨针形接点。覆盖式地(blanketly)淀积上厚度为6,000埃的铝层。然后用传统地光刻方法形成接触焊盘层132和134，以便与电源线层70、接地线层68和数据线形成接触。在淀积绝缘层之后，用化学的、机械的抛光(CMP)技术进行平面化。此后，以大约4,000埃的厚度覆盖式地(blanketly)淀积上第三层间绝缘层150，例如TEOS。
此后，如图3所示，形成接触孔84和86，以便形成数据线80和82。在接触孔84和86内形成钨针形接点。然后覆盖式地(blanketly)淀积上厚度为6,000埃的铝层，然后形成图案，以便形成数据线80和82。
如上所述，本发明的SRAM单元区包括：多对在行方向上伸展的第一有源区；多对在行方向上伸展、以便与第一有源区的各对交替地配置的第二有源区；连接第一有源区的各对的第一桥区和连接第二有源区的各对的第二桥区。每个第一桥区连接到四配置单元第一驱动晶体管的源区，而每个第二桥区连接到四配置单元第二驱动晶体管的源区。因此，因为在第一和第二桥区内形成的每个接触孔为四配置单元所共用，故可减少接触孔的数目。另一方面，因为在对应的列的存储单元上形成交替地在列方向上伸展的接地线层和电源线层，所以，尽管存储单元尺寸减小，仍可增加接地线层和电源线层的宽度，从而，减小了各接地线层和电源线层的电阻。因为第一和第二栅极层中的每一层都不重叠在串联连接区，即驱动晶体管和传送晶体管的公共漏区，并且，在半导体衬底上形成在一个方向上伸展的有源区，所以，可以减小单元尺寸。因为构成SRAM单元的元件布置得相对于给定的轴基本上对称，所以，数据存储状态可以稳定化。

Claims (25)

1．一种静态随机存取存储单元，它包括：n沟道型第一和第二传送晶体管、n沟道型第一和第二驱动晶体管和p沟道型第一和第二负载晶体管，其中的每个晶体管在半导体衬底内形成的沟道区相反的两侧都有源和漏区以及在沟道区上面的栅极，其特征在于所述单元包括：
由所述第一传送晶体管和所述第一驱动晶体管的漏区形成的第一公共区，此两晶体管通过所述第一公共区串联连接；
由所述第二传送晶体管和所述第二驱动晶体管的漏区形成的第二公共区，此两晶体管通过所述第二公共区串联连接；
设置在所述第一和第二公共区之间而邻近所述第一公共区的所述第一负载晶体管的漏区；
设置在所述第一负载晶体管的漏区和所述第二公共区之间的所述第二负载晶体管的漏区；
第一和第二栅极层，它们通常彼此平行布置，并分别起着所述第一驱动晶体管和所述第一负载晶体管的栅极的作用，以及起着所述第二驱动晶体管和所述第二负载晶体管的栅极的作用，所述第一和第二栅极层的每一层都由第一能态(level)的导电材料制成；和
第一和第二互连层，它们中的每一层由不同于所述第一能态(level)的第二能态(level)的导电材料制成，所述第一互连层把所述第一公共区连接到所述第一负载晶体管的漏区和所述第二栅极层，所述第二互连层把所述第二公共区连接到所述第二负载晶体管的漏区和所述第一栅极层。
2．权利要求1的存储单元，其特征在于还包括：
在所述衬底上形成的隔离区；
在所述衬底上这样形成的分开的第一和第二有源区，使得所述第一和第二有源区被所述隔离区所隔离，所述第一和第二有源区的每一个都在第一方向上伸展，所述第一有源区形成所述第一传送晶体管和所述第一驱动晶体管的源和沟道区以及所述第一公共区，所述第二有源区形成所述第二传送晶体管和所述第二驱动晶体管的源和沟道区以及所述第二公共区；
在所述衬底上这样形成的分开的第三和第四有源区，使得所述第一和第二有源区被所述隔离区所隔离，所述第三有源区在第一方向上从所述第一负载晶体管的所述漏区伸展，以便形成所述第一负载晶体管的的漏、沟道和源区，所述第四有源区在第一方向上伸展到所述第二负载晶体管的所述漏区，以便形成所述第二负载晶体管的源、沟道和漏区。
3．权利要求2的存储单元，其特征在于所述第一和第二有源区中的每一个都是在所述衬底上形成的p型阱区，而所述第三和第四有源区中的每一个都是在所述衬底上形成的n型阱区。
4．权利要求1的存储单元，其特征在于所述第一和第二栅极层分别在通常垂直于所述第一方向的第二方向伸展，所述第一栅极层的一个端部与所述第二负载晶体管的所述漏区相邻，而第二栅极层的一个端部与所述第一负载晶体管的所述漏区相邻。
5．权利要求2的存储单元，其特征在于所述第一和第二栅极层分别在通常垂直于所述第一方向的第二方向伸展，所述第一栅极层的一个端部与所述第二负载晶体管的所述漏区相邻，而所述第二栅极层的一个端部与所述第一负载晶体管的所述漏区相邻。
6．权利要求1的存储单元，其特征在于所述第一传送晶体管、所述第一驱动晶体管和所述第一负载晶体管通常布置成相对于在所述衬底上的确定的轴分别与所述第二传送晶体管、所述第二驱动晶体管和所述第二负载晶体管对称。
7．权利要求6的存储单元，其特征在于所述第一和第二栅极层分别在通常垂直于所述第一方向的第二方向伸展，所述第一栅极层的一个端部与所述第二负载晶体管的所述漏区相邻，而所述第二栅极层的一个端部与所述第一负载晶体管的所述漏区相邻。
8．权利要求7的存储单元，其特征在于所述第一栅极层通常布置成相对于所述确定的轴与所述第二栅极层对称。
9．权利要求8的存储单元，其特征在于所述第一互连层通常布置成相对所述确定的轴与所述第二互连层对称。
10．权利要求2的存储单元，其特征在于所述第一和第二传送晶体管、所述第一和第二驱动晶体管以及所述第一和第二负载晶体管通常布置成在所述衬底上分别对称。
11．权利要求10的存储单元，其特征在于所述第一和第二栅极层通常分别布置成在所述衬底上对称。
12．权利要求11的存储单元，其特征在于所述第一和第二互连层通常布置成在所述衬底上分别对称。
13．一种半导体存储器件，它包括设置在形成处于半导体衬底上的单元区内的起码一个存储单元，所述单元包括第一和第二传送晶体管、第一和第二驱动晶体管以及第一和第二负载晶体管，它们中的每一个在所述衬底的沟道区的相反的两侧都有一对源/漏区和在沟道区上的栅极，所述第一传送晶体管的源/漏区中的一个区与所述第一驱动晶体管的源/漏区中的一个区串联连接，以便形成第一公共区，所述第二传送晶体管的源/漏区中的一个区与所述第二驱动晶体管的源/漏区中的一个区串联连接，以便形成第二公共区，所述第一公共区连接到所述第一负载晶体管源/漏区中的一个区、并且连接到所述第二负载晶体管以及所述第二驱动晶体管的栅极，所述第二公共区连接到所述第二负载晶体管源/漏区中的一个区、并且连接到所述第一负载晶体管以及所述第一驱动晶体管的栅极，所述第一和第二传送晶体管的源/漏区中的另一个区连接到一对数据线中对应的一条，其特征在于所述器件的改进包括：
第一有源区，它形成在所述衬底内所述单元区，并在第一方向上伸展，以便形成所述第一传送晶体管和所述第一驱动晶体管的源/漏区中的另一个区、它们的沟道区和所述第一公共区；以及
第二有源区，它形成在所述衬底内所述单元区、与所述第一有源区隔开，并在所述第一方向上伸展，以便形成所述第二传送晶体管和所述第二驱动晶体管的源/漏区中的另一个区、它们的沟道区和所述第二公共区。
14．权利要求13的器件，其特征在于还包括：
第三有源区，它形成在所述衬底内所述单元区、设置在所述第一和第二有源区之间邻近所述第一有源区处，并在所述第一方向上伸展，以便形成所述第一负载晶体管的源/漏区和沟道区；以及
第四有源区，它形成在所述衬底内所述单元区、设置在所述第一和第二有源区之间在邻近所述第二有源区处，并在所述第一方向上伸展，以便提供所述第二负载晶体管的源/漏区和沟道区。
15．权利要求13的器件，其特征在于所述单元区通常是一个长方形区域，它有基本上平行于第二方向、基本上垂直于第一方向的第一和第二边缘以及基本上平行于第一方向的第三和第四边缘，所述第一驱动晶体管的源/漏区中的另一个区的第一端部与所述第一边缘相邻，而所述第二驱动晶体管的源/漏区中的另一个区的第二端部与所述第二边缘相邻。
16．权利要求15的器件，其特征在于还包括：
第一桥区，它形成在所述衬底内所述单元区、从所述第一端部沿着所述第一边缘伸展到邻近所述第一有源区的所述第三边缘；以及
第二桥区，它形成在所述衬底内所述单元区内、从所述第二端部沿着所述第二边缘伸展到邻近所述第二有源区的所述第四边缘。
17．权利要求15的器件，其特征在于还包括在所述单元区上面的绝缘层上形成的接地线层，它通过接触孔连接到处在所述绝缘层下面的所述第一和第二桥区。
18．权利要求14的器件，其特征在于所述单元区通常是长方形区域，它有基本上平行于第二方向、基本上垂直于第一方向的第一和第二边缘以及基本上平行于第一方向的第三和第四边缘，所述第一驱动晶体管的源/漏区中的另一个区的第一端部与所述第一边缘相邻，而所述第二驱动晶体管的源/漏区中的另一个区的第二端部与所述第二边缘相邻。所述第一负载晶体管的源/漏区中的另一个区的第三端部与所述第一边缘相邻，而所述第二负载晶体管的源/漏区中的另一个区的第四端部与所述第二边缘相邻。
19．权利要求18的器件，其特征在于还包括：
第一桥区，它形成在所述衬底内所述单元区、从所述第一端部沿着所述第一边缘伸展到邻近所述第一有源区的所述第三边缘；以及
第二桥区，它形成在所述衬底内所述单元区、从所述第二端部沿着所述第二边缘伸展到邻近所述第二有源区的所述第四边缘。
20．权利要求19的器件，其特征在于还包括：
在所述单元区上面的绝缘层上形成的接地线层或电源线层中的一层，所述接地线层通过在所述绝缘层内的接触孔连接到所述第一和第二桥区，所述电源线层通过在所述绝缘层内的接触孔连接到所述第三和第四端部。
21．一种半导体器件，它包括分别形成在半导体衬底上单元区内的存储单元，用给单元区中的各个区定界的许多行线和列线来确定所述各单元区，所述行线分成交替的第一和第二行线，所述列线分成交替的第一和第二列线，所述单元中的每一个包括带交叉耦合的第一和第二反相器的触发器和连接到所述触发器的第一和第二传送晶体管，所述第一和第二反相器在所述衬底内各自有连接到接地源点的第一和第二扩散区，其特征在于所述器件包括：
第一桥区，它这样形成在所述衬底内、以致每个所述第一桥区通过所述第一行线与所述第一列线的交叉点中对应的一个交叉点与在每个四单元区的所述第一扩散区互连起来，此四单元区与所述交叉点中对应的一个交叉点相邻；以及
第二桥区，它这样形成在所述衬底内、以致每个所述第二桥区通过所述第二行线与所述第二列线的交叉点中对应的一个交叉点与在每个四单元区的所述第二扩散区互连起来，此四单元区与所述交叉点中对应的一个交叉点相邻；由此跨过每条所述第二行线的所述第二桥区以相对于所述第一桥区交错的关系来布置，而所述第一桥区跨过所述第二行线中的所述每一条附近的两条第一行线中的每一条。
22．权利要求21的半导体器件，其特征在于所述每一个单元的所述第一扩散区是构成所述第一反相器的所述n沟道型第一驱动晶体管的源区，而所述每一个单元的所述第二扩散区是构成所述第二反相器的所述n沟道型第二驱动晶体管的源区。
23．权利要求21的半导体器件，其特征在于所述每一个单元的所述第一和第二反相器分别包括在所述衬底上形成的、连接到电源的第三和第四扩散区；在所述单元区内的、与每一条所述第一列线相邻的所述第三扩散区以直线关系、通常平行于行线方向、在每条所述第一列线的相反的两侧布置；以及在所述单元区内的、与每一条所述第二列线相邻的所述第四扩散区以直线关系、通常平行于行线方向、在每条所述第二列线的相反的两侧布置。
24．权利要求23的半导体器件，其特征在于所述器件还包括：
接地层，每一接地层在布置于每一交替的列上的所述存储单元的上面、在绝缘层上在列方向上伸展、并且通过在所述绝缘层内的接触孔连接到所述第一和第二桥区，以便提供所述接地源点；以及
电源层，每一层在布置于所述交替的各列之间的每一列上的所述存储单元的上面、在所述绝缘层上在列方向上伸展、并且通过在所述绝缘层内的接触孔连接到所述第三和第四扩散区，以便提供所述电源。
25．权利要求24的半导体器件，其特征在于用于提供所述接地源点的所述接触孔设置在所述交叉点上，而提供所述电源的所述接触孔设置在所述第一列线与所述直线性的第三扩散区交叉的部分以及所述第二列线与所述直线性的第四扩散区交叉的部分。
CNB981188613A 1997-12-23 1998-08-31 互补金属氧化物半导体静态随机存取存储器件 Expired - Lifetime CN1139130C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019970072550A KR100305922B1 (ko) 1997-12-23 1997-12-23 씨모오스스테이틱랜덤액세스메모리장치
KR72550/1997 1997-12-23
KR72550/97 1997-12-23

Publications (2)

Publication Number Publication Date
CN1224243A true CN1224243A (zh) 1999-07-28
CN1139130C CN1139130C (zh) 2004-02-18

Family

ID=19528328

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981188613A Expired - Lifetime CN1139130C (zh) 1997-12-23 1998-08-31 互补金属氧化物半导体静态随机存取存储器件

Country Status (7)

Country Link
US (1) US6147385A (zh)
JP (1) JP3897916B2 (zh)
KR (1) KR100305922B1 (zh)
CN (1) CN1139130C (zh)
DE (1) DE19832795B4 (zh)
GB (2) GB2332779B (zh)
TW (1) TW396619B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302554C (zh) * 2002-01-07 2007-02-28 三星电子株式会社 静态随机存取存储单元的布置及其器件
CN100420011C (zh) * 2005-06-29 2008-09-17 台湾积体电路制造股份有限公司 集成电路的内连线结构以及静态随机存取存储单元
CN100428476C (zh) * 2006-07-10 2008-10-22 中芯国际集成电路制造(上海)有限公司 互补金属氧化物半导体器件
US20190259741A1 (en) * 2015-04-20 2019-08-22 Advanced Semiconductor Engineering, Inc. Optical sensor module and method for manufacturing the same
CN112864162A (zh) * 2021-03-02 2021-05-28 长江存储科技有限责任公司 一种页缓冲器、场效应晶体管及三维存储器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3852729B2 (ja) * 1998-10-27 2006-12-06 富士通株式会社 半導体記憶装置
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4825999B2 (ja) * 1999-05-14 2011-11-30 ソニー株式会社 半導体記憶装置およびその製造方法
JP2001007290A (ja) * 1999-06-24 2001-01-12 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法、および、通信方法
JP3324587B2 (ja) * 1999-12-20 2002-09-17 セイコーエプソン株式会社 半導体記憶装置
JP3915861B2 (ja) * 2000-01-14 2007-05-16 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3885860B2 (ja) * 2000-01-14 2007-02-28 セイコーエプソン株式会社 半導体記憶装置およびその製造方法
JP3386038B2 (ja) * 2000-06-22 2003-03-10 セイコーエプソン株式会社 半導体記憶装置
JP3656592B2 (ja) * 2001-03-26 2005-06-08 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
US6534805B1 (en) * 2001-04-09 2003-03-18 Cypress Semiconductor Corp. SRAM cell design
FR2843481B1 (fr) * 2002-08-08 2005-09-16 Soisic Memoire sur substrat du type silicium sur isolant
KR100583090B1 (ko) * 2003-05-30 2006-05-23 주식회사 하이닉스반도체 강유전체 레지스터의 캐패시터 제조방법
US6924560B2 (en) * 2003-08-08 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compact SRAM cell with FinFET
WO2006100641A2 (en) * 2005-03-24 2006-09-28 Koninklijke Philips Electronics N.V. Static random access memory cells with shared contacts
JP2007266377A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置
JP4653693B2 (ja) * 2006-05-11 2011-03-16 パナソニック株式会社 半導体記憶装置
JP4466732B2 (ja) 2007-12-11 2010-05-26 ソニー株式会社 半導体記憶装置
JP4741027B2 (ja) * 2010-05-07 2011-08-03 パナソニック株式会社 半導体記憶装置
TWI698873B (zh) 2017-03-28 2020-07-11 聯華電子股份有限公司 半導體記憶元件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311734A (ja) * 1989-06-09 1991-01-21 Miyazaki Oki Electric Co Ltd 半導体装置
US5166902A (en) * 1991-03-18 1992-11-24 United Technologies Corporation SRAM memory cell
US5373170A (en) * 1993-03-15 1994-12-13 Motorola Inc. Semiconductor memory device having a compact symmetrical layout
JPH07130877A (ja) * 1993-11-05 1995-05-19 Sony Corp 完全ｃｍｏｓ型スタティック記憶セル
JPH07176633A (ja) * 1993-12-20 1995-07-14 Nec Corp Ｃｍｏｓ型スタティックメモリ
US5394358A (en) * 1994-03-28 1995-02-28 Vlsi Technology, Inc. SRAM memory cell with tri-level local interconnect
JPH08181225A (ja) * 1994-10-28 1996-07-12 Nkk Corp 半導体記憶装置
JPH09260510A (ja) * 1996-01-17 1997-10-03 Hitachi Ltd 半導体集積回路装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302554C (zh) * 2002-01-07 2007-02-28 三星电子株式会社 静态随机存取存储单元的布置及其器件
CN101383349B (zh) * 2002-01-07 2011-12-21 三星电子株式会社 静态随机存取存储单元
CN100420011C (zh) * 2005-06-29 2008-09-17 台湾积体电路制造股份有限公司 集成电路的内连线结构以及静态随机存取存储单元
CN100428476C (zh) * 2006-07-10 2008-10-22 中芯国际集成电路制造(上海)有限公司 互补金属氧化物半导体器件
US20190259741A1 (en) * 2015-04-20 2019-08-22 Advanced Semiconductor Engineering, Inc. Optical sensor module and method for manufacturing the same
CN112864162A (zh) * 2021-03-02 2021-05-28 长江存储科技有限责任公司 一种页缓冲器、场效应晶体管及三维存储器

Also Published As

Publication number Publication date
KR100305922B1 (ko) 2001-12-17
CN1139130C (zh) 2004-02-18
GB0013502D0 (en) 2000-07-26
GB2332779A (en) 1999-06-30
TW396619B (en) 2000-07-01
GB2332779B (en) 2000-10-25
DE19832795B4 (de) 2004-08-05
JPH11195716A (ja) 1999-07-21
US6147385A (en) 2000-11-14
KR19990052990A (ko) 1999-07-15
JP3897916B2 (ja) 2007-03-28
DE19832795A1 (de) 1999-07-01
GB9828575D0 (en) 1999-02-17

Similar Documents

Publication Publication Date Title
CN1139130C (zh) 互补金属氧化物半导体静态随机存取存储器件
US7098478B2 (en) Semiconductor memory device using vertical-channel transistors
US7706172B2 (en) Layout of a SRAM memory cell
US5744846A (en) SRAM cell employing substantially vertically elongated pull-up resistors and methods of making, and resistor constructions and methods of making
US5521860A (en) CMOS static memory
US4984200A (en) Semiconductor circuit device having a plurality of SRAM type memory cell arrangement
US5376814A (en) Method of constructing reduced size highly integrated static random access memory with double vertical channel structure
CN100479167C (zh) 静态随机存取存储单元
US5166902A (en) SRAM memory cell
US20020127786A1 (en) Method of forming cross strapped VSS layout for full CMOS SRAM cell and device produced thereby
KR20020013809A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US20110018064A1 (en) Sram cell comprising finfets
KR100247602B1 (ko) 단일레벨상의각각의상보형데이타라인의양측면상에Vcc와Vss버스를포함하는전CMOSSRAM셀
EP0426174B1 (en) Semiconductor integrated circuit
US5157474A (en) Static memory
US11881273B2 (en) Semiconductor storage device
KR0184071B1 (ko) 필드 시일드 소자 분리 구조체를 가지는 반도체 장치와 그의 제조방법
US5610856A (en) Semiconductor integrated circuit device
JP3075930B2 (ja) 半導体メモリ装置
CN114300456A (zh) 静态随机存取存储器的存储单元结构及存储器
KR960008864B1 (ko) 반도체집적회로장치의 제조방법
JP2990707B2 (ja) 半導体記憶装置
KR950011648B1 (ko) 반도체 메모리장치 및 그 제조방법
CN114300455A (zh) 静态随机存取存储器的存储单元结构及存储器
GB2349274A (en) CMOS static random access memory device

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040218