CN114300455A - 静态随机存取存储器的存储单元结构及存储器 - Google Patents
静态随机存取存储器的存储单元结构及存储器 Download PDFInfo
- Publication number
- CN114300455A CN114300455A CN202111528228.4A CN202111528228A CN114300455A CN 114300455 A CN114300455 A CN 114300455A CN 202111528228 A CN202111528228 A CN 202111528228A CN 114300455 A CN114300455 A CN 114300455A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- common
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种静态随机存取存储器的存储单元结构,包括晶体管单元,所述晶体管单元包括沿第一方向依次设置的第一传输管和第一共栅互补场效应晶体管,所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管和第二传输管,所述第一传输管的沟道由第一鳍式结构形成,所述第一共栅互补场效应晶体管的沟道由第二鳍式结构形成,所述第二共栅互补场效应晶体管的沟道由第三鳍式结构形成,所述第二传输管的沟道由第四鳍式结构形成,所述第一方向平行于所述第二方向,紧凑的器件排布,降低了所占面积,节约制造成本。本发明还提供了一种存储器。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种静态随机存取存储器的存储单元结构及存储器。
背景技术
静态随机存取存储器(Static Random-Access Memory,SRAM)是随机存取存储器的一种。静态随机存取存储器的存储单元通常由上拉晶体管(pull-up transistor,PU)、下拉晶体管(pull-down transistor,PD)和传输管(pass-gate transistor,PG)组成。实际应用中,SRAM所占电路面积较大,低的集成度会显著增加芯片成本。
因此,有必要提供一种新型的静态随机存取存储器的存储单元结构及存储器以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种静态随机存取存储器的存储单元结构及存储器,提高电路的集成度,并降低制造成本。
为实现上述目的,本发明的所述静态随机存取存储器的存储单元结构,包括晶体管单元,所述晶体管单元包括沿第一方向依次设置的第一传输管和第一共栅互补场效应晶体管,所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管和第二传输管,所述第一传输管的沟道由第一鳍式结构形成,所述第一共栅互补场效应晶体管的沟道由第二鳍式结构形成,所述第二共栅互补场效应晶体管的沟道由第三鳍式结构形成,所述第二传输管的沟道由第四鳍式结构形成,所述第一方向平行于所述第二方向。
所述静态随机存取存储器的存储单元结构的有益效果在于:所述晶体管单元包括沿第一方向依次设置的第一传输管和第一共栅互补场效应晶体管,所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管和第二传输管,所述第一传输管的沟道由第一鳍式结构形成,所述第一共栅互补场效应晶体管的沟道由第二鳍式结构形成,所述第二共栅互补场效应晶体管的沟道由第三鳍式结构形成,所述第二传输管的沟道由第四鳍式结构形成,所述第一方向平行于所述第二方向,紧凑的器件排布,降低了所占面积,节约制造成本。
可选地,所述的静态随机存取存储器的存储单元结构还包括连接单元,所述连接单元用于实现所述晶体管单元内部连接和外部连接。
可选地,所述连接单元包括字线、第一位线、第二位线、第一互连线、第二互连线、第一电源线和第二电源线,所述字线用于控制所述第一传输管和所述第二传输管,所述第一位线和所述第二位线用于实现所述晶体管单元的信号传输,所述第一互连线和所述第二互连线用于实现所述晶体管单元的内部连接,所述第一电源线和所述第二电源线用于为所述晶体管单元供电或接地。
可选地,字线、所述第一位线、所述第二位线、所述第一互连线和所述第二互连线为器件顶部金属互连线,所述第一电源线和所述第二电源线为衬底中的金属埋线。其有益效果在于:采用金属埋线,降低了器件顶部金属布线的难度。
可选地,所述第一电源线位于所述第一传输管和所述第一共栅互补场效应晶体管之间,所述第二电源线位于所述第二传输管和所述第二共栅互补场效应晶体管之间,且所述第一电源线和所述第二电源线均平行于所述第一方向。其有益效果在于:便于电源线的布线,降低布线的难度。
可选地,所述第一电源线的数量为2,一条所述第一电源线位于所述静态随机存取存储器的存储单元结构的第一边缘,一条所述第一电源线于所述静态随机存取存储器的存储单元结构的第二边缘,所述第一边缘靠近第一传输管和所述第一共栅互补场效应晶体管,所述第二边缘靠近所述第二共栅互补场效应晶体管和所述第二传输管,所述第二电源线位于所述第一共栅互补场效应晶体管和所述第二共栅互补场效应晶体管之间,且所述第一电源线和所述第二电源线均平行于所述第一方向。
可选地,字线、所述第一电源线、所述第二电源线、所述第一互连线和所述第二互连线为器件顶部金属互连线,所述第一位线、所述第二位线为衬底中的金属埋线。其有益效果在于:便于降低位线的布线难度。
可选地,所述第一位线位于所述第一传输管和所述第一共栅互补场效应晶体管之间,所述第二位线位于所述第二传输管和所述第二共栅互补场效应晶体管之间,所述第一位线和所述第二位线均平行于所述第一方向。
可选地,所述第一位线位于所述静态随机存取存储器的存储单元结构的第一边缘或第二边缘,所述第二位线位于所述第一共栅互补场效应晶体管与所述第二共栅互补场效应晶体管之间,所述第一边缘靠近所述第一传输管和所述第一共栅互补场效应晶体管,所述第二边缘靠近所述第二传输管和所述第二共栅互补场效应晶体管。
可选地,所述字线、所述第一位线、所述第二位线、所述第一互连线、所述第二互连线、所述第一电源线和所述第二电源线为器件顶部金属互连线。
可选地,所述第一互连线、所述第二互连线位于器件顶部的第一层金属互联层,所述字线位于器件顶部的第二层金属互联层,所述第一位线、所述第二位线、所述第一电源线和所述第二电源线均位于器件顶部的第三层金属互联层。
可选地,所述第一互连线和所述第二互连线位于器件顶部的第一层金属互联层,所述第一位线、所述第二位线、所述第一电源线和所述第二电源线均位于器件顶部的第二层金属互联层,所述字线位于器件顶部的第三层金属互联层。
可选地,所述第一共栅互补场效应晶体管包括堆叠设置的第一N型场效应晶体管和第一P型场效应晶体管,所述第二共栅互补场效应晶体管包括堆叠设置的第二N型场效应晶体管和第二P型场效应晶体管。其有益效果在于:共用栅极,降低了工艺难度的同时降低了所占面积,极大的提高了集成度。
可选地,所述第一N型场效应晶体管的漏极和所述第一P型场效应晶体管的漏极均设置于所述第一共栅互补场效应晶体管的栅极的一侧,所述第一N型场效应晶体管的源极和所述第一P型场效应晶体管的源极均设置于所述第一共栅互补场效应晶体管的栅极的另一侧。
可选地,所述第一N型场效应晶体管的漏极和所述第一P型场效应晶体管的漏极均设置于所述第一共栅互补场效应晶体管的栅极面向所述第一传输管的一侧。其有益效果在于:便于所述第一N型场效应晶体管的漏极和所述第一P型场效应晶体管的漏极与所述第一传输管的连接,极大的提高了电路集成度,同时降低了工艺难度。
可选地,所述第二N型场效应晶体管的漏极和所述第二P型场效应晶体管的漏极均设置于所述第二共栅互补场效应晶体管的栅极的一侧,所述第二N型场效应晶体管的源极和所述第二P型场效应晶体管的源极均设置于所述第二共栅互补场效应晶体管的栅极的另一侧。
可选地,所述第二N型场效应晶体管的漏极和所述第二P型场效应晶体管的漏极均设置于所述第二共栅互补场效应晶体管的栅极面向所述第二传输管一侧。其有益效果在于:便于所述第二N型场效应晶体管的漏极和所述第二P型场效应晶体管的漏极与所述第二传输管连接,极大的提高了电路集成度,同时降低了工艺难度。
可选地,所述第一传输管的栅极高度、所述第一共栅互补场效应晶体管的栅极高度、所述第二共栅互补场效应晶体管的高度和所述第二传输管的高度相同,所述第一P型场效应晶体管和所述第二P型场效应晶体管的沟道、源极和漏极所在高度相同,所述第一N型场效应晶体管和所述第二N型场效应晶体管的沟道、源极和漏极所在高度相同。其有益效果在于:相同的栅极高度,便于同时形成所有晶体管的栅极,极大的降低了工艺难度。
可选地,所述第一传输管的沟道、源极和漏极所在高度与所述第一P型场效应晶体管和所述第一N型场效应晶体管中的至少一个晶体管的沟道、源极和漏极所在高度相同。
可选地,所述第二传输管的沟道、源极和漏极所在高度与所述第二P型场效应晶体管和所述第二N型场效应晶体管中的至少一个晶体管的沟道、源极和漏极所在高度相同。
可选地,所述第一传输管、所述第二传输管、第一N型场效应晶体管、第二N型场效应晶体管、第一P型场效应晶体管和第二P型场效应晶体管的沟道的数量均大于或等于1。
可选地,所述第一传输管和所述第二传输管均为场效应晶体管。
可选地,所述第一传输管和所述第二传输管均为N型场效应晶体管或P型场效应晶体管。
可选地,所述的静态随机存取存储器的存储单元结构还包括连接单元,所述连接单元用于实现所述晶体管单元内部连接和外部连接。
可选地,所述第一传输管的栅极延伸至所述静态随机存取存储器的存储单元结构的边缘,所述第二传输管的栅极延伸至所述静态随机存取存储器的存储单元结构的边缘。
本发明还提供了一种存储器,包括至少一个所述静态随机存取存储器的存储单元结构。
所述存储的有益效果在于:采用了静态随机存取存储器的存储单元结构,便于使同一方向上的晶体管在制造时能够使用连续的鳍式结构,无需切断鳍式结构工艺,降低了工艺风险,降低了成本,并且提高了电路的集成度。
可选地,第三方向上相邻所述静态随机存取存储器的存储单元结构的第一传输管共栅,第四方向上相邻所述静态随机存取存储器的存储单元结构的第二传输管共栅,所述第三方向和所述第四方向均垂直于第一方向。
附图说明
图1为本发明一些实施例中静态随机存取存储器的存储单元结构的正视图;
图2为本发明一些实施例中静态随机存取存储器的存储单元结构的后视图;
图3为本发明一些实施例中静态随机存取存储器的存储单元结构的左视图;
图4为本发明一些实施例中静态随机存取存储器的存储单元结构的右视图;
图5为一些实施例中静态随机存取存储器的存储单元结构的俯视图;
图6为本发明一些实施例中存储器的俯视图;
图7为本发明一些实施例中静态随机存取存储器的存储单元结构的电路原理图;
图8为本发明一些实施例中两条沟道场效应晶体管的结构示意图;
图9为本发明一些实施例中鳍式结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种存储器,所述存储器包括至少一个静态随机存取存储器的存储单元结构。
一些实施例中,所述静态随机存取存储器的存储单元结构包括晶体管单元和连接单元。
图1为本发明一些实施例中静态随机存取存储器的存储单元结构的正视图。图2为本发明一些实施例中静态随机存取存储器的存储单元结构的后视图。图3为本发明一些实施例中静态随机存取存储器的存储单元结构的左视图。图4为本发明一些实施例中静态随机存取存储器的存储单元结构的右视图。参照图1至图4,所述静态随机存取存储器的存储单元结构包括晶体管单元,所述晶体管单元包括沿第一方向依次设置的第一传输管101和第一共栅互补场效应晶体管102,所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管103和第二传输管104,所述第一传输管101的沟道由第一鳍式结构形成,所述第一共栅互补场效应晶体管102的沟道由第二鳍式结构形成,所述第二共栅互补场效应晶体管103的沟道由第三鳍式结构形成,所述第二传输管104的沟道由第四鳍式结构形成,所述第一方向平行于所述第二方向。
一些实施例中,所述静态随机存取存储器的存储单元结构还包括连接单元,所述连接单元用于实现所述晶体管单元内部连接和外部连接。
参照图1至图4,所述连接单元包括字线201、第一位线202、第二位线203、第一互连线204、第二互连线205、第一电源线206和第二电源线207,所述第一电源线206的数量为2,所述字线201用于控制所述第一传输管101和所述第二传输管104,所述第一位线202和所述第二位线203用于实现信号传输,所述第一互连线204和所述第二互连线205用于实现所述晶体管单元的内部连接,所述第一电源线206和所述第二电源线207用于为所述晶体管单元供电或接地,所述第一位线202、所述第二位线203、所述第一电源线206、所述第二电源线207均平行于所述第一方向,所述字线201、所述第一互连线204、所述第二互连线205均垂直于所述第一方向。其中,所述第一电源线接地,所述第二电源线接工作电压。
一些实施例中,所述第一传输管和所述第二传输管均为场效应晶体管。又一些实施例中,所述第一传输管和所述第二传输管均为N型场效应晶体管或P型场效应晶体管。
参照图1至图4,所述第一位线202与所述第一传输管101的第一端连接,所述第二位线203与所述第二传输管104的第一端连接,所述字线通过金属通孔与所述第一传输管101的栅极和所述第二传输管104的栅极连接,所述第一互连线通过金属通孔与第一传输管101的第二端、所述第一共栅互补场效应晶体管102的两个漏极和所述第二共栅互补场效应晶体管103的栅极连接,所述第二互连线通过金属通孔与所述第二传输管104的第二端、所述第二共栅互补场效应晶体管103的两个漏极和所述第一共栅互补场效应晶体管102的栅极连接,一条所述第一电源线206通过金属通孔与所述第一共栅互补场效应晶体管102的N型场效应晶体管的源极,另一条所述第一电源线206通过金属通孔与所述第二共栅互补场效应晶体管103的N型晶体管的源极,所述第二电源线207通过金属通孔与所述第一共栅互补场效应晶体管102的P型场效应晶体管的源极和所述第二共栅互补场效应晶体管103的P型晶体管的源极连接。
一些实施例中,所述第一传输管和所述第二传输管均为N型场效应晶体管。又一些实施例中,所述第一传输管和所述第二传输管均为P型场效应晶体管。
一些实施例中,所述第一传输管的栅极延伸至所述静态随机存取存储器的存储单元结构的边缘,所述第二传输管的栅极延伸至所述静态随机存取存储器的存储单元结构的边缘。
一些实施例中,所述第一传输管的第一端为漏极,所述第一传输管的第二端为源极。
一些实施例中,所述第一传输管的第一端为源极,所述第一传输管的第二端为漏极。
一些实施例中,所述第二传输管的第一端为漏极,所述第二传输管的第二端为源极。
一些实施例中,所述第二传输管的第一端为源极,所述第二传输管的第二端为漏极。
一些实施例中,所述的静态随机存取存储器的存储单元结构还包括连接单元,所述连接单元用于实现所述晶体管单元内部连接和外部连接。
一些实施例中,所述连接单元包括字线、第一位线、第二位线、第一互连线、第二互连线、第一电源线和第二电源线,所述字线用于控制所述第一传输管和所述第二传输管,所述第一位线和所述第二位线用于实现所述晶体管单元的信号传输,所述第一互连线和所述第二互连线用于实现所述晶体管单元的内部连接,所述第一电源线和所述第二电源线用于为所述晶体管单元供电或接地。
可选地,字线、所述第一位线、所述第二位线、所述第一互连线和所述第二互连线为器件顶部金属互连线,所述第一电源线和所述第二电源线为衬底中的金属埋线。
一些实施例中,所述第一电源线位于所述第一传输管和所述第一共栅互补场效应晶体管之间,所述第二电源线位于所述第二传输管和所述第二共栅互补场效应晶体管之间,且所述第一电源线和所述第二电源线均平行于所述第一方向。
一些实施例中,所述第一电源线的数量为2,一条所述第一电源线位于所述静态随机存取存储器的存储单元结构的第一边缘,一条所述第一电源线于所述静态随机存取存储器的存储单元结构的第二边缘,所述第一边缘靠近第一传输管和所述第一共栅互补场效应晶体管,所述第二边缘靠近所述第二共栅互补场效应晶体管和所述第二传输管,所述第二电源线位于所述第一共栅互补场效应晶体管和所述第二共栅互补场效应晶体管之间,且所述第一电源线和所述第二电源线均平行于所述第一方向。
一些实施例中,字线、所述第一电源线、所述第二电源线、所述第一互连线和所述第二互连线为器件顶部金属互连线,所述第一位线、所述第二位线为衬底中的金属埋线。
一些实施例中,所述第一位线位于所述第一传输管和所述第一共栅互补场效应晶体管之间,所述第二位线位于所述第二传输管和所述第二共栅互补场效应晶体管之间,所述第一位线和所述第二位线均平行于所述第一方向。
一些实施例中,所述第一位线位于所述静态随机存取存储器的存储单元结构的第一边缘或第二边缘,所述第二位线位于所述第一共栅互补场效应晶体管与所述第二共栅互补场效应晶体管之间,所述第一边缘靠近所述第一传输管和所述第一共栅互补场效应晶体管,所述第二边缘靠近所述第二传输管和所述第二共栅互补场效应晶体管。
一些实施例中,所述字线、所述第一位线、所述第二位线、所述第一互连线、所述第二互连线、所述第一电源线和所述第二电源线为器件顶部金属互连线。
一些实施例中,所述第一互连线、所述第二互连线位于器件顶部的第一层金属互联层,所述字线位于器件顶部的第二层金属互联层,所述第一位线、所述第二位线、所述第一电源线和所述第二电源线均位于器件顶部的第三层金属互联层。
一些实施例中,所述第一互连线和所述第二互连线位于器件顶部的第一层金属互联层,所述第一位线、所述第二位线、所述第一电源线和所述第二电源线均位于器件顶部的第二层金属互联层,所述字线位于器件顶部的第三层金属互联层。
参照图1至图4,所述第一互连线204、所述第二互连线205位于器件顶部的第一层金属互联层,所述字线201位于器件顶部的第二层金属互联层,所述第一位线202、所述第二位线203、所述第一电源线206和所述第二电源线207均位于器件顶部的第三层金属互联层。
一些实施例中,第三方向上相邻所述静态随机存取存储器的存储单元结构的第一传输管共栅,第四方向上相邻所述静态随机存取存储器的存储单元结构的第二传输管共栅,所述第三方向和所述第四方向均垂直于第一方向。
一些实施例中,所述第一共栅互补场效应晶体管包括堆叠设置的第一N型场效应晶体管和第一P型场效应晶体管,所述第二共栅互补场效应晶体管包括堆叠设置的第二N型场效应晶体管和第二P型场效应晶体管。
一些实施例中,所述第一共栅互补场效应晶体管的第一N型场效应晶体管堆叠在第一P型场效应晶体管上方。又一些实施例中,所述第一共栅互补场效应晶体管的第一P型场效应晶体管堆叠在第一N型场效应晶体管上方。
一些实施例中,所述第二共栅互补场效应晶体管的第二N型场效应晶体管堆叠在第二P型场效应晶体管上方。又一些实施例中,所述第二共栅互补场效应晶体管的第二P型场效应晶体管堆叠在第二N型场效应晶体管上方。
一些实施例中,所述第一传输管、所述第一共栅互补场效应晶体管、所述第二共栅互补场效应晶体管和所述第二传输管共用同一个衬底,而所述第一传输管的栅极高度、所述第一共栅互补场效应晶体管的栅极高度、所述第二共栅互补场效应晶体管的高度和所述第二传输管的栅极高度相同,所述第一P型场效应晶体管和所述第二P型场效应晶体管的沟道、源极和漏极所在高度相同,所述第一N型场效应晶体管和所述第二N型场效应晶体管的沟道、源极和漏极所在高度相同。
一些实施例中,所述第一传输管的沟道、源极和漏极所在高度与所述第一P型场效应晶体管和所述第一N型场效应晶体管中的至少一个晶体管的沟道、源极和漏极所在高度相同。
一些实施例中,所述第二传输管的沟道、源极和漏极所在高度与所述第二P型场效应晶体管和所述第二N型场效应晶体管中的至少一个晶体管的沟道、源极和漏极所在高度相同。
参照图1至图4,所述第一传输管101的栅极高度、所述第一共栅互补场效应晶体管102的栅极高度、所述第二共栅互补场效应晶体管103的栅极高度和所述第二传输管104的栅极高度相同。
参照图1至图4,所述第一N型场效应晶体管1021、所述第二N型场效应晶体管1031位于同一高度,所述第一传输管101、所述第二传输管104所述第一P型场效应晶体管1022和所述第二P型场效应晶体管1032位于同一高度。
一些实施例中,所述第一N型场效应晶体管的漏极和所述第一P型场效应晶体管的漏极均设置于所述第一共栅互补场效应晶体管的栅极的一侧,所述第一N型场效应晶体管的源极和所述第一P型场效应晶体管的源极均设置于所述第一共栅互补场效应晶体管的栅极的另一侧。
一些实施例中,所述第一N型场效应晶体管的漏极和所述第一P型场效应晶体管的漏极均设置于所述第一共栅互补场效应晶体管的栅极面向所述第一传输管的一侧。
一些实施例中,所述第二N型场效应晶体管的漏极和所述第二P型场效应晶体管的漏极均设置于所述第二共栅互补场效应晶体管的栅极的一侧,所述第二N型场效应晶体管的源极和所述第二P型场效应晶体管的源极均设置于所述第二共栅互补场效应晶体管的栅极的另一侧。
一些实施例中,所述第二N型场效应晶体管的漏极和所述第二P型场效应晶体管的漏极均设置于所述第二共栅互补场效应晶体管的栅极面向所述第二传输管一侧。
参照图1至图4,所述第一P型场效应晶体管1022的漏极面向所述第一传输管101的源极,所述第一N型场效应晶体管1021的漏极与所述第一P型场效应晶体管1022的漏极位于所述第一共栅互补场效应晶体管102栅极的同一侧,所述第二P型场效应晶体管1032的漏极面向所述第二传输管104的源极,所述第二N型场效应晶体管1031的漏极与所述第二P型场效应晶体管1032的漏极位于所述第二共栅互补场效应晶体管103栅极的同一侧。
参照图1和图2,所述第一传输管101、所述第二传输管104、所述第一N型场效应晶体管1021、所述第一P型场效应晶体管1022、所述第二N型场效应晶体管1031和所述第二P型场效应晶体管1032的沟道与栅极之间设有栅介质层105。
图5为一些实施例中静态随机存取存储器的存储单元结构的俯视图。参照图5。所述字线201位于所述第一互连线204和所述第二互连线205之间,且所述字线201、所述第一互连线204和所述第二互连线205相互平行,所述第一电源线206、所述第一位线202、所述第二位线203和所述第一电源线206依次设置,且相互平行。
参照图5,所述第一传输管101的栅极和所述第二传输管104的栅极均延伸至所述晶体管单元的边界处。
图6为本发明一些实施例中存储器的俯视图。参照图6,一行所述静态随机存取存储器的存储单元结构共用一条字线201,一列所述静态随机存取存储器的存储单元结构共用一条第一位线202、一条第二位线203、两条第一电源线206、一条第二电源线207。
一些实施例中,所述第一传输管、所述第二传输管、所述第一N型场效应晶体管、所述第二N型场效应晶体管、所述第一P型场效应晶体管和所述第二P型场效应晶体管的沟道的数量均大于或等于1。
图7为本发明一些实施例中静态随机存取存储器的存储单元结构的电路原理图。参照图7,场效应晶体管PD1相当于所述第一N型场效应晶体管,场效应晶体管PD2相当于所述第二N型场效应晶体管,场效应晶体管PG1相当于所述第一传输管,场效应晶体管PG2相当于所述第二传输管,场效应晶体管PU1相当于所述第一P型场效应晶体管,P型场效应晶体管PU2相当于所述第二P型场效应晶体管,位线BL相当于所述第一位线,位线BLB相当于所述第二位线。
一些实施例中,所述第一传输管、所述第二传输管、所述第一N型场效应晶体管、所述第二N型场效应晶体管、所述第一P型场效应晶体管和所述第二P型场效应晶体管均可称为场效应晶体管,当一个场效应晶体管的沟道的数量大于或等于2时,将所有沟道的源极外延生长到一起,以形成晶体管的源极,将所有沟道的漏极外延生长到一起,以形成场效应晶体管的漏极。
又一些实施例中,当一个场效应晶体管的沟道的数量大于或等于2时,将所有沟道的子源极通过金属互联,以形成晶体管的源极,将所有沟道的子漏极通过金属互联,以形成场效应晶体管的漏极。
图8为本发明一些实施例中两条沟道场效应晶体管的结构示意图。参照图5,场效应晶体管包括两条沟道301、栅极302、源极303、漏极304、栅介质层105和衬底(图中未示出),两条沟道的子源极3031通过第一金属3032互联,以形成所述场效应晶体管的源极303,两条沟道的子漏极3041通过第二金属3042互联,以形成所述场效应晶体管的漏极304,所述栅介质层105设置于所述沟道301与栅极之间。
图9为本发明又一些实施例中鳍式结构的示意图。参照9,所述第一传输管101的沟道由第一鳍式结构106形成,所述第一共栅互补场效应晶体管102的沟道由第二鳍式结构107形成,所述第二共栅互补场效应晶体管103的沟道由第三鳍式结构108形成,所述第二传输管104的沟道由第四鳍式结构109形成,且所述第一鳍式结构106、所述第二鳍式结构107、所述第三鳍式结构108和第四鳍式结构109互不相交。
一些实施例中,所述金属通孔的形状并不做任何限定,能够实现源极、漏极、栅极、字线、第一位线、第二位线、第一互连线、第二互连线、第一电源线、第二电源线之间的连接即可。其中,本申请中字线、第一位线、第二位线、第一互连线、第二互连线、第一电源线、第二电源线的方向均指最长部分的延伸方向。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。
Claims (26)
1.一种静态随机存取存储器的存储单元结构,其特征在于,包括晶体管单元,所述晶体管单元包括沿第一方向依次设置的第一传输管和第一共栅互补场效应晶体管,所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管和第二传输管,所述第一传输管的沟道由第一鳍式结构形成,所述第一共栅互补场效应晶体管的沟道由第二鳍式结构形成,所述第二共栅互补场效应晶体管的沟道由第三鳍式结构形成,所述第二传输管的沟道由第四鳍式结构形成,所述第一方向平行于所述第二方向。
2.根据权利要求1所述的静态随机存取存储器的存储单元结构,其特征在于,还包括连接单元,所述连接单元用于实现所述晶体管单元内部连接和外部连接。
3.根据权利要求2所述的静态随机存取存储器的存储单元结构,其特征在于,所述连接单元包括字线、第一位线、第二位线、第一互连线、第二互连线、第一电源线和第二电源线,所述字线用于控制所述第一传输管和所述第二传输管,所述第一位线和所述第二位线用于实现所述晶体管单元的信号传输,所述第一互连线和所述第二互连线用于实现所述晶体管单元的内部连接,所述第一电源线和所述第二电源线用于为所述晶体管单元供电或接地。
4.根据权利要求3所述的静态随机存取存储器的存储单元结构,其特征在于,字线、所述第一位线、所述第二位线、所述第一互连线和所述第二互连线为器件顶部金属互连线,所述第一电源线和所述第二电源线为衬底中的金属埋线。
5.根据权利要求4所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一电源线位于所述第一传输管和所述第一共栅互补场效应晶体管之间,所述第二电源线位于所述第二传输管和所述第二共栅互补场效应晶体管之间,且所述第一电源线和所述第二电源线均平行于所述第一方向。
6.根据权利要求4所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一电源线的数量为2,一条所述第一电源线位于所述静态随机存取存储器的存储单元结构的第一边缘,一条所述第一电源线于所述静态随机存取存储器的存储单元结构的第二边缘,所述第一边缘靠近第一传输管和所述第一共栅互补场效应晶体管,所述第二边缘靠近所述第二共栅互补场效应晶体管和所述第二传输管,所述第二电源线位于所述第一共栅互补场效应晶体管和所述第二共栅互补场效应晶体管之间,且所述第一电源线和所述第二电源线均平行于所述第一方向。
7.根据权利要求3所述的静态随机存取存储器的存储单元结构,其特征在于,字线、所述第一电源线、所述第二电源线、所述第一互连线和所述第二互连线为器件顶部金属互连线,所述第一位线、所述第二位线为衬底中的金属埋线。
8.根据权利要求7所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一位线位于所述第一传输管和所述第一共栅互补场效应晶体管之间,所述第二位线位于所述第二传输管和所述第二共栅互补场效应晶体管之间,所述第一位线和所述第二位线均平行于所述第一方向。
9.根据权利要求7所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一位线位于所述静态随机存取存储器的存储单元结构的第一边缘或第二边缘,所述第二位线位于所述第一共栅互补场效应晶体管与所述第二共栅互补场效应晶体管之间,所述第一边缘靠近所述第一传输管和所述第一共栅互补场效应晶体管,所述第二边缘靠近所述第二传输管和所述第二共栅互补场效应晶体管。
10.根据权利要求3所述的静态随机存取存储器的存储单元结构,其特征在于,所述字线、所述第一位线、所述第二位线、所述第一互连线、所述第二互连线、所述第一电源线和所述第二电源线为器件顶部金属互连线。
11.根据权利要求10所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一互连线、所述第二互连线位于器件顶部的第一层金属互联层,所述字线位于器件顶部的第二层金属互联层,所述第一位线、所述第二位线、所述第一电源线和所述第二电源线均位于器件顶部的第三层金属互联层。
12.根据权利要求10所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一互连线和所述第二互连线位于器件顶部的第一层金属互联层,所述第一位线、所述第二位线、所述第一电源线和所述第二电源线均位于器件顶部的第二层金属互联层,所述字线位于器件顶部的第三层金属互联层。
13.根据权利要求1所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一共栅互补场效应晶体管包括堆叠设置的第一N型场效应晶体管和第一P型场效应晶体管,所述第二共栅互补场效应晶体管包括堆叠设置的第二N型场效应晶体管和第二P型场效应晶体管。
14.根据权利要求13所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一N型场效应晶体管的漏极和所述第一P型场效应晶体管的漏极均设置于所述第一共栅互补场效应晶体管的栅极的一侧,所述第一N型场效应晶体管的源极和所述第一P型场效应晶体管的源极均设置于所述第一共栅互补场效应晶体管的栅极的另一侧。
15.根据权利要求14所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一N型场效应晶体管的漏极和所述第一P型场效应晶体管的漏极均设置于所述第一共栅互补场效应晶体管的栅极面向所述第一传输管的一侧。
16.根据权利要求13所述的静态随机存取存储器的存储单元结构,其特征在于,所述第二N型场效应晶体管的漏极和所述第二P型场效应晶体管的漏极均设置于所述第二共栅互补场效应晶体管的栅极的一侧,所述第二N型场效应晶体管的源极和所述第二P型场效应晶体管的源极均设置于所述第二共栅互补场效应晶体管的栅极的另一侧。
17.根据权利要求16所述的静态随机存取存储器的存储单元结构,其特征在于,所述第二N型场效应晶体管的漏极和所述第二P型场效应晶体管的漏极均设置于所述第二共栅互补场效应晶体管的栅极面向所述第二传输管一侧。
18.根据权利要求13所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一传输管的栅极高度、所述第一共栅互补场效应晶体管的栅极高度、所述第二共栅互补场效应晶体管的高度和所述第二传输管的高度相同,所述第一P型场效应晶体管和所述第二P型场效应晶体管的沟道、源极和漏极所在高度相同,所述第一N型场效应晶体管和所述第二N型场效应晶体管的沟道、源极和漏极所在高度相同。
19.根据权利要求18所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一传输管的沟道、源极和漏极所在高度与所述第一P型场效应晶体管和所述第一N型场效应晶体管中的至少一个晶体管的沟道、源极和漏极所在高度相同。
20.根据权利要求18所述的静态随机存取存储器的存储单元结构,其特征在于,所述第二传输管的沟道、源极和漏极所在高度与所述第二P型场效应晶体管和所述第二N型场效应晶体管中的至少一个晶体管的沟道、源极和漏极所在高度相同。
21.根据权利要求13所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一传输管、所述第二传输管、第一N型场效应晶体管、第二N型场效应晶体管、第一P型场效应晶体管和第二P型场效应晶体管的沟道的数量均大于或等于1。
22.根据权利要求1所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一传输管和所述第二传输管均为场效应晶体管。
23.根据权利要求22所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一传输管和所述第二传输管均为N型场效应晶体管或P型场效应晶体管。
24.根据权利要求1所述的静态随机存取存储器的存储单元结构,其特征在于,所述第一传输管的栅极延伸至所述静态随机存取存储器的存储单元结构的边缘,所述第二传输管的栅极延伸至所述静态随机存取存储器的存储单元结构的边缘。
25.一种存储器,其特征在于,包括至少一个如权利要求1~24任意一项所述的静态随机存取存储器的存储单元结构。
26.根据权利要求26所述的存储器,其特征在于,第三方向上相邻所述静态随机存取存储器的存储单元结构的第一传输管共栅,第四方向上相邻所述静态随机存取存储器的存储单元结构的第二传输管共栅,所述第三方向和所述第四方向均垂直于第一方向。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111528228.4A CN114300455A (zh) | 2021-12-14 | 2021-12-14 | 静态随机存取存储器的存储单元结构及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111528228.4A CN114300455A (zh) | 2021-12-14 | 2021-12-14 | 静态随机存取存储器的存储单元结构及存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114300455A true CN114300455A (zh) | 2022-04-08 |
Family
ID=80967376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111528228.4A Pending CN114300455A (zh) | 2021-12-14 | 2021-12-14 | 静态随机存取存储器的存储单元结构及存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114300455A (zh) |
-
2021
- 2021-12-14 CN CN202111528228.4A patent/CN114300455A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7989846B2 (en) | Semiconductor device with three-dimensional field effect transistor structure | |
CN103310834B (zh) | 用于sram电路的结构和方法 | |
US6140684A (en) | SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers | |
US6208010B1 (en) | Semiconductor memory device | |
US6636075B2 (en) | Semiconductor integrated circuit and its fabrication method | |
US8169030B2 (en) | Semiconductor memory device and production method thereof | |
US8710592B2 (en) | SRAM cells using shared gate electrode configuration | |
US20020064080A1 (en) | Semiconductor memory device | |
US6864559B2 (en) | Semiconductor memory device | |
US6838737B2 (en) | Semiconductor device for applying well bias and method of fabricating the same | |
US20140151811A1 (en) | SRAM Cell Comprising FinFETs | |
US5521860A (en) | CMOS static memory | |
CN1139130C (zh) | 互补金属氧化物半导体静态随机存取存储器件 | |
KR20140110710A (ko) | 듀얼 포트 sram 시스템 | |
US9768179B1 (en) | Connection structures for routing misaligned metal lines between TCAM cells and periphery circuits | |
JP2872124B2 (ja) | Cmos型スタティックメモリ | |
US20220115389A1 (en) | Semiconductor storage device | |
US11710522B2 (en) | SRAM array | |
TW201703234A (zh) | 靜態隨機存取記憶體單元結構以及靜態隨機存取記憶體佈局結構 | |
JP2014135399A (ja) | 半導体記憶装置 | |
CN114300455A (zh) | 静态随机存取存储器的存储单元结构及存储器 | |
CN114300456A (zh) | 静态随机存取存储器的存储单元结构及存储器 | |
US11315624B2 (en) | Semiconductor memory device | |
CN114188326A (zh) | 静态随机存取存储器的存储单元结构及存储器 | |
CN114203706A (zh) | 静态随机存取存储器的存储单元结构及存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |