CN1219743A - 具有最少银扩散的多层电子元件及其制造方法 - Google Patents

具有最少银扩散的多层电子元件及其制造方法 Download PDF

Info

Publication number
CN1219743A
CN1219743A CN98114701A CN98114701A CN1219743A CN 1219743 A CN1219743 A CN 1219743A CN 98114701 A CN98114701 A CN 98114701A CN 98114701 A CN98114701 A CN 98114701A CN 1219743 A CN1219743 A CN 1219743A
Authority
CN
China
Prior art keywords
electronic component
ceramic body
silver
multilayer electronic
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98114701A
Other languages
English (en)
Other versions
CN1168106C (zh
Inventor
福岛英子
佐藤直行
伊藤博之
小川共三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN1219743A publication Critical patent/CN1219743A/zh
Application granted granted Critical
Publication of CN1168106C publication Critical patent/CN1168106C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/16—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates the magnetic material being applied in the form of particles, e.g. by serigraphy, to form thick magnetic films or precursors therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种在陶瓷体中有最少银扩散的多层电子元件。该电子元件是由多层的陶瓷坯片组成的陶瓷体烧结而成,陶瓷体由主晶相和晶界相组成,至少一个坯片片上印有含银的内部电极图案,该图案可以被用作指示元件的生产号码、厂商名称及电路种类等。利用本发明的生产方法可有效地防止内部电极中的银向陶瓷体内的扩散,从而避免了元件的性能恶化;同时也可避免陶瓷体表面的黑化,保证陶瓷体的高光亮度进而提高了直观区分和鉴别标识的可靠性。

Description

具有最少银扩散的多层电子元件及其制造方法
本发明涉及一种用于微波电路等的整体烧结结构的陶瓷电子元件及其制造方法。
多层电子元件是一种小型电子元件，其广泛应用于从低频到微波的频率范围，并通过层叠多层在其上印有电极图案的陶瓷坯片及整体地烧结陶瓷坯片来制造。这种多层电子元件包括单功能元件，如多层片状电容、多层电感和多层变压器；和多功能元件，如带通滤波器(BPF)、低通滤波器(LPF)、高通滤波器(HPF)，以及天线开关，耦合器等。
作为陶瓷材料，根据多层电子元件所要求的性能，曾经采用了多种介电材料和磁性材料。典型的介电材料包括钛酸钡，钛酸钙，锆酸钙，钛酸铅，锆钛酸铅及氧化铝等。典型的磁性材料为软铁磁材料，如NiZn铁氧体等。
作为电极图案的材料即便经过烧结工艺也必须保持良好的导电性，在高温下相对不易氧化的银及银基合金常被用作此材料。根据银及银基合金的熔点，这种层叠陶瓷坯片的烧结温度常为1100℃或稍低的温度。为了保证较低的烧结温度，一种组成陶瓷的晶界相的低熔点氧化物作为辅助组份与构成陶瓷材料主晶相的主组份被一起使用。
但是，当一个含有低熔点氧化物并在其上有由银及银基合金制成图案作为内电极的陶瓷片在空气中烧结时，瓷片会发黑，并且所述陶瓷的介电损耗也无益处地增大，特别在微波范围内。由于这些问题，现有的具有由银及银基合金制作的内电极的电子元件的品质一直处于劣势，非经附加的特殊处理很难商品化。
现有的电子元件还有另外一个问题。通常情况下，多层陶瓷坯片经过烧结后，制成最终产品前还要经过多个步骤：在其上焙烧外电极，在外电极上镀Ni、锡等，以及印制用于标明或区分产品号的标识等。任何印刷错误，甚至仅仅一个字符或符号的错印都将引起元件的误用，而使应有的性能无法实现或导致严重事故。例如，如果把一个应作为输入位置的标识错误地印到输出端侧，一个错误安装的元件就无法表现应有的性能。除了标识最终产品的种类等外，生产过程中印刷的有些标识也作为半成品在自动生产系统中控制位置的标志。而且，标识也用作控制和检查产品质量等。
根据特定的要求，在生产过程中的各个阶段一次或数次设置这些标识，例如：在生产的最后阶段，在烧结坯片之前等。在完成生产之前，整体的烧结体暴露在恶劣的条件下。例如要被浸入到强酸性的镀液中，要经受各种物理和机械力的作用等。因此为半成品提供的印制标识当被暴露到恶劣条件下时容易产生腐蚀，消失或变得模糊不清等。这些都加大了产品选择及分类的费用，从而导致所述电子元件生产成本的提高。特别是，电镀过程前提供的印制标识已不可能实际被用作最终产品的鉴别和区分。另外，当印制在介电陶瓷上的电极图案由含银的材料制成时，所述陶瓷体的发黑使标识很困难被直观地辨认。
公开号为No.8-259263的日本专利公开了一种在微波段具有相对高介电常数和低介电损耗的玻璃陶瓷介电材料。据称，由于上述玻璃陶瓷介电材料可以在低温烧结，可以用银和铜作为电极和导体材料。此玻璃陶瓷介电材料包括40～90wt％(重量百分比)的玻璃粉和60～10wt％的陶瓷粉，上述玻璃粉包括10～35wt％的SiO2、5～35wt％的Ln2O3(镧族元素氧化物)、15～50wt％的TiO2、3～45wt％的RO(碱土金属氧化物)、1～30wt％的Bi2O3、以及0～25wt％的ZrO2。此玻璃粉中可以添加高达30％的PbO。所述陶瓷粉至少为下列其中之一：Al2O3、ZrO2、ZrSiO4、ZrTiO4、TiO2、RO-TiO2系陶瓷(如BaTi4O9、Ba2Ti9O20、CaTiO3和SrTiO3)、Ln2O3-TiO2系陶瓷(如Nd4Ti9O24和La4Ti9O24)以及RO-Ln2O3-TiO2系陶瓷(如BaNd2Ti5O14和SrPr2Ti3O10)。
但是，这种烧结体显示有12×10-4到22×10-4的相对高的介电损耗，并且所述陶瓷体表面发黑，具有很低的光亮度(lightness)。
因此，本发明的一个目的在于提供具有银内部电极结构，微波段具有极好电性能的多层电子元件。
本发明的另一个目的在于提供具有银内部电极结构，且外表面具有高光亮度的多层电子元件。
本发明的再一个目的在于提供具有银内部电极结构，且具有可靠的标识，可以用肉眼进行正确区分和鉴别并具有低成本的多层电子元件。
作为针对上述目的的深入研究结果，发明者阐明了产生瓷体发黑现象的原因是由于银向陶瓷体内的扩散，并且发现现有上述多层电子元件发生的问题可以通过避免银向陶瓷体内的扩散获得解决。本发明的完成正基于上述发现。
因此，在本发明的第一方面，提供一种具有最少银向陶瓷体内的扩散的多层电子元件，上述陶瓷体由多个陶瓷坯片的叠层体制成，至少上述陶瓷坯片之一上印有含银的内部电极图案，并且所述陶瓷体为一整体的元件，该整体的元件由所述的多个陶瓷坯片制成，此陶瓷体包括主晶相和晶界相。
在本发明的第二方面，提供一种如上所述的具有最少银向陶瓷体内的扩散的多层电子元件，其中，陶瓷体的表面具有以孟塞尔色标(Munsell colornotation)计N6.5或更大、或V6.5或更大的光亮度。
在本发明的第三方面，提供一种生产如上所述的具有最少银向陶瓷体内的扩散的多层电子元件制造方法，包括如下步骤：(a)将用于构成主晶相的材料和用于构成晶界相的材料的混合物料制成多个坯片(green sheet)；(b)使用含银的导电材料，在多个坯片的至少一个上印制内部电极图案；(c)将至少一个印有图案的坯片与至少一个没有电极图案的坯片层叠；(d)在800～1100℃烧结上述层叠的坯片；(e)在600～1100℃进行焙烧，以将外部电极与内部电极固定，其中，上述烧结和/或焙烧步骤的至少一部分是在非氧化气氛中进行的。
通过下面结合附图对优选实施例的详细描述，上述以及其他目的、特征和优点将变得更加清楚。附图中：
图1为本发明的多层电子元件的部分剖开的透视图；
图2为本发明陶瓷体晶体微观结构的透射电子显微照片；
图3表示可用于本发明的多层电子元件的内部电极图案的实例和陶瓷层的叠层布置；
图4为实例1的试样1的底部表面显微照片；
图5为实例1的试样2的底部表面显微照片；
图6为实例1的试样3的底部表面显微照片；
图7为实例1的对比试样4的底部表面显微照片；
图8为实例1对比试样4的断面显微照片；
图9A为对银浆的热重-差热分析(TG-DTA)结果图表；
图9B为对陶瓷坯片的TG-DTA分析结果图表；
图10表示银添加量与fQ的对应关系；
图11为添加10wt％Ag的烧结陶瓷体的X射线衍射(XRD)图；
图12为立体显微镜拍摄的介电材料经不同烧结气氛后每个表面的显微照片；
图13为金相显微镜拍摄的介电材料经不同烧结气氛后每个表面镜面抛光后的显微照片；
图14为Ag3d5/2的标准结合能图表；
图15为添加0.5wt％的银的陶瓷体在空气和氮气中烧结后的X射线光电子谱线(XPS)窄缝扫描光谱；
图16为空气气氛烧结体中Ag的电子探针显微分析(EPMA)；
图17为氮气气氛烧结体中Ag的电子探针显微分析(EPMA)；
图18为空气气氛烧结的叠层体的一表面和一截面的显微照片；
图19为氮气气氛烧结的叠层体的一个表面及一个侧面的扫描电子显微镜(SEM)拍摄的显微照片；
图20为空气气氛烧结的Bi2O3的TG-DTA分析图表；
图21A为空气气氛中烧结的95wt％Bi2O3,5wt％Ag组成的混合粉的TG-DTA分析图表；
图21B为氮气中烧结的95wt％Bi2O3,5wt％Ag组成的混合粉的TG-DTA分析图表；
图22为烧结体在不同温度下在空气中焙烧外电极的显微照片；
图23为烧结体经辅助热处理后的显微照片；
图24为叠层体经氮气气氛热处理后其抛光表面的显微照片；
图25为影响介电材料颜色的银金属可逆反应表达式；
图26为试样1主晶相散射X射线谱(EDX)分析图谱；
图27为试样4晶界相散射X射线谱(EDX)分析图谱；
图28为试样1晶界相散射X射线谱(EDX)分析图谱；
图29为表示本发明的标识的显微照片；
图30为表示本发明的标识的一个实例说明。
图1显示本发明的多层电子元件的一个实施例的部分剖开的透视图。从图1可以看出，本发明的多层电子元件1包括一个整体的陶瓷体部分，其通过烧结多个陶瓷坯片的叠层形成；上述陶瓷坯片至少其中之一上具有一个印制的内电极图案3，其构成一微波电路等，并由含银的导电材料制成。至少一个外电极4可以被提供在多层电子元件的表面上，例如，根据元件的特定要求在顶部表面5上形成外电极。
陶瓷体由高电阻的多晶陶瓷材料制成，其包括结晶相的主晶相和晶界相。构成主晶相的陶瓷材料为一种介电材料或为一种软铁磁材料。
组成陶瓷体主晶相的介电材料可以是一种微波介电材料，用于30MHz到30GHz的频率范围，在1GHz频率时具有约为7×10-4或更低的低的介电损耗。具体地讲，介电材料可以选自锆酸钙(CaZrO3)，锆酸钡(BaZrO3)，锆酸锶(SrZrO3)，锆酸铅(PbZrO3)，钛酸钡(BaTiO3)，钛酸钙(CaTiO3)，钛酸铅(PbTiO3)，锆钛酸铅(PbTiO3-PbZrO3)，氧化铝(Al2O3)，及BaO-TiO2-NdO2/3,ZrO2-TiO2-SnO2等。具有中间组分的氧化物例如象Ba0.5Ca0.5ZrO3的组合氧化物也可被选择。这些材料可以单独应用，也可由两种或多种组合应用。在上述的介电材料中，考虑到制作在微波段具有低介电损耗和优异性能的电子元件，如具有优异截止性能的带通滤波器(BPF)，优选采用CaZrO3,BaZrO3,SrZrO3和PbZrO3。
组成陶瓷体主晶相的软铁磁材料可以选自NiCuZn铁氧体、CuZn铁氧体、NiZn铁氧体、NiCu铁氧体、Cu铁氧体及Ni铁氧体。上述软铁磁材料的主组份的一部分可以由其它元素代替，和/或象现有的软铁磁材料一样，在上述软铁磁材料中可包含次组份。例如作为上述软铁磁材料主组份的Fe及Ni元素可以被下列元素中的至少一种所代替：Al、Cr、Ti、Sn、Si、Sb、Li、Mg、Mn、Co、Nb、Mo等，并且此软磁材料可以包含诸如B、Ca、Ba、Sr、Y、Zr、In、Te、W等至少其中之一作为辅助组份，每一种含量不能降低本发明所期望的性能。
晶界相由Pb、Bi、Cu、V等元素的至少一种组成，这些元素在晶界间以氧化物或组合的氧化物的形式存在，如PbO、Bi2O3、CuO、V2O5、PbO·Cu2O(或PbCu2O2)、PbO·2 Bi2O3、PbO·2 Bi2O3·V2O5、Bi2CuO4等。这些氧化物都是熔点在300～900℃之间的低熔点氧化物。用于组成晶界相的氧化物的量占组成主晶相和晶界相的材料总量的0.5～14wt％。PbO和/或Bi2O3含量在0.5～12wt％为优选值，因为此时坯片的烧结温度在1100℃以下，且如此烧制产品在微波段的介电损耗也低。
组成主晶相的材料和组成晶界相的材料可以包括相同的金属元素。特别是，当主晶体相包括含Pb的介电材料，即钛酸铅、锆钛酸铅和锆酸铅的至少之一时，不用单独添加Pb、Bi、Cu和V或其氧化物，就会形成低熔点的PbO晶界相。由于PbTiO3,PbTiO3-PbZrO3是已知的压电陶瓷，利用PbTiO3,PbTiO3-PbZrO3作为构成主晶相的材料就可得到一种多层的电子元件，如一种具有好的电-机械转换特性和良好外观(高光亮度无黑化)的压电转换变送器及压电滤波器。
图2是图1中所示的介电陶瓷体2晶体微观结构的透射电子显微照片。相对亮的部分为晶粒。本发明中所指的主晶相即为此晶粒相。中间部分的黑色三角形区是叫做晶界三相点的特殊点。从此三相点开始，如图中的黑线所示，晶界向三个方向延伸。本发明中所指的晶界相即包括此三相点和线状晶界区。通常情况下，上述晶界相在烧结过程中处于液相。除了三相点以外的晶界相的厚度一般在约1nm或以下，并且此厚度随杂质及添加物的含量增加而加大。与主晶相比较，晶界相具有更高的孔隙度，容易受酸腐蚀。这种性质的差别使X射线的透射能力不同并且在溶剂中的溶解度不同，这允许把晶界相从主晶相分离，以利于对晶界相进行化学分析。
内部电极图案由一种含银的导电材料(可以为银箔、银浆以及例如Ag-Pd合金和Ag-Pt合金的银基合金)制成。上述导电材料可以包含除Pd和Pt以外的元素。例如，一种包括含有玻璃形成元素如硼的玻璃料(玻璃粉或粒)的银浆可以作为此种导电材料。
除内部电极外，本发明的多层电子元件的表面上也制有外电极。外电极图案也可由上述导电材料制成。
本发明最重要的特征是使电极图案中的银向陶瓷体的扩散最小化，以改善所述陶瓷体以及得到的多层电子元件的电特性。更进一步，当陶瓷体由介电材料制成时，要求陶瓷体具有高的光亮度，确保陶瓷体内或陶瓷体的外部表面的标识容易直观地进行可靠的区分和鉴别。
最好是，在距所述内部电极边缘10μm或更远的陶瓷体部位的以金属及其氧化物而存在的银的量占相同区域内所有金属元素总量的0.5wt％或更少。在给定区域的银含量随着离开内部电极的间距缩小而增大，并随距离增大而降低。但是，作为测定结果发现，在距离内部电极10μm以内的区域的银含量的变化很大，从而使在此范围内明确确定银含量很困难。因此，在本发明中，所述的测定范围限定在距内部电极边缘10μm或更远的区域。
最好是，在晶界相区的以金属和/或其氧化物的形式存在的银的量占上述晶界相区内金属元素总量的5wt％或更低。银含量在6wt％以上时会引起陶瓷体表面发黑并且使电子元件的电特性如插入损耗恶化。晶界相中银含量为1wt％或更少时更好，因为此时可以得到更好的外观质量(高光亮度、低黑化)和/或电性能。
通过降低陶瓷体主晶相中以银及/或其氧化物的形式存在的银的量，可以改善陶瓷体的外观(高光亮度、低黑化)及多层电子元件的电特性。上述主晶相中银的量，以Ag元素占主晶相中的元素总量计，最好在0.2wt％或更少，更优选为0.01％或更少。
通过如上所述使电极图案中的银向陶瓷体内的扩散最小化，陶瓷体的微波介电损耗在1GHz的频率时可以减少到7×10-4或更低，最好是5×10-4或更低。具有上述这种陶瓷体的本发明的电子元件表现非常优异的电特性。例如，当本发明的多层电子元件应用于滤波器时，可以获得良好的截止特性、降低的插入损耗(insertion loss)和增加的品质因数Q(有效信号对无效信号之比)。
如上所述，陶瓷材料为介电材料时，通过防止电极图案中银向陶瓷体扩散，本发明的陶瓷体具有高的光亮度。即，在本发明中，在其上印有含银材料电极图案的介电陶瓷体几乎与无图案的介电陶瓷体的光亮度一样。
本发明中所涉及的介电陶瓷体的高的光亮度以孟塞尔色标(Munsellcolor notation)表示，当陶瓷体为有色时最好为V6.5或更大，更优选为V8.5或更大；当陶瓷体为无色，并且每个都没有黑化部分时最好为N6.5或更大，更优选为N8.5或更大。具有上述高光亮度的介电陶瓷体呈不透明或半透明状态。当介电陶瓷体呈彩色时，其色度及色饱和度并不受严格限制，并且通常情况下，其孟塞尔色度标(Munsell hue notation)以孟塞尔色度环(Munsell huecircle)计为5R(红色)到5YR(黄红)到5Y(黄色)，对应于色饱和度的孟塞尔色品度(Munsell chroma)最好为C9或更低，更优选为C6或更低，而对应于光亮度的孟塞尔值为V6.5或更高。
本发明的包括介电陶瓷体的多层电子元件可以包括具有高可靠的可视标志和可鉴别性并具有良好的耐环境性的标识，此标识是由陶瓷体表面上的外电极图案或由可以从陶瓷体表面观察到的内部电极图案形成的。
此标识提示的信息可以由电极图案的整体或部分构成，或由电极区域包围的非电极区域构成，每个非电极区域为字母、数字和符号的至少之一的形式。此标识提示的信息可以包括外电极的功能、元件(包括加工过程中的产品及最终的产品)的取向、元件的种类、元件的编号、元件的规格及厂商名等。
由于本发明降低了电极本身及所述电极附近的介电材料的黑化，所以此标识呈现在视觉识别和可鉴别性上的高可靠性。而且，由于生产过程中内电极与层叠体的表面之间插入至少一层陶瓷层，所以形成的多层电子元件的内电极就避免了直接暴露于电镀液及腐蚀性气体和例如周围的空气的氧化性气氛。因此，内部电极和内部标识具有极高的耐环境性能和在视觉识别和可鉴别性方面的高可靠性，这些都提高了标识表明各种信息的功能的可靠性。
标识是在多层电子元件的生产过程中在一个陶瓷坯片上用导电材料印制电极图案时形成的。从电极印制步骤之后的生产工艺，到生产的最终阶段，直至完成成品之后，也能表现出标识的功能。例如，可以利用标识控制产品在生产工艺过程中的位置，这对多层电子元件或其它具有覆以陶瓷的标识的产品在自动生产系统中的生产率提高有很大作用。
本发明中的多层电子元件可以由以下描述的方法制备。
将用于构成主晶相，即介电陶瓷或软铁磁材料的材料粉和用于构成晶界相的材料粉进行机械混合，与例如氧化锆球的研磨介质和例如PVB(聚乙烯醇缩丁醛，polyvinyl butyral)、BPBG(丁基酞丁基乙醇酸，butyl phthalylbutyl glycolate)、乙醇(ethanol)或丁醇(butanol)的研磨辅助剂(grinding aid)一起在球磨机中进行研磨粉化，以制备浆料。介电材料可用水热合成法制备或用固相法制备，此固相法例如利用CaCO3粉和ZrO2粉经在球磨机中混合、煅烧、再在球磨机中粉化，获得CaZrO3粉。如果需要，在混入研磨介质和研磨辅助剂之前，用于构成主晶相的材料和用于构成晶界相的材料的混合料可以进行煅烧和粉化，以获得粉体混合物。另外，例如，CaZrO3和Bi2O3的粉体混合物可以通过煅烧ZrO2、Bi2O3和CaO或CaCO3粉混合物并将煅烧物进行粉化制成。
这样获得的浆料用刮浆法(doctor blade method)或其它已知方法制成坯片。另一替代方式是，在制成坯片之前，浆料可以经干燥、粉碎、煅烧和粉化成粉体形式。坯片的厚度优选在20到200μm。
在某些坯片上，如图3所示，用含银的导电材料以丝网印刷法或其它已知的方法印制电极图案，其厚度为2到20μm。
在本发明中，上述每一步骤的工艺过程和条件并不很严格，此领域已知的其它工艺过程和条件也可用在本发明的多层电子元件的制作上。
印有电极图案的坯片和作为假层(dummy layer)的无电极图案的坯片堆叠起来。在本发明中，印有电极图案的坯片的层数、假层的层数和叠层的总层数都并不很重要，其层数由多层电子元件所期望的用途决定。一般地，目前此领域内的多层电子元件的叠层总层数在约5到100之间。堆叠层最好在10到30MPa的压力和80到150℃的温度下经受热压结合(hot-pressbonding)。
这样获得的叠层体以0.2℃/秒到3℃/秒的升温速率加热，在脱蜡之后在800～1100℃烧结0.5到2小时。如果烧结温度低于800℃，烧结将不充分，得到的多层电子元件不适合实际应用。当超过1100℃时，内部导电材料中的金属银熔出，得不到有用的产品。烧结完成后，烧结件以0.5℃/秒到5℃/秒的降温速率冷却到室温。经此冷却后的烧结体然后进行表面处理，以暴露内电极的一部分，通过热处理将外电极与此内部电极部分固接，热处理温度优选为600～1100℃，优选不超过烧结温度，更优选为900℃或更低，处理时间0.1到1小时。固接的外电极随后进行镀镍，并以一种已知的方法镀锡，以制成最终电子元件成品。在上述的烧结工艺和热处理过程中，多个陶瓷坯片就形成了整体的陶瓷体。
以下将详细描述，发明者发现银扩散是由在银的氧化物与组成晶界相的材料之间在约700℃时发生共晶反应(eutectic reaction)形成液相造成的。因此，在本发明的多层电子元件的生产过程中，至少部分在600℃或更高，最好700℃或更高的温度下进行的生产步骤是优选地在非氧化性气氛中进行，以降低银向陶瓷体内的扩散。因此，在本发明的生产方法中，在非氧化性的气氛中进行烧结过程和/或用于焙烧外电极的热处理是非常重要的。本发明中所指的非氧化性气氛可以为氮气、氩气、二氧化碳、氢气和上述气体的混合气氛，并且，只要是非氧化性气氛，并不严格限于上述气体。而且，此非氧化性的气氛中也可包含有限量的氧化性气体如空气。具体地讲，烧结工艺和/或热处理过程在1.001～5.0大气压的压力下，最好在1.01～2.0大气压下的非氧化性气氛中处理至少5分钟。此非氧化性气氛中氧含量应在15％体积比或更低。优选地，烧结工艺和/或热处理为在氧含量为10％体积比或更低的非氧化性气氛下处理至少10分钟，更优选地，在氧含量为8％体积比或更低的非氧化性气氛下处理至少20分钟，甚至长达100小时。
用上述方法制成的多层电子元件通常的几何尺寸为0.3～2mm高，1～4mm宽，2～5mm长。
以下将用具体实例进一步描述本发明，这些实例应当被理解为用以说明本发明的各种优选实施例，并且本发明应该被理解为不仅仅局限于以下具体的实施例。实例1
将水热合成法制备的市售CaZrO3粉，与CaZrO3粉重量的10％的市售Bi2O3粉(保证等级)放入球磨瓶中。再向球磨瓶中加入直径为5mm的氧化锆球作为研磨介质，以及加入PVB、BPBG、乙醇和丁醇作为液体研磨辅助剂。经24小时连续球磨，制成浆料，然后用刮浆法制成坯片的形式，获得厚度约70μm的多个陶瓷坯片。
在一些坯片上，用市售的含乙基纤维素(ethyl cellulose)、二甘醇二乙醚(butyl carbitol)、松油醇(terpineol)等的银浆按照图3的剖线丝网印刷内部电极图案。印制的电极图案厚度约为10μm。然后将印有图案的坯片和无印制电极的坯片(假层)按图3所示进行堆叠，并在20MPa压力、120℃的温度下进行热压结合，制成34层的叠层体。将此叠层体切割成宽/长为5.5mm/4mm的芯片体，其堆叠厚度大约为2mm。
芯片体在600℃下脱蜡。脱蜡结束后，一部分空气被氮气取代，升温至920℃对芯片烧结一小时。在温度从600℃升温及后来的烧结过程中，氧气含量占7vol％(体积百分比)至8vol％的非氧化气氛的压力保持在约1.05大气压(atm)。然后，将烧结后的芯片冷却至室温。
对冷却后的芯片进行热处理，相应于焙烧外部电极，即在800℃的温度下，在含有少量氧气的氮气中热处理一小时，制成试样1(No.1)。在热处理过程中，氧气含量占7vol％至8vol％的非氧化气体的压力保持在1.05atm。
以上述同样的方法，除了温度升高、烧结和冷却是在空气中进行以代替上述在含有少量氧气的氮气中进行，制成试样2(No.2)。接着，按照试样1的生产的同样的方式，除了热处理是在空气中进行以代替上述在含有少量氧气的氮气中进行，制成试样3(No.3)。对比试样4的制成方法与试样1的制成方法类似，除了所有的生产步骤均在空气中进行。
试样1具有浅黄色(5Y 8.5/5)的陶瓷表面，并且在陶瓷体内的任何部位均没有发现不希望的斑点，污迹及变色(黑化)。陶瓷体呈半透明状，与图3中的图案A及E相对应的内部电极图案可由陶瓷体的最上层表面和底表面(图3中的第1和第34层)直观地确认，如图4所示。试样2具有非常浅的黄色(5Y8.5/2)的陶瓷表面，由于陶瓷体呈半透明状，所以可以通过陶瓷体的最上层表面和底表面来直观地确认其内部电极图案。试样2的陶瓷底面如图5所示。试样3的整个周缘都稍黑，如图6所示。进一步地，从图7可以看出，用作比较的试样4，其陶瓷体的整个表面均变黑，也就是整个表面上布有黑色斑点和污迹。图8所示的是对比试样4的一个截面的显微放大照片，只有靠近内部电极的陶瓷稍微发白，而其它陶瓷部分则变为浅黑色，且带有黑斑。从图8中可看出，黑化的程度及黑斑的数量朝着表面的方向增加。
对试样1-3及对比试样4测试在1GHz下的介电损耗tanδε。测试结果如下：
  试样1:tanδε≤3.0×10-4
  试样2:tanδε=3.5×10-4
  试样3:tanδε=3.8×10-4
  对比试样4:tanδε=9.4×10-4
因为介电损耗越小越好，所以可以确定试样1-3具有很好的电学特性。
除了省略内部电极的形成过程之外，重复试样1-3及对比试样4的生产过程，形成相应的试验试样1a、2a、3a和4a。试验试样1a、2a、3a和4a中的任一试验试样在1GHz下的介电损耗tanδε≤3.0×10-4。并且，在这四个试验试样中均没有发现类似于试样3的轻微颜色变化及试样4的明显缺陷。这些结果表明，陶瓷体内的黑化可能是由于Ag的存在所造成的。
以上过程中使用的银浆含有机物，如乙基纤维素(ethyl cellulose)、二甘醇二乙醚(butyl carbitol)、松油醇(terpinol)等。同样，坯片中也含有如PVB,BPBG等的有机物。如图9所示，从烧结前对叠层体进行的热重-差热分析(TG-DTA)结果可以确认，银浆中的有机物在温度达到250℃前会几乎全部烧尽，而坯片中的有机物则在温度达到500℃前烧尽。
从试验试样1a、2a、3a、4a和TG-DTA分析结果来看，试样1-3与对比试样4之间的特性及外观(陶瓷体内黑化部分的出现)的差别不是由于残留的碳，而是由于烧结和焙烧(热处理)过程中Ag的存在和气氛的不同所引起的。实例2
考察了多层电子元件的性能与银的存在、烧结及焙烧(热处理)的气氛的关系，以及银从电极向其陶瓷体内的扩散机理。
试验1：空气中烧结时银对陶瓷性能的影响
将CaZrO3粉和CaZrO3重量的5～10％的烧结辅料(PbO·2Bi2O3)的粉体混合物在850℃煅烧一小时，然后研磨粉化。在加入预先确定量(CaZrO3及PbO·2Bi2O3重量之和的0.0％、0.5％、2.0％、10％)的银粉和PVA(聚乙烯醇)后，将研磨粉造粒并用模具制成毛坯。将毛坯在空气中分别以850℃、900℃、950℃、1000℃的温度烧结两小时。
烧结物的介电常数(ε)和介电损耗因子用Hakki-Colman介电共振仪(dielectric resonator,TE011方式)进行测量，并从测定结果计算出介电损耗因子倒数Q。图10表示了银添加量与fQ(Q值与测定频率f的乘积)之间的关系。从图10可以看出，fQ随银添加量的增加而降低。例如，银添加量为零时，fQ值为7.6THz(1THz=1012Hz)，银添加量为0.5％时，fQ值为3.8THz，也就是约为无银添加量时fQ值的一半。结果表明，以在空气中烧结的带通滤波器(BPF)为例，由于银向陶瓷体中的扩散，不仅产生颜色发黑恶化，而且也导致插入损耗增大，从而无法得到预期的性能。因此，应该最大限度地防止银向陶瓷体的扩散。这是本发明的重要目的。
图11给出了银添加量为10wt％时烧结物的X射线衍射(XRD)谱图。具有银添加量的烧结物用直观评价X射线衍射(XRD)谱图的方法进行了定性分析。分析结果如下表1所示。                                  表1
 银添加量(wt％)                       烧结物
    CaZrO3   Bi2O3     PbO     Ag
    0.0     ++++     +     Tr.     -
    0.5     ++++     +     Tr.     -
    2.0     ++++     +     Tr.     Tr.
    10.0     ++++     +     Tr.     +
注：++++：大量；+：少量；Tr：微量；-：未检测到
主晶相为CaZrO3,Bi2O3、PbO作为烧结辅料独立地呈现在晶界相中。没有检测到CaZrO3和添加物的反应制备物。
试验2：空气或氮气气氛中烧结的介电材料中银的存在形态
试验1中使用的坯体在空气或氮气气氛中进行2小时温度为900℃的烧结。然后用立体显微镜观察如此得到的烧结体的表面(放大倍数：×4)。结果见图12。如图12所示，烧结气氛不同，则得到的烧结陶瓷体的颜色也不同。当银添加量为0.5wt％时，经空气中进行烧结得到的烧结物发现有黑点，且整体表面发绿。当烧结气氛为氮气时，烧结物表面呈浅黄色(5Y8.5/5)，就是说，与无银添加量的介电材料得到相同的表面颜色。银添加量2％～10％时的试验中，在空气中烧结的黑化也比在氮气中烧结时严重。
在各烧结体的表面经镜面抛光之后，在金相显微镜下观察镜面抛光表面的微观结构。结果见图13。在空气中烧结时，金属态银只在银添加量为10％时被观察到。当在氮气中烧结时，金属态银在银添加量甚至少至为0.5％时都被观察到。而且，比较银添加量为10％时的结果表明，在氮气中烧结的情况下金属态银的存在量要更大些。因此，金相显微镜观察结果证实，空气中烧结时一部分金属态银转化为其它形态，而在氮气中烧结时银呈现为金属态。更进一步，在氮气气氛下的烧结结果表明：当银添加量为主晶相材料CaZrO3的0.5％时，电介质材料不发生黑化，银以金属态存在。
随后又对烧结体中银的电子能态利用X射线光电子谱(XPS)进行了分析。图14给出了Ag3d5/2的标准结合能，它显示此标准结合能随氧化态的增加而降低。图15表示的是银添加量为0.5％时的XPS窄缝扫描光谱(narrowscan spectra of XPS)。在空气中烧结时的标准结合能与在氮气中烧结时比较向低能侧漂移。此结果说明氮气烧结时，银以金属态存在；空气中烧结时其中一部分以氧化物态存在。依测定到的标准结合能来看，氧化态银推断为AgO。依前所述已经证实：氧化银是造成通常多层陶瓷体银扩散并发生黑化的原因。
表2列出了不同银添加量下在空气和氮气中烧结后测得的Ag3d5/2的结合能以及Ag,Ag2O3,AgO的标准结合能。
           表2
    Ag(wt％)            结合能(eV)
在空气中烧结 在氮气中烧结
    0.5     367.4     368.2
    2.0     367.7     368.2
    10.0     367.9     368.2
   标准结合能(eV)
    Ag     368.2
    Ag2O     367.8
    AgO     367.4
从表2中可以看出，在空气中烧结时，结合能随着银添加量的增加而增加。这表明随着银添加量的增加，金属银对氧化银的比值增加。但随着银添加量的增加氧化银的绝对量也有提高。另一方面，当在氮气中进行烧结时，结合能与银添加量无关而保持恒定。由此表明，当在空气中烧结时，添加的一部分金属银变成了氧化物的形式；而在氮气中烧结时，不管银添加量如何银总是保持金属态。
试验3：银向介电材料中的扩散
在一球磨瓶中，将CaZrO3粉、占CaZrO3重量10％的Bi2O3粉、直径5毫米的氧化锆球及蒸馏水混合24小时，制成浆料。将此浆料干燥、粉碎和在800℃下煅烧2小时。煅烧物被冷却、粉碎和研磨粉化，研磨是在一球磨瓶中，与直径5mm的二氧化锆球和蒸馏水一起球磨24小时。然后将研磨物干燥和粉碎。这样获得的粉体加入聚乙烯醇(PVA)和蒸馏水，并经造粒、分选得到粒径约为100μm的粉颗粒。将一部分粉颗粒置入模具中，在100MPa的压力下干压成型，经干燥后得到10个尺寸为8.3mm宽×9.5mm长×5mm厚的毛坯。在每个毛坯长度方向的一个端表面上涂上市售的银浆并干燥。将五个涂有银浆的毛坯，其涂面向上，在900℃的温度下在空气中烧结一小时。其余的五个毛坯在空气中加热至500℃后，在氮气中加热和在900℃的温度下烧结一个小时。
将每个烧结体的一个表面进行研磨，使相应厚度分别为1.5、2.0、2.5、3.0和3.5mm。此后将磨削面进行镜面抛光。经过上述处理，涂上的银浆被去除掉。用电子探针分析仪(EMPA)对每一个试样的抛光表面进行线性分析。结果表明在空气中烧结的五个试样没有可检测到的区别，在氮气中烧结的五个试样间也没有可检测到的区别。因此，以下的描述仅基于厚度为3mm的在空气中烧结的试样6和在氮气中烧结的试样7。
图16是在空气中烧结的试样6的EPMA分析图。横坐标表示距离银涂覆表面的距离(扩散距离)。图中的分度距离为100μm，次分度距离为10μm，右端距银涂覆表面约1.6mm。纵坐标为以任意单位表示的Ca、Bi和Ag量。“-Ag:0”表示Ag量为零。Ca,Bi的零点没有表示出。图17以图16相同的方式表示在氮气中烧结的试样7的EPMA分析结果。在图16和图17中，对于相同元素，检测量以相同的分度表示。对Ag量的分析精度约为±0.01wt％。比较图17和图16，可以看出，在空气中烧结的试样6中扩散进有相当量的Ag，而在氮气中烧结的试样7中基本没有扩散进Ag。在试样6中，接近涂覆面的部分扩散量大，并随距银涂覆面的距离增加而减少。在距银涂覆面1.6mm的部位仍然可检测到扩散的Ag。试样6和试样7中Ca和Bi在整个测定区域的检测结果为恒定。
按照制备试样6和7的方法，但不加入Bi2O3，制备试样8(在空气中烧结)和试样9(在氮气中烧结)。根据EPMA的分析结果，发现试样8和9中均未观察到银向介电材料的扩散。
按照制备试样6和7的方法，但将10wt％的Bi2O3改为10wt％的PbO·2Bi2O3，制备试样10(在空气中烧结)和试样11(在氮气中烧结)。根据EPMA的分析结果，试样10与试样6一样，显现出银向电介质材料中扩散；而试样11则与试样7一样，无银的扩散现象。
按照制备试样6和7的方法，但将Bi2O3的量由10wt％变为5wt％，制备试样12(在空气中烧结)和试样13(在氮气中烧结)。根据EPMA的分析结果，试样12与试样6一样，显现出银向电介质材料中扩散；而试样13则与试样7一样，无银的扩散现象。
从上述结果可以确信，不论何种烧结气氛，在无PbO和Bi2O3的情况下，银不会向陶瓷中扩散。当在空气中进行烧结，在有PbO和Bi2O3的情况下，大量的银向陶瓷中扩散。银的扩散量随着PbO和Bi2O3量的增加而增加。当在氮气中进行烧结时，即使是在有PbO和Bi2O3的情况下，也无银向陶瓷中扩散。
试验4：银扩散导致介电材料的黑化
根据上述结果，继续进行下面的试验。将CaZrO3与CaZrO3重量的5％或10％的Bi2O3的混合粉料煅烧并研磨粉化。研磨后的粉末与粘结剂、增塑剂(plasticizer)、乙醇和丁醇相混合，制备浆料，用刮浆法将浆料做成坯片的形式。用银浆将内部电极印在每个坯片的表面上。将这些坯片干燥、叠加、压合和切成坯芯片。这些坯芯片在900℃的温度下在空气和氮气气氛中烧结两个小时，就得到了烧结体。
在空气中的烧结体，在显微镜下观察其上表面和截面。结果如图18所示。加入10％Bi2O3的烧结体黑化程度更为明显，这与试验3得到的结果相一致。在加入5％Bi2O3的烧结体内，由于坯片成型条件不适当而出现了分层现象。
接着，用扫描电子显微镜-X射能量分散谱仪(SEM-EDX)考察在空气中烧结的烧结体的上表面和侧面。图19为分析结果。含10％Bi2O3的烧结体表面观察到有大量的白色晶粒，此EDX分析表明此白色晶粒为在烧结过程中渗出的Bi2O3。在内部电极导体(银浆)与加入有10wt％的Bi2O3的烧结体的介电材料之间的边界处，除CaZrO3晶粒外，还观察到有Bi2O3渗出(以箭头表示)。
通过以上分析可以推断：介电陶瓷体的颜色变化(发黑)随与内电极中银接触的烧结辅料(即形成晶界相的成分)量增加而增加。发明人期望研究银与烧结辅料的反应可以阐明银的扩散机理。为此进行了进一步的试验5。
试验5:Ag及Bi2O3在加热过程中的热特性
对含有95％Bi2O3和5％Ag的粉体混合物在空气或氮气中加热时进行了TG-DTA分析。也对纯Ag粉进行了同样的分析。利用配备有显微镜用加热器的金相显微镜观察了混合料的熔化过程。
一般地讲，Bi2O3在731℃时从α相转化为β相，827℃时熔化。图20为空气中Bi2O3的TG-DTA曲线，从图20可以看出，Bi2O3在空气中加热时也发生上述相同的热变化。
混合料粉在空气及氮气中加热时的TG-DTA分析结果分别表示在图21A和图21B中。从图21A可以看出，在空气中加热，有Ag存在时，726℃下有液态相出现而在827℃时没有发生变化。另一方面，如图21B所示，当在氮气中加热时，723℃有相转化出现而在819℃时开始熔化。结果显示，Bi2O3在氮气中加热时，其热特性不受Ag存在与否的影响。加热气氛由氮气换为氩气时得到的结果与图21B相同。对PbO与Ag,CuO与Ag，及V2O5与Ag的混合粉料，在氧化性气氛如空气和在非氧化性气氛如氮气、氩气中加热时，TG-DTA分析结果也表明有如上的不同变化发生。
进一步，在空气中加热时，试验发现：Bi2O3含量为95％,Ag含量为5％的混合粉在795℃时完全熔化，而此温度远低于Bi2O3的熔点(827℃)。由于金相显微镜加热器的热电偶与试样容器的背面底部相接触，所以熔化起始温度和熔化完结温度都要比测量值低。因此，混合粉料的完全熔化温度要低于测量值795℃。完全熔化温度的显著降低说明在空气中加热时有Ag与O2的反应发生。进而，在考虑银氧化物的热分解温度时，可以假定：由于额外的表面自由能而吸附在Ag表面的氧与Ag发生了反应从而形成了AgO和Ag2O等氧化物。另一方面，当在氮气气氛中加热时，吸附的氧被释放，防止了氧化物的形成。因此，已经证实：Ag，特别是Ag表面在空气中加热处理时被氧化，Ag氧化物及Bi2O3形成共晶混合物，从而降低了液相的形成温度，并且正是由于这种原因使Ag以氧化物的形式扩散进入电介质材料。
试验6：辅助热处理后Ag的存在形态和介电材料的颜色变化
一般情况下，的烧结陶瓷体还要进行进一步的焙烧(热处理)以形成外部电极，从而制成最终的多层电子元件如BPF。外部电极通常由Ag及含有低熔点玻璃的Ag浆形成。在外部电极的焙烧过程中，在空气中焙烧引起Ag的扩散。
如试验4中制备的烧结体，通过向其上表面施加含低熔点玻璃的银浆及在空气中以610℃或800℃的温度焙烧，形成外部电极。然后观察得到介电陶瓷体的断面颜色。结果如图22所示。如图22的断面所示，610℃焙烧时，陶瓷体颜色未发现发生变化；而在800℃焙烧时，外电极附近的介电材料发生了黑化，说明外电极中的Ag向介电材料发生了扩散。此结果与图21A的结果相一致；也就是说，在726℃发生的共晶反应引起液相的形成，促进了Ag的扩散。因此，在空气中的焙烧应在发生共晶反应温度以下进行。发生共晶反应的温度取决于各种因素：例如形成晶界相组份的种类和量、Ag含量、热处理时的氧分压等，因此优选地通过重复试验确定在空气中的焙烧温度。
将图7中的烧结体(烧结气氛为空气)在氮气中进行900℃、2小时的热处理。同样地，将图4中的烧结体(烧结气氛为氮气)在空气中进行900℃、2小时的热处理。经上述热处理过的烧结体的显微照片如图23所示。可以看出：在空气中烧结时产生的黑化部分经过氮气气氛热处理后消失。尽管烧结体表面仍轻微发黑，观察发现断面的发黑几乎完全消失。而经氮气气氛烧结的本无发黑部分的烧结体，在空气中处理后却出现黑化。
在试验1中在空气中烧结的陶瓷体进一步在900℃氮气中处理2小时。然后用金相显微镜观察所得到的陶瓷体表面。表面的显微照片(放大倍数：×200)如图24所示。在Ag含量0.5wt％或2wt％的烧结体中，空气中烧结后没有的金属态Ag却在经过氮气气氛的热处理后被发现。
以上试验证实：Ag的扩散不仅发生在烧结过程中，同时也在生产中的任何形成Ag氧化物的条件(如在氧化气氛中，温度720℃或更高)以及陶瓷中有能与Ag的氧化物形成共晶体的成分存在时发生。而且进一步证实：在空气中进行热处理时，发生扩散的Ag引起介电材料的发黑，而且此发黑是由可逆的Ag的氧化还原反应引起的，如图25所示。实例3
按以下描述改变导电材料和组成主晶相的材料及组成晶界相的材料，重复进行实例1中试样1-4的制作步骤，制备相应于试样1-4的多层电子元件。
(a)实例1中用的Ag浆改换为市售的Ag-Pd浆。尽管瓷体表面光亮度略有不同，但是得到的结果几乎与试样1-4的结果相同。
(b)实例1中用的Ag浆改换为市售的Ag-Pt浆。尽管瓷体表面光亮度略有不同，但是得到的结果几乎与试样1-4的结果相同。
(c)用Ag箔制成内电极，得到的结果也几乎与试样1-4的结果相同。
上述结果表明，当烧结和热处理均在空气中进行时(相应于试样4)，陶瓷坯片电极图案中的Ag不利地降低了瓷体的光亮度；但只要烧结和热处理过程中的一个过程在非氧化性气氛中进行(相应于试样1-3)，就可得到N8.5或以上或V8.5级或以上的光亮度。
(d)将实例1中的Bi2O3换成PbO。得到的结果与试样1-4基本相同。同时，EDX分析结果进一步证实：PbO构成晶界相。
(e)将实例1中的Bi2O3换成CuO。得到的结果与试样1-4基本相同。同时，EDX分析结果进一步证实：CuO构成晶界相。
(f)将实例1中的Bi2O3换成V2O5。得到的结果与试样1-4基本相同。同时，EDX分析结果进一步证实：V2O5构成晶界相。
(g)将实例1中的Bi2O3换成PbO·2 Bi2O3·V2O5。得到的结果与试样1-4基本相同。同时，EDX分析结果进一步证实：PbO·2 Bi2O3·V2O5构成晶界相。
(h)将实例1中的Bi2O3换成Bi2CuO4或PbCu2O2。得到的结果与试样1-4基本相同。同时，EDX分析结果进一步证实：Bi2CuO4和PbCu2O2构成晶界相。
(i)将实例1中的CaZrO3换成BaZrO3,SrZrO3,PbZrO3,BaTiO3,BaO-TiO2-NdO2/3,Al2O3,CaTiO3,PbTiO3-PbZrO3，以及ZrO2-TiO2-SnO2之一。尽管瓷体表面光亮度稍有不同，但每一件得到的结果也基本与试样1-4相同。
(j)将实例1中的CaZrO3换成PbTiO3，并用PbO,Bi2O3,CuO和V2O5其中之一作为组成晶界相的材料。尽管瓷体表面光亮度稍有不同，但每一件得到的结果也基本与试样1-4相同。
(k)将实例1中的CaZrO3分别换成下列某种软铁磁材料：NiCuZr铁氧体、CuZn铁氧体、NiZn铁氧体、NiCu铁氧体、Cu铁氧体和Ni铁氧体。在与试样1-3对应的每种情况中，都得到发黑的表面，但没有发现任何不希望的点和反应迹象。在每一种情况下，频率为1GHz时的介电损耗都在5×10-4到7×10-4之间。继而，将铁氧体中部分NiO和CuO以1％摩尔量代替为CoO4/3，重复上述过程。尽管1GHz时的介电损耗降低了约30％，但在其它性能方面获得了相同的结果。实例4
对实例1中的试样1-4进行EDX分析以考察其组成晶界相和主晶相的成分。图26-28给出了部分结果。图26为试样1的主晶相的结果。图27为试样4的晶界相的结果。图28为试样1的晶界相的结果。曾结合图2分析了晶粒及晶界三相点。图26-28中，纵坐标为X射线的强度(计数/秒)，横坐标为特征X射线的能量(KeV)。
在试样1-4的主晶相及在试样1的晶界相中未检测到Ag。定量分析表明：在试样2中晶界相包括95.0wt％的Bi和5.0wt％的Ag；在试样3中晶界相包括98.9wt％的Bi和1.1wt％的Ag；在试样4中晶界相包括92.7wt％的Bi和7.3wt％的Ag。图27和28中的Ca、Zr尖峰似乎表示晶界相中存在大量的Ca和Zr。但是，通过晶界相检测时，主晶相中的Ca和Zr尖峰会起作用。
以实例1相同的方式制造了各种Ag扩散量的多层电子元件，用于考察主晶相中、晶界相中和陶瓷体中的Ag含量的影响，及烧结或/和热处理气氛对瓷体的光亮度和对电性能的影响。结果显示，当晶界相的Ag含量占晶界相中金属总量超过6wt％时，得到的多层电子元件具有低的光亮度(孟塞尔值低)和很差的电性能，即使是在氮气中烧结和热处理，结果也是如此。另一方面，晶界相中的Ag含量在5％或更少时，如果在非氧化性气氛如氮气中进行烧结和/或热处理，那么至少多层电子元件的表面附近的光亮度可以达到等于或高于N8.5或V8.5级，并且电子元件也有良好的电性能。如果晶界相中Ag含量在1wt％或更低，那么，即使在非氧化气氛的烧结和/或热处理的条件并不严格控制，也会获得足够优选的结果。
如果烧结和/或热处理(焙烧)的气氛中氧气体积含量控制在15vol％以下并维持5分钟或更长，就会得到本发明的预期结果。如果能控制在10vol％并维持10分钟或更长时间，就可以获得更优选的结果。特别优选地，烧结和/或焙烧在氧含量7vol％或以下，维持时间在20分钟或以上进行，因为此时陶瓷体观察不到任何黑化，并且还获得优良的元件性能。
当主晶相中的Ag含量为主晶相中金属总量的0.2wt％或以下时，得到的陶瓷体的光亮度(孟塞尔值)足够使陶瓷体具有实用性。当Ag含量在0.01wt％或更少时，可得到更高的光亮度。特别是，当Ag含量在0.003wt％或更少时，就不会产生陶瓷表面黑化的影响。
感应耦合等离子体原子发射光谱(ICP-AES)的定量分析结果表明，试样1的陶瓷体中的Ag含量为0.1wt％，试样2为0.5wt％，试样3为0.3wt％，试样4为0.7wt％，所有含量均指占其所处部位总金属量的百分比。上述Ag含量是在距内部电极10-20μm部位处，在约为1μm的分析区域(束直径)测量的平均值。在不同部分重复进行了上述定量分析。在束直径为约1μm时得到的含量值实际上与在1mm的直径范围的分析值的平均数所获得的含量值是相同的。更详细的研究表明：当距内电极边缘10μm或更远的Ag含量占所处部位总金属量的0.5wt％以下时，得到的陶瓷元件的介电损耗将显著降低，陶瓷体表面呈很淡的黄色(5Y8.5/2)，并且没有发黑部位。实例5
图29显示实例1中试样1的上表面的显微照片，其底表面的显微照片见图4。图29中的字母和数字标识表示所述多层电子元件的种类和规格，左上角的方形标识为外输出端点位置。图29显示瓷体呈半透明状态，没有发生黑化现象，因此可以很容易地直观鉴别和区分其上的标识。由于标识被陶瓷层覆盖，所以有很强的耐环境性。例如，这种标识很难被酸腐蚀。因此，在最后的生产阶段的镀Ni和镀锡过程中，就不会错误地将标识腐蚀或涂镀。另外，标识和元件表面间的此陶瓷层还可防止生产者伪造改变，确保了元件的可靠性。标识可以是商标和电路简图。进一步地，标识也可充当电路的组成部分。例如，上例中所述的方形标识当与端点相连时就可以有电容器的功能。类似地，电路中的一部分也可以充当标识。
图30为按实例1的相同方法制造的电极图案的另一个实施例。该图案组成一个电子电路，同时圆形和半圆形电极图案以及由电极图案包围的无电极区域形成标识。在图案F中的由非电极区域形成的圆形标识可以从此多层电子元件的底面观察到。在图案G和H中由电极图案形成的圆形标识在生产步骤过程中会用到。在图案I中，在左下角和右下角形成两个半圆形标识，这两个半圆形标识也作为输出端点。图案J和图3中的图案E互为阴阳关系。图案J产生大的静电容量并可保证良好的接地性能。由于陶瓷体是半透明的且光亮度良好，所以可以容易和正确地区分和鉴别标识，还发现在生产过程中标识可以非常有效地用于在所表明的方向正确地对中元件，区分产品种类、规格及标示输出端的位置。在介电陶瓷体的上表面也单独制作了与图29一样的标识。尽管此标识耐环境性不够，但由于表面无黑化，且表面光亮度又好，此标识有非常好的直观可区分性和可鉴别性。
正如以上详细描述，根据本发明，避免了Ag向所述陶瓷体晶界相中的扩散，使陶瓷有良好的外观(高光亮度，最少的黑化产生)和优良的电特性(如介电损耗)，从而保证了高性能多层结构电子元件的生产。而且，可以生产有高可靠性和优良的直观区分性及鉴别性的标识的多层电子元件。

Claims (18)

1、一种多层电子元件，其具有扩散到陶瓷体的最少的银扩散量，并由多层陶瓷坯片的层叠体制成，至少所述陶瓷坯片之一上印有含银的内电极图案，并且所述陶瓷体为由所述多个陶瓷坯片制成的一个整体元件，所述陶瓷体包括一主晶相和一晶界相。
2、根据权利要求1所述的多层电子元件，其中，在所述陶瓷体的离开所述内部电极图案边缘10μm或更远的部分的银的量占在所述陶瓷体的离开所述内部电极图案边缘10μm或更远的所述部分的金属元素的总量的0.5wt％或更少。
3、根据权利要求1所述的多层电子元件，其中，在所述晶界相中的银含量占在所述晶界相中具有的金属元素总量的5wt％或更少。
4、根据权利要求1所述的多层电子元件，其中，在所述主晶相中的银含量占在所述主晶相中具有的金属元素总量的0.2wt％或更少。
5、根据权利要求1-4的任一项所述的多层电子元件，其中，所述晶界相包括选自由Pb、Bi、Cu和V构成的组中的至少一种元素。
6、根据权利要求1-4的任一项所述的多层电子元件，其中，该元件在1GHz时的介电损耗为7×10-4或更小。
7、根据权利要求1-4的任一项所述的多层电子元件，其中，用于构成所述主晶相的材料为选自由NiCuZn铁氧体、CuZn铁氧体、NiZn铁氧体、NiCu铁氧体、Cu铁氧体和Ni铁氧体构成的组中的至少一种软铁磁材料。
8、根据权利要求1-4的任一项所述的多层电子元件，其中，用于构成所述主晶相的所述材料为一介电材料。
9、根据权利要求8所述的多层电子元件，其中，所述介电材料为选自由CaZrO3、BaZrO3、SrZrO3、PbZrO3、BaTiO3、CaTiO3、PbTiO3、PbTiO3-PbZrO3、Al2O3、BaO-TiO2-NdO2/3和ZrO2-TiO2-SnO2构成的组中的至少一种。
10、根据权利要求8所述的多层电子元件，其中，所述陶瓷体具有以孟塞尔色标计N6.5或更大，或者V6.5或更大的光亮度。
11、根据权利要求8所述的多层电子元件，其中，所述陶瓷体具有在孟塞尔色度环中从5R到5RY至5Y的色度和以孟塞尔色标计C9或更小的色饱和度。
12、根据权利要求8所述的多层电子元件，其中，所述陶瓷体为半透明或不透明的。
13、根据权利要求8所述的多层电子元件，其中，一个所述陶瓷体表面的电极图案或者一个从所述陶瓷体的表面可以观看到的内部电极图案，由所述电极图案的区域或一个被所述电极图案包围的非电极图案的区域组成一个标识。
14、根据权利要求13所述的多层电子元件，其中，所述标识至少由字母、数字、符号之一组成，该标识至少表示下列信息之一：所述外电极的功能、所述电子元件待对中的方向、所述电子元件的种类、所述电子元件的生产号、所述电子元件的规格及生产商名称。
15、一种用于制作上述权利要求中的任一项所述的多层电子元件的方法，其包括以下步骤：
将用于构成所述主晶相的所述材料和用于构成所述晶界相的所述材料的混合物料制成多个坯片；
使用含银的导电材料，在所述多个坯片的至少一个上印制所述内部电极图案；
将所述至少一个印有电极图案的坯片与至少一个其上没有电极图案的坯片层叠；
在800～1100℃烧结所述层叠的坯片；以及
通过在600～1100℃进行焙烧，将所述外部电极与所述内部电极固定，
其中，所述烧结步骤和/或所述焙烧步骤的至少一部分是在非氧化气氛中进行的。
16、根据权利要求15所述的方法，其中，所述烧结步骤和/或所述焙烧步骤的至少一部分在所述非氧化气氛中进行至少5分钟。
17、根据权利要求15或16所述的方法，其中，所述烧结步骤和所述焙烧步骤的至少之一是在所述非氧化气氛中进行的。
18、根据权利要求15或16所述的方法，其中，所述非氧化性气氛中氧的体积含量保持在15％或更少。
CNB981147011A 1997-12-09 1998-06-10 具有最少银扩散的多层电子元件及其制造方法 Expired - Lifetime CN1168106C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP356086/1997 1997-12-09
JP356086/97 1997-12-09
JP9356086A JPH11171645A (ja) 1997-12-09 1997-12-09 電子部品

Publications (2)

Publication Number Publication Date
CN1219743A true CN1219743A (zh) 1999-06-16
CN1168106C CN1168106C (zh) 2004-09-22

Family

ID=18447263

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981147011A Expired - Lifetime CN1168106C (zh) 1997-12-09 1998-06-10 具有最少银扩散的多层电子元件及其制造方法

Country Status (5)

Country Link
US (1) US6045893A (zh)
JP (1) JPH11171645A (zh)
CN (1) CN1168106C (zh)
DE (1) DE19822782A1 (zh)
SE (1) SE516668C2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637682A (zh) * 2013-11-08 2015-05-20 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
CN108231410A (zh) * 2016-12-14 2018-06-29 Tdk株式会社 层叠电子部件
CN111082111A (zh) * 2019-12-31 2020-04-28 黑龙江大学 一种中温固体氧化物燃料电池复合阴极材料及其制备方法和应用

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413619B1 (en) * 1999-07-29 2002-07-02 Kyocera Corporation Method of making ceramic member and marked ceramic member
JP2001064077A (ja) * 1999-08-30 2001-03-13 Murata Mfg Co Ltd セラミック電子部品の製造方法
EP1096674B1 (en) * 1999-10-29 2013-03-27 Kyocera Corporation Circuit substrate
DE10023360A1 (de) * 2000-05-12 2001-11-29 Epcos Ag Kondensator und Verfahren zu dessen Herstellung
DE10205928A1 (de) * 2001-02-21 2002-08-22 Ceramtec Ag Verfahren zur Herstellung piezokeramischer Vielschichtaktoren
KR100533578B1 (ko) * 2001-12-26 2005-12-06 가부시키가이샤 무라타 세이사쿠쇼 적층형 압전 세라믹 소자의 제조방법
JP3982267B2 (ja) * 2002-01-16 2007-09-26 株式会社村田製作所 積層型圧電セラミック素子の製造方法
JP2005528819A (ja) * 2002-02-22 2005-09-22 アリゾナ ボード オブ リージェンツ 無線およびワイヤレスのアプリケーションのためのオンチップ変圧器を使ったフィルタの集積化
JP5013653B2 (ja) * 2003-06-30 2012-08-29 京セラ株式会社 圧電アクチュエータの製造方法
US20050121833A1 (en) * 2003-12-09 2005-06-09 Jenn-Shing Wang Processing method for ceramic
JP4967388B2 (ja) * 2006-03-15 2012-07-04 パナソニック株式会社 セラミック積層デバイスの製造方法およびセラミック積層デバイス
JP5294441B2 (ja) * 2006-03-30 2013-09-18 双信電機株式会社 電子部品
DE102007028239A1 (de) * 2007-06-20 2009-01-02 Siemens Ag Monolithisches induktives Bauelement, Verfahren zum Herstellen des Bauelements und Verwendung des Bauelements
JP4497247B2 (ja) * 2008-02-19 2010-07-07 株式会社村田製作所 積層型セラミック電子部品の製造方法
DE102008046336A1 (de) * 2008-09-09 2010-03-11 Osram Gesellschaft mit beschränkter Haftung LTCC-Schichtstapel
US9006625B2 (en) * 2010-01-29 2015-04-14 Lg Chem, Ltd. Method for forming conductive patterns using microwave
JP5558157B2 (ja) * 2010-03-26 2014-07-23 京セラ株式会社 配線基板
JP5188544B2 (ja) * 2010-06-30 2013-04-24 京セラ株式会社 圧電アクチュエータ、液体吐出装置及び電子機器
JP6019551B2 (ja) * 2011-08-18 2016-11-02 株式会社村田製作所 コモンモードチョークコイルの製造方法
JPWO2013157420A1 (ja) * 2012-04-18 2015-12-21 コニカミノルタ株式会社 透光性導電パターン部材及びこれを用いた透光性電磁遮蔽・アンテナ部材
KR101452049B1 (ko) 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR20140120110A (ko) * 2013-04-02 2014-10-13 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
US9259891B2 (en) 2013-06-14 2016-02-16 Electronic Imaging Services, Inc. Pad of labels and labels for use on store shelves in a retail environment
US9376286B1 (en) 2014-09-02 2016-06-28 Electronic Imaging Services, Inc. Label stacking machine and method
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2019102752A (ja) * 2017-12-07 2019-06-24 太陽誘電株式会社 積層セラミックコンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
JP3046436B2 (ja) * 1990-12-17 2000-05-29 株式会社東芝 セラミックコンデンサ
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
JP3624406B2 (ja) * 1995-03-27 2005-03-02 日本電気硝子株式会社 ガラスセラミックス誘電体材料

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637682A (zh) * 2013-11-08 2015-05-20 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
CN104637682B (zh) * 2013-11-08 2018-03-16 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
CN108231410A (zh) * 2016-12-14 2018-06-29 Tdk株式会社 层叠电子部件
CN111082111A (zh) * 2019-12-31 2020-04-28 黑龙江大学 一种中温固体氧化物燃料电池复合阴极材料及其制备方法和应用

Also Published As

Publication number Publication date
JPH11171645A (ja) 1999-06-29
US6045893A (en) 2000-04-04
SE516668C2 (sv) 2002-02-12
SE9801746D0 (sv) 1998-05-18
CN1168106C (zh) 2004-09-22
SE9801746L (sv) 1999-06-10
DE19822782A1 (de) 1999-06-17

Similar Documents

Publication Publication Date Title
CN1168106C (zh) 具有最少银扩散的多层电子元件及其制造方法
CN100344578C (zh) 介电陶瓷组合物、其制造方法以及电子部件
CN1206661C (zh) 介电陶瓷组合物、电子器件及其生产方法
CN1197101C (zh) 绝缘陶瓷及其制备方法和多层陶瓷电容器
TWI466846B (zh) Laminated ceramic capacitors
CN1841598B (zh) 叠层陶瓷电子部件及其制造方法
TW200837785A (en) X8R dielectric composition for use with nickel electrodes
CN1094917C (zh) 抗还原的介电陶瓷材料、制备方法及多层陶瓷电容器
CN1810713A (zh) 电介质陶瓷组合物及电子部件
CN106409504A (zh) 叠层陶瓷电容器
WO2009131221A1 (ja) 積層セラミックコンデンサ
CN1903788A (zh) 电子部件、电介质陶瓷组合物及其制造方法
JP2017228588A (ja) 積層セラミックコンデンサ
CN1906718A (zh) 叠层陶瓷电容器
CN106409505A (zh) 叠层陶瓷电容器
JP2017228593A (ja) 積層セラミックコンデンサ
CN1366682A (zh) 磁性铁氧体粉末、磁性铁氧体烧结体、层叠型铁氧体器件和层叠型铁氧体器件的制造方法
CN101589004A (zh) 与镍电极使用的x8r介电组合物
KR20120073246A (ko) 뮬라이트질 소결체, 이것을 이용한 배선기판, 및 프로브 카드
TWI281167B (en) Ceramic electronic parts and method for manufacturing ceramic electronic parts
CN1774406A (zh) 电介质瓷器组合物及电子部件
CN112687467B (zh) 陶瓷电子器件及其制造方法
CN1314321A (zh) 介电陶瓷组合物、电子器件及其生产方法
JP7431858B2 (ja) コンデンサ
CN101047066A (zh) 叠层型电子部件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040922

CX01 Expiry of patent term