CN101047066A - 叠层型电子部件及其制造方法 - Google Patents

叠层型电子部件及其制造方法 Download PDF

Info

Publication number
CN101047066A
CN101047066A CNA200710092136XA CN200710092136A CN101047066A CN 101047066 A CN101047066 A CN 101047066A CN A200710092136X A CNA200710092136X A CN A200710092136XA CN 200710092136 A CN200710092136 A CN 200710092136A CN 101047066 A CN101047066 A CN 101047066A
Authority
CN
China
Prior art keywords
mentioned
electrode layer
interior electrode
conductive paste
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710092136XA
Other languages
English (en)
Other versions
CN101047066B (zh
Inventor
伊东和重
田中公二
高桥诚
吉井彰敏
冈部昌幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101047066A publication Critical patent/CN101047066A/zh
Application granted granted Critical
Publication of CN101047066B publication Critical patent/CN101047066B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种制造具有交替叠层了电介质层(2)和内部电极层(3)的元件本体(10)的叠层型电子部件的方法，所述电介质层(2)使用电介质糊料而形成，所述内部电极层(3)使用导电性糊料而形成。其中，在向导电性糊料中添加导电性粒子和共材料粒子时，用于形成位于叠层方向最外侧的内部电极层(3a)的导电性糊料所含的共材料添加量比用于形成位于叠层方向中央的上述内部电极层的上述导电性糊料所含的共材料添加量多。

Description

叠层型电子部件及其制造方法
技术领域
本发明涉及叠层型电子部件及其制造方法，该叠层型电子部件特别是在位于叠层方向最外层的内部电极层的电极断续少，耐湿性高，并且相对于温度变化的容积变化率少。
背景技术
近年来，伴随着叠层陶瓷电容器的小型和大容量化，需要叠层更薄且缺陷少的电介质层和内部电极层的方法。
为了满足这样的要求，叠层陶瓷电容器的电介质层和内部电极层的多层化、薄层化得到很大进展。可是，采用贱金属的Ni作为内部电极时，Ni与电介质相比，由于熔点低，与电介质的烧结温度之差大，产生与构成电介质层的电介质粒子的收缩差。其结果，产生层离或裂纹等，导致静电容量降低、不良率上升。
为了解决这些问题，以前，使用向电极糊料中添加与电介质层相同组合物的电介质粒子作为共材料粒子的方法(参照特开2005-129591号公报、特开2004-311985号公报、特开平7-201222号公报、特开平5-190373号公报)。通过在电极糊料中同时含有该共材料粒子和Ni粒子，可以在某种程度上抑制因Ni粒子生长而引起的球状化。特别是在特开2005-129591号公报中，为了不易产生内部电极层和电介质层间的层离或产生裂纹，公开了以2～20重量％的添加量添加共材料的方法。
可是，在通过特开2005-129591号公报得到的叠层型电子部件中，由于共材料的添加量低，在湿度高的条件下，叠层的电极层中，在位于叠层方向最外层的电极层的电极面上容易发生电极断续，有以该断续为起点水分进入而发生破坏的倾向。
因此，还考虑增加共材料粒子的添加量。可是，如果增加共材料粒子的添加量，则对于温度变化的静电容量的变化增大，有温度特性变差的倾向。
发明内容
本发明鉴于上述情况，其目的在于提供叠层型电子部件及其制造方法，所述叠层型电子部件可使位于叠层方向最外层的内部电极层的电极被覆率提高，即使在湿度高的条件下，也不会以位于最外层的内部电极层的电极断续部分为起点发生破环，耐湿性高，并且温度特性也优异。
为了实现上述目的，本发明的叠层型电子部件的制造方法是制造交替叠层了电介质层和内部电极层的叠层型电子部件的方法，所述电介质层使用电介质糊料而形成，所述内部电极层使用导电性糊料而形成，其特征在于，
在向上述导电性糊料中添加导电性粒子和共材料粒子时，用于形成位于叠层方向最外侧的上述内部电极层的上述导电性糊料所含的共材料添加量比用于形成位于叠层方向中央的上述内部电极层的上述导电性糊料所含的共材料添加量多。
本发明人等发现：通过使位于最外层的电极层的共材料添加量比中央层多，不会对作为目的的温度特性(例如，X8R特性)带来影响，并可以提高耐湿性(例如，在高湿度条件下耐受1500小时以上)。
即，按照本发明，可以得到位于最外层的内部电极层的电极被覆率(也称为“最外层电极被覆率”)高，因此耐湿性高，并且温度特性也优异的叠层陶瓷电容器等叠层型电子部件。
优选的是，从位于叠层方向中央的上述内部电极层向位于叠层方向最外侧的上述内部电极层，用于形成各内部电极层的上述导电性糊料所含的共材料添加量慢慢增加。与急剧增加的情况相比，通过使导电性糊料所含的共材料添加量慢慢增加，可以有效地抑制层离或裂纹的产生。
优选具有进一步将预叠层体单元叠层的工序，所述预叠层体单元是叠层多层内部电极层和上述电介质层而形成的，其中，
与用于形成位于叠层方向中央的上述预叠层体单元中含有的上述内部电极层的导电性糊料所含的共材料添加量相比，用于形成位于叠层方向最外侧的上述预叠层体单元中含有的上述内部电极层的导电性糊料所含的共材料添加量多。
通过用相同的导电性糊料形成位于预叠层体单元内部的多层内部电极层，可以谋求削减工数。
优选的是，从位于叠层方向中央的上述预叠层体单元向位于叠层方向最外侧的上述预叠层体单元，用于形成上述内部电极层的上述导电性糊料所含的共材料添加量沿着每个上述预叠层体单元逐步地增加。
在此情况下，通过用相同的导电性糊料形成位于预叠层体单元内部的多层内部电极层，可以谋求削减工数。
优选的是，相对于100重量份上述导电性粒子，用于形成位于叠层方向最外侧的上述内部电极层的上述导电性糊料所含的共材料添加量比30重量％多且比65重量％少。通过设定为该范围，可以进一步提高最外层电极被覆率，同时可以提高耐湿性。
将上述内部电极层的总叠层数作为N时，优选的是，相对于100重量份上述导电性粒子，从位于叠层方向最外侧的上述内部电极层开始，用于形成位于(1～0.2×N)层内的所有上述内部电极层的上述导电性糊料所含的共材料添加量比30重量％多且比65重量％少。
通过将上述导电性糊料所含的共材料添加量设定为上述范围，可以提高耐湿性，同时还可以使温度特性提高，所述导电性糊料不仅用于形成位于叠层方向最外侧的内部电极层，而且用于形成位于(1～0.2×N)层内的所有上述内部电极层。
在将形成位于叠层方向最外侧的上述内部电极层的导电性糊料所含的导电性粒子的粒径作为α，将共材料粒子的粒径作为β时，优选α/β为0.8～8.0。通过设定为该范围，可以进一步提高最外层电极被覆率，同时可以提高耐湿性。
相对于100重量份导电性粒子，用于形成位于叠层方向中央的上述内部电极层的导电性糊料所含的共材料添加量优选为10～25重量％。通过设定为该范围，可以进一步提高温度特性。
优选的是，在位于叠层方向最外侧的上述内部电极层的外侧叠层外装用电介质层。通过设置外装用电介质层，可以有效地保护叠层了多层内部电极层的内装用电介质层。
作为本发明的叠层型电子部件，没有特别限定，可列举叠层陶瓷电容器、压电元件、片式电感器、片式热敏电阻、片式可变电阻、片式电阻、其他表面安装(SMD)片式电子部件等。
附图说明
下面，基于附图所示的实施方式说明本发明。
图1是本发明的一个实施方式的叠层陶瓷电容器的截面图。
图2是在制造图1所示的叠层陶瓷电容器的过程中使用的叠层体的概略图。
图3是在制造本发明的另一个实施方式的叠层陶瓷电容器的过程中使用的叠层体的概略图。
图4是用于说明电极断续的主要部分概略图。
具体实施方式
在本实施方式中，作为叠层型电子部件，可列举图1所示的叠层陶瓷电容器1，下面说明其结构和制造方法。
如图1所示，作为本发明的一个实施方式的叠层型电子部件的叠层陶瓷电容器1具有由电介质层2和内部电极层3交替叠层的电容器元件本体10。在电容器元件本体10的两个端部形成有一对外部电极4，这一对外部电极分别与在元件本体10的内部交替配置的内部电极层3导通。内部电极层3以各端面交替露出在电容器元件本体10相对的2端部表面的方式叠层。
一对外部电极4形成在电容器元件本体10的两端部，与交替配置的内部电极层3的露出端面连接，构成电容器电路。对电容器元件本体10的形状没有特别限制，通常为长方体形。另外，对其尺寸也没有特别限制，根据用途制成适当的尺寸即可，但通常为(0.6～5.6mm)×(0.3～5.0mm)×(0.3～1.9mm)左右。作为电介质层2，没有特别限制，例如，由满足下面所示的EIA标准的X8R特性的电介质陶瓷组合物构成。另外，所谓X8R特性，是指在-55～150℃，静电容量变化率ΔC/C＝±15％以内的特性。
本实施方式的电介质原料具有组成式(Ba1-xCax)m(Ti1-yZry)O3表示的电介质氧化物作为主成分。此时，氧(O)量也可以稍微偏离上式的化学计量组成。
上述式中，x优选为0≤x≤0.15，更优选为0.02≤x≤0.10。x表示Ca的原子数，通过改变记号x、即Ca/Ba比，可以使结晶的相转变点任意移动。因此，可以任意地控制容量温度系数和相对介电常数。
上述式中，y优选为0≤y≤1.00，更优选为0.05≤y≤0.80。y表示Ti原子数，通过用比TiO2难还原的ZrO2置换，耐还原性有进一步增加的倾向。但是，在本发明中，Zr和Ti的比例是任意的，也可以只含有其中的一方。
上述式中，m优选为0.995≤m≤1.020，更优选为1.000≤m≤1.006。通过使m为0.995以上，防止在还原气氛下烧结时产生半导体化，通过使m为1.020以下，即使不提高烧结温度，也可以得到致密的烧结体。
电介质层2除了上述主成分以外，还含有以下的第1～第4副成分。即，包括：
含有选自MgO、CaO、BaO和SrO中的至少1种的第1副成分、
含有氧化硅作为主成分的第2副成分、
含有选自V2O5、MoO3和WO3中的至少1种的第3副成分、和
含有R的氧化物(其中，R为选自Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu中的至少1种)的第4副成分。
相对于上述主成分100摩尔，上述各副成分的比例为：
第1副成分：0.1～5摩尔、
第2副成分：1～10摩尔、
第3副成分：0.01～0.2摩尔、
第4副成分：0.1～12摩尔，
更优选：
第1副成分：0.2～2.0摩尔、
第2副成分：2～5摩尔、
第3副成分：0.05～0.1摩尔、
第4副成分：0.2～8摩尔。
另外，第4副成分的上述比例不是R的氧化物的摩尔比，而是单纯R元素的摩尔比。即，例如，使用Y的氧化物作为第4副成分(R的氧化物)时，第4副成分的比例为1摩尔并不意味着Y2O3的比例为1摩尔，而是Y元素的比例为1摩尔。
除了具有上述规定组成的主成分以外，通过含有这些第1～第4副成分，可以维持高的介电常数，并可以提高容量温度特性。特别是，可以满足EIA标准的X8R特性。第1～第4副成分的优选的含量如上，另外，其理由如下。
第1副成分(MgO、CaO、BaO和SrO)显示使容量温度特性平坦化的效果。第1副成分的含量如果过少，则容量温度变化率有变大的倾向。另一方面，如果含量过多，则烧结性有恶化的倾向。另外，第1副成分中的各氧化物的构成比例是任意的。
第2副成分(氧化硅)以氧化硅为主成分，优选选自SiO2、MO(其中，M为选自Ca、Ba、Sr和Mg中的至少1种元素)、Li2O和B2O3中的至少1种。第2副成分主要起烧结助剂的作用，但在薄层化时具有改善初期绝缘电阻的不良率的效果。如果第2副成分的含量过少，则容量温度特性变差，另外，IR(绝缘电阻)降低。另一方面，如果含量过多，除了IR寿命不充分以外，还产生相对介电常数急剧降低。
另外，在本实施方式中，作为第2副成分，还可以使用(Ba，Ca)xSiO2+x(其中，x＝0.7～1.2)表示的化合物。虽然在第1副成分中也含有[(Ba，Ca)xSiO2+x]中的BaO和CaO，但由于复合氧化物(Ba，Ca)xSiO2+x的熔点低，对主成分的反应性良好，因此，还可以添加BaO和/或CaO作为上述复合氧化物形式。另外，Ba和Ca的比率是任意的，也可以只含有其中一方。
第3副成分(V2O5、MoO3和WO3)显示使居里温度以上的容量温度特性平坦化的效果和提高IR寿命的效果。第3副成分的含量如果过少，则这样的效果不充分。另一方面，如果含量过多，则IR显著降低。另外，第3副成分中的各氧化物的构成比例是任意的。
第4副成分(R的氧化物)显示使居里温度向高温侧移动的效果、以及使容量温度特性平坦化的效果。第4副成分的含量如果过少，则这样的效果不充分，容量温度特性变差。另一方面，如果含量过多，则烧结性有恶化的倾向。在本实施方式中，从特性改善效果高方面考虑，在R元素之中，优选Y、Dy、Ho、Er、Tm和Yb。
电介质层2除了上述主成分和第1～第4副成分之外，优选还包括：
含有MnO或Cr2O3的第5副成分、和
含有CaZrO3或CaO+ZrO2的第6副成分。
相对于上述主成分100摩尔，第5、第6副成分相对于上述主成分的比例优选：
第5副成分：0.1～2.5摩尔、
第6副成分：0～5摩尔(但不包括0)，
更优选：
第5副成分：0.1～0.5摩尔、
第6副成分：1.0～3.0摩尔。
另外，第5副成分的上述比例不是Mn的氧化物或Cr的氧化物的摩尔比，而是单纯Mn元素或Cr元素的摩尔比。
第5副成分(MnO或Cr2O3)显示促进烧结的效果、提高IR的效果、以及提高IR寿命的效果。第5副成分的含量如果过少，则不能充分发挥这样的效果。另一方面，如果含量过多，则有对容量温度特性带来不良影响的倾向。
第6副成分(CaZrO3或CaO+ZrO2)显示使居里温度向高温侧移动的效果、以及使容量温度特性平坦化的效果。另外，还有改善CR积、直流绝缘破坏强度的效果。但是，第6副成分的含量如果过多，则IR加速寿命显著恶化，容量温度特性(X8R特性)变差。
作为其他的副成分，可列举Al2O3等。
电介质原料的平均结晶粒径没有特别限定，可以根据电介质层的厚度等从例如0.1～3μm的范围适当确定。电介质层薄时，容量温度特性恶化，另外，减小平均结晶粒径时，也有恶化的倾向。因此，在必须减小本发明的电介质原料的平均结晶粒径时，具体来说，平均结晶粒径为0.1～0.5μm时是特别有效的。此外，如果减小平均结晶粒径，则IR寿命变长，在直流电场下的容量的经时变化减少，从这一点考虑，如上所述，优选平均结晶粒径小的。
电介质陶瓷组合物的居里温度(从强电介质向顺电体相转变的温度)可以通过选择组成来进行改变，为了满足X8R特性，优选为120℃以上，更优选123℃以上。另外，居里温度可以通过DSC(差示扫描热量测定)等来测定。
由电介质陶瓷组合物构成的电介质层的厚度，通常每层为40μm以下，特别是30μm以下。厚度的下限通常为2μm左右。本实施方式的电介质陶瓷组合物对于改善具有这样的薄层化的电介质层的叠层陶瓷电容器的容量温度特性是有效的。另外，电介质层的叠层数通常为2～300左右。
使用了电介质陶瓷组合物的叠层陶瓷电容器适用于在80℃以上、特别是在125～150℃的环境下使用的仪器用电子部件中。并且，在这样的温度范围，容量的温度特性满足EIA标准的R特性，还满足X8R特性。
内部电极层3所含的金属没有特别限定，由于电介质层2的构成材料具有耐还原性，因此可使用贱金属。作为贱金属，优选Ni或Ni合金。作为Ni合金，优选选自Mn、Cr、Co和Al中的1种以上元素和Ni的合金，优选合金中的Ni含量为95重量％以上。另外，Ni或Ni合金中可以含有0.1重量％左右以下的P等各种微量元素。内部电极层的厚度可根据用途等适当确定，通常为0.5～5μm，特别优选为0.5～2.5μm左右。
外部电极4所含的贱金属没有特别限定，可以使用便宜的Ni、Cu或它们的合金。外部电极的厚度可根据用途等适当确定，通常优选为10～50μm左右。
使用了电介质的叠层陶瓷电容器与以往的叠层陶瓷电容器同样，通过使用糊料的通常的印刷法或薄片法制作生芯片，将其烧结后，印刷或转印外部电极，并进行烧结而制造。以下具体说明制造方法。
首先，准备电介质层用糊料所含的电介质粉末，将其涂料化，调制电介质层用糊料。
电介质层用糊料可以是将电介质陶瓷组合物粉末和有机载体捏合得到的有机系的涂料，也可以是水系的涂料。
作为电介质原料粉末，可以使用上述的氧化物或其混合物、复合氧化物，另外，还可以从通过烧结将成为上述氧化物或复合氧化物的各种化合物，例如碳酸盐、草酸盐、硝酸盐、氢氧化物、有机金属化合物等中适宜选择，并混合使用。电介质原料粉末中的各化合物的含量可以如下确定，以使烧结后达到上述的电介质的组成。
在涂料化之前的状态下，电介质原料粉末的平均粒径通常为0.1～3μm左右。
有机载体是将粘合剂溶解在有机溶剂中得到的。对有机载体中使用的粘合剂没有特别限定，可从乙基纤维素、聚乙烯醇缩丁醛等通常的各种粘合剂中适当选择。另外，对使用的有机溶剂也没有特别限定，可根据印刷法或薄片法等所利用的方法，从萜品醇、丁基卡必醇、丙酮、甲苯等各种有机溶剂中适当选择。
另外，将电介质层用糊料制成水系的涂料时，将水溶性的粘合剂、分散剂等溶解在水中，再将得到的水系载体与电介质原料捏合即可。对用于水系载体的水溶性粘合剂没有特别限定，例如可以使用聚乙烯醇、纤维素、水溶性丙烯酸树脂等。
内部电极用糊料包括导电性粒子和共材料粒子以及有机载体。作为导电性粒子，例如可以使用Ni或Ni合金，优选使用Ni粉末。因为对导电性粒子要求如下特性：具有比上述电介质层所含的电介质粉末的烧结温度高的熔点、不与电介质粉末反应、烧结后不会扩散到电介质层中、成本低等。作为共材料粒子，只要是陶瓷粉末则没有特别限定，但优选使用BaTiO3粉末。
内部电极用糊料中使用的导电性粒子的平均粒径为0.3～0.5μm。用作共材料粒子的BaTiO3粒子使用如下粒子：在将导电性粒子的平均粒径作为α，将共材料粒子的平均粒径作为β时，α/β为0.8～8.0，优选为1.0～5.0。将导电性粒子、共材料粒子和有机载体捏合而调制。作为有机载体，可使用与电介质层用糊料中使用的相同的有机载体。
在本实施方式中，作为内部电极用糊料，制作多种共材料添加量不同的糊料。例如，如图2所示，相对于导电性粒子100重量份，在位于叠层方向最外层的预叠层体单元U1中使用的内部电极用糊料中，以30～65重量％(但不包括30重量％、65重量％)的量添加共材料粒子，优选以比40重量％多且为60重量％以下的量添加共材料粒子。
位于叠层方向最外层的预叠层体单元U1中，在将最终叠层体Uf中的内部电极层的总叠层数作为N时，从位于叠层方向最外侧的内部电极层3开始，叠层了(1～0.2×N)层的内部电极层。
另外，在位于预叠层体单元U1的叠层方向内侧的预叠层体单元U2中使用的内部电极用糊料中含有共材料，其添加量比预叠层体单元U1的内部电极糊料所含的共材料的添加量少。另外，在预叠层体单元U2的叠层方向内侧位于中央的预叠层体单元U3中使用的内部电极用糊料中含有共材料，其添加量比预叠层体单元U2的内部电极糊料所含的共材料的添加量少。
相对于导电性粒子100重量份，在位于叠层方向中央的预叠层体单元U3中使用的内部电极用糊料中，优选以10～25重量％的添加量含有共材料。即，与用于形成位于叠层方向中央的预叠层体单元U3中含有的内部电极层3的导电性糊料所含的共材料的添加量相比，用于形成位于叠层方向最外侧的预叠层体单元U1中含有的内部电极层3的导电性糊料所含的共材料的添加量多。将导电性粒子、共材料粒子和有机载体捏合而调制。作为有机载体，使用与电介质层用糊料中使用的有机载体相同的有机载体。
外部电极用糊料可以与上述的内部电极层用糊料同样地调制。
对上述各糊料中的有机载体的含量没有特别限制，可以为通常的含量，例如粘合剂为1～5重量％左右，溶剂为10～50重量％左右。另外，各糊料中根据需要可含有选自各种分散剂、增塑剂、电介质、绝缘体等中的添加物。它们的总含量优选在10重量％以下。
使用印刷法时，将电介质层用糊料和内部电极层用糊料叠层印刷在PET等支持薄膜上，得到预叠层体单元。预叠层体单元中以共材料添加量多的顺序，制成预叠层体单元U1、U2、U3。
接着，从下面起以预叠层体单元U1、U2、U3、U3、U2、U1的顺序，如图2所示进行叠层，使预叠层体单元U1位于最外层，使预叠层体单元U3位于中央层。然后，在位于最外层的预叠层体单元U1的外侧叠层未形成内部电极层的厚的外装用电介质层，再将其压接得到最终叠层体Uf。然后，将最终叠层体Uf切断成规定形状，制成生芯片。
另外，使用薄片法时，用电介质层用糊料形成生片，在其上印刷内部电极层用糊料后，将它们叠层得到预叠层体单元U1、U2、U3。接着，从下面起以预叠层体单元U1、U2、U3、U3、U2、U1的顺序，如图2所示叠层并进行压接，与印刷法中说明的方法同样地得到最终叠层体Uf。然后，切断成规定形状，制成生芯片。
在烧结前对生芯片实施脱粘合剂处理。脱粘合剂处理可以根据内部电极层糊料中的导电材料的种类适当确定，在使用Ni或Ni合金等贱金属作为导电材料时，脱粘合剂气氛中的氧分压优选为10-45～105Pa。如果氧分压不到上述范围，则脱粘合剂效果有降低的倾向。另外，氧分压如果超过上述范围，则内部电极层有氧化的倾向。
作为除此以外的脱粘合剂处理条件，升温速度优选为5～300℃/小时，更优选为10～100℃/小时，保持温度优选为180～400℃，更优选为200～350℃，温度保持时间优选为0.5～24小时，更优选为2～20小时。另外，烧结气氛优选为空气或还原性气氛，作为还原性气氛中的气氛气体，优选例如将N2和H2的混合气体加湿使用。
烧结生芯片时的气氛可根据内部电极层用糊料中的导电材料的种类适当确定，使用Ni、Ni合金等贱金属作为导电材料时，烧结气氛中的氧分压优选为10-7～10-3Pa。如果氧分压不到上述范围，则内部电极层的导电材料发生异常烧结，有时会断续。另外，如果氧分压超过上述范围，则内部电极层有氧化的倾向。
另外，烧结时的保持温度优选为1100～1400℃，更优选为1200～1380℃，进一步优选为1260～1360℃。如果保持温度不到上述范围，则致密化不够，如果超过上述范围，则容易发生内部电极层的异常烧结导致的电极的断续、内部电极层构成材料扩散导致的容量温度特性恶化、电介质陶瓷组合物的还原。
作为除此以外的烧结条件，升温速度优选为50～500℃/小时，更优选为200～300℃/小时，温度保持时间优选为0.5～8小时，更优选为1～3小时，冷却速度优选为50～500℃/小时，更优选为200～300℃/小时。另外，烧结气氛优选为还原性气氛，作为气氛气体，优选例如将N2和H2的混合气体加湿使用。
在还原性气氛中进行烧结时，优选对电容器元件本体实施退火。退火为使电介质层再氧化的处理，由此可显著延长IR寿命，因此可靠性提高。
退火气氛中的氧分压优选为0.1Pa以上，特别优选为0.1～10Pa。氧分压如果不到上述范围，则电介质层的再氧化困难，如果超过上述范围，则内部电极层有氧化的倾向。
退火时的保持温度优选为1100℃以下，特别优选为500～1100℃。保持温度如果不到上述范围，则由于电介质层的氧化不充分，因此IR低，而且IR加速寿命容易变短。而如果保持温度超过上述范围，则内部电极层氧化，不仅容量降低，而且内部电极层与电介质基体反应，容易发生容量温度特性的恶化、IR降低、IR寿命的降低。另外，退火也可以只由升温过程和降温过程构成。即，温度保持时间可以为零。此时，保持温度与最高温度意义相同。
作为除此以外的退火条件，温度保持时间优选为0～20小时，更优选为2～10小时，冷却速度优选为50～500℃/小时，更优选为100～300℃/小时。作为退火的气氛气体，例如优选使用加湿的N2气等。
在上述脱粘合剂处理、烧结和退火中，加湿N2气、混合气体等时可使用例如加湿器等。此时，水温优选为5～75℃左右。
脱粘合剂处理、烧结和退火可连续进行，也可独立进行。连续进行这些操作时，优选的是，在脱粘合剂处理后，不进行冷却，改变气氛，接着升温到烧结时的保持温度，进行烧结，接着进行冷却，在达到退火保持温度时改变气氛，进行退火。而独立进行这些操作时，优选的是，在烧结时，在N2气或加湿的N2气气氛下升温到脱粘合剂处理时的保持温度后，改变气氛，进一步继续升温；优选的是，冷却到退火时的保持温度后，再一次变更为N2气或加湿的N2气氛，继续冷却。此外，退火时，既可以在N2气氛下升温到保持温度后，改变气氛，也可以是退火的全过程都为加湿的N2气氛。
对如上得到的电容器元件本体通过例如滚筒抛光、喷砂等实施端面抛光，印刷或转印外部电极用糊料，进行烧结，形成外部电极4。外部电极用糊料的烧结条件例如优选为：在加湿的N2和H2的混合气体中在600～800℃进行10分钟～1小时左右。另外，根据需要，在外部电极4表面通过镀敷等形成被覆层。
如此制造的本发明的叠层陶瓷电容器通过钎焊等安装在印刷基板上等，用于各种电子仪器等中。
以上对本发明的实施方式进行了说明，但本发明不受上述实施方式的任何限定，在不脱离本发明要旨的范围内可做各种改变。
例如，在上述实施方式中，作为本发明的电子部件例示了叠层陶瓷电容器，但作为本发明的电子部件，不限于叠层陶瓷电容器，只要具有由上述组成的电介质陶瓷组合物构成的电介质层即可。
这样的具有由上述组成的电介质陶瓷组合物构成的电介质层的电子部件也与叠层陶瓷电容器同样地，通过钎焊等安装在印刷基板上等，用于各种电子仪器等中。
在本实施方式的叠层陶瓷电容器的制造方法中发现：通过使位于最外层的预叠层体单元U1中的电极层的共材料添加量比位于中央的预叠层体单元U3多，不会对作为目的的温度特性(例如，X8R特性)带来影响，并可以提高耐湿性(例如，在高湿度条件下耐受1500小时以上)。
即，采用本实施方式的方法，可以得到位于最外层的内部电极层的电极被覆率(也称为“最外层电极被覆率”)高，因此耐湿性高，并且温度特性也优异的叠层陶瓷电容器。
另外，在本发明中，还可以考虑以下的变形例。
例如，如图3所示，对于预叠层体单元U1～Uk，可以制作共材料添加量的关系满足U1≥U2≥U3≥...≥Uk且U1＞Uk的预叠层体单元U1～Uk。然后，如图3所示，将预叠层体单元U1～Uk叠层，形成最终叠层体Uf。其后的工序与上述的实施方式相同，并发挥同样的作用效果。
另外，在上述的实施方式中，例示了叠层陶瓷电容器作为本发明的电子部件，但作为本发明的电子部件，不限于叠层陶瓷电容器，只要具有由上述组成的电介质陶瓷组合物构成的电介质层的即可。
另外，本发明的方法并不限定于图2和图3所示的叠层每个预叠层体单元而形成最终叠层体Uf的方法，也可以使用叠合印刷了内部电极层的生片形成最终叠层体Uf的方法。或者，本发明的方法还可以适用于通过印刷法叠层内部电极层和电介质层而形成最终叠层体Uf的方法。
实施例
以下，通过详细的实施例进一步说明本发明，但本发明不限于这些实施例。
如图2所示，按照预叠层体单元U1、U2、U3、U3、U2、U1的顺序叠层后，进行烧结，对得到的叠层陶瓷电容器进行最外层电极被覆率的测定、温度特性试验和耐湿试验。
预叠层体单元U1的形成
实施例1
首先，作为用于制作电介质陶瓷组合物的出发原料，准备主成分原料(BaTiO3)和副成分原料。在该实施例中，主成分原料使用平均粒径为0.3μm的BaTiO3粒子。
作为副成分原料，使用以下的原料。MgO和MnO的原料使用碳酸盐(第1副成分：MgCO3、第5副成分：MnCO3)，其他原料使用氧化物(第2副成分：(Ba0.6Ca0.4)SiO3、第3副成分：V2O5、第4副成分：Yb2O3+Y2O3、第6副成分：CaZrO3、其他副成分：Al2O3)。
第2副成分(Ba0.6Ca0.4)SiO3是将BaCO3、CaCO3和SiO2通过球磨湿混16小时，干燥后在1150℃的空气中烧结，再通过球磨进行100小时的湿式粉碎而制造。第6副成分CaZrO3是将CaCO3和ZrO2通过球磨湿混16小时，干燥后在1150℃的空气中烧结，再通过球磨进行24小时的湿式粉碎而制造。
另外，主成分BaTiO3即使使用如下制作的BaTiO3，也得到同样的特性，所述制作方法为：分别称量BaCO3和TiO2，用球磨湿混约16小时，将其干燥后，在温度1100℃在空气中烧结，再通过球磨将所得进行约16小时的湿式粉碎。另外，主成分BaTiO3即使使用通过水热合成法、草酸盐法等制作的BaTiO3，也得到同样的特性。
配合这些原料，使烧结后的组成为：相对于主成分BaTiO3100摩尔，MgCO3：1摩尔、(Ba0.6Ca0.4)SiO3：3摩尔、V2O5：0.1摩尔、Yb2O3：1.75摩尔、Y2O3：2摩尔、MnCO3：0.374摩尔、CaZrO3：2.0摩尔、Al2O3：1摩尔，通过球磨湿混16小时，干燥，制成电介质陶瓷组合物。
接着，将得到的干燥后的电介质陶瓷组合物100重量份、丙烯酸树脂4.8重量份、乙酸乙酯100重量份、矿油精6重量份、和甲苯4重量份用球磨混合并进行糊化，得到电介质层用糊料。
接着，通过三辊机捏合平均粒径0.4μm的Ni粒子：100重量份、平均粒径0.1μm的BaTiO3粉末(BT-01/堺化学工业(株))：40重量份、有机载体(将8重量份乙基纤维素溶解在92重量份丁基卡必醇而得到的)：40重量份、丁基卡必醇：10重量份，进行糊化，得到相对于Ni粒子BaTi03粒子为40重量％的内部电极层用糊料。
接着，捏合平均粒径0.5μm的Cu粒子：100重量份、有机载体(将8重量份乙基纤维素溶解在92重量份丁基卡必醇而得到的)：35重量份、丁基卡必醇：7重量份，进行糊化，得到外部电极用糊料。
接着，使用上述电介质层用糊料在PET薄膜上形成厚度为10μm的生片，在其上印刷内部电极层用糊料后，将生片从PET薄膜上剥离并进行叠层，形成预叠层体单元U1。各预叠层体单元U1中的生片的叠层数为30层。
预叠层体单元U2的形成
在制作内部电极用糊料时，除了相对于作为导电性粒子的Ni粒子100重量份添加30重量份的作为共材料粒子的BaTiO3粉末以外，与预叠层体单元U1同样地，形成预叠层体单元U2。
预叠层体单元U3的形成
在制作内部电极用糊料时，除了相对于作为导电性粒子的Ni粒子100重量份添加20重量份的作为共材料粒子的BaTiO3粉末以外，与预叠层体单元U1同样地，形成预叠层体单元U3。
生芯片的形成
接着，将预叠层体单元U1、U2、U3如图2所示进行叠层和压接，得到最终叠层体Uf。将该叠层体切断成规定的芯片尺寸，得到生芯片。具有内部电极的预叠层体单元U1、U2、U3的叠层数为6层，总叠层数为180。
接着，进行脱粘合剂处理、烧结和退火，得到叠层陶瓷烧结体。
脱粘合剂处理在下述条件下进行：升温速度15℃/小时、保持温度280℃、保持时间2小时、空气气氛。
烧结在下述条件下进行：升温速度200℃/小时、保持温度1260～1340℃、保持时间2小时、冷却速度300℃/小时、加湿的N2+H2混合气体气氛(氧分压：10-6Pa)。
退火在下述条件下进行：保持温度1200℃、温度保持时间2小时、冷却速度300℃/小时、氮气气氛。烧结和脱粘合剂处理时气氛气体的加湿使用水温为35℃的加湿器。
接着，将叠层陶瓷烧结体的端面通过喷砂进行抛光后，将外部电极用糊料转印到端面上，在加湿的N2+H2气氛中，在800℃烧结10分钟，形成外部电极，得到图1所示结构的叠层陶瓷电容器的试样。
这样得到的各试样的尺寸为3.2mm×1.6mm×1.6mm，电介质层的厚度为7.0μm，内部电极层的厚度为1.0μm。
温度特性试验
容量温度特性(Tc)是对于得到的试样，在-55℃～150℃的温度范围内测定静电容量。在静电容量的测定时，使用数字LCR仪(YHP制4274A)，在频率1kHz，输入信号水平1Vrms的条件下测定。然后，算出在这些温度范围中容量温度特性最差的150℃的温度环境下的静电容量的变化率(ΔC/C，单位是％)，评价是否满足X8R特性(-55～150℃、ΔC/C＝±15％以内)，满足X8R特性的试样为○，不满足X8R特性的试样为×。150℃的温度特性试验的结果如表1所示。
最外层被覆率的测定
内部电极的电极被覆率通过如下方法求出：切断叠层陶瓷电容器的试样，使电极表面露出，用SEM观察其电极面，对抛光面的金属显微镜照片进行图像处理。沿着垂直于叠层方向的面切断时，观察到内部电极为线段状，如图4所示，观察到电极面的孔作为电极断续20。对于图4所示的最外层电极面3a，测定在视野长度范围内扣除电极断续20而得到的电极线段22的总长度，将电极线段22的总长度相对于视野长度的比例作为电极被覆率(％)。具体地，求出电极线段22的总长度(即，由视野长度扣除断续部分20的长度)，再求出电极线段22的总长度相对于视野长度的比例，通过计算而求得。电极被覆率通过使用5张金属显微镜照片，对视野长度100μm进行测定而求得。最外层被覆率的结果如表1所示。
耐湿试验
将电容器试样置于85℃、相对湿度80％的气氛中，对该电容器试样施加50V的电压，测定直到电阻降低1个数量级的时间。该时间越长，则耐湿性越优异。在耐湿性试验中，1500小时以上评价为○，低于其的结果评价为×。耐湿试验的结果如表1所示。
[表1]
  距最外层   共材料添加量(重量％)   最外层电极被覆率(％)   耐湿试验(h)   耐湿评价   温度特性于150℃   温度特性评价
 实施例1   U1   1-30层   40   95   ＞2000   ○   -12.1   ○
  U2   31-60层   30   93
  U3   61-90层   20   90
 实施例2   U1   1-30层   50   96   ＞2200   ○   -12.9   ○
  U2   31-60层   30   92
  U3   61-90层   20   89
 实施例3   U1   1-30层   60   97   ＞2100   ○   -13.5   ○
  U2   31-60层   30   93
  U3   61-90层   20   90
注1：耐湿性试验以1500小时以上作为合格标准
注2：如果ΔC/C为±15％以内，则温度特性为合格。
实施例2
除了在制作预叠层体单元U1的内部电极层中使用的内部电极糊料时，将相对于Ni粒子的共材料添加量变为50重量％以外，其它与实施例1同样，制作试样，并进行同样的评价。结果如表1所示。
实施例3
除了在制作预叠层体单元U1的内部电极层中使用的内部电极糊料时，将相对于Ni粒子的共材料添加量变为60重量％以外，其它与实施例1同样，制作试样，并进行同样的评价。结果如表1所示。
比较例1
除了在制作预叠层体单元U1、U2、U3的内部电极层中使用的内部电极糊料时，将相对于Ni粒子的共材料添加量都变为20重量％以外，其它与实施例1同样，制作试样，并进行同样的评价。结果如表2所示。
表2
  距最外层   共材料添加量(重量％)   最外层电极被覆率(％)   耐湿试验(h)   耐湿评价   温度特性于150℃   温度特性评价
 比较例1   U1   1-30层   20   40   980   ×   -11.1   ○
  U2   31-60层   20   59
  U3   61-90层   20   65
 比较例2   U1   1-30层   50   97   ＞2000   ○   -15.5   ×
  U2   31-60层   50   97
  U3   61-90层   50   97
注1：耐湿性试验以1500小时以上作为合格标准
注2：如果ΔC/C为±15％以内，则温度特性为合格。
比较例2
除了在制作预叠层体单元U1、U2、U3的内部电极层中使用的内部电极糊料时，将相对于Ni粒子的共材料添加量都变为50重量％以外，其它与实施例1同样，制作试样，并进行同样的评价。结果如表2所示。
评价
在实施例1～3中，对于最外层的共材料添加量比中央层多的电容器，最外层电极被覆率高，耐湿试验和温度特性也满足合格标准。而最外层的共材料添加量与中央层相同的电容器的情况下，共材料添加量少时，最外层电极被覆率低，耐湿试验不合格(比较例1)。共材料添加量多时，温度特性试验不合格(比较例2)
参考例1
除了在制作预叠层体单元U1的内部电极层中使用的内部电极糊料时，改变相对于Ni粒子的BaTiO3粒子的重量比，并将共材料量变为65重量％以外，其它与实施例1同样，制作试样，但由于不成为糊状，不能制作内部电极糊料。

Claims (11)

1.叠层型电子部件的制造方法，其是制造交替叠层了电介质层和内部电极层的叠层型电子部件的方法，所述电介质层使用电介质糊料而形成，所述内部电极层使用导电性糊料而形成，其特征在于，
在向上述导电性糊料中添加导电性粒子和共材料粒子时，用于形成位于叠层方向最外侧的上述内部电极层的上述导电性糊料所含的共材料添加量比用于形成位于叠层方向中央的上述内部电极层的上述导电性糊料所含的共材料添加量多。
2.权利要求1所述的叠层型电子部件的制造方法，其中，从位于叠层方向中央的上述内部电极层向位于叠层方向最外侧的上述内部电极层，用于形成各内部电极层的上述导电性糊料所含的共材料添加量慢慢地增加。
3.权利要求1所述的叠层型电子部件的制造方法，其中，具有进一步将预叠层体单元叠层的工序，所述预叠层体单元是叠层多层内部电极层和上述电介质层而形成的，其中，与用于形成位于叠层方向中央的上述预叠层体单元中含有的上述内部电极层的导电性糊料所含的共材料添加量相比，用于形成位于叠层方向最外侧的上述预叠层体单元中含有的上述内部电极层的导电性糊料所含的共材料添加量多。
4.权利要求3所述的叠层型电子部件的制造方法，其中，从位于叠层方向中央的上述预叠层体单元向位于叠层方向最外侧的上述预叠层体单元，用于形成上述内部电极层的上述导电性糊料所含的共材料添加量沿着每个上述预叠层体单元逐步地增加。
5.权利要求1～4中任一项所述的叠层型电子部件的制造方法，其中，相对于100重量份上述导电性粒子，用于形成位于叠层方向最外侧的上述内部电极层的上述导电性糊料所含的共材料添加量比30重量％多且比65重量％少。
6.权利要求1～4中任一项所述的叠层型电子部件的制造方法，其中，将上述内部电极层的总叠层数作为N时，相对于100重量份上述导电性粒子，从位于叠层方向最外侧的上述内部电极层起，用于形成位于(1-0.2×N)层内的所有上述内部电极层的上述导电性糊料所含的共材料添加量比30重量％多且比65重量％少。
7.权利要求5所述的叠层型电子部件的制造方法，其特征在于，在将形成位于叠层方向最外侧的上述内部电极层的导电性糊料所含的导电性粒子的粒径作为α，将共材料粒子的粒径作为β时，α/β为0.8～8.0。
8.权利要求6所述的叠层型电子部件的制造方法，其特征在于，
在将形成位于叠层方向最外侧的上述内部电极层的导电性糊料所含的导电性粒子的粒径作为α，将共材料粒子的粒径作为β时，α/β为0.8～8.0。
9.权利要求1～4中任一项所述的叠层型电子部件的制造方法，其中，相对于100重量份导电性粒子，用于形成位于叠层方向中央的上述内部电极层的导电性糊料所含的共材料添加量为10～25重量％。
10.权利要求1～4中任一项所述的叠层型电子部件的制造方法，其中，在位于叠层方向最外侧的上述内部电极层的外侧叠层外装用电介质层。
11.叠层型电子部件，其是采用权利要求1～4中任一项所述的叠层型电子部件的制造方法制造的。
CN200710092136XA 2006-03-31 2007-04-02 叠层型电子部件及其制造方法 Expired - Fee Related CN101047066B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006096781 2006-03-31
JP2006096781A JP2007273684A (ja) 2006-03-31 2006-03-31 積層型電子部品の製造方法
JP2006-096781 2006-03-31

Publications (2)

Publication Number Publication Date
CN101047066A true CN101047066A (zh) 2007-10-03
CN101047066B CN101047066B (zh) 2010-06-09

Family

ID=38574990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710092136XA Expired - Fee Related CN101047066B (zh) 2006-03-31 2007-04-02 叠层型电子部件及其制造方法

Country Status (4)

Country Link
US (1) US7518849B2 (zh)
JP (1) JP2007273684A (zh)
KR (1) KR100859058B1 (zh)
CN (1) CN101047066B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878143A (zh) * 2017-05-16 2018-11-23 太阳诱电株式会社 多层陶瓷电容器及多层陶瓷电容器的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2274756A1 (en) * 2008-05-08 2011-01-19 Nxp B.V. Tunable capacitor
JP5146475B2 (ja) * 2010-03-11 2013-02-20 Ｔｄｋ株式会社 誘電体磁器組成物およびセラミック電子部品
KR101761940B1 (ko) * 2012-05-04 2017-07-26 삼성전기주식회사 적층형 전자 부품 및 이의 제조방법
US10777359B2 (en) 2017-01-25 2020-09-15 Holy Stone Enterprise Co., Ltd. Multilayer ceramic capacitor
TWI665691B (zh) * 2017-01-25 2019-07-11 禾伸堂企業股份有限公司 積層陶瓷電容器及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118429B2 (ja) * 1988-06-02 1995-12-18 昭栄化学工業株式会社 積層コンデンサ内部電極用導電性塗料
JP3241054B2 (ja) 1991-02-21 2001-12-25 株式会社トーキン 積層セラミックコンデンサ及びその製造方法
JPH07201222A (ja) 1993-12-28 1995-08-04 Taiyo Yuden Co Ltd 導電性ペーストとセラミック積層体とセラミック積層体の製造方法
JP3346023B2 (ja) * 1994-03-08 2002-11-18 大研化学工業株式会社 電極用導電性塗料およびその製造法
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
JPH11329073A (ja) * 1998-05-19 1999-11-30 Murata Mfg Co Ltd 導電ペースト及びそれを用いたセラミック電子部品
JP2000232032A (ja) 1999-02-10 2000-08-22 Tdk Corp 電極形成用ニッケル複合導体及び積層セラミックコンデンサ
DE10126099B4 (de) * 2000-05-30 2008-11-13 Tdk Corp. Keramischer Vielschichtkondensator und Verfahren zu seiner Herstellung
JP3734731B2 (ja) * 2001-09-06 2006-01-11 株式会社ノリタケカンパニーリミテド セラミック電子部品及びその製造方法
JP3636123B2 (ja) * 2001-09-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法、および積層セラミック電子部品
JP3743406B2 (ja) * 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
US6661639B1 (en) * 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
JP4362079B2 (ja) 2003-03-27 2009-11-11 Ｔｄｋ株式会社 積層型チップコンデンサおよびその製造方法
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP2005129591A (ja) 2003-10-21 2005-05-19 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878143A (zh) * 2017-05-16 2018-11-23 太阳诱电株式会社 多层陶瓷电容器及多层陶瓷电容器的制造方法

Also Published As

Publication number Publication date
CN101047066B (zh) 2010-06-09
US7518849B2 (en) 2009-04-14
US20070236862A1 (en) 2007-10-11
KR100859058B1 (ko) 2008-09-17
KR20070098567A (ko) 2007-10-05
JP2007273684A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
CN100344578C (zh) 介电陶瓷组合物、其制造方法以及电子部件
CN1181499C (zh) 介质陶瓷和电子元件
CN1206661C (zh) 介电陶瓷组合物、电子器件及其生产方法
CN1242435C (zh) 多层陶瓷片状电容器及其制备方法
CN1092391C (zh) 多层瓷介片状电容器
CN1238860C (zh) 导电糊、迭层陶瓷电子器件制造方法及迭层陶瓷电子器件
CN1889210A (zh) 叠层型陶瓷电容器
CN1280234C (zh) 介电陶瓷、其生产方法和多层陶瓷电容器
CN1716475A (zh) 叠层型陶瓷电容器
CN101047065A (zh) 叠层型电子部件及其制造方法
CN1810713A (zh) 电介质陶瓷组合物及电子部件
CN1677588A (zh) 多层陶瓷电容器
CN1677587A (zh) 多层陶瓷电容器
CN1089324C (zh) 介电陶瓷组合物
CN1527331A (zh) 介电陶瓷及其制备方法和多层陶瓷电容器
CN1847194A (zh) 电子部件、电介质陶瓷组合物及其制造方法
CN1669983A (zh) 电介质瓷器组合物、叠层型陶瓷电容器及其制造方法
CN1649049A (zh) 叠层陶瓷电容器
CN1154624C (zh) 陶瓷组合物的制备方法和电子器件的制备方法
CN1619727A (zh) 电子零件、介电陶瓷组合物及其生产方法
CN101066867A (zh) 电子部件、电介质陶瓷组合物及其制造方法
CN1993785A (zh) 电子部件、叠层陶瓷电容器及其制备方法
CN1649048A (zh) 叠层陶瓷电容器
CN101047066A (zh) 叠层型电子部件及其制造方法
CN1179912C (zh) 介电陶瓷组合物、电子器件及其生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20160402