CN1219023A

CN1219023A - 具有稳定增益斜率的半导体电路

Info

Publication number: CN1219023A
Application number: CN98124878A
Authority: CN
Inventors: 角田雄二; 深泽善亮; 田口雄一
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 1997-11-27
Filing date: 1998-11-27
Publication date: 1999-06-09
Anticipated expiration: 2018-11-27
Also published as: EP0920122A2; US20020005761A1; US6476679B2; US6501335B2; CN1085439C; US6313706B1; KR100350756B1; EP0920122A3; US6388527B1; US20010043121A1; US20010052821A1; KR19990045609A

Abstract

本发明能够实现稳定的增益斜率,而无需增加电路尺度或者为修正阻抗耗费额外的时间和工作。由电容和电感构成的谐振电路设置在输出级反馈环路的外部,使特定频率处实现尖峰,并使增益斜率具有要求的斜度,例如1dB或1dB以上。

Description

具有稳定增益斜率的半导体电路

本发明涉及半导体电路，特别是涉及一种CATV(有线电视)混合集成电路(HIC)中所用的半导体电路。

在CATV所用的HIC(混合集成电路)宽带放大器中，放大器的许多级是通过同轴电缆串接起来的，为了修正同轴电缆的特性损失，必须在所使用的全频带范围内建立所要求的增益斜率。增益斜率是指在频带宽度内增益随频率的增高而增大。

近年来，因为所使用的频带宽度已扩展到更高的频率，在所使用的频带宽度内实现所要求的增益斜率变得更为困难。

图1和图2是表示现有技术如日本实用新型公开申请No.85810/83中披露的为实现所要求的增益斜率而采用的电路结构的电路图。

在图1和图2所示的电路中，采用设在偏压反馈电路中的电感L101和设在晶体管Tr101的基极和发射极之间的电容C102，形成并联谐振电路。另外，为控制谐振电路的Q值，在晶体管Tr101的基极和发射极之间设有与电容C102串联的阻尼电阻R106。

在以上述方法构成的电路中，可通过改变电路L101和电容C102的元件常数，使谐振频率改变，从而调节峰值频率。

图3和图4是表示现有技术如日本专利公开No.264404/89中披露的为实现所要求的增益斜率而采用的电路结构的电路图。

在图3所示的电路中，电容C112和电感L111在设置在两个放大器电路之间的级间电路中形成一串联谐振电路，而在图4所示的电路中，设有FET(场效应晶体管)Tr113，使电感L111并联在源极和漏极之间，电感L111和在FET Tr113的源极和漏极之间的电容形成一并联谐振电路。

在以上述方法构成的电路中，通过改变栅极偏压而使FET Tr113的源极和漏极之间的电容发生变化，从而调节峰值频率。

但是，现有技术中的上述电路有下面一些缺点：

(1)在图1和图2所示的电路中，峰值频率的调节是通过改变电感L101和电容C102的元件常数而使谐振频率改变实现的，但因为电感L101和电容C102设置在反馈电路中，输入端和输出端的阻抗随峰化量的大小而变化。

因此，所形成的电路具有三个因素：输入阻抗、输出阻抗和增益斜率，这就使设计和调整需要相当多的时间，且比较麻烦。

(2)在图3和图4所示的电路中，通过改变栅偏压使FET的源极和漏极之间的电容改变，从而改变谐振频率以调节峰值频率。所以，这些电路要求一可变的偏压，使栅偏压能够改变。这些电路还要求附带提供一个FET。结果是电路的大小和成本都增加了。

另外，在图3所示电路中，为改变谐振频率，处于有源元件之间的电容C112和电感L111也必须改变，有增益作用的元件之间的失配也容易引起特性方面的问题，如振荡和不稳定性问题。

本发明的目的是提供一种半导体电路，它能实现稳定的增益斜率，而不增加电路的尺度或不需要为修正阻抗而花费额外的时间。

在本发明中，为在特定频率形成类峰，并使增益斜率有一个符合要求的倾斜度，例如1dB或其以上的倾斜度，把谐振电路设计在反馈环路的外部。因此，在设计电路时，不必考虑振荡的发生。

另外，在把谐振电路设计在反馈环路的输出级的情况下，阻抗的改变也只是在输出端发生，而在输入端则不会发生阻抗的改变。所以，电路的设计和调整只需考虑两个因素，而不必考虑输入端，因而简化了调整工作。

最后，本发明不需要扩大电路的尺度，因为不需要附加有源元件。

本发明的上述和其它目的、特征和优点，在下面结合附图对本发明的几个最佳实施例的说明中可明显地表现出来。

图1是表示日本实用新型公开申请No.85810/83中披露的现有技术中为实现所要求的增益斜率而采用的电路结构图。

图2是表示日本实用新型公开申请No.85810/83中披露的现有技术中为实现所要求的增益斜率而采用的电路结构图。

图3是表示日本专利公开No.264404/89中披露的现有技术中为实现所要求的增益斜率而采用的电路结构图。

图4是表示日本专利公开No.264404/89中披露的现有技术中为实现所要求的增益斜率而采用的电路结构图。

图5是表示根据本发明的第一实施例的半导体电路图。

图6表示包含电路分量的芯片电感结构的一个例子。

图7是图6所示的芯片电感的等效电路图。

图8表示谐振电路未加入图5所示电路时的频率一增益特性。

图9表示图5所示电路的频率一增益特性。

图10是表示根据本发明的第二实施例的半导体电路图。

图11是表示根据本发明的第三实施例的半导体电路图。

图12是表示根据本发明的第四实施例的半导体电路图。

图13是表示根据本发明的第五实施例的半导体电路图。

第一实施例

图5是表示根据本发明第一实施例的半导体电路图。这个电路只是本发明半导体电路的交流部分。

如图5所示，本实施例的构成包括：FET Q1，其栅极端子与输入端子相连，它的源极端子接地；电阻R1和电容C1，串联于FET Q1的漏极端子和栅极端子之间；电容C2和电感L1，并联于FET Q1的输出端子和漏极端子之间；其中，FET Q1，电阻R1和电容C1形成反馈环路。这个反馈环路是为了保持频带和阻抗设置的。

在按照上面的说明构成的半导体电路中，尖峰是由谐振引起的，而谐振是由电感L1和电容C2引起的。因此，通过改变这个电感L1和电容C2的元件常数，谐振频率可被改变，就增益来说，可以实现所期望的例如1dB或其以上的斜率。

在这个实施例中，虽然阻抗因构成电路的元件的常数改变而改变，但由于产生谐振的电路设计在反馈环路的外部，所以，仅仅是输出端的阻抗经受变化，而输入端的阻抗不会改变。因此，与图1和图2所示的输入和输出两端的阻抗都会变化的电路相比较，这个实施例在设计和调整时，所需的时间和麻烦都会减少。

这个发明也能省去为改变图3和图4所示的FET的偏压而对可变偏压的需要，因为简单地通过改变元件常数，就可以使谐振频率改变，因此，不增加电路的尺度，增益就得以倾斜。另外，因为级间元件的元件常数不变，由阻抗失配引起的振荡不会发生。

在这个实施例中，虽然电路L1和电容C2是并联的，如果把这些元件串联起来，同样地也能实现尖峰。

在如上所述的半导体电路中，由电感L1和电容C2所组成的谐振电路，也可以仅由包含电容分量的芯片电路构成。

图6所示的包含电容分量的芯片电感结构的一个例子，图7是图6所示的芯片电感的等效电路图。

如图6所示，这个例子中的芯片电感含有内部导体，这些内部导体在陶瓷单元中以螺簧的形式链接为许多层，组成为L分量，陶瓷单元中的导体之间的部分构成为C分量。由此形成包含L分量和C分量的谐振电路，如图7所示。

图8所示为谐振电路未被加入图5所示电路时的频率一增益特性，图9所示为图5所示电路的频率一增益特性。

如图9所示，图5所示的电路可在所要求的频带内实现例如1dB或其以上的斜度的增益斜率。第二个实施例

图10是表示根据本发明的第二实施例的半导体电路图。这个电路只是这个发明的半导体电路的交流部分。

如图10所示，这个实施例的构成包括：FET Q1，其栅极端子与输入端子相连，源极端子接地；电阻R1和电容C1，串联于FET Q1的漏极端子和栅极端子之间；FET Q2，其栅极端子与FET Q1的漏极端子相连，源极端子接地；电阻R2和电容C3，串联于FET Q2的漏极端子和栅极端子之间；电容C2和电感L1，并联于输出端子和FET Q2的漏极端子之间；其中，FET Q1，电阻R1和电容C1形成一个第一反馈环路；FET Q2，电阻R2和电容C3形成一个第二反馈环路。

由上述方法构成的半导体电路中，产生谐振的电路设置在反馈环路的外部，因此，仅仅是输出端的阻抗改变，而输入端的阻抗不变，如在第一实施例中所述的电路那样。这种结构可以使设计和调整电路时所需要的时间和麻烦减少。第三实施例

在图10所示的电路中，虽然形成了两个反馈环路，但只用两个环路中的一个也可以得到同样的效果。

图11是表示根据本发明的第三个实施例的半导体电路图。这个电路只是这个发明的半导体电路中的交流部分。

如图11所示，在这个实施例中，由电感L1和电容C2构成的谐振电路，设计在由FET Q1、电阻R1和电容C1构成的反馈环路的外部。因此，只有输出端的阻抗改变，输入端的阻抗则不会改变，因而可减少设计和调整电路时所需要的时间和麻烦。

虽然在这个实施例中，反馈环路是由FET Q1，电阻R1和电容C1构成的，如果谐振电路设计在反馈环路的外部，那么，利用FET Q2形成反馈环路，也能得到同样的效果。第四个实施例

在图10所示的电路中，即使反馈环路是从FET Q2的漏极端子至FETQ1的栅极端子实现反馈，也能得到同样的效果。

图12是表示根据本发明的第四个实施例的半导体电路图。

在图12所示的实施例中，只有输出端的阻抗改变，输入端的阻抗则不会改变，因为由电感L1和电容C2构成的谐振电路设计在由FET Q1和Q2，电阻R1和电容C1构成的反馈环路的外部。所以这个实施例可减少设计和调整时所需要的时间和麻烦。

虽然前面在这个实施例中，已经叙述过用FET形成两级连接的电路，但本发明并不局限于用两个FET，在用多个FET连接成多级的情况下，只要把谐振电路设计在反馈环路的外部，也能得到同样的效果。第五实施例

图13是表示根据本发明的第五个实施例的半导体电路图。

如图13所示，在这个实施例中，输入信号被分解为两个不同的信号，这两个被分解的信号各自被放大器电路12和13放大，然后，被放大器12和13放大的部分再被合成并被输出。

通过电容C34和C35接地的变压器T1，被设置作为分布装置，把从输入端子1输入的信号分解为两个不同相位的信号，通过电容C37接地的变压器T2被设置作为合成装置，把被放大器12和13放大的两个信号合成。

放大器电路12的构成包括：FET Q11-Q13，为多级连接；热敏电阻Rt11和电阻R13，并联在一起作为第二FET,FET Q11的栅极电阻；电感L13，设置在FET Q11的栅极端子和热敏电阻Rt11与电阻R13的一个连接点之间；电路R11，电容C11和热敏电阻Rt12，串联在FET Q12的栅极端子即放大器电路12的输入端与FET Q12的漏极端子之间；电路R12和电容C12，串联在FET Q12的漏极端子和设定的电位之间；电容C13，连接在FET Q12的漏极端子和热敏电阻Rt11与电阻R13的另一个连接点之间；电感L11和电阻R17，串联在FET Q12的漏极端子和FET Q11的源极端子之间；电容C15，连接在电感L11与电阻R17之间的连接点和设定的电位之间；电阻R14，电容C14和热敏电阻Rt13，串联在FET Q12的漏极端子和FET Q13的漏极端子之间；电阻R16，连接FET Q13的栅极端子；电阻R15，电感L12和电容C16，并联在FET Q13的漏极端子和放大器电路12的输出端子之间；FET Q11的漏极端子和FET Q13的源极端子相连。

放大器电路13的构成包括：FET Q21-Q23，为多级连接；热敏电阻Rt21和电阻R23，并联在一起作为第二FET,FET Q21的栅极电阻；电感L23，设置在FET Q21的栅极端子和热敏电阻Rt21与电阻R23的一个连接点之间；电阻R21，电容C21和热敏电阻Rt22，串联在FET Q22的栅极端子即放大器电路13的输入端和FET Q22的漏极端子之间；电阻R22和电容C22，串联在FET Q22的漏极端子和设定的电位之间；电容C23，连接在FET Q22的漏极端子和热敏电阻Rt21与电阻R23之间的另一个连接点之间；电感L21和电阻R27，串联在FET Q22的漏极端子和FET Q21的源极端子之间；电容C25，连接在电感L21与电阻R27之间的连接点与设定的电位之间；电阻R24，电容C24和热敏电阻Rt23，串联在FET Q22的漏极端子和FET Q23的漏极端子之间；电阻R26，连接FET Q23的栅极端子；电阻R25，电感L22和电容C26，并联在FET Q23的漏极端子和放大器电路13的输出端子之间；FET Q21的漏极端子和FET Q23的源极端子相连。

FET Q13的栅极端子和FET Q23的栅极端子通过电阻R16和R26相连。

变压器T1的输入端设有：电容C33和电感L31，串联在变压器T1和输入端子1之间；电容C31和电阻R31，串联在电容C33与电感L31之间的连接点和设定的电位之间；电容C32，连接在电容C33与电感L31之间的连接点和设定的电位之间。在变压器T2的输出端设有：电感L32和电容C39，串联在变压器T2和输出端子2之间；电容C38，连接在电感L32与电容C39的连接点和设定的电位之间。

另外，在放大器电路12和放大器电路13之间设有：电阻R41，连接在FET Q11的源极端子和FET Q21的源极端子之间；电阻R39和R40，串联在FET Q11的栅极端子和FET Q21的栅极端子之间；电阻R33和R34，串联在电阻R39与R40之间的连接点和变压器T1之间；电阻R32，热敏电阻Rt31和Rt32，串联在电阻R33与变压器T1之间的连接点和设定的电位之间；电阻R35，连接在设定的电位和电阻R34与电阻R39、电阻R40之间的连接点之间；电阻R37，连接在FET Q12的源极端子和FET Q22的源极端子之间；电阻R36，连接在FET(12的源极端子和设定的电位之间；电阻R38，连接在FET Q22的源极端子和设定的电位之间；电阻R42和R43，连接在变压器T2和电阻R16与电阻R26之间的连接点之间；电阻R44和电容C40，并联在设定的电位和R42与R43之间的连接点之间；电容C36，连接在设定的电位和R42与变压器T2之间的连接点之间；电源电压Vdd施加在电阻R33和电阻R34的连接点上，同时也施加在电阻R42和变压器T2的连接点上。

热敏电阻Rt11,Rt21和Rt31是热敏电阻元件，它们的电阻值以负温度特性随环境温度变化，热敏电阻Rt12,Rt13,Rt22,Rt23和Rt32是热敏电阻元件，它们的电阻值以正温度特性随环境温度变化。

根据前述方法构成的半导体电路中，由电感L12和电容C16产生的谐振(同样地，由电感L22和电容C26产生的谐振)引起尖峰。因此，通过改变这个电感L12和电容C16(同样地，通过改变电感L22和电容C26)的元件常数，可以改变谐振频率，还有，通过用于Q阻尼的电阻R15和R25，可以控制Q值，因而增益可以设定为具有1dB或其以上的斜率。

在这个实施例中，由于电路组成元件的常数变化，阻抗会改变，但只是输出端阻抗改变，输入端阻抗并不改变。这是因为在放大器电路12中，由电感L12和电容C16组成的谐振电路被设置在用FET Q11-Q13形成的反馈环路的外部，在放大电路13中，由电感L22和电容C26组成的谐振电路，被设置在用FET Q21-Q23形成的反馈环路的外部。

所以，实施例能使电路设计和调整中所用的时间和麻烦减少。

另外，通过改变元件常数来修改谐振频率，就免去了为改变FET的栅极偏压所需要的可变偏压，因此，可以设定增益的斜率而不增加电路的尺度。还有，由于不在级间元件中改变元件常数，所以不会发生因阻抗失配引起的振荡。

在这个实施例中，具有负温度特性的热敏电阻Rt11和Rt21，分别被提供为FET Q11和Q21的栅极电阻。

因此，在放大器电路12中，在由电感L12和电容C16所组成的谐振电路中环境温度在增益斜率对增益特性的扰动，可以被环境温度对由电容C13，热敏电阻Rt11和电感L13所组成的电路的Q值的扰动所抵消，因而，从放大器电路12输出的增益斜率的斜度，不论环境温度如何的变化，可以保持统一。

同样地，在放大器电路13中，在由电感L22和电容C26所组成的谐振电路中，在增益斜率环境温度对增益特性方面的扰动，可以被环境温度对由电容C23，热敏电阻Rt21和电感L23所组成的电路的Q值的扰动所抵消，因而从放大器电路13输出的增益斜率的斜度可以不管环境温度如何变化而保持统一。

在这个实施例中，热敏电阻Rt31和Rt32串联在设定的电位和电阻R33与变压器T1之间的连接点之间。

结果是，在设定温度附近的电流为最小值，随着环境温度从设定温度下降时，电路电流增加，而环境温度从设定温度上升时，电路电流也随之增加，因此可防止因温度变化而导致失真特性的恶化。

另外，在这个实施例中，阻值为10-100Ω的电阻R43被设置在电阻R42和电阻R16与电阻R26之间的连接点之间，电容C40被设置在设定的电位和电阻R42与电阻R43之间的连接点之间，这些元件的电路常数根据终端条件来设定。

因此，在图中的A点发生电位起伏的情况下，电位的起伏(波动)被电阻R43吸收，而不会产生固定的波动，因而可以防止由固定波动引起的平稳失真(主要是CSO)所招致的特性恶化。

本发明的最佳实施例已用具体的术语作了叙述，这种叙述仅是为了举例说明，应当理解的是，在不偏离本发明权利要求范围的情况下，可以有所修改和变化。

Claims

1、一种半导体电路，其特征在于，它包括：

一个放大器电路，以放大和输出交流信号；

一个反馈环路，它从所述放大器的输出端向输入端反向馈送；和

一个谐振电路，它处于所述反馈环路的外部。

2、一种半导体电路，其特征在于，它包括：

一组多级连接的多元放大器电路，

一个反馈环路，它从所述多元放大器电路中的至少一个放大器电路的输出端向输入端反向馈送；和

一个谐振电路，处于所述反馈环路的外部。

3、一种半导体电路，其特征在于，它包括：

一组多级连接的多元放大器电路，

一个反馈环路，它从所述多元放大器电路中的最后一级放大器电路的输出端向第一级放大器电路的输入端反向馈送；和

一个谐振电路，处于所述反馈环路的外部。

4、一种半导体电路，其特征在于，它包括：

一个分布装置，将通入输入端子输入的信号分布解为不同相位的两个信号；

第一和第二放大装置，带有反馈环路，多元电阻元件和连接为多级的FET，所述第一和第二放大装置用来分别放大由所述分布装置分解的信号；

合成装置，用以合成被所述第一和第二放大装置放大的两个信号，并输出结果；和

一个谐振电路，处于所述反馈环路的外部。

5、根据权利要求1所述的半导体电路，其特征在于，其中，所述谐振电路被设置在所述反馈环路的输出级。

6、根据权利要求2所述的半导体电路，其特征在于，其中，所述谐振电路被设置在所述反馈环路的输出级。

7、根据权利要求3所述的半导体电路，其特征在于，其中，所述谐振电路被设置在所述反馈环路的输出级。

8、根据权利要求4所述的半导体电路，其特征在于，其中，所述谐振电路被设置在所述反馈环路的输出级。

9、根据权利要求1所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

10、根据权利要求2所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

11、根据权利要求3所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

12、根据权利要求4所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

13、根据权利要求5所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

14、根据权利要求6所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

15、根据权利要求7所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

16、根据权利要求8所述的半导体电路，其特征在于，其中，所述谐振电路由一个电容和一个电感元件组成。

17、根据权利要求1所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。

18、根据权利要求2所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。

19、根据权利要求3所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。

20、根据权利要求4所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。

21、根据权利要求5所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。

22、根据权利要求6所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。

23、根据权利要求7所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。

24、根据权利要求8所述的半导体电路，其特征在于，其中，所述谐振电路由一个带有电容分量的电感元件组成。