CN1906850A - 用于宽带调谐器的集成可调谐滤波器 - Google Patents

Abstract

本发明揭示一种可调谐滤波器电路，其包括一由一第一电流施加偏压的第一差动对、一由一第二电流施加偏压的第二差动对、一第一电容器及一第二电容器。本发明可调谐滤波器电路可通过将输入电压信号连接至所述可调谐滤波器电路的不同输入节点而构造成一带通滤波器或一带阻滤波器。所述可调谐滤波器电路可通过调节所述第一电流及所述第二电流的值来加以调谐。在一替代实施例中，频率调谐是通过切换电容性负载或改变在差动对的射极上所引入的电阻性阻抗来实现，此还会扩展所述滤波器的输入电压范围。所述射极电阻是使用其导通电阻可加以控制的MOS开关来构建，以在一大的频率范围内实施精确调谐。

Description

用于宽带调谐器的集成可调谐滤波器

技术领域

本发明涉及一种用于电视接收机的受控调谐系统，且具体而言，本发明涉及可并入一用于所有VHF及UHF通道(包括那些具有处于低VHF波段、VHF波段及UHF波段中的频率的通道)的调谐器电路中的可调谐滤波器。

背景技术

电视信号是在所分配到的射频波段内传输。在美国，低VHF波段介于54至88MHz之间，VHF波段介于120至216MHz之间，且UHF波段延伸至高达1GHz。常规电视接收机采用一调谐器在一给定频率范围(6MHz)内调谐或选择所需的射频(RF)信号以排除掉所有其他信号，从而接收所需通道。

图1为一可用于接收低VHF、VHF及UHF广播通道的常规调谐系统的实例。参见图1，可从地面广播或电缆传输接收输入端子1上的输入RF信号。输入RF信号耦合至RF输入电路，所述RF输入电路包括一带通滤波器2、一带阻滤波器3(亦称作“陷波器或陷波滤波器”)、及一其增益可受外部控制的RF放大器4。放大器4的输出端连接至一调谐器电路8-其通常为一集成电路。调谐器8可包括一个或多个混频器(其由一混频器5表示)及一个或多个可变局部振荡器(其由可变振荡器6表示)。IC调谐器8中的一调谐频率控制系统7产生用于调谐带通滤波器2、带阻滤波器3及可变局部振荡器6的工作频率的控制信号，以接收并选择所需通道。

常规调谐器(例如图1所示的调谐器)通常使用分立的组件来构造RF输入电路，例如滤波器。所述分立组件包括变容管(变容二极管)、电感器、电容器及/或可开关的二极管。例如，使用可开关的二极管在数个所分配频带之间进行切换。变容管组件实施一精调作业以在所选定频带内选择一精确频率作业。除调谐器中的滤波器外，其余的调谐组件(例如混频器及振荡器电路)也均制造于一集成电路组件上。

滤波器可与使用基于有源晶体管的电路的其余调谐器电路集成在一起。实现高阶有源滤波器的一种常用方法是级联双二阶滤波器部分(亦称作双二阶滤波器)。通常，使用晶体管与电容器的耦合对来构造双二阶滤波器。通过改变所述耦合对的电流来实施频率调谐。有源双二阶滤波器的优点之一是：与无源结构相比，其动态范围有限。通常，对于双极晶体管的耦合对而言，输入电压范围低于2V_T，其中V_T在300°K下约为26mV且与技术无关。电视接收机调谐系统的实例可见于第4,363,135号及第5,752,179号美国专利中。

期望提供一种具有集成滤波器的调谐器。还期望提供用于能够接收一扩展的输入电压范围的调谐器中的滤波器。

发明内容

根据本发明的一实施例，一可调谐滤波器电路包括一第一差动对及一第二差动对。所述第一差动对具有一耦合至一第一节点的第一输入端子、一耦合至一第二节点的第二输入端子、及一耦合至一第一电流源的输出端子。所述第一差动对由一第二电流源偏置。所述第二差动对具有一耦合至所述第一差动对的所述输出端子的第一输入端子、一耦合至所述第二节点的第二输入端子、及一耦合至一第三电流源并提供一输出电压信号的输出端子。所述第二差动对由一第四电流源偏置。所述电路进一步包括一耦合于一第三节点与所述第一差动对的所述输出端子之间的第一电容器及一耦合于所述第一节点与所述第二差动对的所述输出端子之间的第二电容器。

本发明的可调谐滤波器电路可通过下述方式配置成一带通滤波器：将所述输入电压信号连接至所述第三节点并将所述第一节点连接至一第一电源电压，例如接地。或者，本发明的可调谐滤波器电路可通过下述方式构造成一带阻滤波器：将所述输入电压信号连接至所述第一节点并将所述第三节点连接至所述第一供电电压，例如接地。

在一实施例中，通过调节所述第一、第二、第三及第四电流源来调谐本发明的可调谐滤波器电路。

在另一实施例中，将所述可调谐滤波器电路的所述第一及第二差动对构建成双极型射极耦合对。在再一实施例中，在所述第一及第二差动对中的每一所述双极电容器中的所述射极端子上引入一可变电阻元件。所述可变电阻元件在所述差动对上引入射极电阻，从而使所述可调谐滤波器电路的输入电压范围得到有效扩展。

在再一实施例中，所述可调谐滤波器电路进一步包括一用于在所感兴趣的差动频带之间进行选择的粗调系统。所述粗调系统包括一第一组电容器，其中每一电容器均以串联方式连接至一第一组开关中相应的一个开关。每一组以串联方式连接的电容器及开关均连接于所述第三节点与所述第一差动对的所述输出端子之间。所述粗调系统进一步包括一第二组电容器，其中每一电容器均以串联方式连接至一第二组开关中的一相应开关。每一组以串联方式连接的电容器及开关均连接于所述第一节点与所述第二差动对的所述输出端子之间。所述第一及第二组开关由对应控制信号控制，以有选择地将所述第一组电容器中的一个或多个与所述第一电容器并联连接并有选择地将所述第二组电容器中的一个或多个与所述第二电容器并联连接。

根据本发明的另一实施例，通过一组晶体管对在每一差动对上引入射极电阻。每一晶体管对均由一用于有选择地接通所述相应晶体管对的控制信号控制。由此，实现所述差动对的所述射极端子上的电阻负载的分步增大或减小。此外，可精确地改变所述控制信号的电压值以引入精确但微小的电阻变化。

因此，在一实施例中，对所述可调谐滤波器电路的粗调是通过切换电容及切换电阻来实现。因此，有选择地连接所述第一及第二组电容器并有选择地使用所述各组晶体管对来选择一所需频带。另一方面，对所述可调谐滤波器电路的精调是通过精确调节用于控制所述各组电容器对中每一晶体管对的控制信号的电压值来实现。

阅读下文详细说明及附图可更好地了解本发明。

附图说明

图1显示一用于接收低VHF、VHF及UHF广播通道的常规调谐系统。

图2为一其中可实践本发明的集成可调谐滤波器的调谐器电路的一方块图。

图3为一根据本发明一实施例的一单端拓扑形式的带通双二阶滤波器的电路图。

图4为一根据本发明一实施例的一单端拓扑形式的带阻双二阶滤波器的电路图。

图5为一根据本发明一替代实施例的一单端拓扑形式的带通双二阶滤波器的电路图。

图6为一根据本发明一替代实施例的一单端拓扑形式的带阻双二阶滤波器的电路图。

图7为一根据本发明一第二替代实施例的一单端拓扑形式的带通双二阶滤波器的电路图。

图8为一根据本发明一第二替代实施例的一单端拓扑形式的带阻双二阶滤波器的电路图。

具体实施方式

根据本发明原理，阐述一用于一接收低VHF、VHF及UHF的调谐器中的可调谐双二阶滤波器。所述可调谐双二阶滤波器包括两个分别由一第一及一第二电流源偏置的差动对。所述滤波器可通过调节第一及第二电流源的电流值来加以调谐。本发明的可调谐双二阶滤波器可易于集成到集成电路中，从而实现一完全集成的调谐器构造。通过不再使用分立组件，可使如此构造的调谐器尺寸最小化并可降低调谐器的制造成本。在一实施例中，将可调谐双二阶滤波器构造成提供一较使用常规双极型射极耦合对的滤波器得到扩展的输入电压范围。当并入一调谐器系统时，本发明的可调谐双二阶滤波器可提供改进的调谐性能。

图2为一其中可实践本发明集成可调谐滤波器的调谐器电路的方块图。为了易于说明，为图1及2中相同的元件提供相同的参考编号。参见图2，一调谐器20包括一RF输入电路及一调谐电路8。所述RF输入电路包括根据本发明使用可调谐双二阶滤波器构造而成的一带通滤波器22及带阻滤波器23。因此，调谐器20可将带通滤波器22及带阻滤波器23集成到与调谐电路8相同的集成电路上，从而改进调谐器的性能并降低制造成本。应注意，图2中所示的调谐器20的构造仅为例示性的且所属领域的技术人员将了解，本发明的可调谐双二阶滤波器可并入具有任何构造的调谐器中来提供RF滤波功能。

本发明的可调谐双二阶滤波器的另一优点是基本滤波器电路的适应性。换句话说，所述基本的可调谐双二阶滤波器电路可易于构造成提供作为带通滤波器或带阻滤波器所需的滤波器形状及功能。具体而言，通过将输入RF信号耦合至滤波器电路的不同输入节点来重新配置所述基本的可调谐双二阶滤波器，从而产生一不同的传递函数。下文将参照图3至6更详细解释本发明的双二阶滤波器电路的细节。

图3为一根据本发明一实施例的双二阶滤波器的电路图，所述双二阶滤波器配置成一单端拓扑形式的带阻滤波器。参见图3，带通双二阶滤波器100(带通滤波器100)包括两个射极耦合对。第一射极耦合对由双极晶体管T1及T1′构成且第二射极耦合对由双极晶体管T2及T2′构成。

在第一射极耦合对中，晶体管T1的集电极端子连接至作为滤波器电路的电源电压的Vcc。晶体管T1′的集电极端子连接至一传送一电流值I1的电流源Cur1′。晶体管T1及T1′的射极端子连接在一起并连接至一电流源Cur1，该电流源传送一等于2*I1的电流。晶体管T1的基极端子连接至一模拟接地电压。

在第二射极耦合对中，晶体管T2的集电极端子连接至Vcc电压。晶体管T2′的集电极端子连接至一传送一电流值I2的电流源Cur2′。晶体管T2及T2′射极端子连接在一起并连接至一电流源Cur2，该电流源传送一等于2*I2的电流。晶体管T2的基极端子连接至晶体管T1′的集电极端子并且还连接至一电容器C1。电容器C1的另一极板耦合成接收输入RF信号Vin。晶体管T1′及T2′的基极端子连接在一起。T2′的集电极连接至一电容器C2，电容器C2的另一极板连接至接地电压。一般而言，电容器C1及C2的电容互不相同且根据下文给出的方程式来加以选择。

最后，一单位增益放大器Amp1或跟随器可连接于晶体管T2′的集电极端子与基极端子之间。晶体管T2′的集电极端子上的输出信号Vout为在放大器Amp1的输出端子上所出现的同一Vout信号。当差动对具有一高输入阻抗时，放大器Amp可由一导线来等效地替换。放大器Amp1并非为滤波器电路运行所必需的，而是在滤波器电路与其它电路块互连时所包含的。放大器Amp1缓冲输出信号Vout并防止后续电路块干扰滤波器电路的运行。

带通滤波器100的输出信号Vout与输入信号Vin之间的关系，亦称作“传递函数”表示为：

$H\left(s\right)=\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{s\·\mathrm{\ω}2}{s^2+s\·\mathrm{\ω}2+\mathrm{\ω}1\·\mathrm{\ω}2},$ 其中

$\mathrm{\ω}1=\frac{I1/U_T}{2\·C1};$ 且

$\mathrm{\ω}2=\frac{I2/U_T}{2\·C2},$

其中U_T为在300°K下约等于26mV的热力势，s为拉普拉斯变量且对于纯正弦波信号而言等于jω。

带通滤波器100的中心频率(f₀)及3-dB带宽(B)可由下述方程式给出：

$f_0=\frac{\sqrt{\mathrm{\ω}1\·\mathrm{\ω}2}}{2\·\mathrm{\π}}$ (单位为Hz)；且

$B=\frac{\mathrm{\ω}2}{2\·\mathrm{\π}}$ (单位为Hz)

如前面的方程式所示，可通过调节滤波器电路的电流I1及I2来调谐带通滤波器100的中心频率及3-dB带宽。

图4为一根据本发明一实施例的双二阶滤波器的电路图，所述双二阶滤波器配置成一单端拓扑形式的带阻滤波器。带阻滤波器亦称作“陷波器或陷波滤波器”。图3与4中相同的元件被赋予相同的参考编号，以便简化说明。如通过对图3与图4进行比较可见，通过将输入RF信号耦合至滤波器电路的不同节点，使用由两个射极耦合对构成的基本双二阶滤波器电路来提供不同的滤波器形状，且由此提供不同滤波器功能。

参见图4，带阻滤波器200包括两个以与图3所示带通滤波器100相同的方式连接的射极耦合对。具体而言，第一射极耦合对由双极晶体管T1及T1′构成。晶体管T1的集电极端子连接至电源电压Vcc且晶体管T1′的集电极端子连接至一传送一电流值I1的电流源Cur1′。晶体管T1及T1′的射极端子连接在一起并连接至一电流源Cur1，该电流源传送一等于2*I1的电流。为了将基本双二阶滤波器电路配置成带阻滤波器，晶体管T1的基极端子耦合成接收输入RF信号Vin。

在包括双极晶体管T2及T2′的第二射极耦合对中，晶体管T2的集电极端子连接至电源电压Vcc且晶体管T2′的集电极端子连接至一传送一电流值I2的电流源Cur2′。晶体管T2及T2′的射极端子连接在一起并连接至一电流源Cur2，该电流源传送一等于2*I2的电流。晶体管T2的基极端子连接至晶体管T1′的集电极端子并且还连接至一电容器C1。在带阻滤波器200中，电容器C1的另一极板连接至接地(GND)电压。晶体管T1′及T2′的基极端子连接在一起。晶体管T2′的集电极端子连接至一电容器C2。在带阻滤波器配置中，晶体管C2的另一极板连接至输入信号Vin。一具有一增益1(一单位增益放大器)的放大器Am1连接在晶体管T2′的集电极端子与基极端子之间。输出信号Vout既提供于晶体管T2′的集电极端子上也提供于放大器Amp1的输出端上。如上所述，放大器Amp1是可选的，但在包括该放大器时可有利地在滤波器输出端上获得低的阻抗。

带阻滤波器200的输出信号Vout与输入RF信号Vin之间的关系(“传递函数”)表示如下：

$H\left(s\right)=\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{s^2+\mathrm{\ω}1\·\mathrm{\ω}2}{s^2+s\·\mathrm{\ω}2+\mathrm{\ω}1\·\mathrm{\ω}2},$ 其中

$\mathrm{\ω}1=\frac{I1/U_T}{2\·C1};$ 且

$\mathrm{\ω}2=\frac{I2/U_T}{2\·C2},$ 其中

U_T为在300°K下约等于26mV的热力势，s为拉普拉斯变量且对于纯正弦波信号而言等于jω。

带阻滤波器200的中心频率(f₀)及3-dB带宽(B)由下述方程式给出：

$f_0=\frac{\sqrt{\mathrm{\ω}1\·\mathrm{\ω}2}}{2\·\mathrm{\π}}$ (单位为Hz)

$B=\frac{\mathrm{\ω}2}{2\·\mathrm{\π}}$ (单位为Hz)

上述方程式显示，带阻滤波器200的中心频率及3-dB带宽可通过调节电流I1及I2的值来调谐。

如上所述，为了让一TV调谐器接收处于低VHF、VHF及UHF波段内的输入RF信号，TV调谐器的RF输入电路需要能够接收一大的输入电压范围。图5及6例示本发明的替代实施例，其中双二阶滤波器经配置以提供一扩展的输入电压范围来接收所有相关频带内的输入RF信号。当具有扩展的输入电压范围的双二阶滤波器并入到一用于接收电视信号的调谐器中时，所述调谐器的调谐性能便可得到显著提高。

图5为一根据本发明一替代实施例的双二阶滤波器的电路图，所述双二阶滤波器配置成一单端拓扑形式的带阻滤波器。图5及图3中相同的元件被赋予相同的参考编号以便简化说明。

参见图5，带通滤波300包括两个以一类似于图3所示带通滤波器100中的射极耦合对的方式耦合的射极耦合对。第一射极耦合对包括双极晶体管T1及T1′。晶体管T1的集电极端子连接至电源电压Vcc且晶体管T1′的集电极端子连接至一传送一电流值I1的电流源Cur1′。晶体管T1的基极端子连接至一模拟接地电压。在本实施例中，晶体管T1及T1′的射极端子经由两个在三极管区域内承受偏压的MOS晶体管M1及M1′连接在一起。晶体管M1与M1′的共用节点连接至一传送一等于2*I1的电流的电流源Cur1。晶体管M1及M1′的栅极端子连接至一Vg1，使晶体管M1及M1′始终导通的控制信号。

第二射极耦合对由双极晶体管T2及T2′构成。晶体管T2的集电极端子连接至电流电压Vcc且晶体管T2′的集电极端子连接至一传送一电流值I2的电流源Cur2′。晶体管T2及T2′的射极端子经由两个在三极管区域内承受偏压的MOS晶体管M2及M2′连接在一起。晶体管M2与M2′的共用节点连接至一传送一等于2*I2的电流的电流源Cur2。晶体管M2及M2′的栅极端子连接至一使晶体管M2及M2′始终导通的控制信号Vg2。

参见带通滤波器300的RF输入电路部分，晶体管T2的基极端子连接至晶体管T1′的集电极端子并且还连接至一电容器C1。电容器C1的另一极板耦合成接收输入RF信号Vin。在本实施例中，带通滤波器300包括一切换电路以通过不连续的频率步长实现粗调。包括一电容器组的切换电路以可切换方式并联连接于电容器C1的两端。具体而言，在图5所示实施例中，电容器C1′及C1″分别经由开关sw1及sw1′的作用并联连接于输入信号Vin与晶体管T2的基极端子之间。开关sw1由一控制信号S1控制而开关sw1′由一控制信号S2控制。

在图5所示实施例中，带通滤波器300中的粗切换电路包括一组两个电容器及两个开关。此配置仅作为阐释性的且在其它实施例中，粗切换电路可配备有一个或多个电容器及对应的一个或多个开关以提供所需电容值，从而实现粗切换功能。此外，所述电容器组中的每一电容器均可具有不同的电容值，以获得将在下述方程式中所示的所需电容值。

参见带通滤波器300的输出电路部分，晶体管T2′的集电极端子连接至一亦提供输出信号Vout的电容器C2。电容器C2的另一极板连接至接地(GND)电压。在本实施例中，一组电容器以可切换方式并联连接于电容器C2两端。在本实施例中，电容器C2′及C2″分别经由开关sw2及sw2′的作用连接于接地电压与输出信号Vout之间。开关sw2由控制信号S1控制而开关sw2′由一控制信号S2控制。在本实施例中，电容器组包括两个电容器及两个对应开关。在其它实施例中，电容器组可包括一个或多个电容器及对应的一个或多个开关。

最后，一增益为1的放大器Amp1耦接于晶体管T2′的集电极端子与基极端子之间。晶体管T1′及T2′的基极端子连接在一起。如上所述，放大器Amp1保可选的且只有在滤波器电路与其它电路块互连时才需要。

因为MOS晶体管M1与M1′、M2与M2′是在三极管区域中承受偏压，所以所述晶体管的作用类似于电阻器。在本实施例中，晶体管M1与M1′为相等规格的晶体管，且晶体管M2与M2′为相等规格的晶体管。晶体管M1及M1′中的每一个均具有一电阻值Re1，且晶体管M2及M2′中的每一个均具有一电阻值Re2，所述电阻值表示如下：

$\mathrm{Re}1=\frac{k1}{(\mathrm{Vg}1-V_T)}$ 且Vg1＞V_T，且

$\mathrm{Re}2=\frac{k2}{(\mathrm{Vg}2-V_T)}$ 且Vg2＞V_T

其中k1为一视晶体管M1及M1′的技术及几何结构而定的常数，而k2为一视M2及M2′的技术及几何结构而定的常数，Vg1为晶体管M1及M1′的栅极端子上的控制电压，Vg2为晶体管M2及M2′的栅极端子上的控制电压，且V_T为晶体管的阈值电压。

在射极耦合对的发射端子上引入电阻Re1及Re2(射极电阻)会引起射极退化，此具有扩展射极耦合对的输入电压范围的作用。在本实施例中，MOS晶体管用作一可变电阻元件以引入所需的射极电容量。在其它实施例中，可使用其它可变电阻元件(例如可变电阻器)引入电阻Re1及Re2。

输出信号Vout与输入RF信号Vin之间的关系(“传递函数”)表示如下：

$H\left(s\right)=\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{s\·\mathrm{\ω}2}{s^2+s\·\mathrm{\ω}2+\mathrm{\ω}1\·\mathrm{\ω}2},$ 其中

$\mathrm{\ω}1=\frac{1}{2\·(U_T/I1+\mathrm{Re}1)\·\mathrm{Ct}1}$ 且

$\mathrm{\ω}2=\frac{1}{2\·(U_T/I2+\mathrm{Re}2)\·\mathrm{Ct}2},$

其中Ct1为晶体管T1′的集电极端子上的总电容，Ct2为晶体管T2′的集电极端子上的总电容，U_T为在300°K下约等于26mV的热力势，s为拉普拉斯变量且对于纯正弦波信号而言等于jω。

带通滤波器300的中心频率(f₀)及3-dB带宽(B)由下述方程式给出：

$f_0=\frac{\sqrt{\mathrm{\ω}1\·\mathrm{\ω}2}}{2\·\mathrm{\π}}$ (单位为Hz)

$B=\frac{\mathrm{\ω}2}{2\·\mathrm{\π}}$ (单位为Hz)

上述方程式显示，带通滤波器300的中心频率及3-dB带宽可由电流I1及I2以及控制信号Vg1及Vg2调谐。具体而言，控制电压Vg1及Vg2在带通滤波器300中提供“精调”能力。

带通滤波器300中用于在各频带之间进行切换的粗调作业是通过由信号S1及S2控制与该电容组相关联的开关来实现。具体而言，在信号S1及S2的控制下，开关sw1、sw1′、sw2及sw2′在所涉及的数个频带(例如低VHF、中/高VHF及UHF)之间实施频带切换。晶体管T1′的集电极端子上的总电容Ct1及晶体管T2′的集电极端子上的总电容Ct2等于：

Ct1＝C1+sw1·C1′+sw1′·C1″；其中

Ct2＝C2+sw2·C2′+sw2′·C2″，

其中上述方程式中的sw1及sw1′表示开关sw1及sw1′的逻辑值“0”或“1”，而sw2及sw2′表示开关sw2及sw2′的逻辑值“0”或“1”。例如，逻辑值“1”代表开关闭合，而逻辑值“0”则代表开关断开。通过经由开关sw1、sw1′、sw2及sw2′选择所需的总电容Ct1及Ct2来实现对带通滤波器300的“粗调”。

图6为一根据本发明一替代实施例的双二阶滤波器的电路图，所述双二阶滤波器配置成一单端拓扑形式的带阻滤波器。图5及6中相同的元件被赋予相同的参考编号，以便简化说明。参见图6，带阻滤波器400是使用本发明的基本双二阶滤波器电路构造而成，但输入RF信号耦合至双二阶滤波器电路的不同输入节点以实现所需的陷波器或陷波滤波器功能。因此，带通滤波器300及带阻滤波器400是例示本发明的基本双二阶滤波器电路在提供所需滤波器形状方面的适用性。

图6所示的带阻滤波器400包括两个以与图5所示带通滤波器300相同的方式耦合的射极耦合对。参见图6，第一射极耦合对由双极晶体管T1及T1′构成。晶体管T1的集电极端子连接至电源Vcc且晶体管T1′的集电极端子连接至一传送一电流值I1的电流源Cur1′。晶体管T1与T1′的射极端子经由两个在三极管区域中承受偏压的MOS晶体管M1及M1′连接在一起。晶体管M1与M1′之间的共用节点连接至一传送一等于2*I1的电流的电流源Cur1。MOS晶体管M1及M1′的栅极端子连接至一使晶体管M1及M1′始终导通的控制信号Vg1。输入RF信号Vin连接至晶体管T1的基极端子。

第二射极耦合对由双极晶体管T2及T2′构成。晶体管T2的集电极端子连接至电源电压Vcc，而晶体管T2′的集电极端子连接至一传送一电流值I2的电流源Cur2′。晶体管T2及T2′的射极端子经由两个在三极管区域中承受偏压的MOS晶体管M2及M2′连接在一起。晶体管M2及M2′的共用节点连接至一传送一等于2*I2的电流的电流源Cur2。MOS晶体管M2及M2′的栅极端子连接至一使晶体管M2及M2′始终导通的控制信号Vg2。

晶体管T2的基极端子连接至晶体管T1′的集电极端子并且还连接至一电容器C1。电容器C1的另一极板连接至接地(GND)电压。在本实施例中，一电容器组以可切换方式并联连接于电容器C1两端。具体而言，在图6所示实施例中，电容器C1′及C1″分别经由开关sw1及sw1′的作用连接于接地电压与晶体管T2的基极端子之间。开关sw1由一控制信号S1控制，而开关sw1′由一控制信号S2控制。

在带阻滤波器400的输出节点上，晶体管T2′的集电极端子连接至一电提供输出信号Vout的电容器C2。电容器C2的另一极板连接至输入信号Vin。在本实施例中，一电容器组以可切换方式并联连接于电容器C2两端。在本实施例中，电容器C2′及C2″分别经由开关sw2及sw2′的作用连接于输入信号Vin与输出信号Vout之间。开关sw2由控制信号S1控制，而开关sw2′由一控制信号S2控制。

最后，一增益为1的放大器Amp1耦接于晶体管T2′的集电极端子与基极端子之间。晶体管T1′与T2′的基极端子连接在一起。如上文所述，放大器Amp1是可选的，但在包括所述放大器时可在滤波器输出端上有利地获得低的阻抗。

因为MOS晶体管M1与M1′、M2与M2′是在三极管区域中承受偏压，所以所述晶体管的作用类似于电阻器。在本实施例中，晶体管M1及M1′为相等规格的晶体管且晶体管M2及M2′也为相等规格的晶体管。晶体管M1及M1′具有一电阻值Re1，而晶体管M2及M2′具有一电阻值Re2，其大致表示如下：

$\mathrm{Re}1=\frac{k1}{(\mathrm{Vg}1-V_T)}$ 且Vg1＞V_T；且

$\mathrm{Re}2=\frac{k2}{(\mathrm{Vg}2-V_T)}$ 且Vg2＞V_T

其中k1为一视晶体管M1及M1′的技术及几何结构而定的常数，且k2为一视晶体管M2及M2′的技术及几何结构而定的常数，Vg1为晶体管M1及M1′的栅极端子上的控制电压，Vg2为晶体管M2及M2′的栅极端子上的控制电压，V_T为晶体管的阈值电压。

在射极耦合对的射极端子上引入电阻Re1及Re2(射极电阻)会引起射极退化，此具有扩展射极耦合对的输入电压范围的作用。

带阻滤波器400的输出信号Vout与输入RF信号Vin之间的关系(“传递函数”)表示如下：

$H\left(s\right)=\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{s^2\mathrm{\ω}1\·\mathrm{\ω}2}{s^2+s\·\mathrm{\ω}2+\mathrm{\ω}1\·\mathrm{\ω}2},$ 其中

$\mathrm{\ω}1=\frac{1}{2\·(U_T/I1+\mathrm{Re}1)\·\mathrm{Ct}1};$ 且

$\mathrm{\ω}2=\frac{1}{2\·(U_T/I2+\mathrm{Re}2)\·\mathrm{Ct}2}$

其中Ct1为晶体管T1′的集电极端子上的总电容，Ct2为晶体管T2′的集电极端子上的总电容，U_T为在300°K下约等于26mV的热力势，s为拉普拉斯变量且对于纯正弦波信号而言等于jω。

带阻滤波器400的中心频率(f₀)及3-dB带宽(B)由下述方程式给出：

$f_0=\frac{\sqrt{\mathrm{\ω}1\·\mathrm{\ω}2}}{2\·\mathrm{\π}}$ (单位为Hz)

$B=\frac{\mathrm{\ω}2}{2\·\mathrm{\π}}$ (单位为Hz)

上述方程式显示，带阻滤波器400的中心频率及3-dB带宽可由电流I1及I2以及控制信号Vg1及Vg2来调谐。具体而言，控制电压Vg1及Vg2可在带阻滤波器中提供“精调”能力。

在信号S1及S2的控制下，开关sw1、sw1′、sw2及sw2′在所涉及的数个频带(例如低VHF、中/高VHF及UHF)之间实施频率转换。晶体管T1′的集电极端子上的总电容Ct1及晶体管T2′的集电极端子上的总电容Ct2等于：

Ct1＝C1+sw1·C1′+sw1′·C1″；且

Ct2＝C2+sw2·C2′+sw2′·C2″，

其中上述方程式中的sw1及sw1′表示开关sw1及sw1′的逻辑值“0”或“1”，而sw2及sw2′则表示开关sw2及sw2′的逻辑值“0”或“1”。例如，逻辑值“1”代表开关闭合，而逻辑值“0”则代表开关断开。通过经由开关sw1、sw1′、sw2及sw2′选择所需总电容Ct1及Ct2来实现对带阻滤波器400的“粗调”。

图7为一根据本发明一第二替代实施例的一单端拓扑形式的带通双二阶滤波器的电路图。图7所示带通双二阶滤波器500是以一类似于图5所示带通双二阶滤波器300的方式构造而成。图5与7中的相同元件被赋予相同参考编号且将不再加以赘述。参见图7，带通滤波器500包括两个以一类似于图5所示带通滤波器300中的射极耦合对的方式相耦合的射极耦合对。然而，在本实施例中，每一射极耦合对的射极端子均经由一组晶体管对耦合在一起。具体而言，在本实施例中，每一射极耦合对的射极端子均经由一组两对MOS晶体管连接在一起。射极耦合对的射极端子上的总电阻负载由该组MOS晶体管对的并联电阻表示。

就第一射极耦合对而言，一第一对MOS晶体管M10及M10′串联连接于晶体管T1与T1′的射极端子之间。晶体管M10及M10′的共用节点连接至电流源Cur1。晶体管M10及M10′的栅极端子连接至一控制信号Vg1′。一第二对MOS晶体管M11及M11′并联连接至第一对MOS晶体管M10及M10′。晶体管M11及M11′的共用节点也连接至电流源Cur1。晶体管M11及M11′的栅极端子连接至一控制信号Vg1″。

就第二射极耦合对而言，一第一对MOS晶体管M20及M20′串联连接于晶体管T2与T2′的射极端子之间。晶体管M20及M20′的共用节点连接至电流源Cur2。晶体管M20及M20′的栅极端子连接至一控制信号Vg2′。一第二对MOS晶体管M21及21′并联连接至第一对MOS晶体管M20及M20′。晶体管M21及M21′的共用节点也连接至电流源Cur2。晶体管M21及M21′的栅极端子连接至一控制信号Vg2″。

在带通滤波器500的射极耦合对中包含一组晶体管对可实现一粗调系统，其中通过除切换电容之后还切换电阻来实现频率粗调控制。具体而言，带通滤波器500中的粗调是通过下述方式实现：分别将电容器C1′与C1″及电容器C2′与C2″以可切换方式连接至输入电压节点及输出电压节点。粗调亦通过下述方式实现：使射极耦合对中的晶体管对有选择地导通或关断，以在射极耦合对的射极端子上使电阻负载分步增加或减小。当一MOS晶体管关断时，电连接实际上开路，从而提供一极高的电阻。另一方面，当一MOS晶体管导通时，MOS晶体管的导通电阻极小，与晶体管的关断电阻形成巨大反差。

因此，带通滤波器500的射极耦合对中所包含的该组晶体管对实际上充当开关及可变电阻装置。为便于进行粗调，用于驱动晶体管的栅极端子的控制信号使每一晶体管对导通或关断，从而引起电阻的不连续分步式变化。为便于进行精调，控制信号传送一在三极管区域内对晶体管施加偏压的栅极电压。每一晶体管对的栅极电压均得到精确调节，从而引起精确但有限的电阻变化。具体而言，对于频率精调而言，可通过调节栅极电压来连续调整MOS晶体管的导通电阻。如此一来，射极耦合对的射极端子上的电阻负载就可精确地调节到所需电阻值，以便实现对带通滤波器的频率运行的精确控制。

在本实施例中，晶体管M10与M10′、M11与M11′、M20与M20′、及M21与M21′中的每一对均包括相同的晶体管。如果栅极电压高于阈值电压，则每一晶体管对的电阻值大致表示如下：

Re10＝k1′·(Vg1′-V_T)^-1；

Re11＝k1″·(Vg1″-V_T)^-1；

Re20＝k2′·(Vg2′-V_T)^-1；且

Re21＝k2″·(Vg2″-V_T)^-1

其中Re10为晶体管对M10及M10′的电阻值，Re11为晶体管对M11及M11′的电阻值，Re20为晶体管对M20及M20′的电阻值，且R21为晶体管对M21及M21′的电阻值。此外，k1′、k1″为视晶体管对M10/M10′及M11/M11′的技术及几何结构而定的常数，且k2′、k2″为视晶体管对M20/M20′及M21/21′的技术及几何结构而的常数。Vg1′及Vg1″分别为晶体管对M10/M10′及M11/M11′的控制电压。Vg2′及Vg2″分别为晶体管对M20/M20′及M21/M21′的控制电压。最后，V_T为晶体管的阈值电压。

用于频率粗调的总等效电阻为处于“导通”模式(即Vgi＞V_T，其中i为1或2)中的MOS晶体管的并联电阻，且所述总等效电阻表示为：

$\frac{1}{\mathrm{Re}{1}_{\mathrm{TOT}}}=\frac{1}{\mathrm{Re}10}+\frac{1}{\mathrm{Re}11},$

其中Re10＝k1′·(Vg1′-V_T)^-1且Re11＝k1″·(Vg1″-V_T)^-1；且

$\frac{1}{\mathrm{Re}{2}_{\mathrm{TOT}}}=\frac{1}{\mathrm{Re}20}+\frac{1}{\mathrm{Re}21},$

Re20＝k2′·(Vg2′-V_T)^-1且Re21＝k2″·(Vg2″-V_T)^-1

其中Re1_TOT为第一射极耦合对(晶体管T1及T1′)的总等效电阻，Re2_TOT为第二射极耦合对(晶体管T2及T2)的总等效电阻。

图7所示带通滤波器500中的每一射极耦合对均包括一组两个晶体管对。然而，此仅足阐释性的且在其它实施例中，每一射极耦合对可包含一组两个或更多个晶体管对。例如，在一实施例中，在带通滤波器的每一射极耦合对中包含一组四个晶体管对。然而，当在射极耦合对中包含一组晶体管对时，所述组中的各晶体管对除一对以外均可完全关断，以提供分步式电阻变化。在此种情况下，一个晶体管对仍保持导通，以在射极耦合对的射极端子之间提供电连接。

图8为一根据本发明一第二替代实施例的一单端拓扑形式的带阻双二阶滤波器的电路图。图8所示带阻双二阶滤波器是以一类似于图6所示带阻双二阶滤波器400的方式构造而成。图6及图8中相同的元件被赋予相同的参考编号且将不再加以赘述。参见图8，带阻滤波器600包括两个以一类似于图6所示带阻滤波器400中射极耦合对的方式相耦合的射极耦合对。然而，在本实施例中，每一射极耦合对的射极端子均经由一组晶体管对以与图7所示带通滤波器500中相同的方式耦合在一起。在本实施例中，每一射极耦合对的射极端子均经由一组两对MOS晶体管连接在一起。射极耦合对的射极端子上的总电阻负载由该组MOS晶体管对的并联电阻表示。

带阻滤波器600的射极耦合对中各组晶体管对的结构及运行均与图7所示带通滤波器500相同且将不再加以赘述。在带阻滤波器600的射极耦合对中包含该组晶体管对可具有与在图7所示带通滤波器500情况下相同的作用。换句话说，如上文参照图7所述，该组晶体管对既提供频率粗调控制也提供频率精调控制。

在图8中，每一组晶体管对均包括两个晶体管对。当然，在其它实施例中，带阻滤波器600可在每一组中包括两个或更多个晶体管对，以提供所需的电阻值来进行频率粗调及精调。

如图3-图8中所示，本发明的双二阶滤波器电路是使用晶体管及电容器构造而成，这些电路元件可易于制造于一集成电路中。因此，本发明的双二阶滤波器电路可与其它调谐器电路集成在一起而产生一完全集成的调谐器。当电视接收机的调谐器是使用本发明的双二阶滤波器作为RF输入级构造而成时，调谐器在所涉及的所有频带中的性能均可得到显著增强。此外，本发明的双二阶滤波器电路可构造成提供一扩展的输入电压范围能力，从而确保对来自所有相关频带的输入信号进行高质量的接收。本发明的双二阶滤波器可在针对地面广播或电缆传输构造而成的调谐器中实现。

上文详细说明旨在例示本发明的特定实施例而非旨在限定本发明。也可在本发明范围内作出众多修改及改动。例如，双二阶滤波器电路中的差动对可仅使用MOS晶体管构建而成。这些电路的另一可能变化形式是将MOS晶体管与线性电阻器并联或串联组合来限制射极节点的电阻负载的总可变性。

此外，在图5全图8所示实施例中，在滤波器电路中引入射极电阻以增大输入电压范围，并引入—粗调系统以实施频带切换。在本发明的其它实施例中，可引入射极电阻或粗调系统来增强本发明的双二阶滤波器电路的性能。例如，可在图3所示的带通滤波器电路中引入射极电阻以扩展滤波器电路的输入电压范围。另外，在图5-8所示实施例中，使用MOS晶体管在差动对中引入射极电阻，其中MOS晶体管也起开关的作用以引起电阻的分步式变化。在其它实施例中，可由具有一可变导通电阻的开关装置来取代MOS晶体管。

最后，图3-图8中所示的双二阶滤波器电路仅是阐释性的。所属领域的技术人员将了解，可通过使用类似的调谐原理来扩展图3-图8所示的基本双二阶滤波器电路以实现高阶滤波器，从而同时混合有对工作频率的连续控制及分步式控制。本发明由随附权利要求书界定。

Claims (40)

1、一种可调谐滤波器电路，其包括：

一第一差动对，其具有一耦合至一第一节点的第一输入端子、一耦合至一第二节点的第二输入端子、及一耦合至一第一电流源的输出端子，所述第一差动对由一第二电流源施加偏压；

一第一电容器，其耦合于一第三节点与所述第一差动对的所述输出端子之间；

一第二差动对，其具有一耦合至所述第一差动对的所述输出端子的第一输入端子、一耦合至所述第二节点的第二输入端子、及一耦合至一第三电流源并提供一输出电压信号的输出端子，所述第二差动对由一第四电流源施加偏压；及

一第二电容器，其耦合于所述第一节点与所述第二差动对的所述输出端子之间。

2、如权利要求1所述的电路，其中当所述第一节点耦合至一第一供电电压且所述第三节点耦合至一输入电压端子以接收一输入电压信号时，所述滤波器电路起到一带通滤波器的作用。

3、如权利要求2所述的电路，其中所述第一供电电压为一模拟接地电压。

4、如权利要求2所述的电路，其中所述第一电流源具有一第一电流值，所述第二电流源具有一两倍于所述第一电流值的第二电流值，所述第三电流源具有一第三电流值，且所述第四电流源具有一两倍于所述第三电流值的第四电流值；且其中通过改变所述第一电流值及所述第三电流值来将所述输出电压信号调谐至所述输入电压信号的一选定频率。

5、如权利要求1所述的电路，其中当所述第一节点耦合至一输入电压端子以接收一输入电压信号且所述第三节点耦合至一第一供电电压时，所述滤波器电路起到一带阻滤波器的作用。

6、如权利要求5所述的电路，其中所述第一供电电压为一模拟接地电压。

7、如权利要求5所述的电路，其中所述第一电流源具有一第一电流值，所述第二电流源具有一两倍于所述第一电流值的第二电流值，所述第三电流源具有一第三电流值、且所述第四电流源具有一两倍于所述第三电流值的第四电流值；且其中通过改变所述第一电流值及所述第三电流值将所述输出电压信号调谐至所述输入电压信号的一选定频率。

8、如权利要求1所述的电路，其中所述第一差动对包括：

一第一晶体管，其具有一耦合至一第二供电电压的第一电流处理端子、一耦合至所述第二电流源的第二电流处理端子及一耦合至所述第一节点的控制端子；及

一第二晶体管，其具有一耦合至所述第一电流源的第一电流处理端子、一耦合至所述第二电流源的第二电流处理端子及一耦合至所述第二节点的控制端子。

9、如权利要求8所述的电路，其中所述第一晶体管及所述第二晶体管包括双极NPN晶体管。

10、如权利要求8所述的电路，其中所述第二供电电压为一电源电压。

11、如权利要求8所述的电路，其中所述第一及第二晶体管中每一个的所述第二电流处理端子均经由一可变电阻性元件耦合至所述第二电流源。

12、如权利要求11所述的电路，其中所述可变电阻性元件包括一MOS晶体管，所述MOS晶体管具有一耦合至所述第一及第二晶体管中一相应晶体管的所述第二电流处理端子的第一电流处理端子、一耦合至所述第二电流源的第二电流处理端子及一接收一控制信号的控制端子，所述控制信号在一三极管区域中对所述MOS晶体管施加偏压。

13、如权利要求8所述的电路，其中所述第一及第二晶体管的所述第二电流处理端子经由一组具有可变导通电阻的开关对耦合至所述第二电流源，每一开关对均耦合于所述第一与第二晶体管的所述第二电流处理端子之间并由一控制信号控制。

14、如权利要求13所述的电路，其中所述组具有可变导通电阻的开关对包括复数个MOS晶体管对，每一MOS晶体管对均包括两个或更多个串联连接于所述第一晶体管的所述第二电流处理端子与所述第二晶体管的所述第二电流处理端子之间并接收所述控制信号的晶体管，一位于所述两个或更多个MOS晶体管之间的共用节点连接至所述第二电流源。

15、如权利要求14所述的电路，其进一步包括：

一第一复数个电容器，其各自串联连接至一第一复数个开关中的一相应开关，所述第一复数个串联连接的电容器及开关中的每一个均连接于所述第三节点与所述第一差动对的所述输出端子之间；及

一第二复数个电容器，其各自串联连接至一第二复数个开关中的一相应开关，所述第二复数个串联连接的电容器及开关中的每一个均连接于所述第一节点与所述第二差动对的所述输出端子之间；

其中所述第一及第二复数个开关由对应的复数个控制信号控制，以有选择地将所述第一复数个电容器中的一个或多个与所述第一电容器并联连接并有选择地将所述第二复数个电容器中的一个或多个与所述第二电容器并联连接。

16、如权利要求15所述的电路，其中对所述电路的粗调是通过下述方式实现：有选择地导通所述复数个MOS晶体管对中的一个或多个并有选择地将所述第一复数个电容器及所述第二复数个电容器中的一个或多个与所述第一电容器及所述第二电容器中的一相应电容器并联连接。

17、如权利要求14所述的电路，其中对所述电路的精调是通过下述方式实现：调节用于控制所述各MOS晶体管对中一相应MOS晶体管对的所述控制信号的一电压值。

18、如权利要求1所述的电路，其中所述第二差动对包括：

一第一晶体管，其具有一耦合至一第二供电电压的第一电流处理端子、一耦合至所述第四电流源的第二电流处理端子及一耦合至所述第一差动对的所述输出端子的控制端子；及

一第二晶体管，其具有一耦合至所述第三电流源的第一电流处理端子、一耦合至所述第四电流源的第二电流处理端子及一耦合至所述第二节点的控制端子。

19、如权利要求18所述的电路，其中所述第一晶体管及所述第二晶体管包括双极NPN晶体管。

20、如权利要求18所述的电路，其中所述第二供电电压为一电源电压。

21、如权利要求18所述的电路，其中所述第一及第二晶体管中每一个的所述第二电流处理端子均经由一可变电阻性元件耦合至所述第四电流源。

22、如权利要求21所述的电路，其中所述可变电阻性元件包括一MOS晶体管，所述MOS晶体管具有一耦合至所述第一及第二晶体管中一相应晶体管的所述第二电流处理端子的第一电流处理端子、一耦合至所述第四电流源的第二电流处理端子及一接收一控制信号的控制端子，所述控制信号在一三极管区域中对所述MOS晶体管施加偏压。

23、如权利要求18所述的电路，其中所述第一及第二晶体管的所述第二电流处理端子经由一组具有可变导通电阻的开关对耦合至所述第四电流源，每一开关对均耦合于所述第一与第二晶体管的所述第二电流处理端子之间并由一控制信号控制。

24、如权利要求23所述的电路，其中所述组具有可变导通电阻的开关对包括复数个MOS晶体管对，每一MOS晶体管对均包括两个或更多个串联连接于所述第一晶体管的所述第二电流处理端子与所述第二晶体管的所述第二电流处理端子之间并接收所述控制信号的晶体管，一位于所述两个或更多个MOS晶体管之间的共用节点连接至所述第四电流源。

25、如权利要求24所述的电路，其进一步包括：

一第一复数个电容器，其各自串联连接至一第一复数个开关中的一相应开关，所述第一复数个串联连接的电容器及开关中的每一个均连接于所述第三节点与所述第一差动对的所述输出端子之间；及

一第二复数个电容器，其各自串联连接至一第二复数个开关中的一相应开关，所述第二复数个串联连接的电容器及开关中的每一个均连接于所述第一节点与所述第二差动对的所述输出端子之间；

其中所述第一及第二复数个开关由对应的复数个控制信号控制，以有选择地将所述第一复数个电容器中一个或多个与所述第一电容器并联连接并有选择地将所述第二复数个电容器中的一个或多个与所述第二电容器并联连接。

26、如权利要求25所述的电路，其中对所述电路的粗调是通过下述方式实现：有选择地导通所述复数个MOS晶体管对中的一个或多个并有选择地将所述第一复数个电容器及所述第二复数个电容器中的一个或多个与所述第一电容器及所述第二电容器中的一相应电容器并联连接。

27、如权利要求24所述的电路，其中对所述电路的精调是通过下述方式实现：调节用于控制所述各MOS晶体管对中一相应MOS晶体管对的所述控制信号的一电压值。

28、如权利要求1所述的电路，其进一步包括：

一第一复数个电容器，其各自串联连接至一第一复数个开关中的一相应开关，所述第一复数个串联连接的电容器及开关中的每一个均连接于所述第三节点与所述第一差动对的所述输出端子之间；及

一第二复数个电容器，其各自串联连接至一第二复数个开关中的一相应开关，所述第二复数个串联连接的电容器及开关中的每一个均连接于所述第一节点与所述第二差动对的所述输出端子之间；

其中所述第一及第二复数个开关由对应的复数个控制信号控制，以有选择地将所述第一复数个电容器中的一个或多个与所述第一电容器并联连接并将所述第二复数个电容器中的一个或多个与所述第二电容器并联连接。

29、如权利要求1所述的电路，其进一步包括：

一单位增益放大器，其具有一耦合至所述第二差动对的所述输出端子的输入端子及一耦合至所述第二节点的输出端子。

30、一种可调谐滤波器电路，其包括：

一第一双极差动对，其具有一耦合至一第一节点的第一输入端子、一耦合至一第二节点的第二输入端子、及一耦合至一第一电流源的输出端子，所述第一差动对由一第二电流源施加偏压，其中所述第一双极差动对的射极端子经由一第一复数个晶体管对耦合至所述第二电流源，每一晶体管对均具有一耦合至所述第二电流源并由一控制信号控制的共用节点；

一第一电容器，其耦合于一第三节点与所述第一差动对的所述输出端子之间；

一第二双极差动对，其具有一耦合至所述第一差动对的所述输出端子的第一输入端子、一耦合至所述第二节点的第二输入端子、及一耦合至一第三电流源并提供一输出电压信号的输出端子，所述第二差动对由一第四电流源施加偏压，其中所述第二双极差动对的所述射极端子经由一第二复数个晶体管对耦合至所述第四电流源，每一对晶体管均具有一耦合至所述第四电流源并由一控制信号控制的共用节点；及

一第二电容器，其耦合于所述第一节点与所述第二差动对的所述输出端子之间；

其中对所述滤波器电路的粗调是通过下述方式实现：有选择地导通所述第一及第二复数个MOS晶体管对中的所述一个或多个晶体管对。

31、如权利要求30所述的电路，其中当所述第一节点耦合至一第一供电电压且所述第三节点耦合至一输入电压端子以接收一输入电压信号时，所述滤波器电路起到一带通滤波器的作用。

32、如权利要求31所述的电路，其中所述第一供电电压为一模拟接地电压。

33、如权利要求30所述的电路，其中当所述第一节点耦合至一输入电压端子以接收一输入电压信号且所述第三节点耦合至一第一供电电压时，所述滤波器电路起到一带阻滤波器的作用。

34、如权利要求33所述的电路，其中所述第一供电电压为一模拟接地电压。

35、如权利要求30所述的电路，其中所述第一差动对包括：

一第一双极NPN晶体管，其具有一耦合至一第二供电电压的第一电流处理端子、一经由所述第一复数个晶体管对耦合至所述第二电流源的第二电流处理端子、及一耦合至所述第一节点的控制端子；及

一第二双极NPN晶体管，其具有一耦接至所述第一电流源的第一电流处理端子、一经由所述第一复数个晶体管对耦合至所述第二电流源的第二电流处理端子、及一耦合至所述第二节点的控制端子。

36、如权利要求35所述的电路，其中所述第二供电电压为一电源电压。

37、如权利要求35所述的电路，其中所述第一复数个晶体管对包括并联连接于所述第一双极NPN晶体管与所述第二双极NPN晶体管的所述第二电流处理端子之间的MOS晶体管对，每一MOS晶体管对均包括两个或更多个串联连接并接收一共用控制信号的MOS晶体管，一位于每一对MOS晶体管之间的共用节点连接至所述第二电流源。

38、如权利要求30所述的电路，其中所述第二差动对包括：

一第一双极NPN晶体管，其具有一耦合至一第二供电电压的第一电流处理端子、一经由所述第一复数个晶体管对耦合至所述第四电流源的第二电流处理端子、及一耦合至所述第一节点的控制端子；及

一第二双极NPN晶体管，其具有一耦合至所述第三电流源的第一电流处理端子、一经由所述第一复数个晶体管对耦合至所述第四电流源的第二电流处理端子、及一耦合至所述第二节点的控制端子。

39、如权利要求38所述的电路，其中所述第二供电电压为一电源电压。

40、如权利要求38所述的电路，其中所述第一复数个晶体管对包括并联连接于所述第一双极NPN晶体管与所述第二双极NPN晶体管的所述第二电流处理端子之间的MOS晶体管对，每一MOS晶体管对均包括两个或更多个串联连接并接收一共用控制信号的MOS晶体管，一位于每一对MOS晶体管之间的共用节点连接至所述第四电流源。

Images