CN1213479C - 具有高密度互连层的电子封装件 - Google Patents

具有高密度互连层的电子封装件 Download PDF

Info

Publication number
CN1213479C
CN1213479C CNB001199218A CN00119921A CN1213479C CN 1213479 C CN1213479 C CN 1213479C CN B001199218 A CNB001199218 A CN B001199218A CN 00119921 A CN00119921 A CN 00119921A CN 1213479 C CN1213479 C CN 1213479C
Authority
CN
China
Prior art keywords
dielectric layer
layer
interconnect structure
conducting
multilayer interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001199218A
Other languages
English (en)
Other versions
CN1304174A (zh
Inventor
小弗朗西斯·J·唐斯
唐纳德·S·法夸尔
伊丽莎白·福斯特
罗伯特·M·雅皮
杰拉尔德·W·琼斯
约翰·S·克雷斯吉
罗伯特·D·塞贝斯塔
戴维·B·斯通
詹姆斯·R·威尔科克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultratech Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/346,356 external-priority patent/US6351393B1/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1304174A publication Critical patent/CN1304174A/zh
Application granted granted Critical
Publication of CN1213479C publication Critical patent/CN1213479C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

电子封装件及其制造方法。此封装件包括半导体芯片和多层互连结构。半导体芯片包括其一个表面上的多个接触部件。此多层互连结构适合于将半导体芯片电互连到电路化衬底，且包括由选定材料组成的导热层，从而基本上防止导电元件与半导体芯片之间焊料连接的失效。此电子封装件还包括具有确保多层互连结构在工作过程中足够柔顺的有效模量。烯丙基化的表面层具有能够承受电子封装件热循环操作过程中出现的热应力的性质。

Description

具有高密度互连层的电子封装件
本专利申请是1999年7月2日提出的题为“电子元件的电子封装件及其制造方法”的共同未决的美国专利申请SN：09/346356的部分继续申请。
技术领域
本发明一般涉及到用来将半导体芯片互连到印刷电路板的电子封装件，确切地说是涉及到包括诸如烯丙基化表面层的高密度互连层的有机多层互连结构。
背景技术
诸如芯片载体之类的有机衬底已经和继续被开发用于许多方面。有机衬底由于成本低且电学性能好而被寄以希望在许多芯片载体应用中代替陶瓷衬底。诸如电子封装件中的用来将半导体芯片互连到印刷电路板的有机芯片载体之类的有机衬底，可以具有表面重新分配层，用来将来自芯片的电信号重新分配到更大的区域，致使芯片能够与印刷电路板形成适当的接口。
随着半导体芯片输入/输出(I/O)的数目增加到超过外围引线器件的容量，以及随着对半导体芯片与印刷电路板小型化的需求的增加，为了在半导体芯片与有机芯片载体之间，以及在有机芯片载体与印刷电路板之间形成大量连接，区域阵列互连将是最佳的方法。若半导体芯片、有机芯片载体和印刷电路板的热膨胀系数(CTE)彼此明显不同，则在热循环操作过程中，有机芯片载体的工业标准半导体芯片阵列互连可能承受大的应力。同样，有机芯片载体与印刷电路板之间的工业标准球栅阵列(BGA)在操作过程中也可以承受大的应力。于是，由于连接的失效或甚至半导体芯片完整性的失效(芯片破裂)而使重要的可靠性考虑变得明显。这些可靠性考虑明显地阻碍了设计灵活性。例如，可以限制半导体芯片的尺寸，或为了减小这些应力而必需将互连的尺寸、形状和间隔定制得超过工业标准。这些限制可能限制有机电子封装件的电学性能优点或明显增大电子封装件的成本。通常，半导体芯片的CTE为2-3ppm/℃，而标准印刷电路板的CTE比17-20ppm/℃大得多。
特别的可靠性考虑是，在有机衬底与半导体芯片之间形成界面的表面重新分配层可能对有机衬底和与之焊接耦合的芯片一起的热循环引起的应力很敏感。这种应力来自表面重新分配层与有机衬底其它部分之间的CTE差异。表面重新分配层承受这种应力的能力，取决于表面重新分配层的机械性质。若重新分配层不能适应热应力，则表面重新分配层容易损坏，例如破裂，这能够引起有机芯片载体与半导体芯片之间，以及有机芯片载体与印刷电路板之间的互连的失效。于是，希望表面重新分配层包括一种具有使重新分配层在热循环操作过程中能够可靠地保持其结构完整性的热学性质和机械性质的材料。
发明内容
本发明提供了一种多层互连结构，它包含：
包括相反的第一和第二表面的导热层；
分别位于导热层相反的第一和第二表面上的第一和第二介电层；
分别位于所述第一和第二介电层上的多个第一和第二导电元件；
所述第一介电层中的第一导电层；
所述第一介电层中且位于所述第一导电层与所述导热层之间的第二导电层，其中所述第二导电层包含多个第一屏蔽信号导体；
通过电连接到所述多个第一导电元件中的至少一个元件、电连接到至少一个所述多个第一屏蔽信号导体、以及电连接到所述多个第二导电元件中的至少一个元件的多层互连结构的电镀通孔；以及
位于所述第一介电层和部分所述多个第一导电元件上的第三介电层，所述第三介电层覆盖所述电镀通孔，且其中所述第三介电层包括用来提供从第一电子器件到多个第一屏蔽信号导体的电路的第一高密度互连层。
本发明提供了一种制造多层互连结构的方法，它包含下列步骤：
提供包括相反的第一和第二表面的导热层；
在所述导热层的所述相反的第一和第二表面上，分别制作第一和第二介电层；
在所述第一和第二介电层上，分别制作多个第一和第二导电元件；
制作所述第一介电层中的第一导电层；
制作所述第一介电层中且位于所述第一导电层与所述导热层之间的第二导电层，其中所述第二导电层包含多个第一屏蔽信号导体；
制作通过电连接到所述多个第一导电元件中的至少一个元件、电连接到至少一个所述多个第一屏蔽信号导体、以及电连接到所述多个第二导电元件中的至少一个元件的多层互连结构的电镀通孔；以及
在所述第一介电层和部分所述多个第一导电元件上，制作第三介电层，所述第三介电层覆盖所述电镀通孔，且其中所述第三介电层包括用来提供从第一电子器件到多个第一屏蔽信号导体的电路的第一高密度互连层。
本发明的优点是，在表面重新分配层中使用了热循环操作过程中可靠地保持其结构完整性并且特别是满足热验收实验(TAT)的严格标准的材料，下面将加以描述。
本发明的优点是，具有用来提供从多层互连结构到外部电子器件的直接电路的高密度互连层。
本发明的优点是，在表面高密度互连层中使用了不包括在热循环过程中能够蒸发的物质的材料，其中这种蒸发可能引起重新分配层收缩。
本发明的优点是，提供了具有本身粗糙的暴露表面的高密度互连层。由于表面粗糙度方便了导电金属在表面上随后的淀积，故避免了用来产生表面粗糙度的额外的工艺步骤。
附图说明
图1是根据本发明最佳实施例的电子封装件的正面剖面图，此封装件包括装配到多层互连结构的半导体芯片以及装配到电路化衬底的多层互连结构。
图2是工艺流程图，示出了根据本发明最佳实施例制造图1的电子封装件的方法。
图3示出了根据本发明最佳实施例的树脂涂敷的金属的正面剖面图，它包含在金属箔上具有烯丙基化聚苯醚(APPE)的介电树脂。
图4用与APPE成界面的金属箔表面的变焦图示出了图3。
图5示出了树脂涂敷的金属的正面剖面图，它包含在金属箔上具有APPE的介电树脂。
图6示出了电子结构，它包含：图3的树脂涂敷的金属、图5的树脂涂敷的金属、以及图1的部分多层互连结构。
图7示出了电子结构已被加压之后以及树脂涂敷的金属的金属箔已经被清除之后的图6。
具体实施方式
本发明提供了一种电子封装件，它包括多层互连结构(例如诸如有机芯片载体之类的包含有机介电材料的衬底)和半导体芯片，此多层互连结构比较柔顺并具有约为10-12ppm/℃的热膨胀系数(CTE)，不会引起半导体芯片和能够装配封装件的印刷电路板之间的互连的失效。如本发明实施例那样，此多层互连结构可以由单层组成。诸如焊料互连之类的互连的失效被定义为：由于承受热验收实验(TAT)的每个测试(即测试等级)而使互连的电阻增大至少1欧姆，其中在各个TAT测试下，互连被实际测试，或经受工程计算或计算机模拟，若实际经历了各个TAT测试，根据采用的工程标准和方法来确定互连是否经历了所述电阻的至少1欧姆的增大。TAT之前的互连电阻被用作计算各个TAT测试之后的电阻的所述增大的参考数值。互连的合格被定义为没有失效。热验收实验包括下列4个测试等级：空气-空气测试、湿热冲击测试、热循环测试和功率循环测试。
空气-空气测试是联合电子器件工程委员会(JEDEC)测试方法A104-A，条件G，它包括将具有一个附着芯片的有机衬底浸入-40℃的空气中，直至有机衬底和附着的芯片二者完全处于-40℃(通常为10分钟)，随之以浸入125℃的另一个空气浴中，直至有机衬底和附着的芯片二者完全处于125℃(通常为10分钟)，总共做1000次。
湿热冲击测试是JEDEC测试方法A106-A，它包括将具有一个附着芯片的有机衬底浸入-40℃的液浴中，直至有机衬底和附着的芯片二者完全处于-40℃(通常为10分钟)，随之以浸入125℃的另一个液浴中，直至有机衬底和附着的芯片二者完全处于125℃(通常为10分钟)，总共做100次。
热循环测试使整个装置(具有附着的芯片和附着的电路板的有机衬底)在使空气从0℃到100℃循环的空气工作室中循环3600次，其中各保持0℃和100℃的工作室极端温度，直至整个装置达到均匀的稳态温度。
功率循环测试使整个装置(具有附着的芯片和附着的电路板的有机衬底)从25℃(亦即室温)到125℃循环3600次。在加热期间，芯片被加电并作为整个装置的热源。当芯片处于125℃，并随后在整个装置上具有用来逼真模拟实际场操作过程中可能出现的温度分布的温度分布时，就出现循环的高温度端。
参照图1，示出了本发明的电子封装件10的一个实施例的局部垂直剖面图。电子封装件10包括诸如具有第一表面14的半导体芯片12之类的电子器件，第一表面上包括多个接触部件16。多个接触部件16最好是各自耦合到芯片第一表面14上的各个接触(未示出)的控制熔塌芯片连接(C4)焊料球。能够用于本发明的其他接触部件形状是柱状物和圆柱。C4焊料球由最好具有大约97％的铅和大约3％的锡的组分和熔点大约为310℃的焊料材料组成。电子封装件包括适合于利用最好是诸如球栅阵列(BGA)焊料球之类的焊料球的多个第一焊料连接，将半导体芯片12电互连到诸如电路化衬底100(例如印刷电路板)之类的电子器件的多层互连结构18，最好是有机芯片载体。多层互连结构18(下面将详细描述)包括分别具有相反的第一和第二表面24和26的导热层22。可以包括子层29、39、30、31和32的第一介电层28位于第一相反表面24上。可以包括子层35、41、36、37和38的第二介电层34位于第二相反表面26上。第一介电层28的层29、30和32以及第二介电层34的层35、36和38由最好填充有特殊材料的有机聚合材料构成。这些介电层的介电常数最好是大约1.5-3.5，大约2-3更好。填充的介电层的厚度可以根据多层互连结构18的所希望的设计性能特性而改变，如果设计性能要求这样确定的话，所述这些厚度可以大约相等。各个介电层28和34的厚度最好为大约0.001英寸(1密耳)到大约9密耳。重要的是，介电层28和34的介电材料不含有常规织造的玻璃纤维。不存在织造的玻璃纤维使通孔能够紧密间隔。确实可以获得小于100密耳，最好是小于50密耳但更好是大约25密耳以及最好是小于10密耳的通孔中心之间的间隔，而在相邻的导电通孔之间没有电短路。颗粒填料的直径最好小于大约10微米，大约5-8微米更好。颗粒填料最好为大约30-70％重量比，大约40-60％重量比更好。颗粒填料最好是氧化硅。介电层的适当材料包括例如氰酸盐酯和聚四氟乙烯。填充氧化硅的适合的聚四氟乙烯HT2800可以从Rogers Corporation(Rogers，Connecticut)购得。第一介电层28也可以包括介电层30与32之间的用作电源和/或接地连接的第一导电层31。第二介电层34也可以包括介电层36与38之间的用作电源和/或接地连接的第三导电层37。第一介电层28和第二介电层34还可以分别包括第二和第四导电层39和41。导电层39和41最好是信号载运导体。第二导电层39位于第一导电层31和导热层22之间。第四导电层41位于第三导电层37和导热层22之间。导电层31、37、39和41可以由诸如铜或铝之类的适当的金属(最好是铜)构成，其厚度可以是大约0.20-1.0密耳，最好是大约0.50密耳。本发明的一种情况是，各个信号载运层39和41在各个侧上被导电层屏蔽，这明显地降低了信号噪声。信号载运层39被导电层31和22屏蔽，而信号载运层41被导电层37和22屏蔽。
多个第一导电元件40位于第一介电层28上，而多个第二导电元件42位于第二介电层34上。这些导电元件40和42最好由金属构成，最佳的金属是铜。多个第一和第二导电元件40和42的厚度可以各在大约0.25-1.5密耳的范围内。位于多个第一微通孔55上并与多个第一导电元件40电接触的多个第一焊料连接47，被电连接到半导体芯片12上的各个多个导电元件16。多个第一微通孔55是其内壁制作在第三介电层46中的至少暴露部分多个第一导电元件40的多个第一窗口。各个多个第一窗口包括位于多个第一窗口的内壁上和部分选定的多个第一导电元件40上的最好是铜的导电材料层45。多个第一焊料连接47由低熔点焊料(熔点低于大约230℃)，最好是由大约63％的铅和大约37％的锡组成的低共熔焊料组成。
导热层22由具有选定的厚度和热膨胀系数的材料构成，以便基本上防止多个第一导电元件40与半导体芯片12之间的多个第一焊料连接47的失效。导热元件(或层)22可以是由镍、铜、钼或铁组成的适当的金属。导热层22最好还用作接地片。最佳的导热层22(其CTE接近0，最好在大约4-8ppm/℃之间)是由第一层铜、第二层由大约34％-38％的镍(最好是大约36％的镍)和大约62％-66％的铁(最好是大约63％的铁)组成的合金、以及第三层铜构成的三层结构。导热层22的总CTE(即空间平均的CTE)为大约4-8ppm/℃。导热层22的厚度的大约72-80％最好是镍-铁合金，而导热层22的厚度的大约20-28％最好是铜。可以从Texas Instruments Incorporated(Attleboro，Massachusetts)购得适合的36％镍-63％铁合金。作为变通，导热层22可以仅仅由诸如大约36％镍-63％铁合金之类的单个合金组成。导热层22的厚度最好仅仅为大约1密耳到大约3密耳。导热层22的厚度和材料选择将决定导热层22的CTE，且重要的是，当与此处确定的其他元素共同使用时，能够被用来控制多层互连结构18的总CTE。当CTE约为10-12ppm/℃时，获得了明显的优点。实现了电子封装件10的多个第一焊料连接47上的应变控制，并在电子封装件10(当装配到电路化衬底并场操作时)的工作过程中避免了高应变的局部区域。从而明显地降低了CTE约为2-3ppm/℃的半导体芯片12与CTE约为17-20ppm/℃的电路化衬底100之间的总应变幅度。为了防止多层互连结构18与半导体芯片12之间以及电路化衬底100与多层互连结构18之间的多层互连结构18中的互连的失效，多层互连结构18的总CTE与半导体芯片12的CTE之间的差异，应该在电路化衬底100的CTE与半导体芯片12的CTE之间的差异的大约40-70％之间(最好在大约40-60％之间)。为了控制多层互连结构18的CTE以防止上述互连的失效，要指出的是，多层互连结构18的总CTE依赖于导热层22的CTE和厚度二者。因此，导热层22的CTE最好在多层互连结构18的总CTE的大约1/3-2/3之间(取决于导热层22的厚度)。
第一介电层28的层29、30、32以及第二介电层34的层35、36、38最好由有效模量约为每平方英寸1-50万磅(psi)，最好是有效模量约为3-10万磅的填充的有机聚合材料构成。层29、30、32、35、36和38的介电材料包括能够在应力下弹性形变而且若经受足够的应力则能够弹性-塑性形变的材料。有效模量被定义为正割模量，后者又定义为张应力对弹性-塑性应力-应变材料测试应力响应曲线的总应变的关系(见例如A.Blake，″Practical Stress Analysis in EngineeringDesign″，Marcel Dekker：270 Madison Ave.，New York，NY 10016，1982)。使用具有1-50万psi范围内的室温下测得的实测拉伸正割模量，而测试在10-30℃的温度下进行时应变比率在0.01-0.6/min之间的介电材料，是有用的。当第一和第二介电层28和34分别由具有这一有效模量的材料组成时，多层互连结构比较柔顺，大大减小了电子封装件工作过程中的弯曲。降低了CTE的导热层与柔顺介电层(工作过程中)的这一独特的组合，确保了防止半导体芯片12与多层互连结构18之间以及多层互连结构18与电路化衬底100之间的多个第一焊料连接47的失效。结果，比之由典型的有机材料制成的叠层可能出现的弯曲，半导体芯片12的弯曲小得多。多层互连结构18能够吸收管芯下方的适当数量的内部剪应变。若在半导体芯片12与多层互连结构18之间涂敷包封剂，则此结构的柔顺性将在包封剂中引起明显更小的应力。多个第一焊料连接47上的应变控制的组合以及电子封装件10的弯曲倾向的降低，二者都有助于防止多个第一导电元件40与半导体芯片12之间的多个第一焊料连接47的失效。
第一电镀通孔50(亦即电镀有金属，最好是铜的第一通孔)位于半导体芯片12下方并电连接到多个第一导电元件40的至少一个导电元件和电连接到多个第二导电元件42的至少一个导电元件。虽然在图1中未示出，第一电镀通孔50还被电连接到包含导电层39的多个第一屏蔽信号导体的至少一个。第二电镀通孔52(亦即电镀有金属，最好是铜的第二通孔)位于半导体芯片12下方并也被电连接到多个第一导电元件40的至少一个导电元件和电连接到多个第二导电元件42的至少一个导电元件。虽然在图1中未示出，第二电镀通孔52还被电连接到包含导电层41的多个第二屏蔽信号导体的至少一个。第一和第二电镀通孔50和52分别具有直径约为1.5-3.0密耳的未被电镀的区域，并能够用机械或激光钻孔，最好是用市售YAG或准分子激光器钻孔的方法来制作。电镀的通孔50和52在其内壁上各包括一层大约0.15-1.0密耳的电镀的适当金属，最好是铜。半导体芯片的各个接触位置最好被电连接到多层互连结构18的不多于一个的电镀通孔。
多层互连结构18的第三介电层46位于第一介电层28上和至少部分选定的多个第一导电元件40上。第三介电层46能够基本上分别覆盖(亦即遮盖)第一和第二电镀通孔50和52。第四介电层48位于第二介电层34上和至少部分选定的多个第二导电元件42上。多层互连结构18的第四介电层48能够基本上分别覆盖(亦即遮盖)第一和第二电镀通孔50和52。如所示，第三和第四介电材料可以基本上填充电镀通孔50和52。作为变通，在分别将第三介电层46和第四介电层48定位在第一介电层28和第二介电层34上之前，可以用第三和第四介电材料之外的材料填充电镀通孔50和52。
第三介电层46的介电材料(“第三介电材料”)和第四介电层48的介电材料(“第四介电材料”)可以是适当的有机聚合材料。最佳的第三和第四介电材料是包含烯丙基化聚苯醚(APPE)的树脂。可以涂敷在诸如铜箔的金属箔上的APPE树脂的形式来利用APPE材料。适合于本发明的市售APPE是日本Asahi Chemical Company制造的，产品号为PC5103，它包含涂敷在铜箔上的树脂。由于APPE材料在承受前述热验收实验时保持其结构完整性且不破裂，故APPE材料特别适合于本发明的第三和第四介电材料。某些因素有助于解释为什么APPE材料在热验收实验中保持完好。第一因素是，APPE的烯丙基能够形成交链，从而增加聚苯醚聚合物的硬度和刚性。第二因素是，Asahi材料包括由大约40％的氧化硅组成的填充剂，它将APPE材料的CTE降低到大约40ppm/℃，这比不包括氧化硅填充剂的其它有机聚合物的CTE低大约20-30％。氧化硅对APPE材料的CTE的降低，改善了第三层46和第四层48与最好具有约为10-12ppm/℃的CTE的其余多层互连结构的热兼容性。第三和第四介电材料的CTE与电子封装件10的其它结构元件的较低的CTE之间的失配，被认为是确定第三和第四介电材料是否保持其完整性和抗破裂的重要因素。APPE材料的另一个有利特性是，在被层叠(例如用真空层叠方法)到第一介电层28或第二介电层34的过程中，不存在能够蒸发的挥发性溶剂，其中这种蒸发可能引起重新分配层收缩。
第三介电层46包括多个第一微通孔55。多个第一微通孔55构成多个由制作在第三介电层46中的内壁确定的第一窗口，所述窗口暴露部分选定的多个第一导电元件40。多个第一窗口中的每一个包括一层位于第一窗口内壁上，最好还在多个第一导电元件40的暴露部分上的导电材料45。通常，包括位于其内壁上的导电材料层的微通孔被称为“电镀的盲孔”。多个第一微通孔55(或电镀的盲孔55)中的选定的一个，被电耦合到各个多个第一焊料连接47，从而电耦合到多个第一导电元件40。除了多个第一微通孔55之外，一种电镀的盲孔也在本发明的范围内，因此，至少一个电镀的盲孔(诸如一个电镀的盲孔55)可以被电耦合到多个第一导电元件40中的一个。多个第一焊料连接47被设计成有效地匹配半导体芯片12上的接触部件16的图形。
在半导体芯片下方最好有不多于一个接触部件16与一个电镀通孔50或52匹配，提供从各个接触部件16到信号载运第二导电层39(通过一个焊料连接47、一个第一导电元件40和电镀通孔50)或到信号载运第四导电层41(通过一个焊料连接47、另一个第一导电元件40和电镀通孔52)的直接电路。这样，第三介电层46就包含用来提供从接触部件16到屏蔽信号导体的直接电路的高密度互连层，它为待要从半导体芯片12通过多层互连结构18传输的信号提供了比较短而有效的电路。同样，第四介电层48包含用来提供从多层互连结构18通过多个第二焊料连接20到电路化衬底100的直接电路的高密度互连层。
第四介电层48包括多个第二微通孔54。多个第二微通孔54是多个具有制作在第四介电层中的内壁的第二窗口，所述窗口暴露部分导电元件42。多个第二窗口54中的每一个包括一层位于此窗口内壁上和多个第二导电元件42的暴露部分上的导电材料，以形成多个导电键合焊点56。多个第一和第二窗口内壁上以及第三和第四导电层中的多个第一和第二导电元件40和42的暴露部分上的导电材料，最好被电镀铜。如图1所示，半导体芯片12被多个接触部件16(例如C4焊料球)电耦合到多个第一微通孔55。通常，电子器件(例如半导体芯片12那样的半导体芯片)可以被电耦合到多个第一微通孔55中的一个微通孔。而且除了多个第一微通孔55之外，第三介电材料46中的微通孔(或电镀的盲孔)也在本发明的范围内。
电子封装件还可以包括第一表面104上具有多个接触焊点103的电路化衬底100，这些焊点被电连接到多层互连结构18上的各个多个第二焊料连接20(例如焊料球)。通常，多个第二焊料连接20被排列成球栅阵列(BGA)中的焊料球，以便使电信号传输和功率分配能够有效地进出电子封装件。多个第二焊料连接20还可以由柱状物或其它形状构成，以便在多层互连结构18与电路化衬底100之间提供适当的平衡和适当的应变释放。通常，焊料球由最好是低共熔焊料材料的低熔点焊料组成。如图1所示，电路化衬底100被多个第二焊料连接20(例如BGA焊料球)电耦合到多个第二微通孔54。通常，任何一个电子器件(例如电路化衬底100那样的电路化衬底)可以被一个导电键合焊点56上的多个第二焊料连接20中的一个电耦合到多个第二微通孔54中的一个。而且，除了多个第二微通孔54之外，第四介电材料48中的微通孔(或电镀的盲孔)也在本发明的范围内。
多层互连结构18具有防止第一焊料连接47、第二焊料连接20和多层互连结构18中的互连发生失效的总CTE。多层互连结构18的总CTE与半导体芯片12的CTE之间的差异，最好在电路化衬底100的CTE与半导体芯片12的CTE之间的差异的40-60％之间。导热层22具有防止焊料连接47、焊料连接20和多层互连结构18中的互连发生失效的厚度和CTE。确切地说，导热层22具有多层互连结构18的总CTE的大约1/3-2/3的CTE。
虽然在图1中未示出，但可以用粘合剂将加固环键合到多层互连结构18的顶表面44的外部，例如外围部分，以便机械稳定多层互连结构18。诸如多层互连结构18之类的由这种柔顺有机材料(例如模量小于300000psi的材料)制成的有机芯片载体无法容易地处置。刚性的加固环借助于使芯片载体机械上更稳定而增强了芯片载体(亦即多层互连结构18)的结构特性，从而容易处置。
参照图2，示出了图1的多层互连结构18的制造方法。如此处所述，得到的多层互连结构18适合于用焊料连接来电互连半导体芯片12和电路化衬底100。此方法的第一步骤62是提供具有相反的第一和第二表面24和26的导热层22。前面已经详细地描述了多层互连结构，它包括具有选定的厚度和热膨胀系数的导热层材料。
接着，步骤64包括分别将第一和第二介电层28和34定位在导热层22的相反的第一和第二表面24和26上。借助于在压力约为每平方英寸(psi)1000-2000磅而温度约为华氏600-750度的层压机中，将铜包层、氧化硅填充的PTFE层层叠到导热层的相反的第一和第二表面而执行步骤64。
步骤66包括利用YAG或准分子激光器的激光钻孔方法，在多层互连结构18中制作多个通孔50和52。诸如机械钻孔之类的其它适当的钻孔方法也是可能的。制作的通孔50和52的直径约为0.5-2.0密耳。然后在制备其它导电层的过程中清洗孔50和52以及孔50和52的内壁。然后用金属连续层在第一和第二介电层28和34以及多个通孔50和52的内壁上无电引晶和电镀铜包层。内壁电镀的金属的厚度约为0.1-1.0密耳。适当的金属是铜和铝，而铜比较好。
步骤68示出了用本技术领域一般熟练人员熟知的任何一种方法，分别将多个第一和第二导电元件40和42定位在第一和第二介电层28和34上。例如，可以将光刻胶涂敷在电镀的铜包层介电层的表面上。此光刻胶遮蔽多个电镀的通孔50和52，以便在后续的腐蚀步骤中保护电镀通孔50和52的电镀内壁。然后对光刻胶进行曝光和显影。再借助于用铜腐蚀剂分别腐蚀电镀金属的暴露部分以及第一和第二介电层28和34表面上的铜包层，来形成多个第一和第二导电元件40和42的图形。然后用诸如氢氧化钠之类的碱性剥离剂剥离光刻胶，分别在第一和第二介电层28和34上得到多个第一和第二导电金属元件40和42。多个第一导电元件40最好制作成基本上八字试块形状的区段。各个区段包括至少二个金属焊点；基本上八字试块形状的区段的一端，即第一金属焊点，被连接到第一介电层28表面上的多个电镀通孔50或52中的一个的内壁上的金属镀层，而基本上八字试块形状的另一端是适合于其上具有焊料连接并被电连接到半导体芯片12的第二金属焊点。各个基本上八字试块形状的区段的第一和第二金属焊点最好被基本上直线的导体区段连接。多个第二导电元件42也被制作成基本上八字试块形状的区段，各个区段包括至少二个金属焊点；基本上八字试块形状的区段的一端，即第三金属焊点，被连接到电镀在第二介电层34表面上的多个电镀通孔50或52中的一个的壁上的金属镀层，而基本上八字试块形状的区段的另一端是适合于其上具有用来连接到电路化衬底100的焊料连接的第四金属焊点。此焊料连接可以是焊料球、焊料柱状物或小岛。基本上八字试块形状的区段的第三和第四金属焊点也被基本上直线的导体区段连接。即使此处描述的是基本上八字试块形状的区段，但许多其它的焊点形状也是可能的。
步骤70包括将第三介电层46定位在第一介电层28的子层32上和多个第一导电元件40上以及将第四介电层48定位在第二介电层34的子层38上和多个第二第一导电元件42上。图3-5分别示出了第三和第四介电层46和48的介电材料，所述介电材料包括具有烯丙基化聚苯醚(APPE)的最佳介电树脂。图3示出了包含具有烯丙基化聚苯醚(APPE)的介电树脂82的树脂涂敷的金属80的正面剖面图，所述树脂82用被粘合耦合到金属箔83(例如铜箔)。作为树脂涂敷的金属80的一个例子，前述的Asahi PC5103材料包含涂敷在铜箔上的APPE树脂。由于未被固化的树脂82具有难以处置的机械性质，故金属箔83的机械结构补偿了树脂82的难以处置的机械结构。作为树脂涂敷的金属80的一个例子，前述的Asahi PC5103材料包含涂敷在铜箔上的APPE树脂。树脂82的厚度最好在大约30-70微米之间。金属箔83的厚度最好至少大约9微米。此金属箔83是粗糙的，金属箔83的表面84上有峰谷，所述表面84与树脂82形成机械界面。图4包括作为图3中表面84的变焦(即放大)图的表面85，示出了峰谷。注意，此金属箔83稍后将被诸如腐蚀之类的方法清除，在金属箔83稍后被清除之后，金属箔83的表面84(或85)的粗糙度将在树脂82上留下表面痕迹。所述表面痕迹是对表面84(或85)的金属粗糙度结构的“互补”，亦即，在清除金属箔83之后得到的树脂82表面中的峰谷，分别对应于在金属箔83与树脂82形成机械界面过程中存在的金属粗糙度结构84(或85)的峰谷。树脂涂敷的金属80随后将被转变成图1的第三介电层46。
图5示出了树脂涂敷的金属90的正面剖面图，它包含具有烯丙基化聚苯醚(APPE)的介电树脂92，所述树脂92被粘合耦合到金属箔93。树脂涂敷的金属90具有前述图3和4的树脂涂敷的金属80的所有特性，包括以与金属箔83的表面84相同的方式呈现粗糙的金属箔93的表面94。图5的树脂涂敷的金属90随后将被转变成图1的第四介电层48。
回到图1，最好对多个第一导电元件40、多个第二导电元件42、第一电镀通孔50和第二电镀通孔52进行氧化。此氧化改善了多个第一导电元件40和多个第二导电元件42的表面在稍后分别与图3的树脂82和图5的树脂92的键合能力。例如，若暴露的表面包括铜，则可以用氯化方法，亦即借助于将次氯酸钠溶液涂敷到所述暴露的表面，来完成此氧化。在氧化(或氯化)之后，最好在大约100-130℃的温度下对多层互连结构18进行至少大约60分钟的真空烘焙，以便从叠层清除潮气。
对于最佳的介电树脂，如图6所示，步骤70还包括(在上述氧化之后)：将树脂涂敷的金属80置于第一介电层28的子层32上和多个第一导电元件40上，使金属箔83暴露，以及将树脂涂敷的金属90置于第二介电层34的子层38上和多个第二导电元件42上，使金属箔93暴露。图6的电子结构8包括图3的树脂涂敷的金属80、图5的树脂涂敷的金属90、以及部分图1的多层互连结构10。接着，在大约180-210℃的提高的温度下，对图6的电子结构8进行加压到大约1000-2000psi范围，时间至少约为90分钟。加压和提高的温度引起介电树脂82和92流动并固化。加压和提高的温度使树脂涂敷的金属80的介电树脂82粘合层叠到第一介电层28的子层32和多个第一导电元件40；且使树脂涂敷的金属90的介电树脂92粘合层叠到第二介电层34的子层38以及多个第二导电元件42。此外，如图7所示，加压和提高的温度引起介电树脂82和介电树脂92基本上填充(亦即除气孔和/或气泡外完全填充)第一电镀通孔50和第二电镀通孔52。在加压之后，用例如腐蚀方法，以本技术领域一般熟练人员熟知的方式清除金属箔83和金属箔93。图7示出了电子结构8已经被加压之后以及金属箔83和93已经被清除之后的图6。加压和清除金属箔83和93之后，图7中留下的介电树脂82是图1中的第三介电层46，而图7中留下的介电树脂92是图1中的第四介电层48。介电树脂82的表面87是粗糙的并互补于图3的金属箔83的粗糙表面84。介电树脂92的表面97是粗糙的并互补于图3的金属箔93的粗糙表面94。如下面结合步骤72所述，介电树脂92的表面97的粗糙度方便了稍后在介电树脂92上的铜镀层的良好粘合。
在与图1有关的图2中所示的步骤72，包括利用清除部分第三介电层46和第四介电层48以形成多个第一和第二窗口以及分别暴露至少部分选定的多个第一和第二导电元件40和42的工艺，在第三介电层46中制作多个第一微通孔55和在第四介电层48中制作多个第二微通孔54。这些窗口分别形成后续的多个第一和第二微通孔55和54的内壁。可以用机械钻孔、腐蚀、或最好是激光烧蚀第三和第四介电层46和48的工艺，来分别形成多个第一和第二微通孔55和54。若多个第一和第二微通孔55和54是用激光烧蚀方法形成的，则最好用本技术领域一般熟练人员所知的孔清洗工艺，例如用涂敷泡胀剂的方法、用高锰酸钾处理氧化材料的方法，对多个第一和第二微通孔55和54进行清洗，以清除激光烧蚀产生的颗粒物，并用酸洗完成此清洗。
然后，用适当的金属，最好是铜，对多个第一和第二微通孔55和54的内壁进行电镀，以便形成所述窗口上的导电层，从而分别形成从第三介电层46和第四介电层48的内壁到暴露的多个第一导电元件40和暴露的多个第二导电元件42的选定的一个的导电连接。可以用本技术领域一般熟练人员所知的任何一种方法来完成内壁的电镀。例如用铜电镀方法，可以将引晶材料(例如锡钯)涂敷到介电树脂92的表面97，以便用作在表面97上无电镀薄层(例如1-3微米)铜的催化剂，随之以电镀厚层(例如1密耳)铜。介电树脂92的表面97的粗糙度方便了铜镀层在介电树脂92上的良好粘合。然后例如用腐蚀方法，从部分表面97选择性地清除铜，在内壁上以及以围绕(并电耦合到)多个第一和第二微通孔55和54的内壁上的铜镀层的任何所需的铜焊点的形式，留下其余的铜镀层。
然后，分别将焊膏涂敷到多个第一和第二微通孔55和54，最佳的焊膏是诸如低共熔焊膏的低熔点焊膏。可以使用的适当的低共熔焊膏的例子是来自Alpha Metals(Jersey City，N.J.)的Alpha 3060。微通孔55与微通孔55内壁上的适当的金属镀层一起，可以表示为电镀的盲孔。同样，微通孔54与微通孔54内壁上的适当的金属镀层一起，也可以表示为电镀的盲孔。
参照步骤74，然后可以使焊膏回流，以便分别形成多个第一和第二导电元件40和42上的部分多个第一和第二焊料连接47和20。
接着，用多个接触部件16(例如C4焊料球)将半导体芯片12电耦合到多个第一微通孔55，并用多个第二焊料连接20(例如BGA焊料球)将电路化衬底100电耦合到多个第二微通孔54。如上所述，任何电子器件(例如半导体芯片)都可以电耦合到多个第一微通孔55的微通孔，且任何电子器件(例如电路化衬底)都可以电耦合到多个第二微通孔54的微通孔。同样如上所述，除了多个第一微通孔55之外，第三介电材料46中的微通孔(或电镀的盲孔)也在本发明的范围内，且除了多个第二微通孔54之外，第四介电材料48中的微通孔(或电镀的盲孔)也在本发明的范围内。
参照图1，制作电子封装件10的方法包含下列步骤。首先提供具有包括多个接触部件16的第一表面的半导体芯片12。多个接触部件16可以是焊点、柱状物、或高熔点焊料球。高熔点焊料被定义为熔点高于大约230℃的焊料。多个接触部件16最好包含焊料球。接着，如上所述提供多层互连结构18。多层互连结构18包括多个第一焊料连接47、其上包括第一回流焊膏层的多个第一电镀微通孔55。可以用将第一焊膏涂敷到多个电镀的微通孔55随之以回流第一焊膏的方法来形成第一回流焊膏层。具有低熔点焊膏(最好是低共熔焊膏)的第二层焊膏可以被涂敷到多个第一焊料连接47并回流，并借助于将半导体芯片12的各个接触部件16相对于各个多个第一焊料连接47定位而使半导体芯片的接触部件16与各个多个第一焊料连接47接触。借助于将半导体芯片接触部件16定位并对准到回流的焊膏上而做到了这一点。可以对回流的焊膏进行成形或仿形，以便适应接触部件16的几何形状。例如，回流的焊膏可以被成形为具有平坦的顶表面，以便适应具有球形形状的接触部件16。然后使回流的焊膏再次回流，熔融的焊料从而覆盖多个微通孔55的暴露的区域，并部分地溢出到半导体芯片12的接触部件16的外壁。在冷却时，熔融的焊料凝固并形成半导体芯片12与多层互连结构18之间的电连接47。半导体接触部件16具有比焊膏更高的熔点的事实，导致焊料平衡以及半导体芯片12与多层互连结构18之间的电连接。这有助于减小封装件工作过程中半导体芯片12与多层互连结构18之间的部分应变。
本发明的电子封装件10可以装配到其一个表面104上具有多个接触焊点103的电路化衬底100。如所述，这些接触焊点103可以由铜或铝或另一适当的金属组成，并可以用焊膏层(未示出)涂敷。多层互连结构18的多个第二焊料连接20(例如焊料球或焊料柱状物)被置于与电路化衬底100的接触焊点103上的焊膏接触。焊膏和第二焊料连接20被回流并冷却，在多层互连结构18与电路化衬底100之间形成电连接。半导体芯片12装配到多层互连结构18之后，随之以将多层互连结构18装配到电路化衬底100，这一顺序可以容易地修正。例如，可以将多层互连结构18装配到电路化衬底100，再随之以将半导体芯片12装配到多层互连结构18。
此处所述的电子封装件10提供了补足未来半导体芯片高性能电学要求的信号和功率分配特性，因而特别适合于互连高I/O(大于400个I/O)半导体。在允许多个垂直功率馈送到半导体芯片的半导体芯片的情况下，利用固体铜功率平面和高密度电镀通孔，获得了低阻抗功率分配。利用低介电常数PTE材料(Er＜3)、内部排列在屏蔽安排中的信号载运导体、以及半导体芯片接触部件到信号载运导体的直接的短路径长度，在电子封装件中获得了进一步的电学性能好处和信号完整性的保持(快的信号传播、低的信号电容和耦合噪声、以及匹配的特性阻抗)。
本发明的范围包括清除了第一介电层28、第二介电层34和导热层22的图1的电子封装件10。
虽然此处所述的电子封装件10包括多个第一导电元件40，但额外包括至少一个第一导电元件40的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个第二导电元件42，但额外包括至少一个第二导电元件42的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个第一微通孔55，但额外包括至少一个第一微通孔55的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个第二微通孔54，但额外包括至少一个第二微通孔54的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个第一焊料连接47，但额外包括至少一个第一焊料连接47的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个第二焊料连接20，但额外包括至少一个第二焊料连接20的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个接触部件16，但额外包括至少一个接触部件16的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个接触焊点103，但额外包括至少一个接触焊点103的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个导电键合焊点56，但额外包括至少一个导电键合焊点56的电子封装件10也在本发明的范围内。
虽然此处所述的电子封装件10包括多个通孔50和52，但额外包括至少一个通孔50或52的电子封装件10也在本发明的范围内。
虽然已经描述了本发明的最佳实施例，但对于本技术领域的熟练人员来说，显然能够作出各种各样的改变和修正而不超越所附权利要求所规定的本发明的范围。

Claims (35)

1.一种多层互连结构，它包含：
包括相反的第一和第二表面的导热层；
分别位于导热层的相反的第一和第二表面上的第一和第二介电层；
分别位于所述第一和第二介电层上的多个第一和第二导电元件；
所述第一介电层中的第一导电层；
所述第一介电层中且位于所述第一导电层与所述导热层之间的第二导电层，其中所述第二导电层包含多个第一屏蔽信号导体；
通过电连接到所述多个第一导电元件中的至少一个元件、电连接到至少一个所述多个第一屏蔽信号导体、以及电连接到所述多个第二导电元件中的至少一个元件的多层互连结构的电镀通孔；以及
位于所述第一介电层和部分所述多个第一导电元件上的第三介电层，所述第三介电层覆盖所述电镀通孔，且其中所述第三介电层包括用来提供从第一电子器件到多个第一屏蔽信号导体的电路的第一高密度互连层。
2.权利要求1的多层互连结构，其中所述第三介电层具有包含烯丙基化聚苯醚的树脂。
3.权利要求1的多层互连结构，其中导热层的热膨胀系数CTE在多层互连结构的总CTE的1/3-2/3之间。
4.权利要求1的多层互连结构，还包含第三介电层中的电镀的盲孔，其中电镀的盲孔被电耦合到所述多个第一导电元件中的至少一个元件。
5.权利要求4的多层互连结构，还包含电耦合到电镀的盲孔的第一电子器件。
6.权利要求5的多层互连结构，其中第一电子器件选自半导体芯片和电路化衬底构成的组。
7.权利要求1的多层互连结构，还包含：
所述第二介电层中的第三导电层；
所述第二介电层中位于所述第三导电层与所述导热层之间的第四导电层，其中所述第四导电层包含多个第二屏蔽信号导体；以及
位于所述第二介电层上和部分所述多个第二导电元件上的第四介电层，所述第四介电层覆盖所述电镀通孔，其中所述第四介电层包括用来提供从第二电子器件到多个第二屏蔽信号导体的电路的第二高密度互连层。
8.权利要求7的多层互连结构，其中所述第四介电层具有包含烯丙基化聚苯醚的树脂。
9.权利要求7的多层互连结构，还包含：
第三介电层中的第一电镀的盲孔，其中第一电镀的盲孔被电耦合到所述多个第一导电元件中的至少一个元件；以及
第四介电层中的第二电镀的盲孔，其中第二电镀的盲孔被电耦合到所述多个第二导电元件中的至少一个元件。
10.权利要求9的多层互连结构，还包含：
电耦合到第一电镀的盲孔的第一焊料连接；
电耦合到第二电镀的盲孔的第二焊料连接；
由第一焊料连接电耦合到第一电镀的盲孔的第一电子器件；以及
由第二焊料连接电耦合到第二电镀的盲孔的第二电子器件。
11.权利要求10的多层互连结构，其中第一电子器件是半导体芯片，而其中第二电子器件是电路化衬底。
12.权利要求10的多层互连结构，其中多层互连结构具有不引起第一焊料连接、第二焊料连接和多层互连结构中的互连失效的总CTE。
13.权利要求10的多层互连结构，其中多层互连结构的总CTE与第一电子器件的CTE之间的差异在第二电子器件的CTE与第一电子器件的CTE之间的差异的40％到60％之间。
14.一种制造多层互连结构的方法，它包含下列步骤：
提供包括相反的第一和第二表面的导热层；
在所述导热层的所述相反的第一和第二表面上，分别制作第一和第二介电层；
在所述第一和第二介电层上，分别制作多个第一和第二导电元件；
制作所述第一介电层中的第一导电层；
制作所述第一介电层中且位于所述第一导电层与所述导热层之间的第二导电层，其中所述第二导电层包含多个第一屏蔽信号导体；
制作通过电连接到所述多个第一导电元件中的至少一个元件、电连接到至少一个所述多个第一屏蔽信号导体、以及电连接到所述多个第二导电元件中的至少一个元件的多层互连结构的电镀通孔；以及
在所述第一介电层和部分所述多个第一导电元件上制作第三介电层，所述第三介电层覆盖所述电镀通孔，且其中所述第三介电层包括用来提供从第一电子器件到多个第一屏蔽信号导体的电路的第一高密度互连层。
15.权利要求14的方法，其中导热层的热膨胀系数CTE在多层互连结构的总CTE的1/3-2/3之间。
16.权利要求14的方法，其中所述第三介电层具有包含烯丙基化聚苯醚的树脂。
17.权利要求16的方法，其中制作第三介电层的步骤包含：
在金属箔的粗糙表面上提供包括树脂层的薄片；
将薄片置于所述第一介电层上和所述多个第一导电元件上，其中的金属箔被暴露；
在压力和提高的温度下对多层互连结构加压，加压的时间长度是树脂固化和树脂层粘合层叠到所述第一介电层和所述多个第一导电元件所必需的时间长度；以及
清除金属箔，留下互补于第一金属箔粗糙表面的树脂层的暴露的粗糙表面。
18.权利要求17的方法，其中的金属箔包括铜。
19.权利要求17的方法，其中的清除步骤包括将金属箔腐蚀掉。
20.权利要求17的方法，还包含在放置薄片之前，对多个第一导电元件的暴露表面进行氧化。
21.权利要求17的方法，其中的压力在1000-2000psi之间，温度在180-210℃之间，而时间超过90分钟。
22.权利要求14的方法，还包含在第三介电层中制作电镀的盲孔，其中电镀的盲孔被电耦合到所述多个第一导电元件中的至少一个元件。
23.权利要求22的方法，还包含将电子器件电耦合到电镀的盲孔。
24.权利要求23的方法，其中的电子器件选自半导体芯片和电路化衬底构成的组。
25.权利要求23的方法，其中的电子器件是半导体芯片，且其中将半导体芯片耦合到电镀的盲孔的步骤包括：
将第一焊膏涂敷到电镀的盲孔上；以及
使第一焊膏回流以形成焊料连接；
将第二焊膏涂敷到焊料连接上；
将半导体芯片的接触部件置于焊料连接上；以及
使第二焊膏回流，以便将半导体芯片电耦合到电镀的盲孔。
26.权利要求14的方法，还包含：
在所述第二介电层中制作第三导电层；
在所述第二介电层中位于所述第三导电层与所述导热层之间，制作第四导电层，其中所述第四导电层包含多个第二屏蔽信号导体；以及
在所述第二介电层和部分所述多个第二导电元件上，制作第四介电层，所述第四介电层覆盖所述电镀通孔，其中所述第四介电层包括用来提供从第二电子器件到多个第二屏蔽信号导体的电路的第二高密度互连层。
27.权利要求26的方法，其中所述第四介电层具有包含烯丙基化聚苯醚的树脂。
28.权利要求27的方法，其中制作第三介电层和第四介电层的步骤包含：
在第一金属箔的粗糙表面上提供包括第一树脂层的第一薄片；
在第二金属箔的粗糙表面上提供包括第二树脂层的第二薄片；
将第一薄片置于所述第一介电层上和所述多个第一导电元件上，其中的第一金属箔被暴露；
将第二薄片置于所述第二介电层上和所述多个第二导电元件上，其中的第二金属箔被暴露；
在压力和提高的温度下，对多层互连结构加压，加压的时间长度是树脂固化、第一树脂层粘合层叠到所述第一介电层和所述多个第一导电元件、以及第二树脂层粘合层叠到所述第二介电层和所述多个第二导电元件所必需的时间长度；
清除第一金属箔，留下互补于第一金属箔的粗糙表面的第一树脂层的暴露的粗糙表面；以及
清除第二金属箔，留下互补于第二金属箔的粗糙表面的第二树脂层的暴露的粗糙表面。
29.权利要求28的方法，还包含：
在放置第一薄片的步骤之前，对多个第一导电元件的暴露表面进行氧化；以及
在放置第二薄片的步骤之前，对多个第二导电元件的暴露表面进行氧化。
30.权利要求28的方法，其中的压力在1000-2000psi之间，温度在180-210℃之间，而时间超过90分钟。
31.权利要求26的方法，还包含：
在第三介电层中制作第一电镀的盲孔，其中第一电镀的盲孔被电耦合到所述多个第一导电元件中的至少一个元件；以及
在第四介电层中制作第二电镀的盲孔，其中第二电镀的盲孔被电耦合到所述多个第二导电元件中的至少一个元件。
32.权利要求31的方法，还包含：
制作电耦合到第一电镀的盲孔的第一焊料连接；
制作电耦合到第二电镀的盲孔的第二焊料连接；
用第一焊料连接将第一电子器件电耦合到第一电镀的盲孔；以及
用第二焊料连接将第二电子器件电耦合到第二电镀的盲孔。
33.权利要求32的方法，其中第一电子器件是半导体芯片，而第二电子器件是电路化衬底。
34.权利要求32的方法，其中多层互连结构具有防止第一焊料连接、第二焊料连接和多层互连结构中的互连失效的总CTE。
35.权利要求32的方法，其中多层互连结构的总CTE与第一电子器件的CTE之间的差异在第二电子器件的CTE与第一电子器件的CTE之间的差异的40％到60％之间。
CNB001199218A 1999-07-02 2000-06-30 具有高密度互连层的电子封装件 Expired - Fee Related CN1213479C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/346,356 US6351393B1 (en) 1999-07-02 1999-07-02 Electronic package for electronic components and method of making same
US09/346,356 1999-07-02
US09/540,172 2000-03-31
US09/540,172 US6373717B1 (en) 1999-07-02 2000-03-31 Electronic package with high density interconnect layer

Publications (2)

Publication Number Publication Date
CN1304174A CN1304174A (zh) 2001-07-18
CN1213479C true CN1213479C (zh) 2005-08-03

Family

ID=26994812

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001199218A Expired - Fee Related CN1213479C (zh) 1999-07-02 2000-06-30 具有高密度互连层的电子封装件

Country Status (4)

Country Link
US (2) US6373717B1 (zh)
CN (1) CN1213479C (zh)
MY (1) MY133518A (zh)
SG (1) SG87132A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100568953C (zh) * 2003-05-22 2009-12-09 特纳广播网有限公司 用于动态生成和分布对广播信号的同步增强效果的系统和方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884944B1 (en) * 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
US7059049B2 (en) * 1999-07-02 2006-06-13 International Business Machines Corporation Electronic package with optimized lamination process
CN100521868C (zh) * 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
TWI243008B (en) * 1999-12-22 2005-11-01 Toyo Kohan Co Ltd Multi-layer printed circuit board and its manufacturing method
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US6495911B1 (en) * 2000-08-17 2002-12-17 International Business Machines Corporation Scalable high frequency integrated circuit package
JP4756200B2 (ja) * 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
US6809935B1 (en) * 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
GB2368454B (en) * 2000-10-24 2005-04-06 Ibm A chip carrier for high-frequency electronic device
US6791846B2 (en) * 2000-10-30 2004-09-14 Sun Microsystems, Inc. Power distribution system with a dedicated power structure and a high performance voltage regulator
US6794581B2 (en) * 2000-10-30 2004-09-21 Sun Microsystems, Inc. Method and apparatus for distributing power to integrated circuits
KR100368115B1 (ko) * 2001-01-26 2003-01-15 삼성전자 주식회사 반도체 소자의 본딩 패드 구조 및 그 제조방법
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
TW506093B (en) * 2001-06-21 2002-10-11 Advanced Semiconductor Eng Cavity down ball grid array package and its manufacturing process
US6992379B2 (en) * 2001-09-05 2006-01-31 International Business Machines Corporation Electronic package having a thermal stretching layer
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US6608757B1 (en) * 2002-03-18 2003-08-19 International Business Machines Corporation Method for making a printed wiring board
JP3616615B2 (ja) * 2002-06-06 2005-02-02 沖電気工業株式会社 半導体装置の製造方法
US6654250B1 (en) 2002-09-25 2003-11-25 International Business Machines Corporation Low-stress compressive heatsink structure
DE10250541B9 (de) * 2002-10-29 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
US20040099958A1 (en) * 2002-11-21 2004-05-27 Schildgen William R. Crack resistant interconnect module
US7223633B2 (en) * 2002-11-27 2007-05-29 Intel Corporation Method for solder crack deflection
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
US20040266425A1 (en) * 2003-06-24 2004-12-30 Sbc, Inc. Wireless wide area network charger and cradle
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
US7226654B2 (en) * 2003-07-29 2007-06-05 Kyocera Corporation Laminated wiring board and its mounting structure
US7038319B2 (en) * 2003-08-20 2006-05-02 International Business Machines Corporation Apparatus and method to reduce signal cross-talk
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US6965170B2 (en) * 2003-11-18 2005-11-15 International Business Machines Corporation High wireability microvia substrate
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US20050272068A1 (en) * 2004-03-18 2005-12-08 The Brigham And Women's Hospital, Inc. UCH-L1 expression and cancer therapy
JP4536408B2 (ja) * 2004-03-30 2010-09-01 ルネサスエレクトロニクス株式会社 集積回路装置
US7157646B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
US20060194821A1 (en) * 2005-02-18 2006-08-31 The Brigham And Women's Hospital, Inc. Compounds inhibiting the aggregation of superoxide dismutase-1
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
TWI283553B (en) 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
CN100461994C (zh) * 2005-05-25 2009-02-11 财团法人工业技术研究院 热增益型薄型化电子构装
EP1897424B1 (en) * 2005-06-24 2010-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Warpage preventing substrates and method of making same
US8520402B1 (en) * 2005-10-25 2013-08-27 Xilinx, Inc. Decoupling capacitor circuit assembly
WO2007052674A1 (ja) * 2005-11-02 2007-05-10 Ibiden Co., Ltd. 半導体装置用多層プリント配線板及びその製造方法
US8239184B2 (en) * 2006-03-13 2012-08-07 Newtalk, Inc. Electronic multilingual numeric and language learning tool
WO2007142033A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
US7276435B1 (en) * 2006-06-02 2007-10-02 Freescale Semiconductor, Inc. Die level metal density gradient for improved flip chip package reliability
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
US8063316B2 (en) * 2007-06-14 2011-11-22 Flextronics Ap Llc Split wave compensation for open stubs
US7808788B2 (en) * 2007-06-29 2010-10-05 Delphi Technologies, Inc. Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
WO2009151683A2 (en) 2008-03-12 2009-12-17 Link Medicine Corporation Quinolinone farnesyl transferase inhibitors for the treatment of synucleinopathies and other indications
AU2009313927A1 (en) 2008-11-13 2010-05-20 Astrazeneca Ab Azaquinolinone derivatives and uses thereof
CN101964338B (zh) * 2009-07-24 2012-11-14 日月光半导体制造股份有限公司 半导体封装件、其制造方法及重布芯片封胶体
US20110017498A1 (en) * 2009-07-27 2011-01-27 Endicott Interconnect Technologies, Inc. Photosensitive dielectric film
US8198551B2 (en) 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
US9082832B2 (en) * 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US20130256884A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
US8813016B1 (en) * 2013-01-28 2014-08-19 Taiwan Semiconductor Manufacturing Company Limited Multiple via connections using connectivity rings
US9502336B2 (en) * 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
CN107027238B (zh) * 2016-01-29 2020-08-18 奥特斯(中国)有限公司 包括铜填充多径激光钻孔的元件载体
US9974174B1 (en) * 2016-10-26 2018-05-15 Nxp Usa, Inc. Package to board interconnect structure with built-in reference plane structure
CN107135598A (zh) * 2017-04-07 2017-09-05 天津莱尔德电子材料有限公司 散热装置及电子设备
JP7147683B2 (ja) * 2019-05-17 2022-10-05 株式会社デンソー 電力変換装置
CN111970810A (zh) * 2019-05-20 2020-11-20 庆鼎精密电子（淮安）有限公司 多层树脂基板及其制作方法
KR102606964B1 (ko) * 2019-07-03 2023-11-29 삼성에스디에스 주식회사 다층 구조 내 경로 라우팅을 위한 원형 프레임 생성 방법 및 컴퓨팅 장치
TW202206286A (zh) 2020-07-28 2022-02-16 美商聖高拜塑膠製品公司 介電基板及其形成方法
TW202408798A (zh) 2020-12-16 2024-03-01 美商聖高拜塑膠製品公司 介電基板及其製造方法
US20210410273A1 (en) * 2021-07-06 2021-12-30 Intel Corporation Hybrid Boards with Embedded Planes

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
JPH01307294A (ja) 1988-06-03 1989-12-12 Fujitsu Ltd 多層プリント基板
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5121190A (en) 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5483421A (en) 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5313366A (en) 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6031723A (en) 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JPH09232376A (ja) 1996-02-26 1997-09-05 Fujitsu Ltd 突起電極を用いた表面実装構造及び中間基板
WO1998006243A1 (de) * 1996-07-31 1998-02-12 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
US5894173A (en) 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
US6117759A (en) 1997-01-03 2000-09-12 Motorola Inc. Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
JP3877095B2 (ja) 1997-09-09 2007-02-07 株式会社三井ハイテック 半導体装置
US5982630A (en) * 1997-11-06 1999-11-09 Intel Corporation Printed circuit board that provides improved thermal dissipation
JP2000022071A (ja) 1998-06-29 2000-01-21 Denso Corp バンプを有する電子部品
JP2000024150A (ja) 1998-07-10 2000-01-25 Mitsubishi Rayon Co Ltd 繊維強化プラスチック製ゴルフクラブシャフト
US6354000B1 (en) * 1999-05-12 2002-03-12 Microconnex Corp. Method of creating an electrical interconnect device bearing an array of electrical contact pads
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100568953C (zh) * 2003-05-22 2009-12-09 特纳广播网有限公司 用于动态生成和分布对广播信号的同步增强效果的系统和方法

Also Published As

Publication number Publication date
US6373717B1 (en) 2002-04-16
US20020085364A1 (en) 2002-07-04
CN1304174A (zh) 2001-07-18
SG87132A1 (en) 2002-03-19
US6829823B2 (en) 2004-12-14
MY133518A (en) 2007-11-30

Similar Documents

Publication Publication Date Title
CN1213479C (zh) 具有高密度互连层的电子封装件
US7329816B2 (en) Electronic package with optimized lamination process
CN1184686C (zh) 电子元件用的电子封装及其制造方法
KR100634174B1 (ko) 다층 상호접속 구조, 그 제조 방법, 다층 상호접속 구조를 포함하는 전기 구조 및 그 제조 방법
US7830004B2 (en) Packaging with base layers comprising alloy 42
US7038142B2 (en) Circuit board and method for fabricating the same, and electronic device
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
US20040160752A1 (en) Electronic component built-in module and method of manufacturing the same
CN1337145A (zh) 多层印刷电路板及其制造方法
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
CN1738039A (zh) 半导体器件及其制造方法
CN1551708A (zh) 多层布线板
JP2011199250A (ja) 多層配線基板、及び多層配線基板の製造方法
JP2002290052A (ja) 多層配線基板
JP2010225955A (ja) インターポーザ
JP3587451B2 (ja) 多層相互接続構造および電子パッケージ
JP2005244163A (ja) 中継基板付き基板及びその製造方法
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JP2004356619A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2001332827A (ja) 回路基板およびそれを用いた電子部品搭載回路基板
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
JPS63301586A (ja) スル−ホ−ル回路基板およびその製造方法
JP2012151228A (ja) 複合配線基板及び複合配線基板の製造方法
Frémont et al. Impact of the PCB design on the crack risk of CSP assemblies subjected to temperature cycling and drop tests
JP2004207535A (ja) 配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170313

Address after: American California

Patentee after: Ultratech Corporation

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050803

Termination date: 20180630

CF01 Termination of patent right due to non-payment of annual fee