CN1209908A - 半导体器件的制造装置 - Google Patents

半导体器件的制造装置 Download PDF

Info

Publication number
CN1209908A
CN1209908A CN97191880A CN97191880A CN1209908A CN 1209908 A CN1209908 A CN 1209908A CN 97191880 A CN97191880 A CN 97191880A CN 97191880 A CN97191880 A CN 97191880A CN 1209908 A CN1209908 A CN 1209908A
Authority
CN
China
Prior art keywords
semiconductor device
manufacturing installation
silicon
halogen
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97191880A
Other languages
English (en)
Other versions
CN1134829C (zh
Inventor
今井伸一
二河秀夫
地割信浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1209908A publication Critical patent/CN1209908A/zh
Application granted granted Critical
Publication of CN1134829C publication Critical patent/CN1134829C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在半导体制造装置的反应室(7)内的下部电极(3)上的硅衬底(6)的周围配置具有平均粗糙度为1~1000μm的粗糙面的、作为卤族元素清除构件的硅环(12),在硅衬底(6)的上方配置具有平均粗糙度为1~1000μm的粗糙面的、作为卤族元素清除构件的上部硅电极(5),通过使用C2F6作为导入反应室(7)内的气体,能从制造装置工作的起始状态起有效地清除氟元素,提供与现有装置相比能够缩短半导体器件老化时间的半导体器件的制造装置。

Description

半导体器件的制造装置
                      技术领域
本发明涉及半导体器件的干法刻蚀装置。
                      背景技术
近年来,半导体器件的集成度有了惊人的提高。集成度的提高是受到工艺技术进步支持的结果,特别是光刻技术及干法刻蚀技术的进步对集成度的提高起了重大的作用。如果注视有关最近的干法刻蚀技术的话,则有从微细化的观点出发积极地利用低气压、高密度等离子体的方向。在这样的背景中,正在开发、销售使用了电子回旋共振等离子体、感应耦合型等离子体及螺旋极化波激励等离子体的干法刻蚀装置(例:“Semiconductor World”1993年10月第68~75页)。
下面,根据使用了图1中所示的感应耦合型等离子体的装置,说明有关现有的氧化膜刻蚀装置之一例的构成。
图1中,1为感应线圈;2为高频电源,用于把高频功率供给到感应线圈1。3为下部电极;4为高频电源,用于把高频电压供给到下部电极3。5为上部硅电极;6为硅衬底,将其配置到下部电极3上,配置成在反应室7内与上部硅电极5平行。8为压力控制阀,9为排气泵,通过这些装置使反应室7内保持为给定的压力。10为储气瓶,用于通过质量流量计13把C2F6供给反应室7内。11为加热器,使上部硅电极5保持为给定的温度。12为硅环,将其配置到下部电极3上,以便把硅衬底6包围起来。13为质量流量计;14为匹配器,用于使高频电源4与下部电极3等的阻抗保持匹配。
从储气瓶10把C2F6导入反应室7内、并保持给定的压力,通过从高频电源2把高频功率供给感应线圈1,使反应室7内生成等离子体。通过把偏压从高频电源4加到下部电极3上,从等离子体引入离子,对硅衬底6进行刻蚀。
通过硅环12及上部硅电极5(下面,把它们合称为硅构件)与硅的反应使等离子体中的氟减少,从而对硅衬底6实现氧化膜的高刻蚀速率比(参照图2B)。如图3B中所示,该硅构件具有平滑的表面,其表面凹凸H的平均粗糙度约为0.1μm左右。
图4的15中示出当使用表面平滑的现有硅构件时,其使用时间T与硅衬底的氧化膜刻蚀速率对抗蚀剂的选择比R之间关系的一例。
为了使硅构件成为能够清除(scavenge)卤族元素的状态需要一定的时间,在这样的老化处理结束后可得到稳定的刻蚀速率。
但是,从图4的15可知,在使用表面平滑硅构件的现有的制造装置中,为了使氧化膜刻蚀速率对抗蚀剂的选择比R稳定需要较长的时间。即,存在为了使硅构件成为能够清除卤族元素的状态,老化处理时间必须长的问题。
                        发明的公开
本发明的目的在于,为了解决上述现有的问题,通过具备在表面上设置了凹凸的卤族元素清除构件,提供能够缩短老化时间的半导体器件的制造装置。
为了达到上述目的,本发明半导体器件的制造装置的特征在于:在干法刻蚀装置反应室内具备表面上设置了微小凹凸的卤族元素清除构件。
根据上述的半导体器件的制造装置,因为具备在表面上设置了凹凸的卤族元素清除构件,所以,从起始状态起保持对卤族元素的有效表面积,由此来缩短老化时间。
在上述半导体器件的制造装置中,微小凹凸的平均粗糙度最好是1—1000μm。在这样的范围内能够缩短老化时间,而且,能够防止刻蚀中止等有害影响。
还有,在上述半导体器件的制造装置中,微小凹凸的平均粗糙度最好是1~10μm。
还有,在上述半导体器件的制造装置中,卤族元素清除构件最好包含从硅及碳中选出的至少一种材料。
还有,在上述半导体器件的制造装置中,卤族元素清除构件最好是配置到应该刻蚀的硅基体材料周围的硅环。
还有,在上述半导体器件的制造装置中,卤族元素清除构件最好是配置到应该刻蚀的硅基体材料上方的上部硅电极。
还有,在上述半导体器件的制造装置中,最好利用湿法刻蚀形成凹凸。
还有,在上述半导体器件的制造装置中,在干法刻蚀中使用的气体最好是C2F6。使用C2F6能够在反应室内生成等离子体。
                      附图的简单说明
图1为本发明一实施例的半导体器件的刻蚀装置的构成图。
图2A为示出本发明装置的原理的模型图;图2B为示出现有装置的原理的模型图。
图3A为本发明一实施例的装置中的卤族元素清除构件的表面扩大图;图3B为现有例装置中的卤族元素清除构件的表面扩大图。
图4为示出把本发明一实施例装置的使用时间T与硅衬底的氧化膜刻蚀速率对抗蚀剂的选择比R的关系与现有例装置的情况进行对比的图。
                  用于实施发明的最佳形态
本发明的半导体器件的制造装置与上述现有装置最不同之处在于,作为卤族元素清除构件、即硅环12及上部硅电极5,使用表面具有凹凸的粗糙面的构件。
下面,参照附图,说明有关本发明的一实施例。该实施例装置的基本结构如图1中所示,因为它与现有例相同,所以,省略其详细说明。作为导入反应室7内的气体使用C2F6,使其压力为5×10-3Torr。而且,如图3A中所示,把硅环12及上部硅电极5的表面凹凸H的平均粗糙度取为1μm以上,是现有卤族元素清除构件表面粗糙度的10倍以上。再者,图3A的表面状态(表面结构)中显现出硅的结晶粒界,与图3B的表面状态不同。
通过使所谓硅环12及上部硅电极5的卤族元素清除构件的表面成为粗糙面,能够从制造装置工作的起始状态起对氟元素进行清除。图2A中示意性地示出此机理。再者,图2B中示出现有构件的清除机理。
从图2A、2B中所示模型可知,可以认为,在卤族元素清除构件有效表面积大的情况下,能够对更多的氟进行清除。但是,在有效表面积过大的情况下,由于对氟过分地清除而对刻蚀停止等特性产生有害影响,所以,最好是使其表面粗糙度为1000μm以下。
因而,卤族元素清除构件的凹凸平均粗糙度在1~1000μm的范围内较为理想,在1~10μm内更为理想。
能够通过湿法刻蚀作成上述那样的卤族元素清除构件的粗糙面。本实施例的粗糙面通过使用氟化氢(HF)为1、硝酸(HNO3)为10的混合比的溶剂,采用液温为25℃、30分钟的湿法刻蚀而制成。
图4为示出把本发明实施例装置、即使用了表面粗糙度大的卤族元素清除构件的装置的使用时间T与硅衬底的氧化膜刻蚀速率对抗蚀剂的选择比R的关系与现有例装置的情况进行对比的图。15示出现有例的测定结果,16示出本发明的实施例的测定结果。
对于本实施例的卤族元素清除构件来说,采用了凹凸的平均粗糙度为3μm的构件。现有装置的卤族元素清除构件凹凸的平均粗糙度为0.2μm。还有,在本实施例及现有装置中,硅环的内径都是210.4mm,外径为272.9mm,厚度为12.9mm。
从图4可知,与以15示出的现有例相比,以16示出的本实施例到达硅衬底的氧化膜刻蚀速率对抗蚀剂的选择比R的稳定时间变短。例如,假定氧化膜刻蚀速率对抗蚀剂的选择比R的标准值为7.5,则以15示出的现有例到达标准值7.5的老化时间需要32.5个小时,与此相对,以16示出的本实施例的老化时间为零。
再者,在上述本实施例中,作为卤族元素清除构件使用了硅,但是,不用说代之以使用碳也能得到同样的效果。
如上面已说明的那样,在本发明的半导体器件的制造装置中,通过在卤族元素清除构件的表面上设置微小的凹凸,能够缩短老化时间。
                    工业上利用的可能性
如上所述,根据与本发明有关的半导体器件的制造装置,因为能够缩短干法刻蚀时的老化时间,所以,能够作为半导体器件的硅衬底的干法刻蚀装置来利用。

Claims (8)

1.一种半导体器件的制造装置,其特征在于:在半导体器件的干法刻蚀装置中,在反应室内具有表面上设置了微小凹凸的卤族元素清除构件。
2.根据权利要求1中所述的半导体器件的制造装置,其特征在于:微小凹凸的平均粗糙度为1~1000μm。
3.根据权利要求1中所述的半导体器件的制造装置,其特征在于:微小凹凸的平均粗糙度为1~10μm。
4.根据权利要求1中所述的半导体器件的制造装置,其特征在于:卤族元素清除构件包含从硅及碳中选出的至少一种材料。
5.根据权利要求1中所述的半导体器件的制造装置,其特征在于:卤族元素清除构件是配置在应刻蚀的硅基体材料周围的硅环。
6.根据权利要求1中所述的半导体器件的制造装置,其特征在于:卤族元素清除构件是配置到应刻蚀的硅基体材料上方的上部硅电极。
7.根据权利要求1中所述的半导体器件的制造装置,其特征在于:利用湿法刻蚀形成凹凸。
8.根据权利要求1中所述的半导体器件的制造装置,其特征在于:在干法刻蚀中使用的气体为C2F6
CNB971918805A 1996-01-26 1997-01-23 半导体器件的制造装置 Expired - Fee Related CN1134829C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1143496 1996-01-26
JP11434/1996 1996-01-26
JP11434/96 1996-01-26

Publications (2)

Publication Number Publication Date
CN1209908A true CN1209908A (zh) 1999-03-03
CN1134829C CN1134829C (zh) 2004-01-14

Family

ID=11777987

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971918805A Expired - Fee Related CN1134829C (zh) 1996-01-26 1997-01-23 半导体器件的制造装置

Country Status (6)

Country Link
US (1) US6214740B1 (zh)
EP (1) EP0966028A1 (zh)
KR (1) KR100309225B1 (zh)
CN (1) CN1134829C (zh)
TW (1) TW371779B (zh)
WO (1) WO1997027622A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296977C (zh) * 2001-12-04 2007-01-24 安内华株式会社 绝缘膜刻蚀装置
CN100456433C (zh) * 2004-11-15 2009-01-28 东京毅力科创株式会社 聚焦环、等离子体蚀刻装置及等离子体蚀刻方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054874B2 (ja) * 1999-12-02 2012-10-24 ティーガル コーポレイション リアクタ内でプラチナエッチングを行う方法
US7075031B2 (en) * 2000-10-25 2006-07-11 Tokyo Electron Limited Method of and structure for controlling electrode temperature
US20090084987A1 (en) * 2007-09-28 2009-04-02 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus
US20110057326A1 (en) * 2008-12-17 2011-03-10 Takayuki Kai Method for forming through electrode and semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776840A (en) 1980-10-31 1982-05-14 Victor Co Of Japan Ltd Forming method of pattern
JPS61276322A (ja) 1985-05-31 1986-12-06 Mitsubishi Electric Corp 半導体製造装置
JPS6247130A (ja) 1985-08-27 1987-02-28 Kokusai Electric Co Ltd 反応性イオンエツチング装置
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
JPH0826464B2 (ja) 1989-10-20 1996-03-13 イビデン株式会社 プラズマエツチング用電極板
JP3044824B2 (ja) * 1991-04-27 2000-05-22 ソニー株式会社 ドライエッチング装置及びドライエッチング方法
KR100281345B1 (ko) * 1992-12-01 2001-03-02 조셉 제이. 스위니 전자기 결합성 플래너 플라즈마 장치에서의 산화물 에칭 공정
JPH07161702A (ja) * 1993-10-29 1995-06-23 Applied Materials Inc 酸化物のプラズマエッチング方法
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
US5474649A (en) * 1994-03-08 1995-12-12 Applied Materials, Inc. Plasma processing apparatus employing a textured focus ring
US6007673A (en) * 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296977C (zh) * 2001-12-04 2007-01-24 安内华株式会社 绝缘膜刻蚀装置
CN100456433C (zh) * 2004-11-15 2009-01-28 东京毅力科创株式会社 聚焦环、等离子体蚀刻装置及等离子体蚀刻方法

Also Published As

Publication number Publication date
KR100309225B1 (ko) 2002-02-19
WO1997027622A1 (fr) 1997-07-31
KR19990082008A (ko) 1999-11-15
US6214740B1 (en) 2001-04-10
CN1134829C (zh) 2004-01-14
EP0966028A4 (zh) 1999-12-22
EP0966028A1 (en) 1999-12-22
TW371779B (en) 1999-10-11

Similar Documents

Publication Publication Date Title
US5314575A (en) Etching method and apparatus
US6322716B1 (en) Method for conditioning a plasma etch chamber
CN1118086C (zh) 等离子体工艺设备及等离子体工艺设备的腔体腐蚀方法
US6770567B2 (en) Method of reducing particulates in a plasma etch chamber during a metal etch process
CN1592954A (zh) 蚀刻高长径比零件的方法
KR101468249B1 (ko) 액티브 하드 마스크의 플라즈마 식각 동안 인-시튜 포토레지스트 스트립
CN1633701A (zh) 用于有机硅酸盐玻璃低k介质腐蚀应用的用于o2和nh3的蚀刻后光刻胶剥除
JP2012500480A (ja) バリア層除去方法及び装置
KR100255405B1 (ko) 드라이에칭방법
KR20030022361A (ko) 티타늄 질화물 에칭방법
CN1206932A (zh) 制造半导体器件的清洗组合物和用其制备该器件的方法
CN1134829C (zh) 半导体器件的制造装置
US5891354A (en) Methods of etching through wafers and substrates with a composite etch stop layer
JP2626913B2 (ja) シリコン表面の処理方法
KR19990087012A (ko) 커패시터 하부전극의 반구형 그레인 형성전 전처리방버베
CN1210773C (zh) 除去剩余光致抗蚀剂和残留侧壁钝化物的原位后蚀刻方法
CN1551307A (zh) 半导体器件的制造方法和等离子体蚀刻装置的清洁方法
US6534423B1 (en) Use of inductively-coupled plasma in plasma-enhanced chemical vapor deposition reactor to improve film-to-wall adhesion following in-situ plasma clean
CN1203442A (zh) 干法腐蚀半导体层的工艺和设备
KR20240012526A (ko) 고온 세정들을 위한 처리
US8152918B2 (en) Methods for epitaxial silicon growth
US5110410A (en) Zinc sulfide planarization
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
KR100373460B1 (ko) 고효율 SiC 소자제작을 위한 건식식각 공정
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040114

Termination date: 20130123

CF01 Termination of patent right due to non-payment of annual fee