KR100309225B1 - 반도체장치의제조장치및드라이에칭방법 - Google Patents

반도체장치의제조장치및드라이에칭방법 Download PDF

Info

Publication number
KR100309225B1
KR100309225B1 KR1019980705727A KR19980705727A KR100309225B1 KR 100309225 B1 KR100309225 B1 KR 100309225B1 KR 1019980705727 A KR1019980705727 A KR 1019980705727A KR 19980705727 A KR19980705727 A KR 19980705727A KR 100309225 B1 KR100309225 B1 KR 100309225B1
Authority
KR
South Korea
Prior art keywords
dry etching
halogen element
silicon
semiconductor device
manufacturing apparatus
Prior art date
Application number
KR1019980705727A
Other languages
English (en)
Other versions
KR19990082008A (ko
Inventor
신이치 이마이
히데오 니코
노부히로 지와리
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR19990082008A publication Critical patent/KR19990082008A/ko
Application granted granted Critical
Publication of KR100309225B1 publication Critical patent/KR100309225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 제조장치의 반응실(7) 내의 하부전극(3)상의 실리콘 기판(6)의 주위에 평균 거칠기가 1 내지 1000 ㎛의 거친면을 가지는 할로겐 원소 스캐빈지 부재로서의 실리콘 링(12)을 배치하고, 실리콘 기판(6)의 상방에 평균 거칠기가 1 내지 1000 ㎛의 거친면을 가지는 할로겐 원소 스캐빈지 부재로서의 상부 실리콘 전극(5)을 배치하며, 반응실(7) 내로 도입하는 가스로서 C2F6을 사용함으로써, 제조장치의 가동 초기상태에서 불소원소를 효과적으로 스캐빈지할 수 있고, 종래의 장치에 비해, 반도체 장치의 에이징 시간을 단축할 수 있는 반도체장치의 제조장치를 제공한다.

Description

반도체장치의 제조장치 및 드라이 에칭방법{Semiconductor manufacturing apparatus and drying etching method}
본 발명은 반도체 장치의 제조장치 및 드라이 에칭 방법에 관한 것이다.
최근의 반도체 장치의 집적도 향상은 눈부시다. 집적도 향상은 프로세스 기술의 진보에 의한 결과이고, 특히 리소그래피 기술과 드라이 에칭 기술의 진보가 집적도 향상에 대해 큰 역할을 담당해 왔다. 최근의 드라이 에칭 기술에 대해 주목하면, 미세화의 관점에서 저 가스 압력, 고밀도 플라즈마를 적극적으로 이용하는 방향에 있다. 그와 같은 배경에서, 전자 사이클로트론 공명 플라즈마, 유도결합형 플라즈마나 헬리콘(helicon)파 여기(勵起) 플라즈마를 이용한 드라이 에칭장치가 차차 개발, 판매되고 있다(예:「Semiconductor World」1993년 10월호 제68∼75 페이지).
이하, 종래의 산화막 에칭장치의 일 예의 구성에 대해 도 1에 도시한 유도 결합형 플라즈마를 이용한 장치에 의거하여 설명한다.
도 1에서, 1은 유도코일, 2는 고주파 전원으로 유도코일(1)에 고주파 전력을 공급하기 위한 것이다. 3은 하부전극, 4는 고주파 전원으로 하부전극(3)에 고주파전압을 공급하기 위한 것이다. 5는 상부 실리콘 전극이고, 6은 실리콘 기판으로 하부전극(3) 상에 배치되어 상부 실리콘 전극(5)과 반응실(7) 내에 평행으로 배치되어 있다. 8은 압력제어 밸브, 9는 배기펌프이고, 이들에 의해 반응실(7) 안이 소정의 압력으로 유지된다. 10은 가스 봄베이고, 매스 플로우(mass flow)(13)를 통하여 반응실(7) 내로 C2F6를 공급하기 위한 것이다. 11은 히터이고, 상부 실리콘 전극(5)을 소정 온도로 유지한다. 12는 실리콘 링이고, 하부전극(3) 상에 있어서 실리콘 기판(6)을 둘러싸도록 배치되어 있다. 13은 매스 플로우, 14는 매춰(matcher)이고, 고주파 전원(4)과 하부전극(3) 등과의 임피던스를 맞추기 위한 것이다.
반응실(7) 내에 가스 봄베(10)로부터 C2F6를 도입하여 소정 압력으로 유지하고, 유도코일(1)에 고주파 전원(2)으로부터 고주파 전력을 공급함으로써, 반응실(7) 내에 플라즈마를 생성시킨다. 하부전극(3)에 고주파 전원(4)에서 바이어스 전압을 인가함으로써 플라즈마로부터 이온을 끌어들여 실리콘 기판(6)을 에칭한다.
실리콘 링(12)과 상부 실리콘 전극(5)(이하 이들을 합쳐 실리콘 부재라고 한다)은 플라즈마중의 불소를 실리콘과의 반응으로 감소시킴으로써, 실리콘 기판(6)에 대해 산화막의 높은 에칭 속도비를 실현시키는 것이다(도 2b 참조). 이 실리콘 부재는 평활한 표면을 가지고, 도 3b에 도시한 바와 같이, 표면의 요철(凹凸) H의 평균 거칠기는 약 0.1 ㎛ 정도이다.
도 4의 참조부호 15에, 표면이 평활한 종래의 실리콘 부재를 사용했을 때의 그 사용시간(T)과 실리콘 기판의 산화막 에칭 레이트 대 레지스트 선택비 R과의 관계의 일 예를 도시한다.
실리콘 부재가 할로겐 원소를 스캐빈지(scavenge)할 수 있는 상태로 하기 위해서는 일정시간을 요하고, 이와 같은 에이징(ageing)을 종료한 후에 안정된 에칭 레이트를 얻을 수 있다.
그러나, 도 4의 참조부호 15에서 알 수 있는 바와 같이, 표면이 평활한 실리콘 부재를 사용한 종래의 제조장치로는 산화막 에칭 레이트 대 레지스트 선택비 R이 안정되기 위해서는 장시간을 요한다. 즉, 실리콘 부재가 할로겐 원소를 스캐빈지할 수 있는 상태로 하기 위해서는 긴 에이징 시간이 필요하다는 문제가 있었다.
도 1은 본 발명의 일 실시예의 반도체장치의 에칭장치의 구성도,
도 2a는 본 발명의 장치의 원리를 나타내는 모델도, 도 2b는 종래 장치의 원리를 나타내는 모델도,
도 3a는 본 발명의 일 실시예의 장치의 할로겐 원소 스캐빈지 부재의 표면확대도, 도 3b는 종래예의 장치의 할로겐 원소 스캐빈지 부재의 표면확대도,
도 4는 본 발명의 일실시예 장치의 사용시간(T)과 실리콘기판의 산화막 에칭 레이트 대 레지스트 선택비 R과의 관계를, 종래 예의 장치에 의한 경우와 대비하여 도시한 도면이다.
본 발명은, 상기 종래의 문제를 해결하기 위해, 표면에 요철 설치한 할로겐 원소 스캐빈지 부재를 구비함으로써, 에이징 시간을 단축할 수 있는 반도체 장치의 제조장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 반도체장치의 제조장치는, 드라이 에칭장치의 반응실내에 표면에 미소한 요철을 설치한 할로겐 원소 스캐빈지 부재를 가지고, 미소한 요철의 평균 거칠기가 1 내지 1000 ㎛인 것을 특징으로 한다.
상기와 같은 반도체장치의 제조장치에 의하면, 표면에 요철을 설치한 할로겐원소 스캐빈지 부재를 구비하고 있으므로, 할로겐 원소에 대한 실효적인 표면적을 초기 상태에서 유지하고, 그에 따라 에이징 시간이 단축된다.
또한, 미소한 요철의 평균 거칠기가 1 내지 1000㎛이므로, 에이징 시간을 단축할 수 있고, 또한, 에칭 멈춤 등의 악영향을 방지할 수 있다.
또한 상기 반도체장치의 제조장치에 있어서, 미소한 요철의 평균 거칠기는 1 내지 10㎛인 것이 바람직하다.
또한, 상기 반도체장치의 제조장치에 있어서, 할로겐 원소 스캐빈지 부재는 실리콘 및 탄소에서 선택된 적어도 한 개의 재료를 포함하는 것이 바람직하다.
또한, 상기 반도체 장치의 제조장치에 있어서, 할로겐 원소 스캐빈지 부재는 에칭해야 할 실리콘 기재의 주위에 배치되는 실리콘 링인 것이 바람직하다.
또한, 상기 반도체장치의 제조장치에 있어서, 할로겐원소 스캐빈지 부재는 에칭해야 할 실리콘 기재의 상방에 배치되는 상부 실리콘 전극인 것이 바람직하다.
또한, 상기 반도체장치의 제조장치에 있어서, 요철을 웨트 에칭으로 만드는 것이 바람직하다.
또한, 상기 반도체장치의 제조장치에 있어서, 드라이 에칭에 이용하는 가스는 C2F6인 것이 바람직하다. C2F6를 이용하면, 반응실내에 플라즈마를 생성시킬 수 있다.
본 발명의 반도체장치의 제조장치가 상기한 종래의 장치와 가장 다른 점은 할로겐 원소 스캐빈지 부재 즉 실리콘 링(12) 및 상부 실리콘 전극(5)으로써, 표면이 요철을 가지는 거친면 부재를 사용한 것이다.
이하, 본 발명의 일 실시예에 대해 도면을 참조하면서 설명한다. 이 실시예 장치의 기본적인 구조는 도 1에 도시한대로 이고, 이것은 종래예와 마찬가지이므로, 상세한 설명은 생략한다. 반응실(7) 내로 도입되는 가스로서 C2F6를 사용하고, 그 압력을 5 x10-3Torr로 했다. 그리고, 실리콘 링(12) 및 상부 실리콘 전극(5)은 도 3a에 도시하는 바와 같이, 표면의 요철 H의 평균 거칠기는 1㎛ 이상으로 종래의 할로겐 원소 스캐빈지 부재의 표면 거칠기의 10배 이상으로 한다. 또한 도 3a의 표면상태(표면 모포로지)는 실리콘의 결정 입자경계가 나타나 있고, 도 3b의 표면상태와는 다른 것이다.
실리콘 링(12) 및 상부 실리콘 전극(5)이라는 할로겐 원소 스캐빈지 부재의 표면을 거친면으로 함으로써, 제조장치 가동의 초기상태에서 불소원소를 스캐빈지할 수 있다. 그 매카니즘을 도 2a에 모식적으로 도시한다. 또한 도 2b는 종래부재에 의한 스캐빈지의 매카니즘을 나타내고 있다.
도 2a, b에 도시한 모델에서도 명백한 바와 같이, 할로겐 원소 스캐빈지 부재의 유효 표면적이 넓은 경우, 보다 많은 불소를 스캐빈지할 수 있다고 생각된다. 그런데, 유효 표면적이 너무 넓은 경우에는, 불소를 지나치게 스캐빈지해 버리므로, 에칭 멈춤 등 특성에 악영향을 주게되므로, 그 표면 거칠기는 1000 ㎛ 이하인 것이 바람직하다.
따라서, 할로겐 원소 스캐빈지 부재의 요철 평균 거칠기는 바람직하게는 1 내지 1000㎛의 범위이고, 특히 바람직한 것은 1 내지 10㎛의 범위이다.
상기와 같은 할로겐 원소 스캐빈지 부재의 거친면은 웨트 에칭에 의해 만들 수 있다. 본 실시예는 불화수소(HF)가 1, 초산(HNO3)이 10인 혼합비의 용제를 이용하여, 액온 25℃에서 30분간의 웨트 에칭에 의해 제작하였다.
도 4는 본 발명의 실시예장치, 즉 표면의 거칠기가 큰 할로겐 원소 스캐빈지 부재를 사용한 장치의 사용시간(T)과 실리콘기판의 산화막 에칭 레이트 대 레지스트 선택비(R)와의 관계를, 종래 장치에 의한 경우와 대비하여 도시한 것이다. 15가 종래예, 16이 본 발명의 실시예의 측정결과를 도시한 것이다.
본 실시예의 할로겐 원소 스캐빈지 부재에는, 요철의 평균 거칠기가 3 ㎛인 것을 이용했다. 종래장치의 할로겐 원소 스캐빈지 부재의 요철의 평균 거칠기는 0.2 ㎛인 것을 이용했다. 또한 본 실시예와 종래장치는 모두 실리콘 링이 내직경210.4mm, 외직경 272.9mm, 두께 12.9mm인 것을 이용했다.
도 4에서 명백한 바와 같이, 16으로 표시한 본 실시예의 것은 15로 표시한 종래예의 것에 비해, 실리콘 기판의 산화막 에칭 레이트 대 레지스트 선택비(R)의 안정에 이르는 시간이 짧아진다. 예를 들면, 산화막 에칭 레이트 대 레지스트 선택비(R)의 규격치를 7.5로 하면, 15로 표시한 종래예의 것은 규격치를 7.5에 이르는데 32.5시간의 에이징 시간을 요하는데 대해, 16으로 표시한 본 실시예의 것은 에이징 시간이 제로이다.
또한, 상기한 본 실시예에서는 할로겐 원소 스캐빈지 부재로써 실리콘을 사용했는데, 이에 대신하여 카본을 사용해도 동등한 효과를 얻을 수 있는 것은 말할것도 없다.
이상 설명한 바와 같이 본 발명의 반도체장치의 제조장치에서는, 할로겐 원소 스캐빈지 부재의 표면에 미소한 요철을 설치함으로써, 에이징 시간을 단축할 수 있다.
이상과 같이 본 발명에 관한 반도체장치의 제조장치에 의하면, 드라이 에칭시의 에이징 시간을 단축할 수 있으므로, 반도체장치의 실리콘기판의 드라이 에칭장치로써 이용할 수 있다.

Claims (15)

  1. 반도체장치의 드라이 에칭장치에 있어서, 반응실내에 표면에 미소한 요철(凹凸)을 설치한 할로겐 원소 스캐빈지 부재를 가지고, 미소한 요철의 평균 거칠기가 1 내지 1000 ㎛인 것을 특징으로 하는 반도체장치의 제조장치.
  2. (삭제)
  3. 제1항에 있어서, 미소한 요철의 평균 거칠기는 1 내지 10㎛인 것을 특징으로 하는 반도체장치의 제조장치.
  4. 제1항에 있어서, 상기 할로겐 원소 스캐빈지 부재는 실리콘 및 탄소에서 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 반도체장치의 제조장치.
  5. 제1항에 있어서, 상기 할로겐 원소 스캐빈지 부재는 에칭해야할 실리콘기재의 주위에 배치되는 실리콘 링인 것을 특징으로 하는 반도체장치의 제조장치.
  6. 제1항에 있어서, 상기 할로겐 원소 스캐빈지 부재는 에칭해야 할 실리콘기재의 상방에 배치되는 상부 실리콘 전극인 것을 특징으로 하는 반도체장치의 제조장치.
  7. 제1항에 있어서, 요철을 웨트 에칭으로 형성하는 것을 특징으로 하는 반도체장치의 제조장치.
  8. 제1항에 있어서, 상기 드라이 에칭에 이용하는 가스는 C2F6인 것을 특징으로 하는 반도체장치의 제조장치.
  9. 표면에 평균 거칠기가 1 내지 1000㎛의 범위의 미소한 요철이 형성되고, 플라즈마 중에 포함되는 불소를 스캐빈지할 수 있는 할로겐 원소 스캐빈지 부재를, 플라즈마를 사용한 드라이 에칭장치의 반응실 내에 설치하는 단계와,
    상기 반응실 내에, 표면에 산화막과 레지스트막이 형성된 기판을 설치하는 단계와,
    상기 기판 상에 형성된 산화막을 C 및 F를 포함하는 가스를 사용하여 드라이 에칭을 행하는 단계를 포함하며,
    상기 드라이 에칭은 상기 할로겐 원소 스캐빈지 부재를 상기 반응실 내에 설치하는 단계 후에, 상기 기판을 상기 반응실 내에 최초로 설치한 직후부터 개시하고, 또한 산화막 에칭 레이트 대 레지스터 선택비가 상기 드라이 에칭을 안정하게 행하는 규격치 이하의 조건에서 행하는 것을 특징으로 하는 드라이 에칭방법.
  10. 제9항에 있어서, 상기 미소한 요철의 평균 거칠기가 1 내지 10 ㎛인 것을 특징으로 하는 드라이 에칭방법.
  11. 제9항에 있어서, 상기 미소한 요철을 웨트 에칭으로 형성하는 것을 특징으로 하는 드라이 에칭방법.
  12. 제9항에 있어서, 상기 할로겐 원소 스캐빈지 부재는 실리콘 및 탄소에서 선택된 적어도 하나의 부재를 포함하는 것을 특징으로 하는 드라이 에칭방법.
  13. 제9항에 있어서, 상기 할로겐 원소 스캐빈지 부재는 에칭해야 할 실리콘기재의 주위에 배치되는 실리콘 링인 것을 특징으로 하는 드라이 에칭방법.
  14. 제9항에 있어서, 상기 할로겐 원소 스캐빈지 부재는 에칭해야할 실리콘기재의 상방에 배치되는 상부 실리콘 전극인 것을 특징으로 하는 드라이 에칭방법.
  15. 제9항에 있어서, 상기 드라이 에칭에 이용하는 가스는 C2F6인 것을 특징으로 하는 드라이 에칭방법.
KR1019980705727A 1996-01-26 1997-01-23 반도체장치의제조장치및드라이에칭방법 KR100309225B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1143496 1996-01-26
JP96-11434 1996-01-26
PCT/JP1997/000151 WO1997027622A1 (fr) 1996-01-26 1997-01-23 Appareil de fabrication de semiconducteurs

Publications (2)

Publication Number Publication Date
KR19990082008A KR19990082008A (ko) 1999-11-15
KR100309225B1 true KR100309225B1 (ko) 2002-02-19

Family

ID=11777987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705727A KR100309225B1 (ko) 1996-01-26 1997-01-23 반도체장치의제조장치및드라이에칭방법

Country Status (6)

Country Link
US (1) US6214740B1 (ko)
EP (1) EP0966028A1 (ko)
KR (1) KR100309225B1 (ko)
CN (1) CN1134829C (ko)
TW (1) TW371779B (ko)
WO (1) WO1997027622A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054874B2 (ja) * 1999-12-02 2012-10-24 ティーガル コーポレイション リアクタ内でプラチナエッチングを行う方法
WO2002034451A1 (en) * 2000-10-25 2002-05-02 Tokyo Electron Limited Method of and structure for controlling electrode temperature
JP3971603B2 (ja) * 2001-12-04 2007-09-05 キヤノンアネルバ株式会社 絶縁膜エッチング装置及び絶縁膜エッチング方法
JP4645167B2 (ja) * 2004-11-15 2011-03-09 東京エレクトロン株式会社 フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
US20090084987A1 (en) * 2007-09-28 2009-04-02 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus
WO2010070826A1 (ja) * 2008-12-17 2010-06-24 パナソニック株式会社 貫通電極の形成方法及び半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276322A (ja) * 1985-05-31 1986-12-06 Mitsubishi Electric Corp 半導体製造装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776840A (en) * 1980-10-31 1982-05-14 Victor Co Of Japan Ltd Forming method of pattern
JPS6247130A (ja) * 1985-08-27 1987-02-28 Kokusai Electric Co Ltd 反応性イオンエツチング装置
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
JPH0826464B2 (ja) * 1989-10-20 1996-03-13 イビデン株式会社 プラズマエツチング用電極板
JP3044824B2 (ja) * 1991-04-27 2000-05-22 ソニー株式会社 ドライエッチング装置及びドライエッチング方法
KR100281345B1 (ko) * 1992-12-01 2001-03-02 조셉 제이. 스위니 전자기 결합성 플래너 플라즈마 장치에서의 산화물 에칭 공정
JPH07161702A (ja) 1993-10-29 1995-06-23 Applied Materials Inc 酸化物のプラズマエッチング方法
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
US5474649A (en) * 1994-03-08 1995-12-12 Applied Materials, Inc. Plasma processing apparatus employing a textured focus ring
US6007673A (en) * 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276322A (ja) * 1985-05-31 1986-12-06 Mitsubishi Electric Corp 半導体製造装置

Also Published As

Publication number Publication date
EP0966028A4 (ko) 1999-12-22
EP0966028A1 (en) 1999-12-22
WO1997027622A1 (fr) 1997-07-31
KR19990082008A (ko) 1999-11-15
CN1134829C (zh) 2004-01-14
TW371779B (en) 1999-10-11
US6214740B1 (en) 2001-04-10
CN1209908A (zh) 1999-03-03

Similar Documents

Publication Publication Date Title
US8772172B2 (en) Semiconductor device manufacturing method and plasma etching apparatus
US6423242B1 (en) Etching method
US4176003A (en) Method for enhancing the adhesion of photoresist to polysilicon
US8288286B2 (en) Dry-etching method
US6660644B2 (en) Plasma etching methods
EP1238419A1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
US5968374A (en) Methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
JP2005251837A (ja) プラズマ処理方法及びプラズマ処理装置
US20050269294A1 (en) Etching method
US20050106875A1 (en) Plasma ashing method
KR20010080689A (ko) 플루오르화 가스 혼합제를 사용한 폴리실리콘의 플라즈마에칭
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
KR100309225B1 (ko) 반도체장치의제조장치및드라이에칭방법
US6394104B1 (en) Method of controlling and improving SOG etchback etcher
US6787475B2 (en) Flash step preparatory to dielectric etch
US8173036B2 (en) Plasma processing method and apparatus
US6986851B2 (en) Dry developing method
JP3019002B2 (ja) ドライエッチング装置及びドライエッチング方法
JP3921364B2 (ja) 半導体装置の製造方法
US20060196846A1 (en) Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
US6093653A (en) Gas mixture for etching a polysilicon electrode layer and etching method using the same
JP2989671B2 (ja) 半導体装置の製造装置
KR100519675B1 (ko) 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
KR19990045272A (ko) 실리콘 산화막으로부터실리콘 질화막을 선택적으로 식각하기 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee