KR20010080689A - 플루오르화 가스 혼합제를 사용한 폴리실리콘의 플라즈마에칭 - Google Patents

플루오르화 가스 혼합제를 사용한 폴리실리콘의 플라즈마에칭 Download PDF

Info

Publication number
KR20010080689A
KR20010080689A KR1020017006993A KR20017006993A KR20010080689A KR 20010080689 A KR20010080689 A KR 20010080689A KR 1020017006993 A KR1020017006993 A KR 1020017006993A KR 20017006993 A KR20017006993 A KR 20017006993A KR 20010080689 A KR20010080689 A KR 20010080689A
Authority
KR
South Korea
Prior art keywords
etching
polysilicon
chamber
gas
sccm
Prior art date
Application number
KR1020017006993A
Other languages
English (en)
Inventor
제프리 친
태호 신
남-현 김
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010080689A publication Critical patent/KR20010080689A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

10,000 Å/min을 초과하는 에칭 속도와 3:1 보다 우수한 포토레지스트 선택도를 제공하기 위하여 플루오르화 가스 화학 물질을 사용하는 폴리시리콘을 에칭하는 방법. 상기 방법은, 예를 들어 4 내지 60 mTorr의 전체 챔버 압력을 가진 50 내지 60 sccm의 SF6, 1 내지 40 sccm의 CHF3와 같은 플루오로카본(fluorocarbon) 및 40 내지 50 sccm 의 O2와 같은 플루오르화 가스 및 플루오로카본 가스의 조합을 사용하여 이루어진다.에칭 플라즈마를 생성하는 에칭 화학물질에 적용되는 전력은 유도 결합된 안테나를 통하여 400-1500 watts의 유도 소스 전력(13.56 ㎒)과 웨이퍼 지지대 내의 음극 전극을 통하여 적용되는 200-1500 watts의 음극 바이어스 전력(12.56 ㎒)이다. 웨이퍼를 지지하는 지지대는 0-50 ℃로 유지된다.

Description

플루오르화 가스 혼합제를 사용한 폴리실리콘의 플라즈마 에칭{PLASMA ETCHING OF POLYSILICON USING FLUORINATED GAS MIXTURES}
1. 발명의 기술분야
본 발명은 실리콘을 에칭하는 프로세스에 관한 것으로, 보다 자세하게는 집적 회로 메모리 디바이스의 스토리지 노드(storage node)를 형성하는 폴리실리콘을 에칭하는 방법에 관한 것이다.
2. 배경 기술
반도체 기판에 형성된 트렌치(trench)는 아이솔레이션, 커페시터 형성, 트랜지스터 형성 및 이와 유사한 것을 포함하는 집적 회로를 제작하는데 폭넓게 사용된다. 트렌치를 사용하는 경우 중 중요한 용도로는 다이나믹 랜덤 엑세스 메모리 소자(dynamic random access memory device: DRAM)의 스토리지 노드로서 트렌치 커패시터를 형성하는 것이다. 트렌치 커페시터는 상대적으로 작은 면적을 차지하지만, 커페시터를 형성하는데 사용되는 트렌치의 깊이로 인하여 넓은 전극 표면을 가지므로 바람직하다. 종래의 트렌치 커페시터에 있어서, 트렌치 월(trench wall)은 커페시터의 한 전극을 형성하고, 상기 월(wall)은 얇은 유전체 재료로 피복되고, 그리고 나서 트렌치의 나머지 부분은 폴리실리콘으로 채워져서 폴리실리콘이 커페시터의 제 2 전극을 형성한다. 이와 같이, 트렌치에 기반을 둔(trench-based) DRAM 장치는 평면형(planar) 또는 적층형(stacked) 커페시터를 사용하는 다른 형태의 메모리 디바이스보다 작은 면적을 사용한다. 트렌치 커페시터의 커페시턴스를 최대화하기 위하여, 트렌치 월의 표면적을 최대화하는데 즉, 트렌치가 깊고 벽은 실질적으로 수직이 된다.
스토리지 노드의 또 다른 형태는 산화물 층으로부터 상승한 폴리실리콘의 돌출부를 형성하도록 폴리실리콘 층을 마스킹하고 에칭함으로써 형성된다. 이러한 돌출부는 지지 산화물 층(supporting oxide layer)에 의하여 상호 격리되어 있다. 그런 다음, 폴리실리콘은 유전체 박막층에 의하여 피복되고 폴리실리콘의 외부 피복이 유전체 층에 도포되어, 내부 폴리실리콘 돌출부 및 외부 폴리실리콘 층이 커페시터의 전극을 형성하게 된다. 이러한 형태의 스토리지는 내부 폴리실리콘 표면이 넓은 표면적을 가지도록 형성되는 것을 가능하게 한다.
통상적으로, 스토리지 노드는 마스킹된 폴리실리콘 기판의 이방적인 화학적 또는 반응성 이온 에칭을 사용하여 형성된다. 에칭 화학 물질(Etching chemistry)은 HBr, Cl2, O2, SF6및 N2와 같은 화학 물질을 조합하여 이용한다. 폴리실리콘이 상기 화gkr 물질의 조합에 노출되는 경우, 폴리실리콘의 에칭 속도는 거의 4000Å/min이며 포토레지스트 선택도(photoresist selectivity)는 2:1보다 작으며, 통상적으로는 용이하게 달성할 수 있는 1.8:1의 값을 가진다. 최대 에칭 속도는 웨이퍼를 프로세싱하는 최대 가용 처리량에 직접 비례하는데, 예를 들어 에칭 속도가 줄어들수록 단위 시간당 완전히 프로세싱되는 웨이퍼는 줄어든다. 이처럼, 에칭 속도를 증가시켜 프로세스의 처리량을 증가시키는 것이 바람직하다. 하지만, 에칭 속도가 증가하면 에칭 선택도는 감소한다고 알려져 있다. 이와 같이, 높은 에칭 속도에 대해서는 두꺼운 포토레지스트 층(예를 들어, 8000 내지 9000 Å)이 요구된다. 이와 같은 두꺼운 포토레지스트는 스토리지 노드 측벽을 부정확하게 에칭시킴으로써 불규칙한 측벽을 형성하고 부적합한 스토리지 노드 작동을 일으킨다.
그러므로, 종래 기술에 포토레지스트 선택도에 영향을 미치지 않고 에칭 속도를 증가시키는 폴리실리콘 에칭 방법이 요청된다.
발명의 요약
종래 기술과 연관된 단점들은 10,000 Å/min를 초과하는 에칭 속도와 3:1보다 우수한 포토레지스트 선택도를 제공하도록 설퍼 헥사플로오라이드(sulfur hexaflouride, SF6)/ 트리플루오로메탄(trifluoromethane, CHF3)/ 산소(oxygen, O2)와 같은 플루오르화 가스 화학 물질(fluorinated gas chemistry)을 사용하는 폴리실리콘 에칭 방법에 의하여 극복된다. 이 방법은 예를 들어, 50 내지 60 sccm의 SF6, 1 내지 40 sccm의 CHF3와 같은 플루오로카본(fluorocarbon) 및 40 내지 50 sccm 의 O2의 조합을 사용하여 이루어지는데, 전체 챔버 압력은 4 내지 60 mTorr이다, 에칭 플라즈마를 생성하기 위하여 에칭 화학물에 인가되는 전력은, 유도 결합된 안테나에 의한 400 내지 1500의 유도 소스 전력(12.56 ㎒)과, 그리고 웨이퍼 지지대(wafer suppor pedestal) 내부의 음극 전극에 의하여 인가되는 200 내지 1500 watts의 음극 바이어스 전력(13.56 ㎒)이다. 안테나를 지지하는 돔의 온도는 80℃, 챔버 벽은 65 ℃ 그리고 웨이퍼를 지지하는 지지대는 0 내지 50 ℃에서 유지된다.
도면의 간단한 설명
본 발명은 첨부된 도면과 함께 하기된 상세한 설명을 통하여 용이하게 이해될 수 있다:
도 1은 본 발명의 에칭 프로세스를 형성하는 데 사용되는 플라즈마 프로세싱 장치의 개략도이다;
도 2a는 본 발명의 방법에 의하여 에칭하기 전의 기판 단면도를 도시한다;
도 2b는 폴리실리콘 층에 패턴을 형성하는 본 발명의 방법에 의하여 에칭된 후의 도 2a의 기판 단면도를 도시한다.
이해를 돕기 위하여 가능한 경우 도면에 공통되는 동일한 요소를 지칭함에 동일한 도면 부호를 사용하였다.
상세한 설명
본 발명의 에칭 프로세스는 Califonia의 Santa Clara에 있는 Applied Materials, Inc로부터 입수 가능한 실리콘 에칭 DPS(Decoupled Plasma Source) Centura?에칭 시스템으로 이루어진다. DPS 시스템의 상세한 설명은 Yan Ye 등이 1996년 5월 7일자의 Eleventh Symposium of Plasma Processing의 Proceedings에 기술하였고, 또한 Electrochemical Society Proceedings의 Vol. 96-12, pp 222-233(1996)으로 출간되었다.
도 1은 DPS 에칭 프로세싱 챔버(110)의 개략도로, 유전체의 돔형 천장(120)(여기서는 돔(120)으로 명명됨)에 배치되고 라디오-프리퀀시 소스(radio-frquency source: RF source, 118)(이 소스는 일반적으로 약 12.56 ㎒에서 조정 가능한 주파수를 지닌 RF 신호를 생성할 수 있다.)에 연결된 적어도 한 개의 유도 코일 안테나 부분(112)을 포함하도록 구성된다. RF 소스(118)가 매칭 네트워크(matching network, 119)를 통하여 안테나(112)에 결합되어 있다. 또한 프로세스 챔버(110)는 제 2 RF 소스(122)에 연결되어 있는 기판 지지대(음극)(116)를 포함하며, 상기 제 2 RF 소스(122)는 일반적으로 약 13.56 ㎒의 주파수를 가지는 RF 신호를 생성할 수 있다. 제 2 RF 소스(122)는 매칭 네트워크(124)를 거쳐 음극(116)에 연결되어 있다. 또한 챔버(110)는 전기적 그라운드(134)에 접지되어 있는 전도성 챔버 벽(130)을 포함한다. 중앙 처리 장치(CPU), 메모리(142) 및 CPU에 대한 지원 회로(support circuits, 146)를 포함하는 제어기(140)가 에칭 프로세스 제어를 용이하게 하도록 DPS 에칭 프로세싱 챔버(100)의 다양한 요소에 결합되어 있다.
작동시에, 반도체 기판(114)은 기판 지지대(116) 상에 배치되고, 가스 성분들이 유입 포트(126)를 통하여 가스 패널(gas panel, 138)을 통하여 프로세스 챔버(110)로 공급된다. 상기 제 1 및 2 RF 소스(118 및 122)로부터 각각 안테나(112) 및 음극(116)으로 RF 전력을 공급함으로써 프로세스 챔버(110) 내에서 플라즈마가 점화된다. 에칭 챔버(110)의 내부 압력은 진공 펌프(136)와, 그리고 챔버(110)와 상기 진공 펌프(136) 사이에 위치한 스로틀 밸브(127)를 사용하여 제어된다. 챔버 벽(130)의 표면 온도는 챔버(110)의 벽(130)에 배치된 액체-함유 도관(도시 안됨)을 사용하여 제어된다.
기판(114)의 온도는 지지대(116)의 온도를 안정화시키고, 그리고 소스(148)로부터 기판(114)의 후면과 지지대 표면 상의 그루브(도시 안됨)에 의하여 형성된 채널로 헬륨 가스를 유동시킴으로써 제어된다. 헬륨 가스는 기판(114)과 지지대(116) 사이의 열 전달을 용이하게 하는 데 사용된다. 에칭 프로세스 동안, 기판(114)은 플라즈마에 의하여 대략 30-130 ℃의 정상 상태 온도로 점진적으로 가열된다. 돔(120) 및 지지대(116) 모두를 온도 제어하여, 기판(114)은 0℃ 내지 50 ℃로 유지된다. 이러한 기판 온도를 얻기 위하여, 돔(120)은 약 80 ℃의 온도로, 챔버 벽은 약 65 ℃의 온도로 유지된다.
유도성 코일 안테나(112)에 인가되는 RF 전력은 50 ㎑와 13.56 ㎒사이의 주파수를 가지고, 수 백 와트로부터 수천 와트까지의 전력으로 변할 수 있다. 지지대에 공급되는 전력은 DC이거나 RF일 수 있다. 본 발명의 바람직한 실시예로서, 안테나 전력은 주파수가 12.56 ㎒인 400 내지 1500 watts 사이의 전력을 가지는 반면, 바이어스 전력은 주파수가 13.56 ㎒인 200 내지 450 watts의 전력을 가진다.
상기 기술된 챔버를 용이하게 제어하기 위하여, CPU(144)는, 다양한 챔버 및 서브프로세서를 제어하는 산업 설비에 사용될 수 있는, 범용 컴퓨터 프로세서의 한 형태일 수 있다. 메모리(142)는 랜덤 엑세스 메모리(random access memory, RAM), 리드 온리 메모리(read only memory, ROM), 플로피 디스크, 하드 디스크 또는 다른 형태의 디지털 저장기와 같이 용이하게 사용가능한 메모리일 수 있다. 지원 회로(146)는 종래의 방식으로 프로세서를 지원하기 위하여 CPU(144)에 연결되어 있다. 이러한 회로들은 캐시, 전력 공급원, 클락 회로, 입/출력 회로 및 서브시스템 및 이와 유사한 것을 포함한다. 본 발명의 에칭 프로세스를 실행하는 데 사용되는 이러한 제어 소프트웨어들은 통상적으로 소프트웨어 루틴으로 메모리(142)에 저장된다. 소프트웨어는 CPU에 의하여 제어되는 하드웨어로부터 원격으로 배치된 CPU에 의하여 저장되고/저장되거나 실행된다.
CPU(144)에 의하여 실행되는 경우에, 소프트웨어 루틴은 범용 컴퓨터를 챔버 작동을 제어하여 에칭 프로세스를 실행하는 특정 용도의 컴퓨터(제어기, 140)로 전환시킨다. 소프트웨어 루틴에 의하여 실행되는 특정 프로세스 단계는 도 2a 및 도 2b에 대하여 이하에서 상세하게 논의된다.
비록 본 발명의 프로세스는 소프트웨어 루틴으로 실행되는 것으로 논의되었지만, 여기서 논의되는 몇몇 방법의 단계들은 소프트웨어 제어기에 의해서 뿐만 아니라 하드웨어에서도 잘 수행될 수 있다. 이처럼, 본 발명은 컴퓨터 시스템 상에서 작동되는 소프트웨어로, 특정 집적 회로 응용 또는 다른 형태의 하드웨어 실행으로, 또는 소프트웨어와 하드웨어의 조합으로 실행될 수 있다.
도 2a는 두께가 1000 Å인 산화물 층(202)을 포함하는 에칭되기 전의 필름 구조(film structure, 200)의 단면 프로파일을 도시하는데, 상기 산화물 층(202)은 두께가 7000 Å인 심자외선(deep ultra violet : DUV) 포토레지스트층(206)을 사용하여 마스킹되는 8-10000 Å 두께의 폴리실리콘 층(204)을 지지한다. 예를 들어, DUV 포토레지스트 층(206)은 Massachusetts의 Marlboro의 Shipley 사로부터 입수 가능한 APEX E이다. 스토리지 노드의 내부 폴리실리콘 전극을 형성하기 위하여, 통상적으로는 폴리실리콘(204)의 일부분(208)을 반응 에칭 화학 물질에 노출시키도록 포토레지스트 층(206)이 패턴화되었다. 상기 챔버(110)에서 실행된 것 같은, 본 발명의 에칭 프로세스는 폴리실리콘 층(204)의 노출된 돌출부(208)를 제거하여 스토리지 노드의 한 전극을 형성할 폴리실리콘 돌출부를 남긴다. 본질적으로 돌출부는 각 원하는 돌출부 위치 주변의 폴리실리콘에서 호(moat)를 에칭함으로써 형성된다.
도 2b는 내부 폴리실리콘 전극을 형성하는데 사용될 한 쌍의 폴리실리콘 돌출부(300 및 302)의 단면 프로파일을 도시한다. 물론, DRAM 소자로 사용하기 위하여는 프로세스가 256 Mbyte DRAM 의 스토리지 노드로 사용하기 위한 2억 5천 6백만 개 만큼의 수 많은 돌출부를 형성한다. 256 Mbyte DRAM의 여분(redundancy)을 용이하게 하도록, 소자는 5억 1천 2백만 개 만큼 많은 수의 스토리지 노드를 가질 수 있다. 돌출부(300 및 302)는 0.18 내지 0.25 ㎛사이의 산화물 층에 의하여 분리되어 있는 데, 예를 들면 돌출부들은 전기적으로 상호 격리되어 있는 것이다. 각각의 돌출부는 0.5 ㎛ ×0.18 ㎛의 치수를 가진 타원형 베이스를 가지고 있고, 거의 8000-10000 Å의 수직 높이를 가지고 있다. 산화물 층의 수평 표면에 대하여 돌출부의 측부는 87° 내지 90 °사이의 전형적인 각으로 실질적인 수직을 이룬다. 하지만, 전극 표면을 증가시키도록 측부는 몇몇 방식에 따라 테이퍼지거나 프로파일될 수 있다.
이와 같은 구조를 가지기 위하여, 본 발명은 SF6/ CHF3/ O2의 혼합물과 같은 플루오르화 가스의 혼합물을 포함하는 화학 물질을 사용한다. 이러한 화학 물질은10,000Å/min를 초과하는 에칭 속도와 3:1보다 우수한 포토레지스트 선택도를 제공한다. 이 방법은 상기 DPS 에칭 챔버에서 실행되는데, 50 내지 60 sccm의 SF6, 1 내지 40 sccm의 CHF3와 같은 플루오로카본(fluorocarbon) 및 40 내지 50 sccm 의 O2의 조합을 사용하고, 전체 압력은 4 내지 60 mTorr이다. 상기 DPS 에칭 챔버에서 실행된다. 가스는 가스 패널(138)로부터 공급되고, 압력은 진공 펌프(136) 및 밸브(127)에 의하여 설정된다. 챔버 압력 및 가스 유량 모두는 제어기(140)에 의하여 제어된다.
다른 플루오로-하이드로-카본 가스는 디플루오로메탄(CH2F2) 및 플루오로메탄(CH3F) 또는 이와 유사한 것을 포함하는 CHF3를 대신할 수 있는데, 예를 들면 탄소, 수소 그리고 플루오르를 포함하는 가스등이다. 더욱 중합하는 특성을 가진 플루오로카본 가스에 대한 유량은 감소되는데, 예를 들면, CH3F의 유량이 CHF3의 유량보다 작다. 또한, 다른 플루오린에 기초한 가스들이 니트로젠 트리플루오라이드(nitrogen trifluoride, NF3), 테트라플루오로메탄(tetrafluoromethane, CF6) 및 이와 유사한 것을 포함하는 SF6를 대체할 수 있다.
에칭 플라즈마를 생성하는 화학물질에 인가되는 전력은 12.56 ㎒에서의 400-1500 watts인 유도 소스 전력과, 13.56 ㎒에서의 200-1500 watts인 음극 바이어스 전력이다. 일단 챔버에 반응 가스가 충분한 압력으로 있으면, 제어기(140)는 챔버로의 RF 전력의 효율적인 결합을 이루도록, 매칭 네트워크(119 및 124)를 제어할뿐만 아니라 전력 소스(118 및 122)를 활성화시킨다. 부가적으로, 에칭 프로세스를 통하여, 챔버 벽(130)을 거치고 돔(120)의 위로 유동하는 냉각제 유동 뿐만 아니라 헬륨 소스(148)를 제어기(140)가 제어함으로써 웨이퍼 온도를 일정하게 유지한다. 이처럼, 안테나를 지지하는 돔의 온도는 약 80 ℃이고, 벽의 온도는 약 65 ℃이며, 지지대의 온도는 0-50 ℃로 유지된다.
앞서 언급한 조건하에서, 본 발명은 3:1보다 우수한 포토레지스트 선택도와 10:1보다 훨씬 큰 산화물 선택도 및 10,000 Å/min보다 큰 폴리실리콘 에칭 속도를 가진다.
DPS 에칭 프로세싱 챔버를 사용한 이 결과들을 이루는 한 실시예로서, 다음 방법을 상기한 DPS 에칭 프로세싱 챔버에 사용하였다.
SF6 55 sccm
CHF3 5 sccm
O2 14 sccm
안테나 전력 1500 Watts
음극 전력 200 Watts
지지대 온도 10℃
여기서는 본발명을 설명하는데 다양한 실시예가 도시되고 상세하게 기술되었지만, 당업자는 이러한 설명을 이용하여 다른 다양한 실시예를 용이하게 안출해 낼 수 있다.

Claims (23)

  1. 챔버 내에서 폴리실리콘 층을 플라즈마 에칭하는 방법으로서:
    챔버에 플루오르화 가스 및 플루오로하이드로카본 가스를 포함하는 플라즈마 소스 가스를 제공하는 단계;
    챔버 내의 플라즈마를 점화하는 단계; 및
    상기 폴리실리콘을 에칭하는 단계를 포함하는 방법.
  2. 제 1항에 있어서, 상기 플라즈마 소스 가스 내의 플루오르화 가스가 SF6, NF3, 및 CF4를 포함하는 가스 그룹으로부터 선택되는 방법.
  3. 제 1항에 있어서, 상기 플라즈마 소스 가스 내의 플루오로하이드로카본 가스가 CHF3, CH2F2, 및 CH3F를 포함하는 가스 그룹으로부터 선택되는 방법.
  4. 제 1항에 있어서, 상기 플라즈마 소스 가스가 50 내지 60 sccm의 SF6, 1 내지 40 sccm의 CHF3, 및 40 내지 50 sccm의 O2를 포함하는 방법.
  5. 제 1항에 있어서, 상기 점화 단계가 음극 전극에 200 내지 450 watts의 바이어스 전력을 인가하는 단계를 포함하는 방법.
  6. 제 1항에 있어서, 상기 점화 단계가 유도 결합된 안테나에 400 내지 1500 watts의 유도 소스 전력을 인가하는 단계를 포함하는 방법.
  7. 제 1항에 있어서, 상기 챔버 압력이 4 내지 60 mTorr 사이인 방법.
  8. 제 1항에 있어서, 상기 에칭 단계가:
    상기 폴리실리콘을 5000 Å/min를 초과하는 속도로 에칭하는 단계; 및
    상기 폴리실리콘을 에칭하는 속도의 절반보다도 작은 속도로 포토레지스트 층을 에칭하는 단계를 더 포함하는 방법.
  9. 제 1항에 있어서, 상기 에칭 단계동안, 챔버 내의 폴리실리콘 층을 지지하는 지지대가 0℃와 50 ℃ 사이의 온도로 유지되는 방법.
  10. 폴리실리콘 층을 플라즈마 에칭하는 방법으로서:
    챔버에 SF6, CHF3및 산소를 포함하는 플라즈마 소스 가스를 공급하는 단계;
    음극 전극에 200 내지 450 watts의 바이어스 전력을 인가하고, 유도 결합된 안테나에 400 내지 1500 watts의 유도 소스 전력을 인가함으로써 챔버 내에서 플라즈마를 점화하는 단계; 및
    상기 폴리실리콘을 에칭하는 단계를 포함하는 방법.
  11. 제 10항에 있어서, 상기 플라즈마 소스 가스가 50 내지 60 sccm의 SF6, 1 내지 40 sccm의 CHF3, 및 40 내지 50 sccm의 O2를 포함하는 방법.
  12. 제 10항에 있어서, 상기 챔버 내의 가스 압력이 4 내지 60 mTorr 사이인 방법.
  13. 제 10항에 있어서, 상기 에칭 단계가:
    5,000 Å/min를 초과하는 속도로 상기 폴리실리콘을 에칭하는 단계; 및
    상기 폴리실리콘을 에칭하는 속도의 절반보다도 작은 속도로 포토레지스트 층을 에칭하는 단계를 더 포함하는 방법.
  14. 제 10항에 있어서, 상기 에칭 단계 동안, 챔버 내의 폴리실리콘 층을 지지하는 지지대가 0℃와 50 ℃사이의 온도로 유지되는 방법.
  15. 실행되는 경우 범용 컴퓨터가 에칭 프로세싱 챔버 내의 폴리실리콘 층을 플라즈마 에칭하는 방법을 사용하는 에칭 프로세싱 챔버를 제어할 수 있도록 하는 소프트웨어 루틴을 포함하는 컴퓨터 판독 가능 기록 매체로서, 상기 방법이:
    상기 챔버에 플루오르화 가스 및 플루오로하이드로카본 가스를 포함하는 플라즈마 소스 가스를 공급하는 단계;
    상기 챔버 내에 플라즈마를 점화하는 단계; 및
    상기 폴리실리콘을 에칭하는 단계를 포함하는 컴퓨터 판독 가능 기록 매체.
  16. 제 15항에 있어서, 상기 플라즈마 소스 가스 내의 플루오르화 가스가 SF6, NF3, 및 CF4를 포함하는 가스 그룹으로부터 선택되는 컴퓨터 판독 가능 기록 매체.
  17. 제 15항에 있어서, 상기 플라즈마 소스 가스 내의 플루오로카본 가스가 CHF3, CH2F2, 및 CH3F를 포함하는 가스 그룹으로부터 선택되는 컴퓨터 판독 가능 기록 매체.
  18. 제 15항에 있어서, 상기 플라즈마 소스 가스가 50 내지 60 sccm의 SF6, 1 내지 40 sccm의 CHF3, 및 40 내지 50 sccm의 O2를 포함하는 컴퓨터 판독 가능 기록 매체.
  19. 제 15항에 있어서, 상기 방법의 상기 점화 단계가 음극 전극에 200 내지 450watts 의 바이어스 전력을 인가하는 단계를 포함하는 컴퓨터 판독 가능 기록 매체.
  20. 제 15항에 있어서, 상기 방법의 상기 점화 단계가 유도 결합된 안테나에 400 내지 1500 watts의 유도 소스 전력을 인가하는 단계를 포함하는 컴퓨터 판독 가능 기록 매체.
  21. 제 15항에 있어서, 상기 챔버의 압력이 4 내지 60 mTorr 사이인 컴퓨터 판독 가능 기록 매체.
  22. 제 15항에 있어서, 상기 방법의 상기 에칭 단계가:
    5,000 Å/min를 초과하는 속도로 상기 폴리실리콘을 에칭하는 단계; 및
    상기 폴리실리콘을 에칭하는 속도의 절반보다도 작은 속도로 포토레지스트 층을 에칭하는 단계를 더 포함하는 컴퓨터 판독 가능 기록 매체.
  23. 제 15항에 있어서, 상기 에칭 단계동안, 챔버 내의 폴리실리콘 층을 지지하는 지지대가 0℃와 50 ℃ 사이의 온도로 유지되는 컴퓨터 판독 가능 기록 매체.
KR1020017006993A 1998-12-03 1999-12-01 플루오르화 가스 혼합제를 사용한 폴리실리콘의 플라즈마에칭 KR20010080689A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/206,201 US6312616B1 (en) 1998-12-03 1998-12-03 Plasma etching of polysilicon using fluorinated gas mixtures
US09/206,201 1998-12-03
PCT/US1999/028594 WO2000033372A1 (en) 1998-12-03 1999-12-01 Plasma etching of polysilicon using fluorinated gas mixtures

Publications (1)

Publication Number Publication Date
KR20010080689A true KR20010080689A (ko) 2001-08-22

Family

ID=22765397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017006993A KR20010080689A (ko) 1998-12-03 1999-12-01 플루오르화 가스 혼합제를 사용한 폴리실리콘의 플라즈마에칭

Country Status (5)

Country Link
US (1) US6312616B1 (ko)
JP (1) JP2002531946A (ko)
KR (1) KR20010080689A (ko)
TW (1) TW464982B (ko)
WO (1) WO2000033372A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200122984A (ko) * 2019-04-19 2020-10-28 주식회사 히타치하이테크 플라스마 처리 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583063B1 (en) * 1998-12-03 2003-06-24 Applied Materials, Inc. Plasma etching of silicon using fluorinated gas mixtures
US6415198B1 (en) 1999-06-25 2002-07-02 Applied Materials, Inc. Plasma etching of silicon using a chlorine chemistry augmented with sulfur dioxide
US7115523B2 (en) * 2000-05-22 2006-10-03 Applied Materials, Inc. Method and apparatus for etching photomasks
US6391790B1 (en) 2000-05-22 2002-05-21 Applied Materials, Inc. Method and apparatus for etching photomasks
US7183201B2 (en) 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20040012451A (ko) * 2002-05-14 2004-02-11 어플라이드 머티어리얼스, 인코포레이티드 포토리소그래픽 레티클을 에칭하는 방법
WO2004112119A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Precision Products Co., Ltd. シリコンエッチング方法及び装置並びにエッチングシリコン体
US20060054183A1 (en) * 2004-08-27 2006-03-16 Thomas Nowak Method to reduce plasma damage during cleaning of semiconductor wafer processing chamber
US20060090773A1 (en) * 2004-11-04 2006-05-04 Applied Materials, Inc. Sulfur hexafluoride remote plasma source clean
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7749400B2 (en) * 2005-12-16 2010-07-06 Jason Plumhoff Method for etching photolithographic substrates
US20090068767A1 (en) * 2007-09-12 2009-03-12 Lam Research Corporation Tuning via facet with minimal rie lag
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
US9280051B2 (en) 2013-06-12 2016-03-08 Applied Materials, Inc. Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer
US8937021B2 (en) 2013-06-20 2015-01-20 Applied Materials, Inc. Methods for forming three dimensional NAND structures atop a substrate
US9236255B2 (en) 2013-06-26 2016-01-12 Applied Materials, Inc. Methods for forming three dimensional NAND structures atop a substrate
CN108271308A (zh) * 2016-12-30 2018-07-10 中微半导体设备(上海)有限公司 一种在电感耦合等离子体处理装置内点燃等离子体的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4741799A (en) 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US4666555A (en) 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
US4726879A (en) 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
US5643473A (en) 1987-07-31 1997-07-01 Hitachi, Ltd. Dry etching method
US5429070A (en) 1989-06-13 1995-07-04 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
JPH0383335A (ja) 1989-08-28 1991-04-09 Hitachi Ltd エッチング方法
US5358601A (en) 1991-09-24 1994-10-25 Micron Technology, Inc. Process for isotropically etching semiconductor devices
JP3024317B2 (ja) 1991-10-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
US5242538A (en) * 1992-01-29 1993-09-07 Applied Materials, Inc. Reactive ion etch process including hydrogen radicals
US5716494A (en) 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
JP2993303B2 (ja) 1992-12-16 1999-12-20 モトローラ株式会社 エッチングガス
DE4317623C2 (de) 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
US5433823A (en) 1993-09-30 1995-07-18 Cain; John L. Selective dry-etching of bi-layer passivation films
EP0706070A3 (de) 1994-10-04 1997-04-02 Siemens Ag Verfahren zum Trockenätzen eines Halbleitersubstrats
EP0729175A1 (en) 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
US5759921A (en) 1995-09-21 1998-06-02 Lsi Logic Corporation Integrated circuit device fabrication by plasma etching
FR2739494B1 (fr) 1995-09-29 1997-11-14 Suisse Electronique Microtech Procede de fabrication de pieces de micromecanique ayant une partie en diamant constituee au moins d'une pointe, et pieces de micromecanique comportant au moins une pointe en diamant
US5854136A (en) 1996-03-25 1998-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Three-step nitride etching process for better critical dimension and better vertical sidewall profile
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
KR100230981B1 (ko) 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US5880033A (en) 1996-06-17 1999-03-09 Applied Materials, Inc. Method for etching metal silicide with high selectivity to polysilicon
US5855681A (en) 1996-11-18 1999-01-05 Applied Materials, Inc. Ultra high throughput wafer vacuum processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200122984A (ko) * 2019-04-19 2020-10-28 주식회사 히타치하이테크 플라스마 처리 방법
US11257678B2 (en) 2019-04-19 2022-02-22 Hitachi High-Tech Corporation Plasma processing method

Also Published As

Publication number Publication date
TW464982B (en) 2001-11-21
WO2000033372A1 (en) 2000-06-08
JP2002531946A (ja) 2002-09-24
WO2000033372A9 (en) 2000-11-23
US6312616B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
US6583063B1 (en) Plasma etching of silicon using fluorinated gas mixtures
KR20010080689A (ko) 플루오르화 가스 혼합제를 사용한 폴리실리콘의 플라즈마에칭
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
KR100849707B1 (ko) 탄소-도우핑된 저유전체들의 선택적 식각
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6361705B1 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US7470628B2 (en) Etching methods
US4426246A (en) Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch
US20030052088A1 (en) Method for increasing capacitance in stacked and trench capacitors
JPS6252455B2 (ko)
US6703315B2 (en) Method of providing a shallow trench in a deep-trench device
US5759921A (en) Integrated circuit device fabrication by plasma etching
US20040077178A1 (en) Method for laterally etching a semiconductor structure
US6329292B1 (en) Integrated self aligned contact etch
US6221784B1 (en) Method and apparatus for sequentially etching a wafer using anisotropic and isotropic etching
US5950092A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US6653237B2 (en) High resist-selectivity etch for silicon trench etch applications
US7429535B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US6415198B1 (en) Plasma etching of silicon using a chlorine chemistry augmented with sulfur dioxide
KR20000062733A (ko) 불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법
US20040171261A1 (en) Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same
US6767821B1 (en) Method for fabricating an interconnect line
JP3208067B2 (ja) 半導体装置の製造方法
US20050098536A1 (en) Method of etching oxide with high selectivity
US6716769B1 (en) Use of a plasma source to form a layer during the formation of a semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid