WO1997027622A1 - Appareil de fabrication de semiconducteurs - Google Patents

Appareil de fabrication de semiconducteurs Download PDF

Info

Publication number
WO1997027622A1
WO1997027622A1 PCT/JP1997/000151 JP9700151W WO9727622A1 WO 1997027622 A1 WO1997027622 A1 WO 1997027622A1 JP 9700151 W JP9700151 W JP 9700151W WO 9727622 A1 WO9727622 A1 WO 9727622A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
silicon
halogen element
manufacturing apparatus
manufacturing
Prior art date
Application number
PCT/JP1997/000151
Other languages
English (en)
French (fr)
Inventor
Shinichi Imai
Hideo Nikoh
Nobuhiro Jiwari
Original Assignee
Matsushita Electronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corporation filed Critical Matsushita Electronics Corporation
Priority to KR1019980705727A priority Critical patent/KR100309225B1/ko
Priority to US09/051,815 priority patent/US6214740B1/en
Priority to EP97900766A priority patent/EP0966028A1/en
Priority to JP9526736A priority patent/JP2989671B2/ja
Publication of WO1997027622A1 publication Critical patent/WO1997027622A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Definitions

  • the present invention relates to a dry etching device for a semiconductor device.
  • 1 is an induction coil
  • 2 is a high frequency power supply for supplying high frequency power to the induction coil 1.
  • Reference numeral 3 denotes a lower electrode
  • reference numeral 4 denotes a high-frequency power supply for supplying a high-frequency voltage to the lower electrode 3.
  • Reference numeral 5 denotes an upper silicon electrode
  • reference numeral 6 denotes a silicon substrate which is arranged on the lower electrode 3 and is arranged in parallel with the upper silicon electrode 5 in the reaction chamber 7.
  • Reference numeral 8 denotes a pressure control valve
  • 9 denotes an exhaust pump, which keeps the inside of the reaction chamber 7 at a predetermined pressure.
  • 10 is a gas cylinder, and C is introduced into the reaction chamber 7 through the mass flow 13
  • Replacement form (Rule 26) It is for supplying the 2 F 6. 11 is a heater for keeping the upper silicon electrode 5 at a predetermined temperature.
  • Reference numeral 12 denotes a silicon ring, which is arranged on the lower electrode 3 so as to surround the silicon substrate 6.
  • 13 is a mass flow, and 14 is a matcher, which is used for impedance matching between the high-frequency power supply 4 and the lower electrode 3 and the like.
  • F 6 By introducing F 6 to maintain a predetermined pressure and supplying high frequency power from the high frequency power supply 2 to the induction coil 1, plasma is generated in the reaction chamber 7.
  • ions By applying a bias voltage to the lower electrode 3 from the high-frequency power supply 4, ions are drawn from the plasma, and the silicon substrate 6 is etched.
  • the silicon ring 12 and the upper silicon electrode 5 (hereinafter collectively referred to as a silicon member) are used to reduce fluorine in the plasma by reaction with silicon, so that the silicon substrate 6 has a high oxide film relative to the silicon substrate 6. It achieves a speed ratio (see Fig. 2B).
  • This silicon member has a smooth surface, and as shown in FIG. 3B, the average roughness of the surface irregularities H is about 0.1 m.
  • FIG. 4 15 shows an example of the relationship between the usage time T and the selectivity R of the oxide film etch rate of the silicon substrate to the resist when a conventional silicon member having a smooth surface is used.
  • An object of the present invention is to provide a semiconductor device manufacturing apparatus capable of shortening the aging time by providing a halogen element scavenging member having a surface with irregularities in order to solve the conventional problem.
  • a semiconductor device manufacturing apparatus includes a halogen element scavenging member having fine irregularities on the surface in a reaction chamber of a drying apparatus.
  • the apparatus for manufacturing a semiconductor device since the halogen element scavenging member having irregularities on the surface is provided, the effective surface area for the halogen element is maintained from the initial state, and the aging time is thereby reduced. Is short ⁇ ⁇ is.
  • the average roughness of the fine unevenness is 1 to 100 m. Within such a range, the aging time can be shortened, and adverse effects such as etching dust can be prevented.
  • the average roughness of the fine unevenness is 1 to 10 ⁇ .
  • the halogen element scavenging member preferably contains at least one material selected from silicon and carbon.
  • the halogen element scavenging member is a silicon ring disposed around a silicon substrate to be etched.
  • the halogen element scaven In the semiconductor device manufacturing apparatus, the halogen element scaven
  • the upper member is an upper silicon electrode disposed above a silicon substrate to be etched.
  • the unevenness is formed by wet etching.
  • the gas used for dry etching is preferably C 2 F 6 . If C 2 F 6 is used, plasma can be generated in the reaction chamber.
  • FIG. 1 is a configuration diagram of an etching apparatus for a semiconductor device according to one embodiment of the present invention.
  • 2A is a model diagram showing the principle of the device of the present invention
  • FIG. 2B is a model diagram showing the principle of a conventional device.
  • FIG. 3A is an enlarged view of a surface of a halogen element swaging member in an apparatus according to an embodiment of the present invention
  • FIG. 3B is an enlarged view of a surface of a halogen element scavenging member in a conventional apparatus.
  • FIG. 4 is a diagram showing the relationship between the use time T of the apparatus according to one embodiment of the present invention and the selectivity R of the oxide film etch rate of the silicon substrate to the resist in comparison with the case of the conventional apparatus.
  • a halogen element scavenging member that is, a silicon ring is used.
  • a material having a rough surface having an uneven surface is used as 12 and the upper silicon electrode 5.
  • FIG. 1 The basic structure of the device of this embodiment is as shown in FIG. 1
  • FIG. 2A shows the mechanism of scavenging by a conventional member.
  • the surface roughness is preferably 100000 m or less.
  • the average roughness of the irregularities of the halogen element scavenging member is preferably in the range of 1 to L000 m, and particularly preferably in the range of 1 to 10 m.
  • the rough surface of the halogen element scavenging member as described above can be formed by wet etching.
  • hydrogen fluoride (HF) is 1, using a solvent of nitric acid (HN 0 3) 1 0 mixing ratio, liquid temperature 2 5.
  • C was prepared by wet etching for 30 minutes.
  • FIG. 4 shows an apparatus according to an embodiment of the present invention, that is, a halogen having a large surface roughness.
  • halogen element scavenging member of this example a member having an average roughness of 3 m was used.
  • the average roughness of the unevenness of the halogen scavenging member of the conventional device was 0.2 // m.
  • the silicon ring having an inner diameter of 21.4 mm, an outer diameter of 272.9 mm, and a thickness of 12 and 9 mm was used.
  • the embodiment of the present invention shown at 16 has a higher etching selectivity R with respect to the oxide film etch rate of the silicon substrate than the conventional example shown at 15 in FIG.
  • the time to stabilization is getting shorter. For example, assuming that the standard value of the selectivity R of the oxide film resist to resist is 7.5, the conventional example indicated by 15 takes 32.5 hours to reach the standard value of 7.5. While the aging time is required, the aging time of the embodiment shown in 16 is zero.
  • silicon is used as the halogen element scavenging member in the above-described embodiment, it is needless to say that the same effect can be obtained by using forceps instead.
  • the aging time can be reduced by providing minute irregularities on the surface of the halogen element scavenging member.
  • the aging time during dry etching can be shortened.

Description

明 細 書 半導体装置の製造装置 技術分野
本発明は、 半導体装置のドライエッチング装置に関するものである。 背景技術
近年の半導体デバイスの集積度向上には目覚ましいものがある。 集積 度向上はプロセス技術の進歩に支えられた結果であり、 特にホトリソグ ラフィ一技術と ドライエッチング技術の進歩が集積度向上に対して大き な役割を担ってきた。 最近のドライエッチング技術について注目すると 、 微細化の観点から低ガス圧力、 高密度プラズマを積極的に利用する方 向にある。 そのような背景の中、 電子サイクロ トロン共鳴プラズマ、 誘 導結合型プラズマやへリコン波励起プラズマを用いたドライエッチング 装置が次々と開発、 販売されている （例 ： rSemiconductor WorldJ 1 9 9 3年 1 0月号第 6 8〜 7 5ページ） 。
以下、 従来の酸化膜エッチング装置の一例の構成について、 図 1に示 した誘導結合型プラズマを用いた装置に基づいて説明する。
図 1において、 1は誘導コイル、 2は高周波電源で誘導コイル 1に高 周波電力を供給するためのものである。 3は下部電極、 4は高周波電源 で下部電極 3に高周波電圧を供給するためのものである。 5は上部シリ コン電極で、 6はシリコン基板で下部電極 3上に配置され上部シリ コン 電極 5と反応室 7内において平行に配置されている。 8は圧力制御バル ブ、 9は排気ポンプで、 これらによって反応室 7内が所定の圧力に保持 される。 1 0はガスボンベで、 マスフロー 1 3を通して反応室 7内に C
差替 え用紙 （規則 26) 2 F 6を供給するためのものである。 1 1はヒーターで、 上部シリコン電 極 5を所定の温度に保持する。 1 2はシリコンリ ングで、 下部電極 3上 においてシリ コ ン基板 6を囲むよう配置されている。 1 3はマスフロー 、 1 4はマッチヤーで、 高周波電源 4と下部電極 3等とのィンピーダン ス整合をとるためのものである。
反応室 7内にガスボンベ 1 0から C。F 6を導入して所定の圧力に保持 し、 誘導コイル 1に高周波電源 2から高周波電力を供給することによつ て、 反応室 7内にプラズマを生成させる。 下部電極 3に高周波電源 4か らバイアス電圧を印加することによってプラズマからイオンを引き込ん で、 シリ コン基板 6のエッチングをする。
シリコンリング 1 2と上部シリコン電極 5 (以下これらをあわせてシ リコン部材という） とは、 プラズマ中のフッ素をシリコンとの反応で減 少させることによって、 シリコン基板 6に対して酸化膜の高いエツチン グ速度比を実現させるものである （図 2 B参照） 。 このシリ コ ン部材は 平滑な表面をもち、 図 3 Bに示したように、 表面の凹凸 Hの平均粗さは 、 約 0 . 1 m程度である。
図 4の 1 5に、 表面の平滑な従来のシリコン部材を使用したときの、 その使用時間 Tとシリコン基板の酸化膜エッチレー卜の対レジスト選択 比 Rとの関係の一例を示している。
シリコン部材がハロゲン元素をス力べンジ （scavenge) できる状態に するためには一定時間を要し、 このようなエージングを終了した後に安 定したエッチレートが得られる。
しかしながら、 図 4の 1 5から分かるように、 表面が平滑なシリコン 部材を使用した従来の製造装置では、 酸化膜エッチレートの対レジスト 選択比 Rが安定するためには長時間を要する。 すなわち、 シリ コン部材 力 、ロゲン元素をス力べンジできる状態にするためには長いエージング
2
え用紙 （規則 26) 時間が必要であるという問題があつた。 発明の開示
本発明は、 前記従来の問題を解決するため、 表面に凹凸を設けたハロ ゲン元素スカベンジ部材を備えることにより、 エージング時間を短縮で きる半導体装置の製造装置を提供することを目的とする。
前記目的を達成するために、 本発明の半導体装置の製造装置は、 ドラ イエツチング装置の反応室内に表面に微小な凹凸を設けたハロゲン元素 スカベンジ部材を有することを特徴とする。
前記のような半導体装置の製造装置によれば、 表面に凹凸を設けたハ ロゲン元素スカベンジ部材を備えているので、 ハロゲン元素に対する実 効的な表面積を初期の状態から保持し、 それによりエージング時間が短 ί ^される。
前記半導体装置の製造装置においては、 微小な凹凸の平均粗さが 1 〜 1 0 0 0 mであることが好ましい。 このような範囲内であれば、 エージング時間が短縮でき、 かつエツチンダストツプなどの悪影響を防 止することができる。
また、 前記半導体装置の製造装置においては、 微小な凹凸の平均粗さ が 1 〜 1 0 μ πιであることが好ましい。
また、 前記半導体装置の製造装置においては、 ハロゲン元素スカベン ジ部材がシリコン及び炭素から選ばれた少なくとも一つの材料を含むこ とが好ましい。
また、 前記半導体装置の製造装置においては、 ハロゲン元素スカベン ジ部材がェッチングすべきシリコン基材の周囲に配置されるシリ コンリ ングであることが好ましい。
また、 前記半導体装置の製造装置においては、 ハロゲン元素スカベン
3
差替 え用紙 （¾ Jj26) ジ部材がェッチングすべきシリコン基材の上方に配置される上部シリコ ン電極であることが好ましい。
また、 前記半導体装置の製造装置においては、 凹凸をゥエツ トエッチ ングで作成することが好ましい。
また、 前記半導体装置の製造装置においては、 ドライエッチングに用 いるガスが C 2 F 6であることが好ましい。 C 2 F 6を用いれば、 反応室内 にプラズマを生成させることができる。 図面の簡単な説明
図 1は本発明の一実施例の半導体装置のェッチング装置の構成図。 図 2 Aは本発明の装置の原理を示すモデル図、 図 2 Bは従来の装置の 原理を示すモデル図。
図 3 Aは本発明の一実施例の装置におけるハロゲン元素ス力べンジ部 材の表面拡大図、 図 3 Bは従来例の装置におけるハロゲン元素スカベン ジ部材の表面拡大図。
図 4は、 本発明の一実施例の装置の使用時間 Tとシリコン基板の酸化 膜エッチレートの対レジスト選択比 Rとの関係を、 従来例の装置による 場合と対比して示した図。 発明を実施するための最良の形態
本発明の半導体装置の製造装置が、 前記した従来の装置と最も異なつ ているところは、 ハロゲン元素スカベンジ部材すなわちシリコンリ ング
1 2および上部シリコン電極 5として、 表面が凹凸を有する粗面の部材 を使用したことである。
以下、 本発明の一実施例について図面を参照しながら説明する。 この 実施例の装置の基本的な構造は図 1に示した通りであり、 これは従来例
4
差替 え用紙 （規則 26) と同様であるため、 詳細な説明は省略する。 反応室 7内に導入するガス として C2F。を使用し、 その圧力を 5 x 1 0 ^T o r r とした。 そして 、 シリ コンリング 1 2および上部シリコン電極 5は、 図 3 Aに示すよう に、 表面の凹凸 Hの平均粗さは、 1 m以上と従来のハロゲン元素スカ ベンジ部材の表面粗さの 1 0倍以上とする。 なお図 3 Aの表面の状態 （ 表面モフォロジ一） はシリ コンの結晶粒界が現われており、 図 3 Bの表 面の状態とは異なるものである。
シリ コンリ ング 1 2および上部シリ コン電極 5といったハロゲン元素 スカベンジ部材の表面を粗面とすることで、 製造装置の稼働の初期の状 態からフッ素元素をス力べンジすることができる。 そのメカニズムを図 2 Aに模式的に示す。 なお、 図 2 Bは従来の部材によるスカベンジのメ 力二ズムを示している。
図 2 A, Bに示したモデルからも明らかなように、 ハロゲン元素スカ ベンジ部材の有効表面積が広い場合、 より多くのフッ素をス力べンジす ることができると考えられる。 ところが、 有効表面積が広すぎる場合に は、 フッ素をスカベンジしすぎてしまうため、 エッチングストツプなど 特性に悪影響を与えることになることから、 その表面粗さは 1 00 0 m以下であることが好ましい。
したがって、 ハロゲン元素スカベンジ部材の凹凸の平均粗さは、 好ま しく は 1〜 ： L 00 0 mの範囲であり、 特に好ましくは 1〜 1 0 の 範囲である。
前記のようなハロゲン元素スカベンジ部材の粗面は、 ゥエツ トエッチ ングにより作成することができる。 本実施例のものは、 フッ化水素 （H F) が 1、 硝酸 （HN 03) が 1 0の混合比の溶剤を用い、 液温 2 5。C で 30分間のウエッ トエツチングにより作成した。
図 4は、 本発明の実施例の装置、 すなわち表面の粗さの大きいハロゲ
5
差替 え用紙 （規則 26) ン元素スカベンジ部材を使用した装置の使用時間 Tとシリコン基板の酸 化膜エツチレ一 卜の対レジス ト選択比 Rとの関係を、 従来装置による場 合と対比して示したものである。 1 5が従来例、 1 6が本発明の実施例 の測定結果を示したものである。
本実施例のハロゲン元素スカベンジ部材には、 凹凸の平均粗さが 3 mのものを用いた。 従来装置のハロゲン元素スカベンジ部材の凹凸の平 均粗さは 0 . 2 // mのものを用いた。 また、 本実施例と従来装置のいず れについても、 シ リ コンリ ングは内径 2 1 0 . 4 m m、 外径 2 7 2 . 9 m m、 厚さ 1 2 , 9 m mのものを用いた。
図 4から明らかなように、 1 6で示した本実施例のものは、 1 5で示 した従来例のものと比べて、 シリ コン基板の酸化膜エッチレー トの対レ ジス ト選択比 Rの安定に至る時間が短くなつている。 例えば、 酸化膜ェ ツチレー トの対レジス ト選択比 Rの規格値を 7 . 5とすれば、 1 5で示 した従来例のものは規格値を 7 . 5に至るのに 3 2 . 5時間のエージン グ時間を要しているの対して、 1 6で示した本実施例のものは、 エージ ング時間がゼロである。
なお、 前記した本実施例ではハロゲン元素スカベンジ部材と してシリ コンを使用したが、 それに代えて力一ボンを使用しても同等の効果が得 られることは言うまでもない。
以上説明したように本発明の半導体装置の製造装置では、 ハロゲン元 素スカベンジ部材の表面に微小な凹凸を設けることにより、 エージング 時間を短縮することができる。 産業上の利用可能性
以上のように、 本発明に係る半導体装置の製造装置によれば、 ドライ エッチングの際のエージング時間を短縮することができるので、 半導体
6
差替え用紙 （規則 26) 装置のシリ コン基板の ドライエツチング装置として利用できる
7
差替え 用紙 ( ^

Claims

請 求 の 範 囲
1 . 半導体装置のドライエッチング装置において、 反応室内に表面に微 小な凹凸を設けたハロゲン元素スカベンジ部材を有することを特徴とす る半導体装置の製造装置。
2 . 微小な凹凸の平均粗さが 1〜 1 0 0 0 である請求項 1記載の半 導体装置の製造装置。
3 . 微小な凹凸の平均粗さが 1〜 1 0 // mである請求項 1記載の半導体 装置の製造装置。
4 . ハロゲン元素ス力べンジ部材がシリコン及び炭素から選ばれた少な くとも一つの材料を含む請求項 1記載の半導体装置の製造装置。
5 . ハロゲン元素スカベンジ部材がエッチングすべきシリコン基材の周 囲に配置されるシリ コ ンリ ングである請求項 1記載の半導体装置の製造 置。
6 . ハロゲン元素ス力べンジ部材がェッチングすべきシリコン基材の上 方に配置される上部シリコン電極である請求項 1記載の半導体装置の製 适装置。
7 . 凹凸をゥエツ トエッチングで作成する請求項 1記載の半導体装置の 製造装置。
8 . ドライエッチングに用いるガスが C 2 F 6である請求項 1記載の半導 体装置の製造装置。
8
差替 え 用紙 （規則2
PCT/JP1997/000151 1996-01-26 1997-01-23 Appareil de fabrication de semiconducteurs WO1997027622A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980705727A KR100309225B1 (ko) 1996-01-26 1997-01-23 반도체장치의제조장치및드라이에칭방법
US09/051,815 US6214740B1 (en) 1996-01-26 1997-01-23 Semiconductor manufacturing apparatus
EP97900766A EP0966028A1 (en) 1996-01-26 1997-01-23 Semiconductor manufacturing apparatus
JP9526736A JP2989671B2 (ja) 1996-01-26 1997-01-23 半導体装置の製造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/11434 1996-01-26
JP1143496 1996-01-26

Publications (1)

Publication Number Publication Date
WO1997027622A1 true WO1997027622A1 (fr) 1997-07-31

Family

ID=11777987

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/000151 WO1997027622A1 (fr) 1996-01-26 1997-01-23 Appareil de fabrication de semiconducteurs

Country Status (6)

Country Link
US (1) US6214740B1 (ja)
EP (1) EP0966028A1 (ja)
KR (1) KR100309225B1 (ja)
CN (1) CN1134829C (ja)
TW (1) TW371779B (ja)
WO (1) WO1997027622A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439188B2 (en) * 1999-12-02 2008-10-21 Tegal Corporation Reactor with heated and textured electrodes and surfaces

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075031B2 (en) * 2000-10-25 2006-07-11 Tokyo Electron Limited Method of and structure for controlling electrode temperature
JP3971603B2 (ja) * 2001-12-04 2007-09-05 キヤノンアネルバ株式会社 絶縁膜エッチング装置及び絶縁膜エッチング方法
JP4645167B2 (ja) * 2004-11-15 2011-03-09 東京エレクトロン株式会社 フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
US20090084987A1 (en) * 2007-09-28 2009-04-02 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus
KR101190891B1 (ko) * 2008-12-17 2012-10-12 파나소닉 주식회사 관통전극의 형성방법 및 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776840A (en) * 1980-10-31 1982-05-14 Victor Co Of Japan Ltd Forming method of pattern
JPS61276322A (ja) * 1985-05-31 1986-12-06 Mitsubishi Electric Corp 半導体製造装置
JPS6247130A (ja) * 1985-08-27 1987-02-28 Kokusai Electric Co Ltd 反応性イオンエツチング装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
JPH0826464B2 (ja) 1989-10-20 1996-03-13 イビデン株式会社 プラズマエツチング用電極板
JP3044824B2 (ja) * 1991-04-27 2000-05-22 ソニー株式会社 ドライエッチング装置及びドライエッチング方法
KR100281345B1 (ko) 1992-12-01 2001-03-02 조셉 제이. 스위니 전자기 결합성 플래너 플라즈마 장치에서의 산화물 에칭 공정
JPH07161702A (ja) * 1993-10-29 1995-06-23 Applied Materials Inc 酸化物のプラズマエッチング方法
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
US5474649A (en) * 1994-03-08 1995-12-12 Applied Materials, Inc. Plasma processing apparatus employing a textured focus ring
US6007673A (en) * 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776840A (en) * 1980-10-31 1982-05-14 Victor Co Of Japan Ltd Forming method of pattern
JPS61276322A (ja) * 1985-05-31 1986-12-06 Mitsubishi Electric Corp 半導体製造装置
JPS6247130A (ja) * 1985-08-27 1987-02-28 Kokusai Electric Co Ltd 反応性イオンエツチング装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0966028A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439188B2 (en) * 1999-12-02 2008-10-21 Tegal Corporation Reactor with heated and textured electrodes and surfaces

Also Published As

Publication number Publication date
CN1209908A (zh) 1999-03-03
KR19990082008A (ko) 1999-11-15
EP0966028A1 (en) 1999-12-22
US6214740B1 (en) 2001-04-10
TW371779B (en) 1999-10-11
CN1134829C (zh) 2004-01-14
KR100309225B1 (ko) 2002-02-19
EP0966028A4 (ja) 1999-12-22

Similar Documents

Publication Publication Date Title
JP4230029B2 (ja) プラズマ処理装置およびエッチング方法
JP5608384B2 (ja) 半導体装置の製造方法及びプラズマエッチング装置
CN100514570C (zh) 等离子体蚀刻方法
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
CN101692423B (zh) 等离子体蚀刻方法
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4663368B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5528244B2 (ja) プラズマ処理方法および記憶媒体
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8642482B2 (en) Plasma etching method, control program and computer storage medium
JP2010045200A (ja) フォーカスリング、プラズマ処理装置及びプラズマ処理方法
US7465670B2 (en) Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
JP2005251837A (ja) プラズマ処理方法及びプラズマ処理装置
WO2002103773A1 (en) Dry-etcching method
WO1997027622A1 (fr) Appareil de fabrication de semiconducteurs
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2989671B2 (ja) 半導体装置の製造装置
US7037843B2 (en) Plasma etching method
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
EP0425166A1 (en) Polysilicon etch using bromine
JPS6265329A (ja) エツチング法
JP2006278517A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97191880.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09051815

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1997900766

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019980705727

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1019980705727

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1997900766

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1019980705727

Country of ref document: KR