CN1197997A - 淀积膜形成工艺和装置以及半导体元件的制造工艺 - Google Patents

淀积膜形成工艺和装置以及半导体元件的制造工艺 Download PDF

Info

Publication number
CN1197997A
CN1197997A CN98109428A CN98109428A CN1197997A CN 1197997 A CN1197997 A CN 1197997A CN 98109428 A CN98109428 A CN 98109428A CN 98109428 A CN98109428 A CN 98109428A CN 1197997 A CN1197997 A CN 1197997A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
essentially
forms
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98109428A
Other languages
English (en)
Other versions
CN1097299C (zh
Inventor
矢岛孝博
藤冈靖
冈部正太郎
金开正博
大利博和
酒井明
泽山忠志
幸田勇藏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1197997A publication Critical patent/CN1197997A/zh
Application granted granted Critical
Publication of CN1097299C publication Critical patent/CN1097299C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

形成淀积膜、半导体元件和光电转换元件的工艺,在基片上形成包括非单晶半导体的第一导电类型半导体层;在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层;在其上形成包括微晶半导体的基本上为i型半导体层,同时降低它的膜形成速度;以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层。由此,可以得到具有高光电转换效率高生产率的光电转换元件。

Description

淀积膜形成工艺和装置 以及半导体元件的制造工艺
本发明涉及淀积膜的形成工艺、淀积膜的形成装置以及半导体元件的制造工艺，特别涉及半导体层含有微晶的光电转换元件的制造工艺。
对于如光生伏特元件、传感器或类似物的光电转换元件，现已知道由ZnO或Ag为代表的材料构成的背面反射层形成在不锈钢基板上；非单晶半导体膜例如具有pin或nip结的非晶硅膜形成于其上；由ITO或SnO2为代表的材料构成的透明电极层叠其上。
对于这些包含非单晶半导体的光电转换元件，一个很重要的课题是提高光电转换效率。在常规的非晶硅光电转换元件中，光入射侧电极和特定导电类型(p型或n型半导体层)的半导体层之间的高界面电阻妨碍了填充因子(F.F.)的提高，所以光电转换效率(Eff.)不能得到显著改善。因此，使用微晶半导体减少光入射侧电极和特定导电类型的半导体层之间的界面电阻，由于微晶化电阻减小，从而提高了F.F.。此外，微晶化也会提高透光度。
然而，由于通常通过辉光放电分解SiH4、H2等的混合气体形成非晶层，并且由于在形成包括微晶的特定导电类型的半导体层期间，对辉光放电电极施加更高的高频功率可以促进硅的微晶化，形成微晶层的高频功率高于形成非晶硅的几倍。由于这个原因，形成微晶层时存在一个问题，由于辉光放电产生等离子体的高速放电颗粒的腐蚀，i型半导体层表面，即i型半导体层和p或n型半导体层之间的界面受到损坏，由此i型半导体层和p或n型半导体层之间的结变得有缺陷；界面态增加，光电转换效率降低。
因此，要解决这个问题，日本专利申请特许公开No.62-209871公开了一种能连续地增加i型半导体层向特定导电类型的半导体层微晶化的程度的工艺。该工艺包括改变高频功率的方式或改变H2的流速以连续地改变以上所述的微晶化程度。然而，在使用图3所示的轴向放电室并如图4所示连续地输送带形基片的成膜室形成半导体层的情况下，完成该工艺很困难。
因此，要考虑形成部分微晶层的i型半导体层。为了微晶化，可以增加高频功率并提高H2的稀释比例。然而，提高H2的稀释比例会导致如0.1-5埃/sec非常小的膜形成速率，因此在小长度的放电室内得不到足够厚度的微晶i型层，并且需要很长时间才能形成足够厚度的微晶i型层，这对于大批量的生产是个问题。
当采用减少H2的稀释比例或增加高频功率的方式增加膜形成速度时，微晶i型半导体层的最外表面中的微晶化程度降低，因此增加了i型半导体层上形成的特定导电类型的半导体层界面处的界面态(因此，称做第二导电类型半导体层)。这样也产生了一个问题，即第二导电类型的半导体层为非晶的。
此外，当第二导电类型的半导体层由微晶硅形成时，i型层的表面中高程度的微晶化和其上叠置的第二导电类型半导体层的低程度的微晶化将导致p/i界面的界面态增加，由此妨碍了光电转换效率的提高。为增加微晶化的程度，可以采用增加高频功率、提高H2的稀释比例或其它方式，但膜形成速度变小，并且形成足够厚度的第二导电类型半导体层所需的时间变长，因此需要很长的放电室以得到足够厚度的第二导电类型半导体层，这就存在和以上介绍的微晶i型半导体层一样的光电元件的批量生产的关键问题。
本发明提供一种制造微晶i型半导体层的工艺，不必降低微晶化程度就可以提高膜形成速度。
这种微晶i型半导体层可改善特定导电类型层与i型半导体层相接的界面结。此外，当与i型半导体层相接的特定导电类型层为微晶半导体时，可以抑制形成特定导电类型的微晶半导体层时对i型层的损坏。
此外，本发明提供一种制造微晶的特定导电类型半导体层的制造工艺，不必降低微晶化程度就可以提高膜形成速度。
这种微晶的特定导电类型半导体层可以改善电极与特定导电类型半导体层相接触的界面结。此外，可以提高透光度，由此可以提高光电元件的FF。
本发明提供一种形成淀积膜的工艺，一种制造半导体元件的工艺，和制造光电转换元件的工艺，每种工艺包括：在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。
此外，本发明提供一种形成淀积膜的工艺，一种制造半导体元件的工艺，和制造光电转换元件的工艺，每种工艺包括：在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层的步骤；在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
而且，本发明提供一种形成淀积膜的工艺，一种制造半导体元件的工艺，和制造光电转换元件的工艺，每种工艺包括：在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
此外，本发明提供一种淀积膜形成装置，该装置可以通过辉光放电分解原材料气体在长度很大的基片上形成淀积膜，该装置包括多个提供原材料气体的原材料供气口，其中形成在装置中的原材料气体提供口之间的间距在长度方向不同。
图1为根据本发明制造工艺制备的光电转换器件的一个例子的剖面示意图；
图2A为显示微晶i型半导体层的形成时间和它的膜形成速率之间的关系示意图，图2B为显示第二种导电类型的半导体层的形成时间和它的膜形成速度之间的关系示意图；
图3为根据本发明膜形成室的一个例子的剖面示意图；
图4为根据本发明用于连续地制造光电转换元件的装置的一个例子的剖面示意图；
图5为根据本发明在微晶i型半导体层膜形成室中膜形成速率分布的一个例子的图形；
图6为根据本发明制造的光电转换器件的另一个例子的剖面示意图；
图7为根据本发明连续地制造光电转换元件的装置的一个例子的剖面示意图；
图8为根据本发明膜形成室的另一个例子的剖面示意图；
图9为第二导电类型半导体层形成室中膜形成速率分布的一个例子的图形；
图10为根据本发明膜形成室的又一个例子的剖面示意图；
图11为根据本发明膜形成室的再一个例子的剖面示意图；以及
图12为根据本发明膜形成室中膜形成速率分布的又一例子的图形。
下面参考图1和2A详细介绍本发明。图1为根据本发明制造工艺制备的光电转换器件的剖面示意图。图2A为在本发明中形成i型微晶半导体层时形成时间和形成速率之间的关系图。
在基片101上层叠有第一导电类型半导体层102、非晶i型半导体层103、微晶i型半导体层104、第二导电类型半导体层105、透光或不透光导电膜(电极)106和电流收集电极107。第一和第二导电类型半导体层分别为n型和p型半导体层，反之亦然。
第二导电类型半导体层最好包括微晶半导体。由此，透光度提高，并且光入射侧电极106的界面电阻减小，因此FF提高。
说明书和权利要求书中使用的术语“基本上为i型半导体层”意为该层基本上为i型，换句话说，该层包含如掺杂剂的杂质，杂质在不削弱i型半导体层特性的范围内。
(微晶i型半导体层)
在本发明中，形成在非晶i型半导体层103和第二导电类型半导体层105之间的微晶i型半导体层104的膜形成速率在初始阶段设置为高膜形成速度，并随时间连续减小，如图2A的曲线201所示。换句话说，从非晶i型半导体层到第二导电类型半导体层，膜形成速率由高膜形成速率到低膜形成速率连续减小，由此形成膜。
硅原子随机地设置在非晶i型半导体层103的表面，因此在微晶i型半导体层104的膜形成初始阶段，微晶的形成倾向于与膜形成速率无关。然而，随着微晶i型半导体层的进一步形成，很难用高膜形成速率保持结晶度，如图2A的虚线所示，因此很难形成高质量的微晶半导体层。
另一方面，当如图2A的线202所示在初始膜形成阶段在低膜形成速率下形成i型微晶半导体层，直至得到足够的厚度，也可以得到高结晶度和高质量的i型微晶半导体层，然而需要很长时间，不适于大量制造。
因此，如图2A的线201所示，随着形成微晶半导体层的进行，膜形成速率持续下降，也可以得到高结晶度的高质量的微晶半导体层，时间很短适于进行大批量的制造，可以防止由i型微晶半导体层104的膜质量的降低、第二导电类型半导体层105和i型微晶半导体层之间界面态的增加等引起的光电转换效率的降低。
(特定导电类型的微晶层)
在本发明中，如图2B的线204所示，形成在微晶i型半导体层上的第二导电类型半导体层的膜形成速率在初始膜形成阶段设置为低，并随着时间的增加而增加。换句话说，从微晶i型半导体层104和第二导电类型半导体层105之间的界面开始，第二导电类型半导体层105的膜形成速率由低到高增加，由此形成膜。
当如图2B的线206所示从初始膜形成阶段到膜形成的完成阶段高膜形成速率形成第二导电类型半导体层时，可以在短时间内形成第二导电类型半导体层，从而可以进行批量制造，因此在微晶i型半导体层104和第二导电类型半导体层105之间的界面，微晶很难生长，界面态增加。
原因是在微晶i型半导体层104的表面上硅原子局部地有序地排列，因此当第二导电类型半导体层105的初始膜形成阶段为高膜形成速率时，很难形成微晶。
另一方面，当如图2B的线205所示低膜形成速率形成第二导电类型半导体层时，可以得到高结晶度和高质量的微晶半导体层，然而需要很长时间，不适于批量制造。
因此，当膜形成速率随第二导电类型半导体层的形成过程连续地增加时，如图2B的线204所示，得到的第二导电类型的半导体层具有在微晶i型半导体层104和第二导电类型半导体层105之间的增加的界面态，该界面态的增加被抑制在很短时间内，使得可以批量生产，结果能够防止因界面态的增加产生的光电转换效率的下降。此外，第二导电类型的半导体层的微晶化改善了电极106的结，以及透光度，因此提高了光电元件的EF。
在本发明中，当由低到高增加膜形成速率时，最好膜形成速率的增长速率要连续。换句话说，在第二导电类型的半导体层的初始形成阶段将膜形成速率设置为低，然后加速增加，第二导电类型的半导体层的形成时间缩短，同时抑制了微晶i型半导体层处的界面态的增加。
此外，膜形成速率变化的那部分厚度最好尽可能占据层的大部分，只要能在获得批量制造形成层的膜形成时间的范围内。
此外，膜形成速率变化的那部分的最大膜形成速率Rmax与最小膜形成速率Rmin的比值Rmax/Rmin最好尽可能的大，只要能在获得批量制造形成层的膜形成时间的范围内。
(控制膜形成速率的方法)
由等离子CVD工艺形成半导体层。最好通过控制原材料气体的供给量来控制微晶i型半导体层和/或微晶p型半导体层的膜形成速率。控制原材料气体的供给速率可以使膜形成速率很高，同时保持微晶性。在停止大长度的基片的传输并且在该状态形成膜的批量处理或工艺的情况中，随着时间的增加原材料气体的供给量减少或增加。另一方面，传输大长度的基片的同时形成膜的情况中，在大长度基片的传输方向中，原材料气体在空间上减少或增加。即使原材料气体的供给速率保持为常数，用于扩散或形成淀积膜的气体在空间上形成浓度梯度。此外，在基片的传输方向中，原材料气体在空间上减少或增加。
[实例]
(例1)
使用一般的二极管平行板容性耦合系统的高频等离子CVD装置(未显示)，如下制造图1所示的光电转换元件。
在不锈钢制成的基片101上(尺寸：50mm×100mm)，在表1的条件下，依次形成n型半导体层102、非晶i型半导体层103、微晶i型半导体层(p/i缓冲层)104以及p型半导体层105。
膜形成速率与p/i缓冲层104的形成过程时间之间的变化关系示意性地显示在图2A中。在例1中，如表1所示将SiH4的流速由最大减小到最小，膜形成速率的变化为曲线201的形状。
[表1]
半导体层 102 103 104 105
形成的半导体层的种类和厚度 n型非晶硅20nm i型非晶硅100nm i型微晶硅10nm p型微晶硅10nm
淀积时间(秒) 70 320 30 50
原材料气体和流速(sccm) SiH4：70PH3：0.7H2：350 SiH4：70H2：500 SiH4：1-15H2：1000 SiH4：5BF3：0.7H2：500
膜形成室的内部压力(Pa) 130 130 130 130
基片温度(℃) 300 250 250 200
放电功率(W) 100 120 400 120
将其上堆叠所有半导体层的基片切掉50cm2的面积，厚度为87nm面积为0.25cm2的五十个透明导电层，由真空淀积法形成ITO(In2O3+SnO2)膜作为上电极，制备50个小面积电池(以后称做SC-1)。
用AM1.5(100mW/cm2)的人造太阳能光照射这些电池，评估光电转换特性。
(对比例1-1)
此外，为对比起见，在表1所示的膜形成条件的最小SiH4流速，即1sccm的SiH4，并且调节膜形成时间(淀积时间)使厚度与例1的厚度相同的条件下，形成p/i缓冲层104，同时如图2A的线202所示保持膜形成速率不变。除了以上条件以外，进行和SC-1相同的工序，和例1一样制备并测量50个小面积电池(以后称做SC-2)。
(对比例1-2)
此外，为对比起见，采用与SC-1相同的膜形成时间，并将SiH4流速调节为8sccm以使厚度与SC-1相同，形成p/i缓冲层104，同时如图2A的线203所示保持膜形成速率不变。除了以上条件以外，进行和SC-1相同的工序，和例1一样制备并测量50个小面积电池(以后称做SC-2)。
表2示出了这些评估结果。在表2中Eff.、Voc、Jsc和F.F.分别表示光电转换效率、开路电压、短路电流密度和填充因子。在包括该例的所有例子中，测量结果为所有电池的平均值。可以确信虽然p/i缓冲层的膜形成时间很短，但SC-1具有与SC-2相同的良好光电转换效率。此外，以SC-2的值为标准，SC-3的光电转换效率为0.96，可以确信，在p/i缓冲层的膜形成时间很短同时保持膜形成速率不变的SC-3的情况下，光电转换效率降低。[例3]
   Eff.(％)     Voc(V)     Jsc(mA/cm2)    F.F.   膜形成时间(sec)
  SC-1    7.20    0.970     10.20   0.727       30
  SC-2    7.22    0.972     10.15   0.732      200
  SC-3    6.93    0.969     10.22   0.700       30
(例2)
该例与例1光电转换元件的层结构相同，与例1不同的是使用了能够在如图4所示的带形基片上连续地堆叠半导体膜的卷装进出系统的装置。下面根据制造工序的顺序进行说明。
(1)使用由SUS430BA制成的带形不锈钢板(12cm宽×200m长×0.15mm厚)作为基片101。在该带形基片的表面上，通过溅射堆叠约1μm的ZnO透明导电层，形成具有微小不平坦表面的带形基片。
(2)将以上(1)中制备的基片安装在发送室401中，带形基片处于绕在线轴408上的状态。
(3)通过各个气门409穿过膜形成室402-405，带形基片被传送到卷绕室406，并施加不使基片松动的拉力。安装完带形基片后，将所有的室401-406抽真空。
(4)引入He气同时抽真空，在He约200Pa的气氛中将每个膜形成室的内部加热到约350℃进行烘焙。
(5)通过加热烘焙后，将500sccm的H2引入到每个气门409作为门气体，在预定的流速下将各个原材料气体引入到各膜形成室402-405中，并将每个室的内部压力设定为预定压力。
(6)旋转带形基片卷绕室406中的卷轴410，沿膜形成室402到膜形成室405的方向以恒定的速度120cm/min连续地移动带形基片407。此外，通过在所有的单个膜形成室402-405中提供有温度控制器件(未显示)，进行温度控制，以便在每个膜形成室的膜形成空间中，使移动的带形基片保持在预定的温度下。
(7)带形基片的温度稳定后，通过电源的配套装置(未显示)由平行板电极对每个膜形成室402-405施加13.56MHz的高频电源。通过施加放电电源，每个膜形成室402-405中的原材料气体被制成等离子体，以在各膜形成室中连续移动的带形基片407表面上形成半导体膜。
顺便提及，每个膜形成室402-405具有图3所示的结构，其中原材料气体通过供气管307从具有外壳312的室302中连续移动的带形基片301的上游施加，并从基片传输方向的下游的排气口310通过排气管308排出。每个膜形成室用气门303相互隔离。门气体由气门中的门气体引入管320引入到分离的路径319中。基片301的温度由热耦315监测并由加热器313控制。基片由滚轴318支撑。原材料气体由基片的上游施加，同时由加热器309加热。在放电室305中，提供有将原材料气体制成等离子体的放电电极306，其中数字311和317代表膜形成区开口调节板和反射器。在每个膜形成室中，按表3的条件依次形成n型半导体层、非晶i型半导体层、微晶i型半导体层(p/i缓冲层)和p型半导体层。
[表3]
膜形成室 402 403 404 405
形成的半导体层的种类和厚度 n型非晶硅20nm i型非晶硅100nm i型微晶硅p/i缓冲层10nm p型微晶硅10nm
半导体形成区的长度(cm) 70 100 70 70
原材料气体和流速(sccm) SiH4：150PH3：6H2：500 SiH4：160H2：500 SiH4：10H2：1000 SiH4：10BF3：0.1H2：1000
膜形成室的内部压力(Pa) 130 140 140 130
带形基片温度(℃) 300 250 250 200
放电功率(W) 150 200 500 200
(8)从开始传输时为起点连续移动带形基片180分钟。在传输期间，连续170分钟进行半导体堆叠膜的形成。
(9)在约170分钟形成半导体堆叠膜后，施加放电电源，引入原材料气体并加热带形基片，停止膜形成室，并清洗膜形成室内部。然后，带形基片和装置内部充分冷却后，打开装置并将绕在卷轴410上的带形基片从基片卷绕室406中取出。
(10)通过连续模块形成装置连续地处理取出的带形基片，在通过本发明的装置形成的整个半导体堆叠膜上形成作为透明电极的70nm厚的ITO·(In2O3+SnO2)薄膜。以确定间隔形成的细金属线Ag电极作为电流收集电极，形成模块例如将单位元件串联形成十个由单个太阳能电池组成的35cm×35cm的太阳能电池模块(以后称做SC-4)。用AM.5(100mW/cm2)的人造太阳光线的照射评估制备的太阳能电池模块的特性。
除了以上提到的膜形成之外，为了检查i型微晶半导体层(p/i缓冲层)的膜质量，带形基片的传输停在膜形成室404，并在表3所示的p/i缓冲层的膜形成条件下形成膜。
由膜厚度确定膜形成速率，以检查膜形成室404内基片传输方向内膜形成速率的分布，检查的结果如图5的线501所示。图5示出了图3中设定为起点的放电室305的内壁左端传输方向内基片的位置和该位置处膜形成速率之间的关系。根据此，可以发现朝p型层的方向膜形成速率减小。另一方面，可以确信通过RHEED(反射高能电子衍射)图形在整个膜形成区域上形成良好的微晶硅。
(对比例2)
此外，为对比起见，在膜形成室404中形成上述p/i缓冲层104时以恒定的膜形成速率形成足够厚的i型微晶半导体层，按表4所示的膜形成条件形成p/i缓冲层104。此时膜形成室404内膜形成速率的分布显示为图5中的线502。除了以上条件以外，以与SC-4类似的方式制备十个35cm×35cm的太阳能电池模块(以后称为SC-5)，并用与例2类似的方式测量。
表5示出了这些元件的评估结果的平均值。以SC-4的值为标准值，SC-5的光电转换效率为0.96，可以确信形成有p/i缓冲层同时保持膜形成速率不变的SC-5光电转换效率降低。
在形成微晶硅的这些条件下，即使用大高频功率和高H2稀释比例的条件，通过大高频功率原材料气体在放电室305的气体喷出部分快速分解，并以高膜形成速率在带形基片301上很厚地淀积微晶硅膜。此外，没有在气体吹出部分分解的原材料气体在图中由左到右连续移动，在吹向放电室305中的排出部分310的同时分解，并作为微晶硅膜淀积在带形基片301上。然而，由于原材料气体连续地用完，随着原材料气体的移动，形成的膜的厚度逐渐变薄。即，朝排出口方向膜形成速率逐渐减小。
[表4]
半导体层 形成的半导体层的种类和厚度 半导体层形成区域的长度   原材料气体和流速(sccm) 膜形成室内的压力(Pa) 带形基片温度(℃) 放电功率(W)
SiH4 H2
104 i型微晶硅10nm 70cm 20 2000 140 250 500
[表5]
  Eff.(％)     Voc(V)  Jsc(mA/cm2)      F.F.
    SC-4     6.80     0.953     10.10     0.707
    SC-5     6.56     0.943     10.00     0.695
(例3)
在该例中，形成图6所示的光电转换元件的层结构。具体地，除了非晶i型半导体层603由硅锗形成和在非晶i型半导体层603和微晶i型半导体层605(缓冲层2)之间进一步形成有非晶i型半导体层604(缓冲层1)之外，结构类似于图。即，数字601、602和606分别代表基片、第一导电类型半导体层、第二导电类型半导体层。使用图7所示的能在带形基片上连续地堆叠半导体膜的卷装进出系统的膜形成装置。下面根据制造工序的顺序进行说明。
(1)使用由SUS430BA制成的带形不锈钢板(12cm宽×200m长×0.15mm厚)作为基片60。在该带形基片的表面上，通过DC溅射淀积400nm厚的Ag反射导电层，然后在其上进一步淀积1μm的ZnO缓冲层，形成具有微小不平坦表面的带形基片。此后，和例2中的(2)-(10)一样，在表6的条件下进行膜形成，制备十个太阳能电池模块(以后称做SC-6)。
[表6]
膜形成室 702 703 711 704 705
形成的半导体层的种类和厚度 n型非晶硅20nm i型非晶硅锗110nm i型非晶硅10nm i型微晶硅10nm p型微晶硅10nm
半导体形成区的长度(cm) 70 100 70 70 70
原材料气体和流速(sccm) SiH4：150PH3：6H2：500 SiH4：100GeH4：60H2：500 SiH4：30H2：1000 SiH4：10H2：1000 SiH4：10BF3：2H2：1000
膜形成室的内部压力(Pa) 130 140 140 140 130
带形基片温度(℃) 300 250 250 250 200
放电功率(W) 150 150 120 500 200
(对比例3)
此外，为对比起见，为了在膜形成室704中形成p/i缓冲层605时以恒定的膜形成速率形成足够厚的i型微晶半导体层，按表4所示对比例2类似的膜形成条件形成p/i缓冲层605。此时膜形成室704内膜形成速率的分布显示为图5中的线502。除了以上条件以外，以与SC-6类似的方式制备十个35cm×35cm的太阳能电池模块(以后称为SC-7)，并用与例3类似的方式测量。
表7示出了这些元件的评估结果的平均值。以SC-6的值为标准值，SC-7的光电转换效率为0.96，可以确信形成有p/i缓冲层同时保持膜形成速率不变的SC-7光电转换效率降低。
[表7]
 Eff.(％)    Voc(V)  Jsc(mA/cm2)      F.F.
    SC-6    8.09    0.584     21.82     0.635
    SC-7    7.73    0.573     21.84     0.618
(例4)
使用一般的二极管平行板容性耦合系统的高频等离子CVD装置(未显示)，如下制造图1所示的光电转换元件。
在不锈钢制成的基片101上(尺寸：50mm×100mm)，在表8的条件下，依次形成n型半导体层102、非晶i型半导体层103、微晶i型半导体层(p/i缓冲层)104以及p型半导体层105。
p型半导体层105的膜形成速率与时间之间的变化关系示意性地显示在图2B中。在例4中，如表8所示将SiH4和BF3的流速由最小增加到最大，膜形成速率的变化为曲线204的形状。
[表8]
半导体层 102 103 104 105
形成的半导体层的种类和厚度 n型非晶硅20nm i型非晶硅100nm i型微晶硅10nm p型微晶硅10nm
淀积时间(秒) 70 320 140 50
原材料气体和流速(sccm) SiH4：70PH3：0.7H2：350 SiH4：70H2：500 SiH4：1H2：1000 SiH4：2-20BF3：0.1-1.0H2：500
膜形成室的内部压力(Pa) 130 130 130 130
基片温度(℃) 300 250 250 200
放电功率(W) 100 120 400 300
将其上堆叠所有半导体层的基片切掉50cm2的面积，由真空淀积法形成ITO(In2O3+SnO2)膜构成的厚度为87nm面积为0.25cm2的五十个透明导电层作为上电极，制备50个小面积电池(以后称做SC-8)。
用AM1.5(100mW/cm2)的人造太阳能光照射这些电池，评估光电转换特性。
(对比例4-1)
此外，为对比起见，在表8所示的膜形成条件的最小SiH4和BF3流速，并且调节膜形成时间使厚度与例4的厚度相同的条件下，形成p型半导体层105，同时如图2B的线205所示保持膜形成速率不变。除了以上条件以外，进行和SC-8相同的工序，和例4一样制备并测量50个小面积电池(以后称做SC-9)。
(对比例4-2)
此外，为对比起见，调节SiH4流速为10sccm，BF3为0.5sccm，在与例SC-8相同的膜形成时间下，使厚度与SC-8的厚度相同，形成p型半导体层105，同时如图2B的虚线206所示保持膜形成速率不变。除了以上条件以外，进行和SC-8相同的工序，和例4一样制备并测量50个小面积电池(以后称做SC-10)。
表9示出了这些评估结果。可以确信虽然p型半导体层的膜形成时间很短，但SC-8具有与SC-9相同的良好光电转换效率。此外，以SC-9的值为标准，SC-10的光电转换效率为0.96，可以确信，在p型半导体层的膜形成时间很短同时保持膜形成速率不变的SC-10的情况下，光电转换效率降低。
 [表9]
  Eff.(％)    Voc(V)     Jsc(mA/cm2)     F.F.  膜形成时间(sec)
SC-8   7.45   0.982     10.29    0.738        50
SC-9   7.45   0.976     10.27    0.743       250
SC-10   7.09   0.967     10.22    0.717        50
(例5)
该例与例4的光电转换元件的层结构相同，与例4不同的是使用了能够在如图4所示的带形基片上连续地堆叠半导体膜的卷装进出系统的装置。和例2一样，根据表10的条件形成膜，制备十个太阳能电池模块(以后称做SC-11)。
[表10]
膜形成室 402 403 404 405
形成的半导体层的种类和厚度 n型非晶硅20nm i型非晶硅100nm i型微晶硅10nm p型微晶硅10nm
半导体形成区的长度(cm) 70 100 70 70
原材料气体和流速(sccm) SiH4：150PH3：6H2：500 SiH4：160H2：500 SiH4：10H2：1000 SiH4：10BF3：0.1H2：1000
膜形成室的内部压力(Pa) 130 140 140 130
带形基片温度(℃) 300 250 250 200
放电功率(W) 150 200 500 500
顺便提及，每个膜形成室402-404具有图3所示的结构，原材料气体从连续移动的基片的上游施加，并从基片传输方向的下游的排气管308排出。膜形成室405的结构如图8所示，其中原材料气体由放电室805中连续移动的带形基片的上游的供气管807施加，并从基片传输方向的下游的排气管308排出。
用AM1.5(100mW/cm2)的人工太阳能光线照射制备的太阳能电池模块。
除了以上提到的膜形成之外，为了检查p型微晶半导体层的膜质量，带形基片的传输停止，并在表10所示的p型半导体层的条件下形成膜40分钟。
由膜厚度确定膜形成速率，以检查膜形成室405内基片传输方向内膜形成速率的分布，检查的结果如图9的线901所示。图9示出了图8中设定为起点的放电室805的内壁左端传输方向内基片的位置和该位置处膜形成速率之间的关系。根据此，可以发现基片传输方向的下游膜形成速率减小。另一方面，可以通过RHEED图形确信在整个膜形成区域上形成良好的微晶硅。
和例2一样，在能够形成微晶硅的这些条件下，即使用大高频功率和高H2稀释比例的膜形成条件，通过大高频功率原材料气体在放电室805的气体喷出部分快速分解，并以高膜形成速率在带形基片801上很厚地淀积微晶硅膜。此外，没有在气体吹出部分分解的原材料气体在图中由右到左连续移动，在吹向放电室805中的排出口的同时分解，并作为微晶硅膜淀积在带形基片801上。然而，由于原材料气体连续地耗尽，随着原材料气体的移动，形成的膜的厚度逐渐变薄。即，朝排出孔方向膜形成速率逐渐减小。
(对比例5)
此外，为对比起见，为了在膜形成室404中形成p型半导体层105时以恒定的膜形成速率形成足够厚的p型半导体层，按表11所示的膜形成条件形成p型半导体层105。此时膜形成室404内膜形成速率的分布显示为图9中的线902。除了以上条件以外，以与SC-11类似的方式制备十个35cm×35cm的太阳能电池模块(以后称为SC-12)，并用与例5类似的方式测量。
表12示出了这些元件的评估结果的平均值。以SC-11的值为标准值，SC-12的光电转换效率为0.96，可以确信形成有p型半导体层同时保持膜形成速率不变的SC-12光电转换效率降低。
[表11]
半导体层 形成的半导体层的种类和厚度 半导体层形成区域的长度 原材料气体和流速(sccm) 膜形成室内的压力(Pa) 带形基片温度(℃) 放电功率(W)
SiH4 BF3 H2
105 p型微晶硅10nm 70cm 20 0.2 2000 130 200 500
[表12]
  Eff.(％)     Voc(V)   Jsc(mA/cm2)      F.F.
  SC-11     7.14     0.973     10.10     0.727
  SC-12     6.86     0.968     10.08     0.703
(例6)
除了非晶i型半导体层103由硅锗形成之外，该例的层构成类似于SC-11。
和例2一样，使用图4所示的能在带形基片上连续地堆叠半导体膜的卷装进出系统的膜形成装置，在表13的条件下形成膜，制备十个太阳能电池模块(以后称做SC-13)。
用AM1.5(100mW/cm2)的人工太阳能光线照射制备的太阳能电池模块评估特性。
[表13]
膜形成室 402 403 404 405
形成的半导体层的种类和厚度 n型非晶硅20nm i型非晶硅锗100nm i型微晶硅锗10nm p型微晶硅10nm
半导体形成区的长度(cm) 70 100 70 70
原材料气体和流速(sccm) SiH4：150PH3：6H2：500 SiH4：100GeH4：60H2：500 SiH4：8GeH4：2H2：1000 SiH4：10BF3：0.1H2：1000
膜形成室的内部压力(Pa) 130 140 140 130
带形基片温度(℃) 300 250 250 200
放电功率(W) 150 200 500 500
(对比例6)
此外，为对比起见，为了在形成以上p型半导体层105时以恒定的膜形成速率形成足够厚的p型微晶半导体层，按表11所示对比例5类似的膜形成条件形成p型半导体层105。其它点与例6的相同。此时膜形成室405内膜形成速率的分布显示为图9中的线902。除了以上条件以外，以与SC-13类似的方式制备十个35cm×35cm的太阳能电池模块(以后称为SC-14)，并用与例5类似的方式测量。
表14示出了这些元件的评估结果的平均值。以SC-13的值为标准值，SC-14的光电转换效率为0.97，可以确信形成有p型半导体层同时保持膜形成速率不变的SC-14光电转换效率降低。
[表14]
 Eff.(％)     Voc(V)  Jsc(mA/cm2)       F.F.
  SC-13    8.39     0.597     21.89      0.642
  SC-14    8.12     0.586     21.89      0.633
(例7)
要在膜形成室404中形成上述p/i缓冲层104时例2的膜形成速率的分布，在图10所示的放电室1005的侧壁内形成提供原材料气体的多个小孔，由此提供原材料气体。设置原材料气体提供小孔1201，使它们的数量从基片的传输方向的上游或i型半导体层膜形成室403的侧壁上呈大密度状态，基片的传输方向的下游处呈小密度状态，以便容易得到图2A的线201指示出的根据本发明的制造工艺中使用的膜形成速率分布。在表15所示的膜形成条件下，形成p/i缓冲层104。此时膜形成室404内的膜形成速率分布由图12的实线所示。除了以上条件，采用与SC-4类似的方式制备十个35cm×35cm太阳能电池(模块以后称做SC-15)，用与例2类似的方式进行测量。
表16示出了这些元件的评估结果的平均值。以SC-5的值为标准值，SC-15的光电转换效率为1.035，可以确信与形成有p/i缓冲层同时保持常规放电室结构中膜形成速率不变的SC-5相比，在图10所示的放电室结构内形成有p/i缓冲层的SC-15的光电转换效率提高。此外，高频功率小于例2的高频功率。
顺便提及，与以上提到的该装置中的密集到稀疏的顺序相关的原材料气体提供小孔的反向淀积也适用于微晶p型半导体层的膜形成。
[表15]
半导体层 形成的半导体层的种类和厚度 半导体层形成区域的长度 原材料气体和流速(sccm) 膜形成室内的压力(Pa) 带形基片温度(℃) 放电功率(W)
SiH4 H2
104 i型微晶硅10nm 70cm 10 1000 140 250 350
[表16]
  Eff.(％)    Voc(V)  Jsc(mA/cm2)     F.F.
  SC-15     6.79     0.951     10.12     0.705
  SC-16     6.82     0.953     10.08     0.710
  SC-5     6.56     0.943     10.00     0.695
(例8)
和例7一样，要在膜形成室404中形成上述p/i缓冲层104时例2的膜形成速率的分布，在图11所示的放电室1105的放电电极内装有提供原材料气体的多个小孔1121，提供原材料气体。设置原材料气体提供小孔1121，以使它们的数量从基片的传输方向的上游或i型半导体层膜形成室403侧上的大密度状态到基片的传输方向的下游处的小密度状态，以便容易得到图2A的线201所示的根据本发明的制造工艺中使用的膜形成速率分布。在表15所示的膜形成条件下，形成p/i缓冲层104。此时膜形成室404内的膜形成速率分布由图12的虚线所示。除了以上条件，采用与SC-4类似的方式制备十个35cm×35cm太阳能电池模块(以后称做SC-16)，用与例2类似的方式进行测量。
表16示出了这些元件的评估结果的平均值。以SC-5的值为标准值，SC-16的光电转换效率为1.040，可以确信与形成有p/i缓冲层同时保持常规放电室结构中膜形成速率不变的SC-5相比，在图11所示的放电室结构内形成有p/i缓冲层的SC-16的光电转换效率提高。此外，与例7相同，高频功率小于例2的高频功率。
根据本发明，在非晶i半导体层和第二导电类型半导体层，和/或在微晶i型半导体层上形成第二导电类型半导体层之间形成的微晶i型半导体层可以在短时间内得到足够的膜厚度，同时保持结晶性，能进行批量制造，因此形成具有高光电转换效率的光电转换元件。

Claims (37)

1.一种形成淀积膜的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；
以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。
2.根据权利要求1的工艺，其中基片具有很大的长度。
3.根据权利要求1的工艺，其中通过随时间的消逝降低原材料气体的供给率来降低膜形成速率。
4.根据权利要求1的工艺，其中传输基片的同时连续地形成半导体层。
5.根据权利要求4的工艺，其中形成包括微晶半导体的基本上为i性半导体层的步骤中，通过空间地降低在基片传输方向内膜形成室内存在的原材料气体的量，降低膜形成速率。
6.根据权利要求1的工艺，其中膜形成速率的降低速率逐渐减少。
7.一种形成淀积膜的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层的步骤；
在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
8.根据权利要求7的工艺，其中基片具有很大的长度。
9.根据权利要求7的工艺，其中通过随时间的消逝增加原材料气体的供给率来增加膜形成速率。
10.根据权利要求7的工艺，其中传输基片的同时连续地形成半导体层。
11.根据权利要求10的工艺，其中形成包括非单晶半导体的第二导电类型半导体层的步骤中，通过空间地增加在基片传输方向内膜形成室内存在的原材料气体的量，增加膜形成速率。
12.一种制造半导体元件的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；
以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。
13.根据权利要求12的工艺，其中基片具有很大的长度。
14.根据权利要求12的工艺，其中通过随时间的消逝降低原材料气体的供给率来降低膜形成速率。
15.根据权利要求12的工艺，其中传输基片的同时连续地形成半导体层。
16.根据权利要求15的工艺，其中形成包括微晶半导体的基本上为i型半导体层的步骤中，通过空间地降低在基片传输方向内膜形成室内存在的原材料气体的量，降低膜形成速率。
17.根据权利要求12的工艺，其中膜形成速率的降低速率逐渐减少。
18.一种制造半导体元件的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层的步骤；
在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
19.根据权利要求18的工艺，其中基片具有很大的长度。
20.根据权利要求18的工艺，其中通过随时间的消逝增加原材料气体的供给率来增加膜形成速率。
21.根据权利要求18的工艺，其中传输基片的同时连续地形成半导体层。
22.根据权利要求21的工艺，其中形成包括非单晶半导体的第二导电类型半导体层的步骤中，通过空间地增加在基片传输方向内膜形成室内存在的原材料气体的量，增加膜形成速率。
23.一种制造光电转换元件的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；
以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。
24.根据权利要求23的工艺，其中基片具有很大的长度。
25.根据权利要求23的工艺，其中通过随时间的消逝降低原材料气体的供给率来降低膜形成速率。
26.根据权利要求23的工艺，其中传输基片的同时连续地形成半导体层。
27.根据权利要求26的工艺，其中形成包括微晶半导体的基本上为i型半导体层的步骤中，通过空间地降低在基片传输方向内膜形成室内存在的原材料气体的量，降低膜形成速率。
28.根据权利要求23的工艺，其中膜形成速率的降低速率被逐渐减少。
29.一种制造光电转换元件的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层的步骤；
在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
30.根据权利要求29的工艺，其中基片具有很大的长度。
31.根据权利要求29的工艺，其中通过随时间的消逝增加原材料气体的供给率来增加膜形成速率。
32.根据权利要求29的工艺，其中传输基片的同时连续地形成半导体层。
33.根据权利要求32的工艺，其中形成包括非单晶半导体的第二导电类型半导体层的步骤中，通过空间地增加在基片传输方向内膜形成室内存在的原材料气体的量，增加膜形成速率。
34.一种淀积膜形成装置，该装置可以通过辉光放电分解原材料气体在长度很大的基片上形成淀积膜，该装置包括多个提供原材料气体的原材料供气口，其中形成在装置中的原材料气体提供口之间的间距在基片的长度方向可变。
35.一种形成淀积膜的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；
以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
36.一种制造半导体元件的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；
以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
37.一种制造光电转换元件的工艺，包括：
在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；
在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；
在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；
以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。
CN98109428A 1997-03-10 1998-03-09 淀积膜形成工艺 Expired - Fee Related CN1097299C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5478897 1997-03-10
JP054788/97 1997-03-10

Publications (2)

Publication Number Publication Date
CN1197997A true CN1197997A (zh) 1998-11-04
CN1097299C CN1097299C (zh) 2002-12-25

Family

ID=12980506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98109428A Expired - Fee Related CN1097299C (zh) 1997-03-10 1998-03-09 淀积膜形成工艺

Country Status (6)

Country Link
US (1) US6271055B1 (zh)
EP (1) EP0865087B1 (zh)
KR (2) KR19980080069A (zh)
CN (1) CN1097299C (zh)
AU (1) AU743048C (zh)
DE (1) DE69838627T2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
CN101556972B (zh) * 2008-04-11 2011-11-30 福建钧石能源有限公司 基于氢化硅的薄膜本征层、薄膜太阳能电池及制造方法
CN101369541B (zh) * 2007-08-17 2013-06-19 株式会社半导体能源研究所 半导体器件的制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001214277A (ja) * 2000-01-31 2001-08-07 Canon Inc 堆積膜形成装置および堆積膜形成方法
JP4510242B2 (ja) 2000-07-11 2010-07-21 キヤノン株式会社 薄膜形成方法
JP3862615B2 (ja) * 2002-06-10 2006-12-27 キヤノン株式会社 シリコン系薄膜形成装置およびシリコン系薄膜形成方法
JP4240933B2 (ja) * 2002-07-18 2009-03-18 キヤノン株式会社 積層体形成方法
US7666766B2 (en) * 2005-09-27 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
KR100850641B1 (ko) * 2007-02-21 2008-08-07 고려대학교 산학협력단 고효율 결정질 실리콘 태양전지 및 그 제조방법
KR100906748B1 (ko) 2008-05-26 2009-07-09 (주)지이앤 태양 전지 및 이의 제조 방법
KR101528455B1 (ko) * 2009-01-12 2015-06-10 주성엔지니어링(주) 박막형 태양전지 및 그 제조방법
KR101030447B1 (ko) * 2009-02-27 2011-04-25 성균관대학교산학협력단 이종접합 실리콘 태양전지와 그 제조방법
KR101079027B1 (ko) * 2009-07-07 2011-11-02 한국철강 주식회사 광기전력 장치의 제조 방법
JP5785770B2 (ja) 2010-05-14 2015-09-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5933188B2 (ja) 2010-05-14 2016-06-08 株式会社半導体エネルギー研究所 微結晶シリコン膜及びその作製方法、並びに半導体装置
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
JP2012089708A (ja) 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8394685B2 (en) 2010-12-06 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of thin film transistor
US9048327B2 (en) 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
TWI453295B (zh) * 2012-10-12 2014-09-21 Iner Aec Executive Yuan 氣體隔離腔及其電漿鍍膜裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996722A (ja) * 1982-11-25 1984-06-04 Agency Of Ind Science & Technol 薄膜半導体装置
US4471155A (en) * 1983-04-15 1984-09-11 Energy Conversion Devices, Inc. Narrow band gap photovoltaic devices with enhanced open circuit voltage
CA1321660C (en) * 1985-11-05 1993-08-24 Hideo Yamagishi Amorphous-containing semiconductor device with high resistivity interlayer or with highly doped interlayer
JPS62209871A (ja) * 1986-03-10 1987-09-16 Sanyo Electric Co Ltd 光起電力装置の製造方法
JPH02187018A (ja) * 1989-01-13 1990-07-23 Mitsubishi Electric Corp 化学気相成長装置
JP2694046B2 (ja) 1990-11-27 1997-12-24 キヤノン株式会社 非単結晶半導体薄膜の形成方法
JP2845383B2 (ja) 1991-02-20 1999-01-13 キヤノン株式会社 光起電力素子
JP2761156B2 (ja) * 1992-06-30 1998-06-04 キヤノン株式会社 光起電力素子及びその製造方法、並びにそれを用いた発電装置
JP2695585B2 (ja) * 1992-12-28 1997-12-24 キヤノン株式会社 光起電力素子及びその製造方法、並びにそれを用いた発電装置
DE69410301T2 (de) 1993-01-29 1998-09-24 Canon Kk Verfahren zur Herstellung funktioneller niedergeschlagener Schichten
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
CN101369541B (zh) * 2007-08-17 2013-06-19 株式会社半导体能源研究所 半导体器件的制造方法
CN101556972B (zh) * 2008-04-11 2011-11-30 福建钧石能源有限公司 基于氢化硅的薄膜本征层、薄膜太阳能电池及制造方法

Also Published As

Publication number Publication date
DE69838627D1 (de) 2007-12-13
AU743048B2 (en) 2002-01-17
EP0865087B1 (en) 2007-10-31
KR19980080069A (ko) 1998-11-25
AU5829298A (en) 1998-09-10
EP0865087A2 (en) 1998-09-16
EP0865087A3 (en) 1999-12-29
DE69838627T2 (de) 2008-08-28
KR100430021B1 (ko) 2004-05-03
US6271055B1 (en) 2001-08-07
AU743048C (en) 2003-01-16
CN1097299C (zh) 2002-12-25

Similar Documents

Publication Publication Date Title
CN1097299C (zh) 淀积膜形成工艺
CN1182591C (zh) 光生伏打器件、光电换能器及其制造方法
CN1201408C (zh) 薄膜多晶太阳能电池及其形成方法
CN1186823C (zh) 光电元件
JP3169337B2 (ja) 光起電力素子及びその製造方法
EP0661760B1 (en) Method and apparatus for forming deposited film
AU734676B2 (en) Photovoltaic element and method of producing same
CN1041366C (zh) 制造光电换能器的方法
CN1132233C (zh) 等离子体处理方法及设备
CN1163945A (zh) 薄膜制备方法和淀积设备
CN101322251A (zh) 沉积光电元件用的微晶硅层的方法与设备
CN1534799A (zh) 光电元件的制造方法
CN1231518A (zh) 半导体元件及其制造方法
CN1228617A (zh) 光电导薄膜和使用此薄膜的光生伏打器件
CN1476052A (zh) 叠层体形成方法以及光电器件的制造方法
US7514342B2 (en) Method and apparatus for forming deposited film
JP2005167264A (ja) 堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法
JPWO2010087198A1 (ja) 光電変換装置の製造方法，光電変換装置，光電変換装置の製造システム，及び光電変換装置製造システムの使用方法
CN1193436C (zh) 薄膜的形成方法
JP2918815B2 (ja) 光起電力素子及びその製造方法
JP2918813B2 (ja) 光起電力素子及びその製造方法
JP3017393B2 (ja) 光起電力素子の製造法
CN1542987A (zh) 叠层型光电元件以及电流平衡调整方法
JP2004266111A (ja) 微結晶膜および微結晶薄膜太陽電池の製造方法
JP3631021B2 (ja) 堆積膜形成方法および堆積膜形成装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1038247

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021225

Termination date: 20170309

CF01 Termination of patent right due to non-payment of annual fee