JP2694046B2 - 非単結晶半導体薄膜の形成方法 - Google Patents

非単結晶半導体薄膜の形成方法

Info

Publication number
JP2694046B2
JP2694046B2 JP2320656A JP32065690A JP2694046B2 JP 2694046 B2 JP2694046 B2 JP 2694046B2 JP 2320656 A JP2320656 A JP 2320656A JP 32065690 A JP32065690 A JP 32065690A JP 2694046 B2 JP2694046 B2 JP 2694046B2
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor thin
type semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2320656A
Other languages
English (en)
Other versions
JPH04192414A (ja
Inventor
勇蔵 幸田
政史 佐野
靖 藤岡
豪人 吉野
正博 金井
岳 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2320656A priority Critical patent/JP2694046B2/ja
Publication of JPH04192414A publication Critical patent/JPH04192414A/ja
Application granted granted Critical
Publication of JP2694046B2 publication Critical patent/JP2694046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非単結晶半導体薄膜を基体上に連続的に形
成する方法、および該方法により得られる光電変換素子
に関する。
〔従来の技術〕
米国特許第4,608,943号明細書には、ロール・ツー・
ロール(Roll to Roll)方式を採用した複数のグロー放
電容器を有する連続RF(ラジオ周波数)プラズマCVD装
置において、複数のグロー放電容器中の少なくとも一つ
は成膜ガスの流路が制御されており、グロー放電容器内
を貫通する経路に沿って所望の幅の十分に長い可撓性基
板を通過させ半導体薄膜を形成させることにより、半導
体薄膜中の原子組成比を膜厚方向に対して分布をもたせ
ること(プロファイリング)ができると開示されてい
る。
例えば、非単結晶薄膜であるアモルファスシリコン・
アモルファスゲルマニウム合金薄膜でpin接合を持つ光
電変換素子を形成する場合、i型半導体薄膜層を形成す
るグロー放電容器内では、成膜ガス(例えば、SiH4ガス
及びGeH4ガス)の流れの上流と下流では薄膜中に取り込
まれるSiとGeの組成に差が生じることから、放電空間内
を通過させた可撓性基板上には膜厚方向に自ずと組成の
プロファイリングをもつ薄膜が形成できるとされてい
る。更に、非単結晶薄膜であるアモルファスシリコン薄
膜でpin接合を持つ光電変換素子を形成する場合、i型
半導体薄膜層を形成するグロー放電容器内では、成膜ガ
ス(例えば、SiH4ガス及びBF3ガス)の流れの上流と下
流では、薄膜中に取り込まれるSiとBの組成に差が生じ
ることから、放電空間内を通過させた可撓性基板上には
膜厚方向に自ずとBドーパントのプロファイリングをも
つ薄膜が形成できるとされている。
しかしながら、上述の成膜方法では半導体層の原子組
成やドーパントのプロファイリングは可能であったが、
薄膜中の構造の膜厚方向へのプロファイリング(例え
ば、結晶粒径のプロファイリングなど)を行うことは困
難であった。
ところで、アモルファスシリコン系薄膜を用いたpin
接合を持つ光電変換素子では、p型半導体薄膜層及びn
型半導体薄膜層はできるだけ低抵抗であることが望まし
く、しかも太陽光スペクトルに対して透過率ができるだ
け大きいことが望ましい。粒系が約30Åから約200Åま
での小結晶部分が膜中に存在すると、その薄膜(以下、
微結晶半導体薄膜と記す)は粒径が20Å以下のアモルフ
ァスシリコン薄膜(以下、完全なアモルファス半導体薄
膜と記す)に比べドーピング効率が非常に優れ低抵抗で
あり、かつ、太陽光スペクトルに対する透過率も優れて
いることは周知の通りである。この微結晶半導体薄膜は
光電変換素子のp型半導体薄膜層及びn型半導体薄膜層
に適しており、光電変換素子のp型層及びn型層に応用
され、光電変換効率を向上できる。
しかしながら、このような膜構造の光電変換素子で
は、p型半導体薄膜層とi型半導体薄膜層とは微結晶半
導体薄膜と完全なアモルファス半導体薄膜との接合とな
るため両薄膜間の密着性はp型半導体薄膜層としてアモ
ルファス半導体薄膜を用いた場合に比べ不十分なものと
ならざるを得ず、膜剥がれが生じることがあり、光電変
換素子の信頼性を低下させる原因となっていた。i型半
導体薄膜層とn型半導体薄膜層との接合の場合にも同様
のことがいえる。
〔発明が解決しようとする課題〕
これらの問題を解決するには、p型半導体薄膜層、n
型半導体薄膜層として望ましい膜構成として、密着性を
向上させるためにi型半導体薄膜層近傍ではアモルファ
スとし、i型半導体薄膜層からある程度離れた領域では
ある粒径を持った微結晶となる構造とする、あるいは、
i型半導体薄膜層から離れるに従って微結晶中の粒径が
徐々に大きくなる膜構造にすることである。
本発明の目的は、光電変換素子のようにpin接合を有
するデバイスにおいて各層の接合面における密着性を向
上させることを可能とする、非単結晶半導体薄膜の膜厚
方向に粒径分布のプロファイルを持たせ得る成膜方法を
提供することにある。
また本発明の目的は、このような方法により作製され
る光電変換素子を提供することである。
〔課題を解決するための手段〕
本発明者らは上記目的を達成するために鋭意検討した
結果、本発明を完成したものである。
すなわち本発明は、連続的に移動する基板上に非単結
晶半導体薄膜を形成できる構造を有する薄膜形成装置内
の放電空間を流動する成膜ガスの流速を、該放電空間に
配設された排気コンダクタンス調整手段を用いて制御す
ることで、前記非単結晶半導体薄膜中に存在せしめる小
結晶部分の粒径を膜厚方向に連続的に分布させることを
特徴とする非単結晶半導体薄膜の形成方法である。
〔作用〕
本発明においては、可撓性基板を移動させて非単結晶
半導体薄膜を形成できる構造を有する装置、例えば、ロ
ール・ツー・ロール方式を採用した連続プラズマCVD装
置において、少なくとも一つの反応容器には放電空間内
の排気コンダクタンスを調整できる機構を備えており、
放電空間を流動する成膜ガスの流速を放電空間内の排気
コンダクタンスを調整することによって制御し、例えば
p型半導体薄膜層を形成する場合、成膜ガス(例えば、
SiH4ガス、H2ガスおよびBF3ガスからなる混合ガス)
を、可撓性基板の移動方向と同一のあるいは逆の方向に
流動させた状態で、望ましくは1cm/秒以下(ガス流が粘
性流の領域で扱われることは言うまでもないが)に制御
し、非単結晶半導体薄膜中に存在する極めて小さい結晶
部分の粒径を、可撓性基板を移動させることで自動的に
膜厚方向に分布をもたせること(プロファイリング)が
可能で、かつその粒径を連続的に変化させて半導体薄膜
を形成するものである。成膜ガスが前記の移動する可撓
性基板と高周波印加電極との間に形成された分解領域内
で流動しながら分解されるため、成膜ガスの流動方向の
上流部分と下流部分では、原子組成比及び結晶性の異な
った薄膜が形成される。
例えば、前記成膜ガスの流動方向を前記移動基板材料
の移動方向と逆の方向にさせた場合、特に前記成膜ガス
の流速を1cm/秒以下に制御した場合、前記移動基板材料
上に得られる薄膜の膜厚方向のプロファイルは、膜形成
初期部分では完全なアモルファス半導体薄膜であり、膜
形成が進むに従って小結晶部分の粒径が次第に増加して
いき、膜形成中期部分及び後期部分では微結晶半導体薄
膜となる構造を形成させることも可能である。
〔実施例〕
以下に本発明を実施例によりさらに具体的に説明する
が、本発明はこれらにより何等限定されるものではな
い。
実施例1 第1図に本発明で使用した非単結晶半導体薄膜の形成
装置の概略図を示す。反応容器101は放電空間を外気か
ら遮断しているが、可撓性長尺基板104の導入部分は不
図示のガス・ゲートによって他の雰囲気から遮断されて
いる。可撓性長尺基板104は、磁化された搬送用ローラ
ー102によって支持され、ハロゲンランプヒーター103に
よって所望の温度に加熱されている。成膜容器101から
絶縁されているRF印加電極106にはRF電源109が結線され
ている。RF印加電極106は回転ハンドル110を回すことに
よって可撓性長尺基板104との距離を変化させ得る構造
となっており、放電空間の容積を変化させて、排気コン
ダクタンスを調整することが可能である。この時、RF印
加電極106と成膜容器101との間には、RF印加電極を支持
し、反応容器内の気密性を保持するための成膜容器から
絶縁された伸縮可能なベローズ108が設けられている。
成膜ガス導入管105から導入された成膜ガスは、可撓性
長尺基板104とRF印加電極106との間の放電空間を流動
し、不図示の真空排気ポンプ及び不図示のコンダクタン
ス調整バルブに接続されている排気管107を通って排出
される。
先ず最初に、可撓性長尺基板104を移動させない状態
で可撓性長尺基板104とRF印加電極106との距離を3cm、
成膜ガスのトータル流量を300SCCMとしコンダクタンス
調整バルブを調節して、排気コンダクタンスを調整する
(但し、成膜ガスの混合比は変化させない)ことによっ
て成膜ガスの流量を5cm/秒、1cm/秒、0.5cm/秒および0.
1cm/秒と変化させて成膜を行い、成膜ガスの流動方向で
の膜の膜厚分布の評価を行った。成膜条件は第1表に示
す通りである。
第2図に、得られた薄膜の膜厚の成膜ガスの流動方向
に対する基板位置依存性を示す。流速が5cm/秒の場合に
は、膜厚の基板位置依存性は現れないが、1cm/秒以下に
すると、成膜ガスの流れの上流(ガス導入管)付近では
膜厚が厚くなり、反対に下流(排気管)付近では薄くな
り、膜厚の基板位置依存性が現れていることが理解され
る。この依存性の現れる原因としては、流速が1cm/秒以
下と比較的流速が小さい場合のグロー放電分解による活
性種の生成時定数に対する活性種の放電空間滞在時定数
の比が流速5cm/秒以上の場合のそれらの比に較べて大き
いために、ガス流の上流部分では膜の体積速度が増加し
ていると考えられる。従って、RF印加電力及び容器内圧
力が一定ならば、成膜ガスの流速を変化させることで、
成膜ガスの流動方向での堆積速度の分布を作ることが可
能である。
また、第3図には得られた薄膜の結晶性および暗伝導
度の、成膜ガスの流動方向に対する基板位置依存性を示
す。流速が5cm/秒の場合には、膜の結晶性の基板位置依
存性は現れておらず、基板全域にわたって完全なアモル
ファス半導体薄膜であるが、1cm/秒以下にすると、膜の
結晶性及びそれにともなう暗伝導度の分布に変化が生
じ、成膜ガスの流れの上流付近では小結晶部分の粒径が
小さく、反対に下流付近では大きくなる傾向があり、粒
径と共に暗伝導度も増加し、結晶性及び暗伝導度にも基
板位置依存性が現れていることが理解される。
この依存性の出現の原因としては、流速が1cm/秒以下
と比較的小さい場合、成膜ガスの流れの上流付近ではグ
ロー放電分解によって生成した活性種の成膜への消費が
盛んになるため、下流にいくにしたがって前記活性種の
供給量が低下してしまう。すなわち、下流付近ではSiH4
ガスのH2ガスに対する濃度が減少し、一般にRFグロー放
電分解法ではSiH4ガスのH2ガスに対する濃度が減少する
と堆積膜中の小結晶部分の粒径は増大する傾向にあるた
め、下流に行くに従って小結晶部分の粒径は増大し、そ
れに伴って暗伝導度も増加しているものと考えられる。
従って、RF印加電力および容器内圧力が一定ならば、
成膜ガスの流速を変化させることでガスの流動方向で薄
膜中の小結晶の粒径のプロファイリングおよびそれに伴
う暗伝導度のプロファイリングを行うことが可能であ
る。
実施例2 可撓性長尺基板104をある一定の速度で成膜ガスの流
動方向と同一の方向に移動させた以外は実施例1と同様
にして成膜を行った。得られた薄膜の膜厚は約500Åで
あった。基板上に得られた薄膜の膜厚方向の結晶性を調
べるために、その断面部分を透過型電子顕微鏡(日本電
子(株)製、JEM−4000FX、以下、TEMと略称する。)で
観察した結果、前記成膜ガスの流速を1cm/秒以下に制御
した場合、前記可撓性長尺基板上の膜形成初期部分では
完全なアモルファス半導体薄膜であり、膜形成が進んで
行くに従って小結晶部分の粒径が次第に増加して行き、
膜形成中期部分及び膜形成後期部分では小結晶部分の粒
径が200Å程度の微結晶半導体薄膜であることがわかっ
た。更にこのように粒径のプロファイリングを行った薄
膜の暗伝導度を評価した結果、膜中の小結晶部分の粒径
が全域にわたって180Å程度微結晶と同等の値を示し、
非常に低抵抗な膜であることがわかった。
従って、基板移動速度、RF印加電力および容器内圧力
が一定ならば、成膜ガスの流速を変化させることで堆積
膜の膜厚方向で薄膜中の小結晶の粒径のプロファイリン
グを行うことが可能であり、プロファイリングを行った
薄膜は暗伝導度が大きく、非常に低抵抗な膜である。
実施例3 成膜条件を第2表に示す条件に代えた以外は実施例1
と同様の方法で成膜を行い、得られた薄膜に次いて成膜
ガスの流動方向での膜厚分布、結晶性及び暗伝導度の分
布の評価を行った。
実施例1と同様に流速が5cm/秒の場合には、膜厚の基
板位置依存性は現れないが、1cm/秒以下にすると、成膜
ガスの流れの上流付近では膜厚が厚くなり、反対に下流
付近では薄くなり、膜厚の基板位置依存性が現れている
ことが理解される。又、流速が5cm/秒の場合には、膜の
結晶性の基板位置依存性は現れておらず、基板全域にわ
たって完全なアモルファス半導体薄膜であるが、1cm/秒
以下にすると、膜の結晶性及びそれにともなう暗伝導度
の分布に変化が生じ、成膜ガスの流れの上流付近では小
結晶部分の粒径が小さく、反対に下流付近では大きくな
る傾向があり、粒径の増大とともに暗伝導度も増加し、
結晶性及び暗伝導度にも基板位置依存性が現れているこ
とが理解される。
実施例4 成膜条件を第2表に示す条件に代えた以外は実施例2
と同様にして成膜を行い、同様の方法で基板上に得られ
た成膜の膜厚方向の結晶性を調べた。その結果、前記成
膜ガスの流速を1cm/秒以下に制御した場合、前記可撓性
長尺基板上の膜形成初期部分では完全なアモルファス半
導体薄膜であり、膜形成が進んで行くに従って小結晶部
分の粒径が次第に増加して行き、膜形成中期部分及び膜
形成後期部分では小結晶部分の粒径が200Å程度の微結
晶薄膜であることがわかった。更にこのように粒径のプ
ロファイリングを行った薄膜の暗伝導度を評価した結
果、膜中の小結晶部分の粒径が全域にわたって180Å程
度の微結晶と同等の値を示し、非常に低抵抗な膜である
ことがわかった。従って、基板移動速度、RF印加電力お
よび容器内圧力が一定ならば、成膜ガスの流速を変化さ
せることで堆積膜の膜厚方向で薄膜中の小結晶の粒径の
プロファイリングを行うことが可能であり、プロファイ
リングを行った薄膜は暗伝導度が大きく、非常に低抵抗
な膜である。
実施例5 本発明の成膜方法を実現するための構造を有した非単
結晶半導体薄膜の成膜装置の一例を第5図に示す。この
装置を用いて第4図に示すような構造の非単結晶半導体
薄膜光電変換素子を作製した。第4図の光電変換素子
は、ステンレス基板401上にn型半導体薄膜層402、i型
半導体薄膜層403およびp型半導体薄膜層404をプラズマ
CVD法で順次形成し、その後、透明導電膜405および集電
電極406を形成して作製される。第5図において、可撓
性長尺基板506として、厚さ0.2mmのステンレス板を用い
た。501,502及び503は成膜容器であるが、成膜容器503
は第1図に示したような可撓性長尺基板506とRF印加電
極512との距離を調節する機構を有する。成膜ガスはそ
れぞれの成膜容器の成膜ガス導入管507、508及び509か
ら導入され、可撓性長尺基板506とRF印加電極510、511
及び512との間を通って不図示の真空排気ポンプ及び不
図示のコンダクタンス調整バルブにつながった排気管51
3、514および515から排気される。各成膜容器はガス・
ゲート522〜525によって互いに分離され、このガス・ゲ
ートによりある成膜容器内の成膜ガスが他の成膜容器内
に侵入するのが防止される。
同図において、成膜容器501ではn型半導体薄膜層402
を、成膜容器502ではi型半導体薄膜層403を、成膜容器
503においてp型半導体層404をそれぞれ成膜させた。成
膜条件を第3表に示す。
本発明の成膜方法を導入したp型半導体薄膜層は、i
型半導体薄膜層近傍では完全なアモルファス半導体薄膜
であるが、i型半導体薄膜層から遠ざかるに従って小結
晶部分の粒径が大きくなるような分布を有し、p型半導
体薄膜層の上層付近では粒径が約50Åとなる微結晶半導
体薄膜となるプロファイルを持たせることができた。
比較例1 第4表に示す成膜条件に代えた以外は実施例5と同様
な方法で、非単結晶半導体薄膜光電変換素子を作製し
た。
得られたp型半導体薄膜層の膜厚方向の断面をTEMで
観察したところ、膜中の小結晶部分の粒径は膜厚方向に
ほぼ均一な分布を示しており、その粒径は約60Åであっ
た。実施例5で作製された非単結晶薄膜半導体光電変換
素子は、比較例1で作製された光電変換素子と比較して
1.1倍の光電変換効率を示した。
実施例5及び比較例1で得られた両素子のp型半導体
層とi型半導体層との界面の膜厚方向の断面をTEMで観
察した結果、比較例1で得られた素子においてはその界
面で薄膜間の密着性が不十分な部分が観察された。これ
は、完全なアモルファス膜であるi型半導体層と微結晶
膜であるp型半導体層との膜構造の違いが起因して密着
性が不十分となり易いと考えられる。一方、実施例5で
得られた素子においては、密着性が不十分な部分は見ら
れず、良好なpi接合界面が形成されており、素子の信頼
性が向上されていることが確認された。
従って、p型半導体薄膜層に本発明の成膜方法を導入
して、i型半導体薄膜層近傍では完全なアモルファス膜
で、i型半導体薄膜層から離れるにつれて小結晶部分の
粒径が大きくなるような分布を持ち、p型半導体薄膜層
の上層付近では粒径が約50Åとなる微結晶膜となるよう
にプロファイルをもたせたことにより、光電変換素子の
変換効率及び信頼性が向上された。
実施例6 第6図に示すような構造の非単結晶半導体薄膜光電変
換素子を作製した。ポリイミド・フィルム601上に下部
電極602を形成した後、n型半導体薄膜層603、i型半導
体薄膜層604及びp型半導体薄膜層605をプラズマCVD法
により順次形成し、その後、透明導電膜606及び集電電
極607を形成して光電変換素子を作製した。第7図の非
単結晶半導体薄膜成膜装置において、可撓性長尺基板70
6として、厚さ0.1mmのポリイミド・フィルム上に下部電
極としてCrを真空蒸着により0.1μmの厚さで形成させ
たものを用いた。成膜容器701は可撓性長尺基板706とRF
印加電極710との距離を変化させることができるが、他
の成膜容器702及び703にはこの機構は設けていない。成
膜ガスはそれぞれの成膜容器の成膜ガス導入管707、708
及び709から導入され、可撓性長尺基板706とRF印加電極
710、711及び712との間を通って不図示の真空排気ポン
プ及び不図示のコンダクタンス調整バルブにつながった
排気管713、714および715から排気される。各成膜容器
はガス・ゲート722〜725によって互いに分離され、この
ガス・ゲートによりある成膜容器内の成膜ガスが他の成
膜容器内に侵入するのが防止される。
同図において、成膜容器701ではn型半導体薄膜層603
を、成膜容器702ではi型半導体薄膜層604を、成膜容器
703においてp型半導体薄膜層605をそれぞれ成膜させ
た。成膜条件を第5表に示す。
本発明の成膜方法を導入したn型半導体薄膜層603
は、下部電極602近傍では粒径が約80Åとなる微結晶膜
であるが、i型半導体薄膜層604に近づくに従って粒径
が小さくなるような分布を有し、i型半導体薄膜層604
近傍では完全なアモルファス膜となるプロファイルを持
たせることができた。
比較例2 第6表に示す成膜条件に代えた以外は実施例6と同様
な方法で、非単結晶半導体薄膜光電変換素子を作製し
た。得られたn型半導体薄膜層の膜厚方 向の断面をTEMで観察したところ、膜中の小結晶部分の
粒径は膜厚方向にほぼ均一な分布を示しており、その粒
径は約70Åであった。
実施例6で作製された非単結晶薄膜半導体光電変換素
子は、比較例2で作製された光電変換素子と比較して1.
1倍の光電変換効率を示した。
実施例6及び比較例2で得られた両素子のn型半導体
層とi型半導体層との界面の膜厚方向の断面をTEMで観
察した結果、比較例2で得られた素子においてはその界
面で薄膜間の密着性が不十分な部分が観察された。これ
は、完全なアモルファス膜であるi型半導体層と微結晶
膜であるn型半導体層との膜構造の違いが起因して密着
性が不十分となり易いと考えられる。一方、実施例6で
得られた素子においては、密着性が不十分な部分は見ら
れず、良好なni接合界面が形成されており、素子の信頼
性が向上されていることが確認された。
従って、n型半導体薄膜層に本発明の成膜方法を導入
して、下部電極602近傍では粒径が約80Åとなる微結晶
膜であるが、i型半導体薄膜層604に近づくに従って粒
径が小さくなるような分布を有し、i型半導体薄膜層60
4近傍では完全なアモルファス膜となるプロファイルを
持たせたことにより、光電変換素子の変換効率及び信頼
性を向上させることができた。
〔発明の効果〕
以上説明したように、本発明の非単結晶半導体薄膜の
形成方法によれば、薄膜中の構造の膜厚方向へのプロフ
ァイリングが可能となり、pin接合を持つ光電変換素子
を形成する場合、p型半導体層および/またはn型半導
体層の結晶粒径のプロファイリングを行うことによりi
型半導体層との接合界面における密着性を改善すること
ができ、光電変換素子の変換効率及び信頼性を向上させ
ることが可能となる。
【図面の簡単な説明】
第1図は、本発明の形成方法を実現する成膜装置の一例
を示す模式的概略図、第2図は実施例1において得られ
た薄膜の膜厚の成膜ガスの流動方向に対する基板位置依
存性を示す図、第3図は、得られた薄膜の結晶性および
暗伝導度の、成膜ガスの流動方向に対する基板位置依存
性を示す図、第4図及び第6図は本発明により得られる
光電変換素子の一例を示す断面模式図、第5図及び第7
図は本発明によりpin接合を有する光電変換素子を作製
するために用いることのできるロール・ツー・ロール方
式成膜装置の概略図である。 101,501〜503,701〜703……成膜容器 102,504,704……搬送ローラー 103,505,705……ハロゲン・ランプ・ヒーター 104,506,706……可撓性長尺基板 105,507〜509,707〜709……成膜ガス導入管 106,510〜512,710〜712……RF印加電極 107,513〜515,713〜715……排気管 108,521,719……RF印加電極を支持するための成膜容器
から絶縁された伸縮可能なベローズ 519,520,720,721……RF印加電極を支持するための絶縁
体 109,516〜518,716〜718……RF印加電源 110,526,726……ハンドル 522〜525,722〜725……ガスゲート 401……ステンレス基板 601……ポリイミド・フィルム 602……下部電極 402,603……n型半導体層 403,604……i型半導体層 404,605……n型半導体層 405,606……ITO透明導電膜 406,607……集電電極
フロントページの続き (72)発明者 吉野 豪人 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 黒川 岳 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭61−102031(JP,A) 特開 昭59−63775(JP,A) 特開 昭60−30124(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】連続的に移動する基板上に非単結晶半導体
    薄膜を形成できる構造を有する薄膜形成装置内の放電空
    間を流動する成膜ガスの流速を、該放電空間に配設され
    た排気コンダクタンス調整手段を用いて制御すること
    で、前記非単結晶半導体薄膜中に存在せしめる小結晶部
    分の粒径を膜厚方向に連続的に分布させることを特徴と
    する非単結晶半導体薄膜の形成方法。
  2. 【請求項2】前記小結晶部分の粒径を200Å以下の範囲
    で連続的に変化させることを特徴とする請求項1記載の
    方法。
  3. 【請求項3】前記成膜ガスの流速が1cm/秒以下であるこ
    とを特徴とする請求項1記載の方法。
  4. 【請求項4】pin接合を有する光電変換素子において、
    p層またはn層の少なくとも一方が請求項1記載の方法
    により形成されてなる光電変換素子。
JP2320656A 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法 Expired - Fee Related JP2694046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320656A JP2694046B2 (ja) 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320656A JP2694046B2 (ja) 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPH04192414A JPH04192414A (ja) 1992-07-10
JP2694046B2 true JP2694046B2 (ja) 1997-12-24

Family

ID=18123851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320656A Expired - Fee Related JP2694046B2 (ja) 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP2694046B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271055B1 (en) 1997-03-10 2001-08-07 Canon Kabushiki Kaisha Process for manufacturing semiconductor element using non-monocrystalline semiconductor layers of first and second conductivity types and amorphous and microcrystalline I-type semiconductor layers
JP2002359203A (ja) * 2001-03-27 2002-12-13 Sanyo Electric Co Ltd 成膜装置、プラズマcvd装置、成膜方法及びスパッタ装置

Also Published As

Publication number Publication date
JPH04192414A (ja) 1992-07-10

Similar Documents

Publication Publication Date Title
JP3581546B2 (ja) 微結晶シリコン膜形成方法および光起電力素子の製造方法
AU734676B2 (en) Photovoltaic element and method of producing same
US4521447A (en) Method and apparatus for making layered amorphous semiconductor alloys using microwave energy
US4400409A (en) Method of making p-doped silicon films
US5676765A (en) Pin junction photovoltaic device having a multi-layered I-type semiconductor layer with a specific non-single crystal I-type layer formed by a microwave plasma CVD process
US6488995B1 (en) Method of forming microcrystalline silicon film, method of fabricating photovoltaic cell using said method, and photovoltaic device fabricated thereby
EP0106698A2 (en) Method and apparatus for making layered amorphous semiconductor alloys using microwave energy
US5769963A (en) Photovoltaic device
US4677738A (en) Method of making a photovoltaic panel
JP2694046B2 (ja) 非単結晶半導体薄膜の形成方法
JPH0465120A (ja) 堆積膜の形成方法
JPH10209479A (ja) 半導体薄膜及び光起電力素子の作製装置
JP3078373B2 (ja) 光電変換装置とその製造方法
JP3017393B2 (ja) 光起電力素子の製造法
JPH10229209A (ja) 光起電力素子
JP3017394B2 (ja) 光起電力素子の製造法
JP3547716B2 (ja) 半導体薄膜の製造方法及び光起電力装置の製造方法
JP3017392B2 (ja) 光起電力素子の製造法
JPH06204515A (ja) 非晶質太陽電池およびその製造方法
JP3046644B2 (ja) 光起電力素子の製造方法
JPH09191119A (ja) 光起電力素子の製造方法
JP2004296651A (ja) 光起電力素子および光起電力素子形成方法
JP3017390B2 (ja) 光起電力素子の製造法
JP2004296653A (ja) 光起電力素子形成方法
Das et al. A critical role of p/i interface in nanocrystalline single junction pin solar cells

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees