JPH04192414A - 非単結晶半導体薄膜の形成方法 - Google Patents

非単結晶半導体薄膜の形成方法

Info

Publication number
JPH04192414A
JPH04192414A JP2320656A JP32065690A JPH04192414A JP H04192414 A JPH04192414 A JP H04192414A JP 2320656 A JP2320656 A JP 2320656A JP 32065690 A JP32065690 A JP 32065690A JP H04192414 A JPH04192414 A JP H04192414A
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor thin
type semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2320656A
Other languages
English (en)
Other versions
JP2694046B2 (ja
Inventor
Yuzo Koda
勇蔵 幸田
Masafumi Sano
政史 佐野
Yasushi Fujioka
靖 藤岡
Toshihito Yoshino
豪人 吉野
Masahiro Kanai
正博 金井
Takeshi Kurokawa
岳 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2320656A priority Critical patent/JP2694046B2/ja
Publication of JPH04192414A publication Critical patent/JPH04192414A/ja
Application granted granted Critical
Publication of JP2694046B2 publication Critical patent/JP2694046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非単結晶半導体薄膜を基体上に連続的に形成
する方法、および該方法により得られる光電変換素子に
関する。
〔従来の技術〕
米国特許第4,608.943号明細書には、ロール・
ツー・ロール(Roll  to  Roll)方式を
採用した複数のグロー放電容器を有する連続RF(ラジ
オ周波数)プラズマCVD装置において、複数のグロー
放電容器中の少なくとも一つは成膜ガスの流路が制御さ
れており、グロー放電容器内を貫通する経路に沿って所
望の幅の十分に長い可撓性基板を通過させ半導体薄膜を
形成させることにより、半導体薄膜中の原子組成比を膜
厚方向に対して分布をもたせること(プロファイリング
)ができると開示されている。
例えば、非単結晶薄膜であるアモルファスシリコン・ア
モルファスゲルマニウム合金薄膜でpin接合を持つ光
電変換素子を形成する場合、i型半導体薄膜層を形成す
るグロー放電容器内では、成膜ガス(例えば、5i)L
ガス及びGeH4ガス)の流れの上流と下流では薄膜中
に取り込まれるSiとGeの組成に差が生じることから
、放電空間内を通過させた可撓性基板上には膜厚方向に
自ずと組成のプロファイリングをもつ薄膜が形成できる
とされている。更に、非単結晶薄膜であるアモルファス
シリコン薄膜でpin接合を持つ光電変換素子を形成す
る場合、i型半導体薄膜層を形成するグロー放電容器内
では、成膜ガス(例えば、5i)Lガス及びBP、ガス
)の流れの上流と下流では、薄膜中に取り込まれるSi
とBの組成に差が生じることがら、放電空間内を通過さ
せた可撓性基板上には膜厚方向に自ずとBドーパントの
プロファイリングをもつ薄膜が形成できるとされている
しかしながら、上述の成膜方法では半導体層の原子組成
やドーパントのプロファイリングは可能であったが、薄
膜中の構造の膜厚方向へのプロファイリング(例えば、
結晶粒径のプロファイリングなど)を行うことは困難で
あった。
ところで、アモルファスソリコン系薄膜を用いたpin
接合を持つ光電変換素子では、n型半導体薄膜層及びn
型半導体薄膜層はできるだけ低抵抗であることが望まし
く、しかも太陽光スペクトルに対して透過率ができるだ
け大きいことが望ましい。
粒系が約30人から約200人までの小結晶部分が膜中
に存在すると、その薄膜(以下、微結晶半導体薄膜と記
す)は粒径が20Å以下のアモルファスシリコン薄膜(
以下、完全なアモルファス半導体薄膜と記す)に比ベト
ーピング効率が非常に優れ低抵抗であり、かつ、太陽光
スペクトルに対する透過率も優れていることは周知の通
りである。この微結晶半導体薄膜は光電変換素子のn型
半導体薄膜層及びn型半導体薄膜層に適しており、光電
変換素子のp型層及びn型層に応用され、光電変換効率
を向上できる。
しかしながら、このような膜構造の光電変換素子では、
n型半導体薄膜層とi型半導体薄膜層とは微結晶半導体
薄膜と完全なアモルファス半導体薄膜との接合となるた
め両画膜間の密着性はn型半導体薄膜層としてアモルフ
ァス半導体薄膜を用いた場合に比べ不十分なものとなら
ざるを得す、膜剥がれが生じることがあり、光電変換素
子の信頼性を低下させる原因となっていた。j型半導体
薄膜層とn型半導体薄膜層との接合の場合にも同様のこ
とがいえる。
〔発明が解決しようとする課題〕
これらの問題を解決するには、n型半導体薄膜層、n型
半導体薄膜層として望ましい膜構成として、密着性を向
上させるためにi型半導体薄膜層近傍ではアモルファス
とし、i型半導体薄膜層からある程度離れた領域ではあ
る粒径を持った微結晶となる構造とする、あるいは、i
型半導体薄膜層から離れるに従って微結晶中の粒径が徐
々に大きくなる膜構造にすることである。
本発明の目的は、光電変換素子のようにpin接合を有
するデバイスにおいて各層の接合面における密着性を向
上させることを可能とする、非単結晶半導体薄膜の膜°
厚方向に粒径分布のプロファイルを持たせ得る成膜方法
を提供することにある。
また本発明の目的は、このような方法により作製される
光電変換素子を提供することである。
〔課題を解決するための手段〕
本発明者らは上記目的を達成するために鋭意検討した結
果、本発明を完成したものである。
すなわち本発明は、連続的に移動する基板上に非単結晶
半導体薄膜を形成できる構造を有する薄膜形成装置内の
放電空間を流動する成膜ガスの流速を、該放電空間に配
設された排気コンダクタンス調整手段を用いて制御する
ことで、前記非単結晶半導体薄膜中に存在せしめる小結
晶部分の粒径を膜厚方向に連続的に分布させることを特
徴とする非単結晶半導体薄膜の形成方法である。
〔作用〕
本発明においては、可撓性基板を移動させて非単結晶半
導体薄膜を形成できる構造を有する装置、例えば、ロー
ル・ツー・ロール方式を採用した連続プラズマCVD装
置において、少なくとも一つの反応容器には放電空間内
の排気コンダクタンスを調整できる機構を備えており、
放電空間を流動する成膜ガスの流速を放電空間内の排気
コンダクタンスを調整することによって制御し、例えば
p型半導体薄膜層を形成する場合、成膜ガス(例えば、
5i)Lガス、H2ガスおよびBF3ガスからなる混合
ガス)を、可撓性基板の移動方向と同一のあるいは逆の
方向に流動させた状態で、望ましくはIcm/秒以下(
ガス流が粘性流の領域で扱われることは言うまでもない
が)に制御し、非単結晶半導体薄膜中に存在する極めて
小さい結晶部分の粒径を、可撓性基板を移動させること
で自動的に膜厚方向に分布をもたせること(プロファイ
リング)が可能で、かつその粒径を連続的に変化させて
半導体薄膜を形成するものである。成膜ガスが前記の移
動する可撓性基板と高周波印加電極との間に形成された
分解領域内で流動しながら分解されるため、成膜ガスの
流動方向の上流部分と下流部分では、原子組成比及び結
晶性の異なった薄膜が形成される。
例えば、前記成膜ガスの流動方向を前記移動基板材料の
移動方向と逆の方向にさせた場合、特に前記成膜ガスの
流速を1 c m 7秒以下に制御した場合、前記移動
基板材料上に得られる薄膜の膜厚方向のプロファイルは
、膜形成初期部分では完全なアモルファス半導体薄膜で
あり、膜形成が進むに従って小結晶部分の粒径が次第に
増加していき、膜形成中期部分及び後期部分では微結晶
半導体薄膜となる構造を形成させることも可能である。
〔実施例〕
以下に本発明を実施例によりさらに具体的に説明するが
、本発明はこれらにより何等限定されるものではない。
実施例1 第1図に本発明で使用した非単結晶半導体薄膜の形成装
置の概略図を示す。反応容器101は放電空間を外気か
ら遮断しているが、可撓性長尺基板104の導入部分は
不図示のガス・ゲートによって他の雰囲気から遮断され
ている。可撓性長尺基板104は、磁化された搬送用ロ
ーラー102によって支持され、ハロゲンランプヒータ
ー103によって所望の温度に加熱されている。成膜容
器101から絶縁されているRF印加電極106にはR
F電源109が結線されている。RF印加電極106は
回転ハンドル110を回すことによって可撓性長尺基板
104との距離を変化させ得る構造となっており、放電
空間の容積を変化させて、排気コンダクタンスを調整す
ることが可能である。この時、RF印加電極106と成
膜容器101との間には、RF印加電極を支持し、反応
容器内の気密性を保持するための成膜容器から絶縁され
た伸縮可能なベローズ108が設けられている。成膜ガ
ス導入管105から導入された成膜ガスは、可撓性長尺
基板104とRF印加電極106との間の放電空間を流
動し、不図示の真空排気ポンプ及び不図示のコンダクタ
ンス調整バルブに接続されている排気管107を通って
排出される。
先ず最初に、可撓性長尺基板104を移動させない状態
で可撓性長尺基板104とRF印加電極106との距離
を3 c m 、成膜ガスのトータル流量を300SC
CMとしコンダクタンス調整バルブを調節して、排気コ
ンダクタンスを調整する(但し、成膜ガスの混合比は変
化させない)ことによって成膜ガスの流量を5 c m
 7秒、l c m 7秒、0 、5 c m 7秒お
よびQ、1cm/秒と変化させて成膜を行い、成膜ガス
の流動方向での膜の膜厚分布の評価を行った。
成膜条件は第1表に示す通りである。
第2図に、得られた薄膜の膜厚の成膜ガスの流動方向に
対する基板位置依存性を示す。流速が5cm/秒の場合
には、膜厚の基板位置依存性は現れないが、l c m
 7秒以下にすると、成膜ガスの流れの上流(ガス導入
管)付近では膜厚が厚くなり、反対に下流(排気管)付
近では薄くなり、膜厚の基板位置依存性が現れているこ
とが理解される。この依存性の現れる原因としては、流
速がl c m 7秒以下と比較的流速が小さい場合の
グロー放電分解による活性種の生成時定数に対する活性
種の放電空間滞在時定数の比が流速5 c m /秒以
下の場合のそれらの比に較べて大きいために、ガス流の
上流部分では膜の体積速度が増加していると考えられる
。従って、RF印加電力及び容器内圧力が一定ならば、
成膜ガスの流速を変化させることで、成膜ガスの流動方
向での堆積速度の分布を作ることが可能である。
第   1   表 また、第3図には得られた薄膜の結晶性および暗伝導度
の、成膜ガスの流動方向に対する基板位置依存性を示す
。流速が5 c m /秒の場合には、膜の結晶性の基
板位置依存性は現れておらず、基板全域にわたって完全
なアモルファス半導体薄膜であるが、1 c m 7秒
以下にすると、膜の結晶性及びそれにともなう暗伝導度
の分布に変化が生じ、成膜ガスの流れの上流付近では小
結晶部分の粒径が小さく、反対に下流付近では大きくな
る傾向があり、粒径と共に暗伝導度も増加し、結晶性及
び暗伝導度にも基板位置依存性が現れていることが理解
される。
二の依存性の出現の原因としては、流速が1cm/秒以
下と比較的小さい場合、成膜ガスの流れの上流付近では
グロー放電分解によって生成した活性種の成膜への消費
が盛んになるため、下流にいくにしたがって前記活性種
の供給量が低下してしまう。すなわち、下流付近ではS
iH,カスのH2カスに対する濃度が減少し、一般にR
Fグロー放電分解法ではS i H4ガスのH2ガスに
対する濃度が減少すると堆積膜中の小結晶部分の粒径は
増大する傾向にあるため、下流に行くに従って小結晶部
分の粒径は増大し、それに伴って暗伝導度も増加してい
るものと考えられる。
従って、RF印加電力および容器内圧力が一定ならば、
成膜ガスの流速を変化させることでガスの流動方向で薄
膜中の小結晶の粒径のプロファイリングおよびそれに伴
う暗伝導度のプロファイリングを行うことが可能である
実施例2 可撓性長尺基板104をある一定の速度て成膜カスの流
動方向と同一の方向に移動させた以外は実施例1と同様
にして成膜を行った。得られた薄膜の膜厚は約500人
であった。基板上に得られた薄膜の膜厚方向の結晶性を
調べるために、その断面部分を透過型電子顕微鏡(日本
電子■製、JEM −4000FX、以下、TEMと略
称する。)で観察した結果、前記成膜ガスの流速を1c
m/秒以下に制御した場合、前記可撓性長尺基板上の膜
形成初期部分ては完全なアモルファス半導体薄膜であり
、膜形成が進んで行くに従って小結晶部分の粒径が次第
に増加して行き、膜形成中期部分及び膜形成後期部分で
は小結晶部分の粒径が200人程鹿の微結晶半導体薄膜
であることがわかった。更にこのように粒径のプロファ
イリングを行った薄膜の暗伝導度を評価した結果、膜中
の小結晶部分の粒径が全域にわたって180人程人程結
晶と同等の値を示し、非常に低抵抗な膜であることがわ
かった。
従って、基板移動速度、RF印加電力および容器内圧力
が一定ならば、成膜ガスの流速を変化させることで堆積
膜の膜厚方向で薄膜中の小結晶の粒径のプロファイリン
グを行うことが可能であり、プロファイリングを行った
薄膜は暗伝導度が大きく、非常に低抵抗な膜である。
実施例3 成膜条件を第2表に示す条件に代えた以外は実施例1と
同様の方法て成膜を行い、得られた薄膜に次いて成膜カ
スの流動方向での膜厚分布、結晶性及び暗伝導度の分布
の評価を行った。
第   2   表 実施例1と同様に流速が5cm/秒の場合には、膜厚の
基板位置依存性は現れないが、1cm/秒以下にすると
、成膜ガスの流れの上流付近では膜厚が厚くなり、反対
に下流付近では薄くなり、膜厚の基板位置依存性が現れ
ていることが理解される。又、流速が5 c m 7秒
の場合には、膜の結晶性の基板位置依存性は現れておら
ず、基板全域にわたって完全なアモルファス半導体薄膜
であるが、1 c m 7秒以下にすると、膜の結晶性
及びそれにともなう暗伝導度の分布に変化が生じ、成膜
ガスの流れの上流付近では小結晶部分の粒径が小さく、
反対に下流付近では大きくなる傾向があり、粒径の増大
とともに暗伝導度も増加し、結晶性及び暗伝導度にも基
板位置依存性が現れていることが理解される。
実施例4 成膜条件を第2表に示す条件に代えた以外は実施例2と
同様にして成膜を行い、同様の方法で基板上に得られた
薄膜の膜厚方向の結晶性を調べた。その結果、前記成膜
ガスの流速を1 c m 7秒以下に制御した場合、前
記可撓性長尺基板上の膜形成初期部分では完全なアモル
ファス半導体薄膜であり、膜形成が進んで行くに従って
小結晶部分の粒径が次第に増加して行き、膜形成中期部
分及び膜形成後期部分では小結晶部分の粒径が200人
程鹿の微結晶薄膜であることがわかった。更にこのよう
に粒径のプロファイリングを′行った薄膜の暗伝導度を
評価した結果、膜中の小結晶部分の粒径が全域にわたっ
て180人程鹿の微結晶と同等の値を示し、非常に低抵
抗な膜であることがわかった。従って、基板移動速度、
RF印加電力および容器内圧力が一定ならば、成膜ガス
の流速を変化させることで堆積膜の膜厚方向で薄膜中の
小結晶の粒径のプロファイリングを行うことが可能であ
り、プロファイリングを行った薄膜は暗伝導度が大きく
、非常に低抵抗な膜である。
実施例5 本発明の成膜方法を実現するための構造を有した非単結
晶半導体薄膜の成膜装置の一例を第5図に示す。この装
置を用いて第4図に示すような構造の非単結晶半導体薄
膜光電変換素子を作製した。第4図の光電変換素子は、
ステンレス基板401上にn型半導体薄膜層402、i
型半導体薄膜層403およびp型半導体薄膜層404を
プラズマCVD法で順次形成し、その後、透明導電膜4
05および集電電極406を形成して作製される。第5
図において、可撓性長尺基板506として、厚さ0 、
2 m mのステンレス板を用いた。501.502及
び503は成膜容器であるが、成膜容器503は第1図
に示したような可撓性長尺基板506とRF印加電極5
12との距離を調節する機構を有する。成膜ガスはそれ
ぞれの成膜容器の成膜ガス導入管507.508及び5
09から導入され、可撓性長尺基板506とRF印加電
極510.511及び512との間を通って不図示の真
空排気ポンプ及び不図示のコンダクタンス調整バルブに
つながった排気管513.514および515から排気
される。各成膜容器はガス・ゲート522〜525によ
って互いに分離され、このガス・ゲートによりある成膜
容器内の成膜ガスが他の成膜容器内に侵入するのが防止
される。
同図において、成膜容器501ではn型半導体薄膜層4
02を、成膜容器502ではi型半導体薄膜層403を
、成膜容器503においてp型半導体層404をそれぞ
れ成膜させた。成膜条件を第3表に示す。
第  3  表 本発明の成膜方法を導入したp型半導体薄膜層は、i型
半導体薄膜層近傍では完全なアモルファス半導体薄膜で
あるが、i型半導体薄膜層から遠ざかるに従って小結晶
部分の粒径が大きくなるような分布を有し、p型半導体
薄膜層の上層付近では粒径が約50人となる微結晶半導
体薄膜となるプロファイルを持たせることができた。
比較例1 第4表に示す成膜条件に代えた以外は実施例5と同様な
方法で、非単結晶半導体薄膜光電変換素子を作製した。
第  4  表 得られたp型半導体薄膜層の膜厚方向の断面をTEMで
観察したところ、膜中の小結晶部分の粒径は膜厚方向に
ほぼ均一な分布を示しており、その粒径は約60人であ
った。実施例5で作製された非単結晶薄膜半導体光電変
換素子は、比較例1で作製された光電変換素子と比較し
て1,1倍の光電変換効率を示した。
実施例5及び比較例1で得られた画素子のp型半導体層
とi型半導体層との界面の膜厚方向の断面をTEMで観
察した結果、比較例1で得られた素子においてはその界
面で薄膜間の密着性が不十分な部分が観察された。これ
は、完全なアモルファス膜であるi型半導体層と微結晶
膜であるp型半導体層との膜構造の違いが起因して密着
性が不十分となり易いと考えられる。一方、実施例5で
得られた素子においては、密着性が不十分な部分は見ら
れず、良好なpi接合界面が形成されており、素子の信
頼性が向上されていることが確認された。
従って、p型半導体薄膜層に本発明の成膜方法を導入し
て、i型半導体薄膜層近傍では完全なアモルファス膜で
、i型半導体薄膜層から離れるにつれて小結晶部分の粒
径が大きくなるような分布を持ち、p型半導体薄膜層の
上層付近では粒径が約50人となる微結晶膜となるよう
にプロファイルをもたせたことにより、光電変換素子の
変換効率及び信頼性が向上された。
実施例6 第6図に示すような構造の非単結晶半導体薄膜光電変換
素子を作製した。ポリイミド・フィルム601上に下部
電極602を形成した後、n型半導体薄膜層603、i
型半導体薄膜層604及びn型半導体薄膜層605をプ
ラズマCVD法により順次形成し、その後、透明導電膜
606及び集電電極607を形成して光電変換素子を作
製した。第7図の非単結晶半導体薄膜成膜装置において
、可撓性長尺基板706として、厚さ0.1mmのポリ
イミド・フィルム上に下部電極としてCrを真空蒸着に
より0.1μmの厚さで形成させたものを用いた。成膜
容器701は可撓性長尺基板706とRF印加電極71
0  との距離を変化させることができるが、他の成膜
容器702及び703にはこの機構は設けていない。成
膜ガスはそれぞれの成膜容器の成膜ガス導入管707.
708及び709から導入され、可撓性長尺基板706
とRF印加電極710.711及び712との間を通っ
て不図示の真空排気ポンプ及び不図示のコンダクタンス
調整バルブにつながった排気管713.714および7
15から排気される。各成膜容器はガス・ゲート722
〜725によって互いに分離され、このガス・ケートに
よりある成膜容器内の成膜ガスが他の成膜容器内に侵入
するのが防止される。
同図において、成膜容器701ではn型半導体薄膜層6
03を、成膜容器702ではi型半導体薄膜層604を
、成膜容器703においてn型半導体薄膜層605をそ
れぞれ成膜させた。成膜条件を第5表に示す。
第   5   表 本発明の成膜方法を導入したn型半導体薄膜層603は
、下部電極602近傍では粒径が約80人となる微結晶
膜であるが、i型半導体薄膜層604に近づくに従って
粒径が小さくなるような分布を有し、i型半導体薄膜層
604近傍では完全なアモルファス膜となるプロファイ
ルを持たせることができた。
比較例2 第6表に示す成膜条件に代えた以外は実施例6と同様な
方法で、非単結晶半導体薄膜光電変換素子を作製した。
得られたn型半導体薄膜層の膜厚方策  6  表 向の断面をTEMで観察したところ、膜中の小結晶部分
の粒径は膜厚方向にほぼ均一な分布を示しており、その
粒径は約70人であった。
実施例6で作製された非単結晶薄膜半導体光電変換素子
は、比較例2で作製された光電変換素子と比較して1.
1倍の光電変換効率を示した。
実施例6及び比較例2で得られた画素子のn型半導体層
とi型半導体層との界面の膜厚方向の断面をTEMで観
察した結果、比較例2で得られた素子においてはその界
面で薄膜間の密着性が不十分な部分が観察された。これ
は、完全なアモルファス膜であるi型半導体層と微結晶
膜であるn型半導体層との膜構造の違いが起因して密着
性が不十分となり易いと考えられる。一方、実施例6で
得られた素子においては、密着性が不十分な部分は見ら
れず、良好なni接合界面が形成されており、素子の信
頼性が向上されていることが確認された。
従って、n型半導体薄膜層に本発明の成膜方法を導入し
て、下部電極602近傍では粒径が約80人となる微結
晶膜であるが、i型半導体薄膜層604に近づくに従っ
て粒径が小さくなるような分布を有し、i型半導体薄膜
層604近傍では完全なアモルファス膜となるプロファ
イルを持たせたことにより、光電変換素子の変換効率及
び信頼性を向上させることができた。
〔発明の効果〕
以上説明したように、本発明の非単結晶半導体薄膜の形
成方法によれば、薄膜中の構造の膜厚方向へのプロファ
イリングが可能となり、pin接合を持つ光電変換素子
を形成する場合、p型半導体層および/またはn型半導
体層の結晶粒径のプロファイリングを行うことによりi
型半導体層との接合界面における密着性を改善すること
ができ、光電変換素子の変換効率及び信頼性を向上させ
ることが可能となる。
【図面の簡単な説明】
第1図は、本発明の形成方法を実現する成膜装置の一例
を示す模式的概略図、第2図は実施例1において得られ
た薄膜の膜厚の成膜ガスの流動方向に対する基板位置依
存性を示す図、第3図は、得られた薄膜の結晶性および
暗伝導度の、成膜ガスの流動方向に対する基板位置依存
性を示す図、第4図及び第6図は本発明により得られる
光電変換素子の一例を示す断面模式図、第5図及び第7
図は本発明によりpin接合を有する光電変換素子を作
製するために用いることのできるロール・ツー・ロール
方式成膜装置の概略図である。 101.501〜503,701〜703−成膜容器1
02.504,704・・搬送ローラー103.505
,705・・・ハロゲン・ランプ・ヒーター104.5
06,706・・・可撓性長尺基板105.507〜5
09,707〜709・成膜ガス導入管106.510
〜512,710〜712・・RF印加電極107.5
13〜515,713〜715・・・排気管108.5
21,719・・・RF印加電極を支持するための成膜
容器から絶縁された伸縮可能なベローズ519.520
,720.721・・・RF印加電極を支持するための
絶縁体 109.516〜518.716〜718・・・RF印
加電源110.526,726・・・ハンドル522〜
525,722〜725・・ガスケート401・・・ス
テンレス基板 601・・・ポリイミド・フィルム 602・・・下部電極 402.603・・・n型半導体層 403.604・・・1型半導体層 404.605・・・n型半導体層 405.606・・・ITO透明導電膜406.607
・・・集電電極

Claims (1)

  1. 【特許請求の範囲】 1、連続的に移動する基板上に非単結晶半導体薄膜を形
    成できる構造を有する薄膜形成装置内の放電空間を流動
    する成膜ガスの流速を、該放電空間に配設された排気コ
    ンダクタンス調整手段を用いて制御することで、前記非
    単結晶半導体薄膜中に存在せしめる小結晶部分の粒径を
    膜厚方向に連続的に分布させることを特徴とする非単結
    晶半導体薄膜の形成方法。 2、前記小結晶部分の粒径を200Å以下の範囲で連続
    的に変化させることを特徴とする請求項1記載の方法。 3、前記成膜ガスの流速が1cm/秒以下であることを
    特徴とする請求項1記載の方法。4、pin接合を有す
    る光電変換素子において、p層またはn層の少なくとも
    一方が請求項1記載の方法により形成されてなる光電変
    換素子。
JP2320656A 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法 Expired - Fee Related JP2694046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320656A JP2694046B2 (ja) 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320656A JP2694046B2 (ja) 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPH04192414A true JPH04192414A (ja) 1992-07-10
JP2694046B2 JP2694046B2 (ja) 1997-12-24

Family

ID=18123851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320656A Expired - Fee Related JP2694046B2 (ja) 1990-11-27 1990-11-27 非単結晶半導体薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP2694046B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271055B1 (en) 1997-03-10 2001-08-07 Canon Kabushiki Kaisha Process for manufacturing semiconductor element using non-monocrystalline semiconductor layers of first and second conductivity types and amorphous and microcrystalline I-type semiconductor layers
JP2002359203A (ja) * 2001-03-27 2002-12-13 Sanyo Electric Co Ltd 成膜装置、プラズマcvd装置、成膜方法及びスパッタ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271055B1 (en) 1997-03-10 2001-08-07 Canon Kabushiki Kaisha Process for manufacturing semiconductor element using non-monocrystalline semiconductor layers of first and second conductivity types and amorphous and microcrystalline I-type semiconductor layers
JP2002359203A (ja) * 2001-03-27 2002-12-13 Sanyo Electric Co Ltd 成膜装置、プラズマcvd装置、成膜方法及びスパッタ装置

Also Published As

Publication number Publication date
JP2694046B2 (ja) 1997-12-24

Similar Documents

Publication Publication Date Title
JPS62158874A (ja) 薄膜多層構造の形成方法
US6488995B1 (en) Method of forming microcrystalline silicon film, method of fabricating photovoltaic cell using said method, and photovoltaic device fabricated thereby
JPH0355977B2 (ja)
AU7865198A (en) Photovoltaic element and method of producing same
JPS62152171A (ja) 薄膜トランジスタの製造方法
JPH04192414A (ja) 非単結晶半導体薄膜の形成方法
JPS62156813A (ja) 薄膜半導体素子及びその形成法
JPS62151573A (ja) 堆積膜形成法
US6877458B2 (en) Apparatus for forming deposited film
Li et al. Structural analysis of polycrystalline silicon thin films produced by two different ICPCVD approaches
JPS62158873A (ja) 薄膜多層構造の形成方法
JP2637396B2 (ja) 堆積膜形成法
TWI803056B (zh) 水平式電漿輔助化學氣相沉積系統
JPS6296675A (ja) 堆積膜形成法
JPH04373122A (ja) 薄膜半導体の製造法
JP2849206B2 (ja) 機能性堆積膜製造装置
JP2637397B2 (ja) 堆積膜形成法
JPS62199771A (ja) 堆積膜形成法
JPS62163314A (ja) 薄膜多層構造およびその形成方法
JPS6299465A (ja) 堆積膜形成法
JPS62163313A (ja) 薄膜多層構造およびその形成方法
JPS62158872A (ja) 薄膜多層構造の形成方法
JP2531649B2 (ja) 堆積膜形成法
JPS62156812A (ja) 薄膜半導体素子及びその形成法
JPS62229827A (ja) 堆積膜形成法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees