JP2004296653A - 光起電力素子形成方法 - Google Patents
光起電力素子形成方法 Download PDFInfo
- Publication number
- JP2004296653A JP2004296653A JP2003085356A JP2003085356A JP2004296653A JP 2004296653 A JP2004296653 A JP 2004296653A JP 2003085356 A JP2003085356 A JP 2003085356A JP 2003085356 A JP2003085356 A JP 2003085356A JP 2004296653 A JP2004296653 A JP 2004296653A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- forming
- conductivity type
- photovoltaic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】高い反射率を有するが吸着サイトが増加している裏面反射膜を使用した場合においても、ドーパントガス等の吸着による特性の低下を引き起こすことなく、高い特性を持つ光起電力素子を提供する。
【解決手段】基板上に、透明導電層を形成する工程と、実質的に真性な半導体層からなる吸着防止層を形成する工程と、前記吸着防止層を導電型を有する半導体層に変化させる工程と、実質的に真性な半導体層を形成する工程と、該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする。
【選択図】 図３
【解決手段】基板上に、透明導電層を形成する工程と、実質的に真性な半導体層からなる吸着防止層を形成する工程と、前記吸着防止層を導電型を有する半導体層に変化させる工程と、実質的に真性な半導体層を形成する工程と、該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、光起電力素子に係る。より詳細には、表面が凹凸形状をもつ透明導電層を用いて、反射光を有効に利用して光電流が増加するように設計された光起電力素子に関する。本発明の光起電力素子としては、例えば、太陽電池が挙げられる。
【０００２】
【従来の技術】
近年、光起電力素子の一つであるシリコン系非単結晶半導体を用いた薄膜太陽電池は、単結晶及び多結晶半導体を用いた太陽電池と比較して、ガラスや金属シート等の比較的安価な基板上に大面積に形成可能、及び膜厚が薄くて済むため低コスト化及び大面積化が可能という長所をもち、かつ、クリーンなエネルギーが得られる太陽光発電の普及という観点から注目されている。
【０００３】
ところで、薄膜太陽電池は、その変換効率が結晶シリコン太陽電池に比べて低いためこれまで本格的に使用されてなかった。そこで、薄膜太陽電池の性能を改善するため、各種の手段が講じられている。
【０００４】
その一つの手段として、基板表面の光の反射率を高めることにより、薄膜半導体層で吸収されなかった太陽光を、再び薄膜半導体層に戻し入射光を有効に利用するための透明導電層を形成することは良く知られている。
【０００５】
かかる構成を実現させるには、薄膜半導体層の表面から太陽光を入射させる場合にあっては、基板に電極を銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等反射率の高い金属で形成した導電性基板上に、表面に凹凸形状を持ちかつ適当な光学的性質を有する透明層（ＺｎＯ、ＩＴＯ等）を介在させると、多重干渉効果により反射率を高めることができ、特性を大幅に向上できる。そのため、多くの研究者により、この透明導電層の検討が進められてきた。バイアス電圧を印加しながらスパッタリング法により透明層を堆積させることで、表面の凹凸（テクスチャー）形状を増加させることができる（例えば、特許文献１を参照）。また、スパッタ法と電解析出法を組み合わせて、反射性能の高いＺｎＯ膜を形成できる（例えば、特許文献２を参照）。
【０００６】
不純物元素のｉ型半導体層への拡散による効率の低下を防止することが知られている。拡散防止層に関する発明は多数あり、ｎ／ｉ、あるいはｐ／ｉ界面にバンドギャップの広いバッファー層を挿入するものや（例えば、特許文献３を参照。）、ＳｉＣ，ＳｉＮ等の高抵抗のバッファー層を挿入し、不純物元素のｉ型半導体層への拡散を防止するものなどがある（例えば、特許文献４を参照）。
【０００７】
導電性基板（透明導電層を含む）と第１半導体層との間に中間層的な層を設けることもなされている。界面の電気的性質を改善するため、透光性導電酸化物の電極界面側でｐ型半導体層の不純物濃度を高める方法がある（例えば、特許文献５を参照。）。電極界面側で不純物濃度を低めることが開示されている。一方、不純物ドープ層の導電性基板側の界面近傍領域を高抵抗化することで、部分的なショートの防止を図り、長期信頼性に優れた光起電力素子を形成することを目的として電極界面側で不純物濃度を低める方法がある（例えば、特許文献６を参照。）。
【０００８】
【特許文献１】
特開平０６−２０４５３６号公報
【特許文献２】
特開２０００−２２１８９号公報
【特許文献３】
特開平０４０６１３８５号公報
【特許文献４】
特開昭６２−１０６６７０号公報
【特許文献５】
特開昭６３−２２０５８１号公報
【特許文献６】
特開平９−６９６３９号公報
【０００９】
【発明が解決しようとする課題】
本発明者らは、テクスチャー化をさらに増加して表面反射率（特に乱反射率）を向上させた透明導電層を用いて光起電力素子を作製したにもかかわらず、逆に出力電流の急激な低下がおこり、特性が急激に低下する場合があることを見出した。
【００１０】
本発明では、高い反射率を有するが吸着サイトが増加している透明導電層を使用した場合においても、ドーパントガス等の吸着による特性の低下を引き起こすことなく、高い特性を持つ光起電力素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の光起電力素子形成方法において、基板上に、透明導電層を形成する工程と、
実質的に真性な半導体層からなる吸着防止層を形成する工程と、前記吸着防止層を導電型を有する半導体層に変化させる工程と、実質的に真性な半導体層を形成する工程と、該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする。
【００１２】
基板上に、透明導電層を形成する工程と、実質的に真性な半導体層からなる吸着防止層を形成する工程と、前記吸着防止層を導電型を有する半導体層に変化させる工程と、
該導電型を有する半導体層を形成する工程と、実質的に真性な半導体層を形成する工程と、
該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする。
【００１３】
また本発明の光起電力素子形成方法において、前記透明導電層であるＺｎＯ層の（１００）面のＸ線回折強度が（００２）面の回折強度の０．５％以上である場合により高い効果を発揮する。
【００１４】
また本発明の光起電力素子形成方法において、前記吸着防止層の導電型を決定する不純物濃度に関して、前記透明導電層近傍の該不純物濃度が前記実質的に真性な半導体層近傍の該不純物濃度よりも低い場合により高い効果を発揮する。
【００１５】
また本発明の光起電力素子形成方法において、前記吸着層の導電型を決定する不純物濃度が前記導電型を有する半導体層の該不純物濃度よりも低い場合により高い効果を発揮する。
【００１６】
前記吸着防止層の導電型を決定する不純物濃度に関して、前記透明導電層近傍の該不純物濃度が前記実質的に真性な半導体層近傍の該不純物濃度の２／３以下となる部分を持つようにする場合、前記吸着防止層の導電型を決定する不純物濃度が前記導電型を有する半導体層の該不純物濃度の２／３以下となる部分を持つようにする場合により高い効果を発揮する。
【００１７】
前記吸着防止層の膜厚は１００ｎｍ以下であること、前記吸着防止層と前記導電型を有する半導体層の膜厚の合計は１００ｎｍ以下であることが好ましい。
【００１８】
また本発明の光起電力素子形成方法において、前記実質的に真正な半導体層が微結晶シリコンからなり、膜厚が１μｍ以上である場合により高い効果を発揮する。
【００１９】
また本発明の光起電力素子形成方法において、前記透明導電層の乱反射率が８００ｎｍの波長において６０％以上ある場合により高い効果を発揮する。
【００２０】
前記反対の導電型を有する半導体層上に単数もしくは複数のｐｉｎ（またはｎｉｐ）層を形成する工程を有することが望ましい。
【００２１】
前記吸着防止層を導電型を有する半導体層に変化させる工程をプラズマドープ法またはイオンプレーティング法を用いて行うことが好ましい。
【００２２】
【発明の実施の形態】
本発明では、凹凸のある裏面反射層にｎ型あるいはｐ型半導体層を形成する場合に、まず不純物元素を含まない原料ガスにより実質的に真性な半導体層を形成し、その後ｎ型あるいはｐ型半導体層に変化させる工程を設けることで、裏面反射層にある吸着サイトへの不純物元素を含んだガスの吸着が抑えられるため、実質的に真性な第２半導体層中への不純物元素の拡散が抑制される。その結果、問題となっていた不純物元素の拡散による光起電力素子の特性低下を回避できる。また、高い反射特性を持つ裏面反射層により光電流密度が増加し、高い特性の光起電力素子が得られる。
【００２３】
以下では、図面を参照して、本発明の光起電力素子の形成方法を説明する。
【００２４】
図２に、本発明の光起電力素子の構成図の一例を示す。図２において、導電性基板２０１上に、反射率を向上させるためのＡｇ電極層２０２、テクスチャーＺｎＯ膜からなる裏面反射層２０３、ｎ（又はｐ）型の吸着防止層２０４、実質的に真性の（ｉ型の）第２半導体層２０５、ｐ（又はｎ）型の第３半導体層２０６、透明電極２０７をこの順に積層してあり、透明電極２０７上には集電電極２０８が設けられ、透明電極２０７側から入射光２０９が照射される。
【００２５】
図１に示すように、本発明の光起電力素子の形成方法は、吸着防止層までの形成方法に特に大きな特徴がある。図１において、（１）まず、導電性基板１０１上に、反射率を向上させるためのＡｇ電極層１０２を形成し、さらに凹凸のある表面性を持つ（テクスチャー度の高い）ＺｎＯ層を裏面反射層１０３として形成する。このとき、ＺｎＯ表面は不純物元素を含んだ原料ガスを吸着するサイトを多数持っている。（２）その後、不純物元素を含まない原料ガスを用いて、ｉ型半導体層を形成する。こうすることで、ＺｎＯ表面の吸着サイトに不純物元素を含んだ原料ガスが接触することなく、ＺｎＯ表面への吸着は起こらない。（３）プラズマドープ法あるいはイオンプレーティング法等の方法を用いて、ｉ型半導体層をｎ（又はｐ）型半導体層に変えて、第１の導電型を持つ吸着防止層１０４を形成する。
【００２６】
その後、図２に示す様に、実質的に真性の（ｉ型の）第２半導体層２０５、ｐ（又はｎ）型の第３半導体層２０６、透明電極２０７をこの順に積層して、光起電力素子を形成する。
【００２７】
ここで、必要に応じて図１２に示すように、第１の導電型を持つ半導体層を半導体層１２０４と半導体層１２１０の２層構成にすることができる。半導体層１２０４は上述したようにｉ型半導体層を形成した後、ｎ（又はｐ）型半導体層に変えて形成し、半導体層１２１０はプラズマＣＶＤ等により形成する。この場合、半導体層の膜厚を薄くすることができるため、プラズマドープ法あるいはイオンプレーティング法等による不純物元素の打ち込みの進入深さが浅くてすみ、低エネルギー化が可能になる。また、半導体層１２０４と半導体層１２１０中の不純物元素濃度を各々独立に制御することが可能になり、半導体接合界面の整合性を高めることが容易になる。
【００２８】
以下では、本発明に至った経緯を、詳細に説明する。
【００２９】
特許文献３に開示されているようにｎ／ｉ、あるいはｐ／ｉ界面にバンドギャップの広いバッファー層を挿入するものや、特許文献４に開示されているように、ＳｉＣ，ＳｉＮ等の高抵抗のバッファー層を挿入し、不純物元素のｉ型半導体層への拡散を防止するものなどがある。しかし、いずれも半導体層間に拡散防止層を挿入するもので、本発明における裏面反射層と導電型半導体層間に挿入する吸着防止層とは本質的に異なる。
【００３０】
次に、導電性基板（裏面反射層を含む）と導電型半導体層との間に中間層的な層を設けている従来の発明には以下のようなものがある。不純物ドープ層の不純物濃度を変化させて中間層を形成する発明については、電極界面側で不純物濃度を高めることが特許文献５に開示されている。この発明においては、不純物濃度を吸着の起こる可能性がある導電性基板（裏面反射層）側で高濃度にするもので、本発明とは全く逆方向の分布形状である。このような分布を持たせた場合には、膜形成過程において、裏面反射層への不純物元素の吸着量も増加すると考えられるため、吸着した不純物元素による特性低下がより一層顕著になってしまい、本発明の主旨とは異なる。一方、本発明の形成方法では、吸着防止層をプラズマドープ法あるいはイオンプレーティング法、スパッタ法等いずれを用いて形成してもよいが、形成方法の性質上、特に導電性基板側で不純物濃度を低濃度にすることが好ましい。なぜならば、裏面反射層の境界まで不純物濃度を高めようとすると、裏面反射層まで、不純物元素が到達してしまう確率が高まり、特性低下を引き起こしやすくなる。従って、上記発明とは全く逆方向の分布形状となる傾向が強く、本発明とは異なる。さらに、特許文献６には、電極界面側で不純物濃度を低めることが開示されている。これは、不純物ドープ層の導電性基板側の界面近傍領域を高抵抗化することで、部分的なショートの防止を図り、長期信頼性に優れた光起電力素子を形成することを目的としている。この発明は基板側の形状や構成原子とは無関係な発明であり、また、不純物の裏面反射層への吸着に関しては何ら触れられていない。
【００３１】
しかし本発明の光起電力素子は不純物元素の裏面反射層への吸着を防止するためのものであり、とくに下地基板（ＺｎＯ等の裏面反射層を含む）の形状や構成原子によって、半導体の導電型を決定する不純物元素の吸着特性が大きく異なることを見出し、光起電力素子の特性向上に結びつけたものであって、前記の発明とは全く異なる。
【００３２】
例えば、ＺｎＯ膜の配向性と吸着の関係に着目すると、ｃ軸の傾いたＺｎＯ膜、特にＺｎＯ（００２）面のｘ線回折強度に対して、（１００）面の強度が０．５％以上の割合になると、不純物元素の吸着量が急激に増大することが本発明者らの実験により明らかになっている。従って、ＺｎＯ層の上に第１の半導体層を形成する場合に、一旦、不純物元素を含まない（あるいは少量のみ含む）原料ガスにより、ｉ型半導体層を形成し、その後ｎ型あるいはｐ型半導体層へ変えることで、ＺｎＯ裏面反射層への不純物元素の吸着を防止することが可能になり、特性の大幅な向上を実現できたものである。
【００３３】
ここで、本発明の光起電力素子の形成方法で重要となる第１半導体層の形成方法についてさらに詳細に説明する。本発明においてはＺｎＯ層に不純物元素が吸着すること自体を抑制することで、不純物元素のｉ型半導体層中への拡散を防止する点に１つの大きな特徴がある。従来の拡散防止層のように、一旦不純物元素が吸着あるいは層中にある程度含有された層の上に後から被覆することによって、不純物元素が他の層へ拡散するのを抑制するものとは根本的に異なる。裏面反射層としてＺｎＯ層を用いた場合、ＺｎＯ層がｃ軸の傾いた配向性を持つと、急激に不純物元素を含んだ原料ガスの吸着特性が増加することを本発明者等は見出したが、このようにして一旦吸着された不純物元素はドーピング元素として膜中に正しく結合した元素とは異なり、拡散速度が非常に早くなっている可能性が考えられる。拡散速度が異なるメカニズムは明らかではないが、その結合状態と深く関係しているものと思われる。実際に、吸着された後に、従来の拡散防止層（例えば、ｎ／ｉ界面あるいはｐ／ｉ界面のバッファー層）を形成しても不純物元素の拡散を抑制することは非常に困難であることが本発明者らの実験により明らかとなっている。
【００３４】
この様に、本発明においては、裏面反射層への不純物元素の吸着というこれまでに無い概念を導入し、これを克服することによって高効率の光起電力素子の形成を可能にしたものである。
【００３５】
また、テクスチャー度を高めることで、ｃ軸配向性が弱まり、（１００）強度が強くなると、それに伴って、ＺｎＯの他の配向面も現れてくる傾向がある。従って、（１０１）、（１０２）、（１１０）、（１０３）面等の配向強度と（００２）面の配向強度比を用いて、同様に不純物元素の吸着との関係を定義することは可能であるが、本質的には同じで、本発明に含まれると考えられる。
【００３６】
特に、吸着が問題になるのは、不純物元素を含んだ原料ガスを基板近傍に導入して薄膜を形成する形成方法であって、プラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等の気相反応を伴った成膜方法の場合に顕著となる。
【００３７】
本発明は、発明者らの実験の結果得られた以下の知見に基づき、更に検討を重ね完成に至ったものである。
【００３８】
本発明者は、より有効に入射光を利用するため、裏面反射層のテクスチャー度を向上し、裏面での多重反射による光路長の増加を試み、光電流密度の増大を図った。また、前述したように、導電性基板は銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等反射率と導電率の高い金属を前記基板上に形成し下部電極として用いることが好ましい。本発明の裏面反射層の形成方法は、抵抗加熱や電子ビームによる真空蒸着法、スッパッタリング法、イオンプレーティング法、ＣＶＤ法、電解析出法等いずれの方法を用いても良いが、形成方法の一例として電解析出法で形成する方法を述べる。
【００３９】
図７に示すロール・ツー・ロール装置を用いて裏面反射層であるＺｎＯ層を形成した。まずロール状の基板７０３を送り出しローラー７０１にセットし、ロール状に巻かれた状態から引き出して処理し、巻き取りローラー７０２に巻き取ることにより再びロール状に巻かれる。このとき、ロール状の基板７０３にはあらかじめスパッタ法等により下地ＺｎＯを形成しているものを用いても良い。基板７０３は、搬送ローラー７０４を介して洗浄槽７０５に送られる。洗浄槽７０５にて純水を８５℃に保った温水浴７０６で基板表面のゴミ、ホコリを洗い流した後、基板７０３は搬送ローラーを経て、ＺｎＯ形成槽７０７に搬送される。ＺｎＯ形成浴７０８は水１リットル中に硝酸亜鉛・６水塩７５ｇ（０．２５ｍｏｌ／ｌ）とデキストリン０．１ｇが添加され、また０．５μｍｏｌ／ｌ〜５００μｍｏｌ／ｌの所望の濃度のフタル酸水素カリウムが添加され、浴中を撹拌するために液循環処理がなされている。液温は８５℃の温度に保たれており、ｐＨは４．０〜６．０に保持される。対向電極７０９には表面をブラスト処理した亜鉛板が用いられており、ロール状の基板７０３を負側の電極として、正側の対向電極７０９との間で４．０ｍＡ／ｃｍ２の電流が流れるように電源７１０を調整して電解析出をおこなう。その後、搬送ローラー７０４を介して、水洗槽７１１に送られ、純水を８５℃に保った水洗浴７１２と水洗シャワー７１１で基板に付着した溶液を洗い流した後、乾燥炉７１４に送られる。赤外線ヒーター７１５で２００℃に加熱された乾燥炉７１４で基板に付着した水分を蒸発させた後、巻き取りローラー７０２に巻き取られる。
【００４０】
光起電力素子の半導体層の作製には、図５に示す所謂ロール・ツー・ロール方式の製造装置を用いた。図５において、５０１，５０２，５０３は高周波プラズマＣＶＤ法によるｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型層の成膜室、５０５，５０６は帯状の導電性基板の供給室、巻き取り室である。それぞれの成膜室の真空チャンバーは、狭い隙間に水素等のパージガスを流して成膜室間のガスの相互混入を防ぐガスゲート５０７によって接続される。５０８はたとえば厚さ０．１３ｍｍ、幅３６ｃｍのステンレスシートのような導電性の帯状基板を用いる。供給室５０５から巻き出され、連続的に搬送されながら３つの成膜室５０１，５０２，５０３を通過して、巻き取り室５０６に巻き取られる間、その表面に３層のｎｉｐ（又はｐｉｎ）構造の光起電力素子用の非単結晶シリコンの半導体積層膜が形成される。
【００４１】
なお、５０９は耐熱性の不織布からなる帯状シートで、帯状基板を巻く際に同時に巻き、帯状基板表面が傷つくのを防止するものである。
【００４２】
５０１，５０２，５０３の各成膜室には基板を所定の温度に加熱する加熱ヒータ５１０、不図示のガス供給手段から各成膜室内に半導体形成用の原料ガスを導入する原料ガス導入管５１１、不図示の排気手段により成膜室を排気し所定の圧力に調整する排気管５１２、不図示の高周波電源から成膜室内のガスに高周波電力を供給して接地された基板との間にグロー放電を生起する放電電極５１３が設けられ、成膜室５０１，５０２，５０３では、それぞれ、ｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型のシリコン非単結晶半導体層がプラズマＣＶＤ法によって堆積される。
【００４３】
本実験では、ロール状のＳＵＳ４３０−２Ｄからなる導電性基板上に予め下部電極として銀２００ｎｍ堆積した。さらに、この導電性基板＼下部電極層の上に、図７に示すロール・ツー・ロール装置を用いて裏面反射層であるＺｎＯ層を形成した。基板の搬送速度は１００ｃｍ／分であり、膜厚２．５μｍのＺｎＯ薄膜が形成された。また、ＺｎＯ膜の表面テクスチャー構造はフタル酸水素カリウムの濃度を変えることで調整している。
【００４４】
さらに、図５に示した上記構成の半導体膜製造装置を用い、この基体上に、ｎｉｐ構造の非単結晶シリコン積層膜を堆積し、その上に公知の真空蒸着装置を用いてＩＴＯ透明電極を７０ｎｍ積層し、更にその上に銀ペーストをスクリーン印刷して幅０．１５ｍｍ、ピッチ３ｍｍの集電電極を形成し、光起電力素子を作製した。
【００４５】
図４には異なる配向性を持つＺｎＯ膜をｘ線回折法で測定したときの（００２）面の回折強度に対する（１００）面の回折強度比を横軸にとり、電流−電圧特性から得られる短絡光電流密度（Ｊｓｃ）を縦軸にとった。図４より、回折強度比が０．５％未満の場合は、強度比が増加するに従って、Ｊｓｃが増加する傾向があるのがわかる。これは、回折強度比が増加すると裏面反射層のテクスチャー度が増加するのと対応しており、当初の目的のとおり、テクスチャー度の向上により、光電流密度が向上したためと考えられる。しかし、回折強度比が０．５％以上に増加してくると、テクスチャー度は向上しているにもかかわらず、Ｊｓｃの急激な低下がみられた。そこで、この原因を探るために、回折強度比が０．１％と５％の２種類のＺｎＯ膜上に作製したｎｉｐ型光起電力素子のＳＩＭＳ分析を行い、半導体層中に存在している不純物元素量の定量を行った。この結果、回折強度比が０．１％の場合に比べて５％の場合はｉ型半導体層中に多量の不純物元素が存在していることが判明した。従って、回折強度比が増加すると不純物元素の吸着するサイトが増加しているものと考えられる。その上に、第１半導体層を形成するために、不純物元素を高濃度に含んだ原料ガスが供給されると、前記吸着サイトに吸着され、その後第２半導体層（ｉ型半導体層）中に拡散したものと考えられる。この拡散により、実質的な空乏層が狭まり、光キャリヤの生成が低下することで、Ｊｓｃの低下を引き起こしたものと考えている。また、空乏層が狭まるとすると内部電界が相対的に強まるため、曲線因子（Ｆ．Ｆ．）の増加が期待されるが、実際の光起電力素子においてもＦ．Ｆ．の向上が観測されている。従って、テクスチャー基板を用いた光起電力素子の特性は▲１▼高テクスチャー化によるＪｓｃの増加▲２▼不純物元素の吸着と拡散に起因するＪｓｃの低下▲３▼内部電界の増加に伴うＦ．Ｆ．の向上のトレードオフにより主に決定されるものと考えらる。ＺｎＯ層の（１００）／（００２）Ｘ線回折強度比が０．５％未満の場合はテクスチャー度の向上により変換効率（Ｅｆｆ．）が向上するが、ＺｎＯ層の（１００）／（００２）Ｘ線回折強度比が０．５％以上になると吸着量が急激に増加し、Ｊｓｃの低下によるＥｆｆ．の大幅な低下が起こることが判明した。
【００４６】
そこで、本発明者らは裏面反射層に不純物元素が吸着しない光起電力素子形成方法を提案し、上記問題点の解決を試みた。
【００４７】
以下では、本発明に係る「光起電力素子の吸着防止層の形成条件」に関して、より詳細に説明する。
【００４８】
本発明の第１半導体層として、裏面反射層近傍の膜中不純物濃度が第２半導体層近傍の膜中不純物濃度より低くなるようにすることが好ましい。なぜならば、プラズマドープ法あるいはイオンプレーティング法により不純物元素をｉ型半導体層中に挿入する場合、裏面反射層に到達しないエネルギーで挿入しなければならず、更に、裏面反射層は凹凸形状（テクスチャー）を持つため、その上に形成される半導体層も同様にテクスチャー形状をある程度維持するため、場所によって膜厚が変化しており、打ち込み等のエネルギー制御は非常に困難である。従って、裏面反射層近傍の不純物濃度を第２半導体層近傍の膜中不純物濃度より低くするよう制御することで、裏面反射層に吸着する不純物元素量を大幅に低減できる。
【００４９】
裏面反射層近傍の不純物濃度が第２半導体層近傍の膜中不純物濃度の２／３以下の部分を持つようにすることで吸着による特性悪化を回避できることが判明した。また、より好ましくは１／３以下にすることで、更なる吸着の悪影響を排除できることが判明した。ただし、不純物濃度をあまり低くしすぎると高抵抗となり、光起電力素子の特性に悪影響を及ぼすため、下地の裏面反射層の配向性や組成により、最適化することが望ましい。
【００５０】
本発明の吸着防止層の厚さｄ（ｎｍ）は、２＜ｄ＜１００の範囲であることが好ましい。
【００５１】
本発明の光起電力素子において、第１半導体層の厚さｄ（ｎｍ）は、テクスチャーＺｎＯ層の表面に存在する吸着サイトをｉ型のＳｉ薄膜で被覆することで不純物元素の吸着を抑制し、かつプラズマドープ法あるいはイオンプレーティング法により所望の膜質を維持したまま不純物元素を所望の深さまで挿入することで高抵抗領域の形成によるキャリア走行性の低下を防ぐという条件からその好適な範囲が存在する。すなわち、２ｎｍ以下の膜厚ではテクスチャーＺｎＯ層の表面全域にわたって均一に被覆することは困難である。また、１００ｎｍ以上の膜厚では該領域の抵抗が光起電力素子の特性低下を引き起こす程度まで高抵抗化してしまうと共に、基板からの反射光が減少し、光起電力素子の出力電流の低下が大きくなる。
【００５２】
本発明の光起電力素子において、第１半導体層の不純物濃度の分布形状としては、図８（Ａ）〜（Ｃ）に示すような形状を挙げることができる。膜厚が前述のｄの条件を満たしておれば、不純物濃度は様々な分布形状をとりうる。
【００５３】
なお、このような不純物濃度の膜厚方向に対する分布を得るには、プラズマドープ法においては不純物元素を含む原料ガス量を高めたり、放電周波数を調整する等の手段を用い、またイオンプレーティング法においては加速電圧を変化させる等の手段を用いる。
【００５４】
シリコン系非単結晶半導体を価電子制御するために用いられる不純物としては、ｐ型の導電型を付与するものとして、周期律表第３Ｂ族の元素、例えばＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ等が挙げられ、ｎ型の導電型を付与するものとして、周期律表第５Ｂ族の元素、たとえばＮ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ等が拳げられる。殊に、Ｂ，Ｇａ，Ｐ，Ｓｂ等が好適である。このような不純物元素を導入する原料物質としては、例えばシリコン系非単結晶半導体をプラズマＣＶＤ法で形成する場合、常温常圧でガス状態の、又は少なくとも膜形成条件下で容易にガス化しうるものが採用される。そのような不純物導入用の物質としては、具体的には、ＰＨ３，Ｐ２Ｈ４，ＰＦ３，ＰＣｌ３，ＡｓＨ３，ＡｓＦ３，ＡｓＦ５，ＡｓＣｌ３，ＳｂＨ３，ＳｂＦ５，ＢｉＨ３，ＢＦ３，ＢＣｌ３，ＢＢｒ３，Ｂ２Ｈ６，Ｂ４Ｈ４，Ｂ５Ｈ９，Ｂ５Ｈ１１，Ｂ６Ｈ１０，Ｂ６Ｈ１２，ＡｌＣｌ３，Ｂ（ＣＨ３）３，Ａｌ（ＣＨ３）３，Ｇａ（ＣＨ３）３，Ａｓ（ＣＨ３）３等を挙げることができる。上記の不純物元素を含む化合物は、１種用いても２種以上併用してもよい。
【００５５】
以下では、本発明の光起電力素子及びその構成要件について説明する。
【００５６】
（基板）
本発明に係る光起電力素子の基板を構成する材料としては、半導体層作製時に必要とされる温度において変形、歪みが少なく、所望の強度、導電性を有するものが好ましく、具体的にはステンレススチール、アルミニウム、及びその合金、鉄及びその合金、銅及びその合金等の金属薄板及びその複合体、及びそれらの表面に異種材質の金属薄膜、又はＳｉＯ２，Ｓｉ３Ｎ２，Ａｌ２Ｏ３，ＡｌＮ３等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったものが好適に用いられる。また、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂シート、又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、あるいはガラス基体の表面に金属単体又は合金を蒸着、スパッタ、塗布等の方法で導電性処理が施されたものが挙げられる。
【００５７】
また、前記導電性帯状基板の表面性としては、いわゆる平滑面であっても、発達したテクスチャー面を持つものであってもよい。
【００５８】
（下部電極）
本発明に係る光起電力素子においては、前記基板上に効率よく入射光を反射させるための下部電極を設けることが好ましい。
【００５９】
本発明に好適に用いられる下部電極の構成材料としては、Ａｇ，Ａｕ，Ｐｔ，Ｎｉ，Ｃｒ，Ａｌ，Ｔｉ，Ｚｎ，Ｍｏ，Ｗ等の金属又はこれらの合金が挙げられる。下部電極は、これらの金属を使用し、真空蒸着、電子ビーム蒸着、スパッタリング等の成膜手段により形成できる。その際形成される金属薄膜は出力に対して抵抗成分とならぬように配慮されねばならず、シート抵抗値として好ましくは５０Ω以下より好ましくは１０Ω以下であることが望ましい。
【００６０】
（裏面反射層（透明導電層））
裏面反射層として、テクスチャー構造を有するＺｎＯ等の透明導電層が好適に用いられる。裏面反射層は入射光を多重反射させて光起電力素子内に光を閉じ込める効果を有する。また、下部電極層を構成する金属元素がｎ型半導体層あるいはｐ型半導体層の中へ拡散するのを防止する効果もある。
【００６１】
本発明の裏面反射層のテクスチャー構造は、球状、円錐状、角錘状等であって且つその最大高さ（Ｒｍａｘ）は好ましくは５０ｎｍ〜３０００ｎｍとすることが望ましい。ＺｎＯ膜に関しては、（２２０）面の（００２）面に対するＸ線回折強度比が０．５％以上となる場合は、先に詳細に記述した拡散防止層を裏面反射膜と第一半導体層との間に設けることで、該表面での光反射の乱反射が増加し、該表面での反射光の光路長の増大をもたらす。
【００６２】
本発明の光起電力素子に用いられる裏面反射層はテクスチャー構造の発達したものを想定しているため、裏面反射層の乱反射率が高くなる傾向がある。従って、本発明の光起電力素子に用いられる裏面反射膜の乱反射率は８００ｎｍの波長において６０％以上あることが好ましく、また、８５％以上あることがより好ましい。
【００６３】
本発明の裏面反射層の形成方法は、抵抗加熱や電子ビームによる真空蒸着法、スッパッタリング法、イオンプレーティング法、ＣＶＤ法、電解析出法等いずれの方法を用いても良いが、テクスチャー構造が前記条件範囲内であることが重要である。
【００６４】
本発明の裏面電極はＺｎＯ膜に関して、詳細に述べられているが、他の構成材料においても、不純物ガスの吸着特性があるものに関しては、本発明を同様に適用できる。この場合、裏面反射層の構成材料に対する不純物元素の吸着特性から、第１半導体層の最適な不純物濃度と膜厚を決定することが望ましい。
【００６５】
ＺｎＯ以外で裏面反射層の構成材料として好適に用いられるものとして、フッ化マグネシウムベースの材料、インジウム、スズ、カドミウム、亜鉛、アンチモン、シリコン、クロム、銀、銅、アルミニウムの酸化物、窒化物及び炭化物あるいはこれらの混合物の中から選ばれる材料があげられる。
【００６６】
（上部電極（透明電極））
本発明において用いられる透明電極としては、太陽や白色蛍光灯等からの光を半導体層内に効率よく吸収させるために光の透過率が７０％以上であることが望ましく、８０％以上であることが更に望ましい。このような特性を備えた材料としてＳｎＯ２，Ｉｎ２Ｏ３，ＺｎＯ，ＣｄＯ，Ｃｄ２ＳｎＯ４，ＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）等の金属酸化物や、Ａｕ，Ａｌ，Ｃｕ等の金属を極めて薄く半透明状に成膜した金属薄膜等が挙げられる。透明電極は、ｐ型半導体層（あるいはｎ型半導体層）の上に積層される。これらの作製方法としては、抵抗加熱蒸着法、スパッタリング法、スプレー法等を用いることができ、所望に応じて適宜選択される。
【００６７】
（集電電極）
本発明においては、透明電極のシート抵抗値を低減させる目的で透明電極上に集電電極を設けてもよい。半導体層形成後に該透明電極を形成する場合、該透明電極の形成時の基板温度をあまり高くすることができず、該透明電極のシート抵抗値が比較的高いものにならざるを得ないので、該集電電極を形成することが好ましい。
【００６８】
本発明に好適に用いられる集電電極の構成材料としては、Ａｇ，Ｃｒ，Ｎｉ，Ａｌ，Ａｕ，Ｔｉ，Ｐｔ，Ｃｕ，Ｍｏ，Ｗ等の金属の単体又はこれらの合金あるいはカーボンが挙げられる。また、これらの金属あるいはカーボンの長所（低抵抗、半導体層への拡散が少ない、堅牢である、印刷等により電極形成が容易、等）を組み合わせて用いることができる。また、半導体層の光入射光量が十分に確保されるよう、その形状は太陽電池の受光面に対して一様に広がり、且つ受光面積に対してその面積は好ましくは１５％以下、より好ましくは１０％以下であることが望ましい。また、シート抵抗値としては、好ましくは５０Ω以下、より好ましくは１０Ωであることが望ましい。
【００６９】
（半導体層）
本発明に係る光起電力素子の半導体層において、好適に用いられる実質的に真性な半導体層を構成する半導体材料としては、例えば、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＣ：Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，微結晶Ｓｉ：Ｈ，微結晶Ｓｉ：Ｆ，微結晶Ｓｉ：Ｈ：Ｆ，多結晶質Ｓｉ：Ｈ，多結晶質Ｓｉ：Ｆ，多結晶質Ｓｉ：Ｈ：Ｆ等シリコン系非単結晶半導体材料が挙げられる。また、該半導体層は実質的に真性であればよく、微量の不純物を含有していてもよい。
【００７０】
本発明において好適に用いられるｐ型あるいはｎ型半導体層を構成する半導体材料は、前述したｉ型半導体層を構成する半導体材料に価電子制御を行う不純物をドーピングすることによって得られるが、該ｐあるいはｎ型半導体層を構成する半導体材料中に結晶層を含んでいる方が、光の利用率及びキャリア密度を高めることができるので好ましい。
【００７１】
本発明の半導体層は拡散防止のためやバックサーフェスフィールドを形成するために、ｎ／ｉバッファー層あるいはｐ／ｉバッファー層を形成して半導体層に含めてもよい。バッファー層は実質的に真性な半導体であっても、少量の不純物を含有したｎ−、ｐ−型半導体であってもよい。
【００７２】
本発明の光起電力素子に用いる半導体層はシリコン非単結晶半導体層であればいずれでも良いが、特に微結晶シリコン層をｉ型半導体層に用いた場合に、よりいっそう効果が大きくなる。原因は明らかではないが、微結晶シリコンの場合、多くの粒界が存在するため、裏面反射層に吸着された不純物元素はこの粒界を介して移動することで、より高い拡散係数を持つ可能性が上げられる。従って、拡散防止層の効果がより顕著になるものと考えられる。
【００７３】
また、ｉ型微結晶シリコン層の膜厚を１μｍ以上とすることがより望ましい。なぜならば、ｉ型微結晶シリコン層は上述のように高い拡散係数を持つため、１μｍより薄いと、シャントの原因となる可能性が高い。従って、より信頼性の高い光起電力素子とするためには、１μｍ以上にすることが望ましい。
【００７４】
本発明の太陽電池に用いられる各半導体層を形成する手段として、マイクロ波プラズマＣＶＤ法、ＶＨＦプラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、イオンプレーティング法、スパッタリング法及び反応性スパッタリング法、光ＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法等、半導体堆積膜形成方法を実現できる成膜手段を挙げることができ、これらは適宜選択して用いられる。
【００７５】
また、プラズマドーピング法は通常のプラズマＣＶＤ法において、不純物元素を含むイオンを加速させるための加速電圧を印加したり、電源周波数に低周波（ＬＦ）領域の周波数を用いて、イオンエネルギーを高めることで、所望の膜厚だけイオンを進入させておこなう。
【００７６】
イオンプレーティング法では、イオン発生装置において不純物元素イオンを発生させた後、加速電源でイオンを加速して膜中に挿入する。イオンエネルギーとしては、１０〜１０００ｅＶの範囲で十分であり、好ましくは１００〜３００ｅＶである。イオンのエネルギーをこの範囲を越えて高くすると、改質の効果よりも、イオンによる損傷やスパッタリング現象が激しくなり効果的でない。
【００７７】
（光起電力素子の製造装置及び製造方法）
本発明に係る光起電力素子を作製するにあたっては、各種の製造装置及び製造方法を用いうることが可能であるが、図２に示したシングル構成の光起電力素子を作製する場合には、例えば図６に模式図を示した構成の製造装置を用いて製造することができる。図６に示す製造装置は、前述の図５に示す製造装置から成膜室を１つ増やしたものであり、６０１と６０４を除いて、図６の６０１〜６１３は図５の５０１〜５１３に対応している。ただし、６０１はｉ型半導体層の成膜室で、５０１がｎ型半導体成膜室であるのと異なる。また、６０４はプラズマドーピング室で、不純物元素を成膜室６０１で形成されたｉ型半導体層中にドーピングするための放電炉である。
【００７８】
図６において、６０１、６０２、６０３は高周波プラズマＣＶＤ法によるｉ，ｉ，ｐ（又はｎ）型層の成膜室、６０４は低周波（ＬＦ）プラズマＣＶＤ法によるプラズマドーピング室、６０５，６０６は帯状の導電性基板の供給室、巻き取り室である。それぞれの成膜室の真空チャンバーは、狭い隙間に水素等のパージガスを流して成膜室間のガスの相互混入を防ぐガスゲート６０７によって接続される。６０８はたとえば厚さ０．１３ｍｍ、幅３６ｃｍのステンレスシートのような導電性の帯状基板であり、供給室６０５から巻き出され、連続的に搬送されながら３つの成膜室６０１、６０２、６０３と１つのプラズマドーピング室６０４を図６に示した順序で通過して、巻き取り室６０６に巻き取られる間、その表面に３層のｎｉｐ（又はｐｉｎ）構造の光起電力素子用の非単結晶シリコンの半導体積層膜が形成される。
【００７９】
なお、６０９は耐熱性の不織布からなる帯状シートで、帯状基板を巻く際に同時に巻き、帯状基板表面が傷つくのを防止するものである。
【００８０】
６０１、６０４、６０２、６０３の各成膜室には基板を所定の温度に加熱する加熱ヒータ６１０、不図示のガス供給手段から各成膜室内に半導体形成用の原料ガスを導入する原料ガス導入管６１１、不図示の排気手段により成膜室を排気し所定の圧力に調整する排気管６１２、不図示の高周波電源から成膜室内のガスに高周波電力を供給して接地された基板との間にグロー放電を生起する放電電極６１３が設けられ、成膜室６０１でｉ型シリコン非単結晶半導体層、６０２ではｉ型のシリコン非単結晶半導体層、６０３では、ｐ（あるいはｎ）型のシリコン非単結晶半導体層がプラズマＣＶＤ法によって堆積され、６０４では成膜室６０１で形成されたｉ型半導体層をプラズマドーピング法によってｎ（あるいはｐ）型半導体層に改質する。
【００８１】
本発明の、２層タンデム構成の積層型光起電力素子は、例えば図９に模式図を示した構成の製造装置を用いて製造することができる。図９に示す製造装置は、前述の図６に示す製造装置のｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型の半導体層の成膜室に続けて、ｎ，ｉ，ｐ型（又はｐ，ｉ，ｎ）型の半導体層の成膜室を追加したもので、ｎｉｐｎｉｐ（又はｐｉｎｐｉｎ）構造の２層タンデム型光起電力素子を製造することができる。図９の９０１〜９０８は図６の６０１〜６０８に対応している。ただし、成膜室９１４はｎ（又はｐ）型半導体の成膜室を表す。
【００８２】
また、本発明の、３層タンデム構成の積層型光起電力素子は、例えば図１０に模式図を示した構成の製造装置を用いて製造することができる。図１０に示す製造装置は、、前述の図６に示す製造装置のｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型の半導体層の成膜室に続けて、ｎ，ｉ，ｐ型（又はｐ，ｉ，ｎ）型の半導体層の成膜室を追加したもので、ｎｉｐｎｉｐｎｉｐ（又はｐｉｎｐｉｎｐｉｎ）構造の３層タンデム型光起電力素子を製造することができる。図１０の１００１〜１００８は図６の６０１〜６０８に対応している。ただし、成膜室１０１４はｎ（又はｐ）型半導体の成膜室を表す。
【００８３】
本発明の光起電力素子に用いる半導体層はシリコン非単結晶半導体層であればいずれでも良いが、特に微結晶シリコン層をｉ型半導体層に用いた場合に、よりいっそう効果が大きくなる。原因は明らかではないが、微結晶シリコンの場合、多くの粒界が存在するため、裏面反射層に吸着された不純物元素はこの粒界を介して移動することで、より高い拡散係数を持つ可能性が上げられる。従って、拡散防止層の効果がより顕著になるものと考えられる。
【００８４】
また、ｉ型微結晶シリコン層の膜厚を１μｍ以上とすることがより望ましい。なぜならば、ｉ型微結晶シリコン層は上述のように高い拡散係数を持つため、１μｍより薄いと、シャントの原因となる可能性が高い。従って、より信頼性の高い光起電力素子とするためには、１μｍ以上にすることが望ましい。
【００８５】
【実施例】
以下、本発明の光起電力素子の実施例を示す。
【００８６】
（実施例１）
本例では、図６に示した製造装置を用い、導電性基板上に非単結晶シリコンからなるｎｉｐ構造の光起電力素子を連続的に製造した。プラズマドープ室６０４の放電条件は第１半導体層中のリン（Ｐ）濃度が、第２半導体層近傍に対して裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表１に示した。
【００８７】
【表１】
【００８８】
以下では、作製の手順に従って、各工程を説明する。
（１）図７に示した装置を用いて、あらかじめ下部電極であるＡｇを不図示ロールツーロールスパッタ装置により形成されているＳＵＳ４３０−２Ｄからなる帯状のステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）７０３に前述した方法により、テクスチャー度が高くなる条件（フタル酸５００μｍｏｌ／ｌ）でＺｎＯ層を形成した。このＺｎＯ膜の（００２）面に対する（１００）面のＸ線回折強度比は約５％であった。
（２）図６に示した装置を用いて、ＺｎＯ層付きの帯状ステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）６０８をボビンにコイル状に巻きつけた状態で供給室６０５にセットし、該帯状基板を各ガスゲート６０７を介して成膜室６０１〜６０４を貫通させ、帯状基板の巻き取り室６０６まで渡し、弛まない程度に張力をかけた。なお、巻き取り室６０６には充分に乾燥したアラミド製の保護フィルム（幅３６ｃｍ×長さ６０ｍ×厚さ０．０５ｍｍ）６０９の巻きつけられたボビンをセットし、半導体膜が形成された帯状基板とともに該保護フィルムが巻き込まれるようにした。
（３）帯状基板をセットした後、各室６０１〜６０６内を不図示のロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで一度真空排気し、引き続き排気しながらＨｅガスを導入して約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキングした。
（４）加熱ベーキングの後、各室６０１〜６０６を一度真空排気し、引き続き排気しながら、各ガスゲート６０７に隣接する成膜室間の成膜ガスの混入を防止するためのガスとしてＨ２を各１０００ｓｃｃｍ、各成膜室６０１〜６０４にそれぞれの原料ガス導入管６１１より原料ガスを所定流量導入した。そして、各室の排気管６１２に設けたスロットルバルブの開度を調整することにより、帯状基板の供給室６０５、巻き取り室６０６の内圧を５９５Ｐａに、成膜室６０１，６０２，６０４の内圧をそれぞれ８００Ｐａに設定した。
（５）各室の圧力が安定したところで、帯状基板の巻き取り室６０６の巻き取りボビンを回転させ、帯状基板６０８が成膜室６０４から６０３に向かう方向に１００ｃｍ／ｍｉｎの一定速度で連続的に移動させた。また、各成膜室６０１〜６０４内に設けた不図示の温度制御装置に接続された加熱ヒータ６１０により、移動する帯状基板が各成膜室の成膜空間で所定の温度になるように温度制御を行った。
（６）帯状基板の温度が安定したところで、成膜室６０１，６０３に設けた放電電極６１３から１３．５６ＭＨｚの高周波電力を、成膜室６０２に設けた放電電極６１３から６０ＭＨｚの高周波電力を、プラズマドープ室６０４に設けた放電電極から７５ＫＨｚの低周波電力（ＬＦ）を不図示の電源から整合装置を介して投入した。放電電力の投入により各成膜室６０１〜６０４の原料ガスはプラズマ化し、各成膜室内で連続的に移動する帯状基板表面に半導体膜の形成が行われ、帯状基板表面に連続的に、ｎｉｐ構造の半導体膜が形成された。表１に成膜室６０１〜６０４における成膜条件を示す。
（７）ｎｉｐ半導体積層膜を形成した後、放電電力の投入と、原料ガスの導入と、帯状基板及び成膜室の加熱とを停止し、成膜室内のパージを行い、帯状基板及び装置内部を十分冷却してから装置を開け、帯状基板を巻き取り室６０６から装置の外に取り出した。
（８）取り出した帯状基板を連続加工装置によって連続的に加工し、形成した半導体層の上に、透明電極として全面に７０ｎｍ厚のＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）薄膜を形成し、集電電極として一定間隔で細線状のＡｇ電極を形成することにより３０ｃｍ×３０ｃｍの光起電力素子を作製した。作製した光起電力素子の層構成の模式図を図２に示す。
【００８９】
作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約９％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【００９０】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の裏面反射層近傍において、不純物元素であるＰ（リン）濃度が、第２半導体層近傍のＰ濃度の約２／３となっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、裏面反射層への不純物元素の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【００９１】
（比較例１）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｎ型半導体層を直接、裏面反射層上に形成した点が実施例１と異なる。つまり、図６に示した製造装置における成膜室６０１の成膜領域で、ｎ型半導体層を形成するために、表１に記載したガスに加えて、ＰＨ３ １０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室６０４の成膜領域では、原料ガス導入管６１１より原料ガスの代わりにＨｅガスを導入し、放電電極６１３から高周波電力の供給も行なわずに基板６０８を通過するようにしたことを除いて実施例１と同様にして、半導体積層膜を形成した。他の点は実施例１と同様にして、３０ｃｍ×３０ｃｍのｎｉｐ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度が低く吸着性能の少ないＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約５％低下し、実施例１と比較すると約１３％低下することが分かった。
【００９２】
ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【００９３】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層（ｎ型半導体層）のＰ濃度はｎ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成した光起電力素子におけるｉ型半導体層中のＰ濃度と比べて、ｎ型半導体層とｉ型半導体層との界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【００９４】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【００９５】
（実施例２）
本例では、ｎｉｐ構造に代えて、ｐｉｎ構造の光起電力素子を作製した点が実施例１と異なる。すなわち、図６に示した製造装置を用い、導電性基板上にｐｉｎ構造の光起電力素子を連続的に製造する際、成膜室６０１で形成されたｉ型半導体層をプラズマドープ室６０４でｐ型半導体層に改質するために、原料ガス中の不純物ガスをＰＨ３からＢＦ３に変えたことが実施例１と異なる。各層の成膜条件は、表２に示す通りとした。プラズマドープ室６０４の放電条件は第１半導体層のボロン（Ｂ）濃度が、第２半導体層近傍に対して裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表２に示した。
【００９６】
【表２】
【００９７】
他の点は、実施例１と同様にして、３０ｃｍ×３０ｃｍのｐｉｎ構造の光起電力素子を作製した。なお作製した光起電力素子の層構成の模式図を図１に示した。
【００９８】
作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約５％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【００９９】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の裏面反射層近傍において、不純物元素であるＢ（ボロン）濃度が、第２半導体層（ｉ型半導体層）近傍のＢ濃度の約２／３となっていることが確認された。さらに、ｉ型半導体層中のＢ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＢ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、不純物層の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１００】
（比較例２）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｐ型半導体層を直接、裏面反射層上に形成した点が実施例２と異なる。つまり、図６に示した製造装置における成膜室６０１の成膜領域で、ｐ型半導体層を形成するために、表２に記載したガスに加えて、ＢＦ３ ３０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室６０４の成膜領域では、原料ガス導入管６１１より原料ガスの代わりにＨｅガスを導入し、放電電極６１３から高周波電力の供給も行なわずに基板６０１を通過するようにしたことを除いて実施例２と同様にして、半導体積層膜を形成した。
【０１０１】
他の点は実施例２と同様にして、３０ｃｍ×３０ｃｍのｐｉｎ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低く、吸着性能の少ないＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約３％低下し、実施例１と比較すると約９％低下することが分かった。
【０１０２】
ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【０１０３】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第一半導体層（ｎ型半導体層）のＢ濃度はｐ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、ｉ型半導体層中のＢ濃度は実施例２の光起電力素子におけるｉ型半導体層中のＢ濃度と比べて界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【０１０４】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【０１０５】
（実施例３）
本例では、ｉ型半導体層をｎ型半導体層に改質するのに、プラズマドープ法の代わりに、イオンプレーティング法を用いて作製した点が実施例１と異なる。すなわち、図６に示した製造装置において、プラズマドープ室６０４をイオンプレーティング室６０４に代えて、導電性基板上にｐｉｎ構造の光起電力素子を連続的に製造する。イオンプレーティング室６０４では、不図示イオン発生装置に、水素ガス５００ｃｃ、ＰＨ３ガス ２０ｃｃを導入し、圧力０．２Ｐａ に調整し、イオンビーム電圧２５０Ｖ、加速電圧１００Ｖを印加してイオンビームを発生させ、成膜室６０１で形成されたｉ型半導体層上にイオンビームを照射し、ｎ型半導体層に改質した。また、イオンプレーティング室６０４の放電条件は第１半導体層のリン（Ｐ）濃度が第２半導体層近傍に対して、裏面反射層近傍側で低くなるように放電周波数と放電電力を選択した。各層の成膜条件は、表３に示す通りとした。
【０１０６】
【表３】
【０１０７】
他の点は、実施例１と同様にして、作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約６％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【０１０８】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の裏面反射層近傍において、不純物元素であるＰ（リン）濃度が、第２半導体層近傍のＰ濃度に比べて低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、裏面反射層への不純物元素の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１０９】
（実施例４）
本例では、図９に示した製造装置を用い、図３に示した２層タンデム（ｎｉｐｎｉｐ）型光起電力素子を連続的に製造した点が実施例１と異なる。図３において、本発明の光起電力素子は、導電性基板３０１上に、反射率を向上させるためのＡｇ電極層３０２、裏面反射層３０３、ｎ型の第１半導体層３０４、実質的に真性の（ｉ型の）第２半導体層３０５、ｐ型の第３半導体層３０６、ｎ型の第４半導体層３１０、実質的に真性の（ｉ型の）第５半導体層３１１、ｐ型の第６半導体層３１２、透明電極３０７をこの順に積層してあり、透明電極３０７上には集電電極３０８が設けられ、透明電極３０７側から入射光３０９が照射される。ここで、ｎ型の第１半導体層の形成は前述したように、ｉ型半導体層を改質して形成するが、ｎ型の第４半導体層はｐ型の第３半導体層上に、直接ｎ型半導体層を形成している。また、プラズマドープ室９０４の放電条件は第１半導体層のリン（Ｐ）濃度が第２半導体層近傍に対して、裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表４に示した。
【０１１０】
【表４】
【０１１１】
また、実施例１と同様に裏面反射層であるＺｎＯ層は、図７に示した装置を用いて、あらかじめ下部電極であるＡｇを不図示ロールツーロールスパッタ装置により形成されているＳＵＳ４３０からなる帯状のステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）７０３に前述した方法により、テクスチャー度が高くなる条件（フタル酸５００μｍｏｌ／ｌ）でＺｎＯ層を形成した。このＺｎＯ膜の（００２）面に対する（１００）面のＸ線回折強度比は約１０％であった。
【０１１２】
他の点は、実施例１と同様にして、３０ｃｍ×３０ｃｍのｎｉｐｎｉｐ構造の光起電力素子を作製した。なお、作製した光起電力素子の層構成の模式図を図２に示した。
【０１１３】
作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。
【０１１４】
ここで、積層型光起電力素子の各構成素子の短絡光電流密度は各素子の分光感度特性から測定される。例えば、ｐｉｎ接合を有する光起電力素子を２つ直列に積層した２層積層型光起電力素子の場合、光入射側の光起電力素子をトップ素子とし、導電性基板側の素子をボトム素子と呼ぶと、トップ素子、ボトム素子の各々の短絡光電流は例えば次のようにして測定される。
【０１１５】
トップ素子の短絡光電流密度は、積層型光起電力素子に光を照射したときにボトム素子に発生する起電力に対応する順バイアスを印加し、かつボトム素子で主に吸収される領域の光をバイアス光として照射して、この状態で分光した光を照射して分光特性を測定し、この分光特性に太陽光の分光強度を掛け合わせて、トップ素子の短絡光電流密度を計算する。ボトム素子の短絡光電流密度はトップ素子の場合と同様に、トップ素子に発生する起電力に対応する順バイアスを印加し、かつトップ素子で主に吸収される領域の光をバイアス光として照射して、この状態で分光した光を照射して分光特性を測定し、この分光特性に太陽光の分光強度を掛け合わせて、ボトム素子の短絡光電流密度を計算する。
【０１１６】
上記方法で、各ｎｉｐ素子においてＱ．Ｅ．から見積もられた短絡光電流密度より、テクスチャー度の低く、吸着性能の少ないＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、トップ素子の短絡光電流密度は変化がなかったが、ボトム素子の短絡光電流密度（Ｊｓｃ）は約１３％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。
【０１１７】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の不純物元素であるＰ（リン）濃度において、裏面反射層近傍の方が第２半導体層（ｉ型半導体層）近傍よりも低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられており、本発明の光起電力素子作成方法用いることで、不純物層の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１１８】
（比較例３）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｎ型半導体層を直接、裏面反射層上に形成した点が実施例４と異なる。つまり、図９に示した製造装置における成膜室９０１の成膜領域で、ｎ型半導体層を形成するために、表４に記載したガスに加えて、ＰＨ３ １０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室９０４の成膜領域では、原料ガス導入管より原料ガスの代わりにＨｅガスを導入し、放電電極から高周波電力の供給も行なわずに基板９０８を通過するようにしたことを除いて実施例１と同様にして、半導体積層膜を形成した。
【０１１９】
他の点は実施例４と同様にして、３０ｃｍ×３０ｃｍのｎｉｐｎｉｐ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、各素子の短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は、トップ素子ではほとんど変化がなかったが、ボトム素子で約６％低下し、実施例４と比較するとボトム素子で約１７％低下することが分かった。
【０１２０】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層（ｎ型半導体層）のＰ濃度はｎ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、第２半導体層（ｉ型半導体層）中のＰ濃度は実施例４の光起電力素子における第２半導体層３０５（ｉ型半導体層）中のＰ濃度と比べて界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【０１２１】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【０１２２】
（実施例５）
本例では、図１０に示した製造装置を用い、導電性基板上に非単結晶シリコンからなる３層タンデム（ｎｉｐｎｉｐｎｉｐ）型光起電力素子を連続的に製造した点が実施例１と異なる。また、プラズマドープ室１００４の放電条件は第１半導体層のリン（Ｐ）濃度が第２半導体層近傍に対して、裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表５に示した。
【０１２３】
【表５】
【０１２４】
また、実施例１と同様に裏面反射層であるＺｎＯ層は、図７に示した装置を用いて、あらかじめ下部電極であるＡｇを不図示ロールツーロールスパッタ装置により形成されているＳＵＳ４３０−２Ｄからなる帯状のステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）７０３に前述した方法により、テクスチャー度が高くなる条件（フタル酸５００μｍｏｌ／ｌ）でＺｎＯ層を形成した。このＺｎＯ膜の（００２）面に対する（１００）面のＸ線回折強度比は約１５％であった。
【０１２５】
他の点は、実施例１と同様にして、３０ｃｍ×３０ｃｍのｎｉｐｎｉｐｎｉｐ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、各素子の短絡光電流密度（Ｊｓｃ）を見積もった。ここで、光入射側のｎｉｐ素子をトップ素子、次のｎｉｐ素子をミドル素子、最も基板側に近いｎｉｐ素子をボトム素子と呼ぶ。
【０１２６】
ここで、３層積層型光起電力素子の各構成素子の短絡光電流密度は上述した２層積層型光起電力素子と同様に測定される。
【０１２７】
各ｎｉｐ素子においてＱ．Ｅ．から見積もられた短絡光電流密度より、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、トップ素子とミドル素子の短絡光電流密度は変化がなかったが、ボトム素子の短絡光電流密度（Ｊｓｃ）は約１４％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。
【０１２８】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の不純物元素であるＰ（リン）濃度において、裏面反射層近傍の方が第２半導体層（ｉ型半導体層）近傍よりも低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられており、本発明の光起電力素子形成方法を用いることで、不純物層の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１２９】
（比較例４）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｎ型半導体層を直接、裏面反射層上に形成した点が実施例４と異なる。つまり、図１０に示した製造装置における成膜室１００１の成膜領域で、ｎ型半導体層を形成するために、表５に記載したガスに加えて、ＰＨ３ １０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室１００４の成膜領域では、原料ガス導入管より原料ガスの代わりにＨｅガスを導入し、放電電極から高周波電力の供給も行なわずに基板１００８を通過するようにしたことを除いて実施例１と同様にして、半導体積層膜を形成した。
【０１３０】
他の点は実施例５と同様にして、３０ｃｍ×３０ｃｍのｐｉｎ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、各素子の短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は、トップ素子とミドル素子ではほとんど変化がなかったが、ボトム素子で約７％低下し、実施例４と比較するとボトム素子で約１９％低下することが分かった。
【０１３１】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第一半導体層（ｎ型半導体層）のＰ濃度はｎ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、第２半導体層（ｉ型半導体層）中のＰ濃度は実施例５の光起電力素子における第２半導体層（ｉ型半導体層）中のＰ濃度と比べて界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力素子形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【０１３２】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【０１３３】
（実施例６）
本例では、図１２に示した様に、第１半導体層を２層構成にした光起電力素子を作製した点が実施例１と異なる。すなわち、図１１に示した製造装置を用い、導電性基板上にｐｉｎ構造の光起電力素子を連続的に製造する際、成膜室１１０１で形成されたｉ型半導体層をプラズマドープ室１１０４でｎ型半導体層に改質した後、成膜室１１１０でｎ型半導体層を所望の膜厚形成したことが実施例１と異なる。各層の成膜条件は、表６に示す通りとした。プラズマドープ室６０４の放電条件と成膜室１１１０の放電条件は半導体層１２０４のリン（Ｐ）濃度が、半導体層１２１０に対して約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は表６に示した。
【０１３４】
【表６】
【０１３５】
他の点は、実施例１と同様にして、作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約９％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【０１３６】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、半導体層１２０４の不純物元素であるＰ（リン）濃度が、半導体層１２１０のＰ濃度に比べて低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、裏面反射層への不純物元素の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１３７】
【発明の効果】
以上説明したように、本発明によれば、裏面反射層（ＺｎＯ膜等）が配向面によって異なる吸着特性を持つ場合に、吸着特性の高い配向面が現れても、ドーパントガス等の吸着による特性の低下を引き起こすことなく、高い特性を持つ光起電力素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の光起電力素子形成方法の特徴を最もよく表す概念図である。
【図２】本発明のシングル型光起電力素子の層構造の一形態を示す概略図である。
【図３】本発明の２層タンデム型光起電力素子の層構造の一形態を示す概略図である。
【図４】ＺｎＯ膜のＸ線回折強度比と光起電力素子の短絡光電流密度との関係を表す図である。
【図５】従来の光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図６】本発明の光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図７】裏面反射層形成装置を示す模式図である。
【図８】本発明の光起電力素子における、第１半導体層中の不純物濃度の分布形状を示す模式図である。
【図９】本発明の２層タンデム光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図１０】本発明の３層タンデム光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図１１】本発明の光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図１２】本発明のシングル型光起電力素子の層構造の一形態を示す概略図である。
【符号の説明】
１０１、２０１、３０１、１２０１ 導電性基板
１０２、２０２、３０２、１２０２ 電極層
１０３、２０３、３０３、１２０３ 裏面反射層
１０４、２０４、３０４、１２０４、１２１０ ｎ（又はｐ）型の第１半導体層
２０５、３０５ ｉ型の第２半導体層
２０６、３０６ ｐ（又はｎ）型の第３半導体層
２０７、３０７、１２０７ 透明電極
２０８、３０８、１２０８ 集電電極
２０９、３０９、１２０９ 入射光
３１０ ｎ（又はｐ）型の第４半導体層
３１１ ｉ型の第５半導体層
３１２ ｐ（又はｎ）型の第６半導体層
５０１、９１０、１０１０、１１１０ ｎ（又はｐ）型半導体層の成膜室
５０２、６０１、６０２、９０１、９０２、１００１、１００２、１１０１、１１０２ ｉ型半導体層の成膜室
５０３、６０３、９０３、１００３、１１０３ ｐ（又はｎ）型半導体層の成膜室
５０５、６０５、９０５、１００５、１１０５ 基板の供給室
５０６、６０６、９０６、１００６、１１０６ 基板の巻き取り室
５０７、６０７、９０７、１００７、１１０７ ガスゲート
５０８、６０８、９０８、１００８、１１０８ 帯状基板
５０９、６０９ 帯状シート
５１０、６１０ 加熱ヒーター
５１１、６１１ 原料ガス導入管
５１２、６１２ 排気管
５１３、６１３ 放電電極
６０４、９０４、１００４、１１０４ プラズマドープ室
７０１ 送り出しローラー
７０２ 巻き取りローラー
７０３ 基板
７０４ 搬送ローラー
７０５ 洗浄槽
７０６ 洗浄浴
７０７ 酸化亜鉛形成槽
７０８ 酸化亜鉛形成浴
７０９ 対向電極
７１０ 電源
７１１ 水洗槽
７１２ 水洗浴
７１３ 水洗シャワー
７１４ 乾燥炉
７１５ 赤外線ヒーター
【発明の属する技術分野】
本発明は、光起電力素子に係る。より詳細には、表面が凹凸形状をもつ透明導電層を用いて、反射光を有効に利用して光電流が増加するように設計された光起電力素子に関する。本発明の光起電力素子としては、例えば、太陽電池が挙げられる。
【０００２】
【従来の技術】
近年、光起電力素子の一つであるシリコン系非単結晶半導体を用いた薄膜太陽電池は、単結晶及び多結晶半導体を用いた太陽電池と比較して、ガラスや金属シート等の比較的安価な基板上に大面積に形成可能、及び膜厚が薄くて済むため低コスト化及び大面積化が可能という長所をもち、かつ、クリーンなエネルギーが得られる太陽光発電の普及という観点から注目されている。
【０００３】
ところで、薄膜太陽電池は、その変換効率が結晶シリコン太陽電池に比べて低いためこれまで本格的に使用されてなかった。そこで、薄膜太陽電池の性能を改善するため、各種の手段が講じられている。
【０００４】
その一つの手段として、基板表面の光の反射率を高めることにより、薄膜半導体層で吸収されなかった太陽光を、再び薄膜半導体層に戻し入射光を有効に利用するための透明導電層を形成することは良く知られている。
【０００５】
かかる構成を実現させるには、薄膜半導体層の表面から太陽光を入射させる場合にあっては、基板に電極を銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等反射率の高い金属で形成した導電性基板上に、表面に凹凸形状を持ちかつ適当な光学的性質を有する透明層（ＺｎＯ、ＩＴＯ等）を介在させると、多重干渉効果により反射率を高めることができ、特性を大幅に向上できる。そのため、多くの研究者により、この透明導電層の検討が進められてきた。バイアス電圧を印加しながらスパッタリング法により透明層を堆積させることで、表面の凹凸（テクスチャー）形状を増加させることができる（例えば、特許文献１を参照）。また、スパッタ法と電解析出法を組み合わせて、反射性能の高いＺｎＯ膜を形成できる（例えば、特許文献２を参照）。
【０００６】
不純物元素のｉ型半導体層への拡散による効率の低下を防止することが知られている。拡散防止層に関する発明は多数あり、ｎ／ｉ、あるいはｐ／ｉ界面にバンドギャップの広いバッファー層を挿入するものや（例えば、特許文献３を参照。）、ＳｉＣ，ＳｉＮ等の高抵抗のバッファー層を挿入し、不純物元素のｉ型半導体層への拡散を防止するものなどがある（例えば、特許文献４を参照）。
【０００７】
導電性基板（透明導電層を含む）と第１半導体層との間に中間層的な層を設けることもなされている。界面の電気的性質を改善するため、透光性導電酸化物の電極界面側でｐ型半導体層の不純物濃度を高める方法がある（例えば、特許文献５を参照。）。電極界面側で不純物濃度を低めることが開示されている。一方、不純物ドープ層の導電性基板側の界面近傍領域を高抵抗化することで、部分的なショートの防止を図り、長期信頼性に優れた光起電力素子を形成することを目的として電極界面側で不純物濃度を低める方法がある（例えば、特許文献６を参照。）。
【０００８】
【特許文献１】
特開平０６−２０４５３６号公報
【特許文献２】
特開２０００−２２１８９号公報
【特許文献３】
特開平０４０６１３８５号公報
【特許文献４】
特開昭６２−１０６６７０号公報
【特許文献５】
特開昭６３−２２０５８１号公報
【特許文献６】
特開平９−６９６３９号公報
【０００９】
【発明が解決しようとする課題】
本発明者らは、テクスチャー化をさらに増加して表面反射率（特に乱反射率）を向上させた透明導電層を用いて光起電力素子を作製したにもかかわらず、逆に出力電流の急激な低下がおこり、特性が急激に低下する場合があることを見出した。
【００１０】
本発明では、高い反射率を有するが吸着サイトが増加している透明導電層を使用した場合においても、ドーパントガス等の吸着による特性の低下を引き起こすことなく、高い特性を持つ光起電力素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の光起電力素子形成方法において、基板上に、透明導電層を形成する工程と、
実質的に真性な半導体層からなる吸着防止層を形成する工程と、前記吸着防止層を導電型を有する半導体層に変化させる工程と、実質的に真性な半導体層を形成する工程と、該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする。
【００１２】
基板上に、透明導電層を形成する工程と、実質的に真性な半導体層からなる吸着防止層を形成する工程と、前記吸着防止層を導電型を有する半導体層に変化させる工程と、
該導電型を有する半導体層を形成する工程と、実質的に真性な半導体層を形成する工程と、
該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする。
【００１３】
また本発明の光起電力素子形成方法において、前記透明導電層であるＺｎＯ層の（１００）面のＸ線回折強度が（００２）面の回折強度の０．５％以上である場合により高い効果を発揮する。
【００１４】
また本発明の光起電力素子形成方法において、前記吸着防止層の導電型を決定する不純物濃度に関して、前記透明導電層近傍の該不純物濃度が前記実質的に真性な半導体層近傍の該不純物濃度よりも低い場合により高い効果を発揮する。
【００１５】
また本発明の光起電力素子形成方法において、前記吸着層の導電型を決定する不純物濃度が前記導電型を有する半導体層の該不純物濃度よりも低い場合により高い効果を発揮する。
【００１６】
前記吸着防止層の導電型を決定する不純物濃度に関して、前記透明導電層近傍の該不純物濃度が前記実質的に真性な半導体層近傍の該不純物濃度の２／３以下となる部分を持つようにする場合、前記吸着防止層の導電型を決定する不純物濃度が前記導電型を有する半導体層の該不純物濃度の２／３以下となる部分を持つようにする場合により高い効果を発揮する。
【００１７】
前記吸着防止層の膜厚は１００ｎｍ以下であること、前記吸着防止層と前記導電型を有する半導体層の膜厚の合計は１００ｎｍ以下であることが好ましい。
【００１８】
また本発明の光起電力素子形成方法において、前記実質的に真正な半導体層が微結晶シリコンからなり、膜厚が１μｍ以上である場合により高い効果を発揮する。
【００１９】
また本発明の光起電力素子形成方法において、前記透明導電層の乱反射率が８００ｎｍの波長において６０％以上ある場合により高い効果を発揮する。
【００２０】
前記反対の導電型を有する半導体層上に単数もしくは複数のｐｉｎ（またはｎｉｐ）層を形成する工程を有することが望ましい。
【００２１】
前記吸着防止層を導電型を有する半導体層に変化させる工程をプラズマドープ法またはイオンプレーティング法を用いて行うことが好ましい。
【００２２】
【発明の実施の形態】
本発明では、凹凸のある裏面反射層にｎ型あるいはｐ型半導体層を形成する場合に、まず不純物元素を含まない原料ガスにより実質的に真性な半導体層を形成し、その後ｎ型あるいはｐ型半導体層に変化させる工程を設けることで、裏面反射層にある吸着サイトへの不純物元素を含んだガスの吸着が抑えられるため、実質的に真性な第２半導体層中への不純物元素の拡散が抑制される。その結果、問題となっていた不純物元素の拡散による光起電力素子の特性低下を回避できる。また、高い反射特性を持つ裏面反射層により光電流密度が増加し、高い特性の光起電力素子が得られる。
【００２３】
以下では、図面を参照して、本発明の光起電力素子の形成方法を説明する。
【００２４】
図２に、本発明の光起電力素子の構成図の一例を示す。図２において、導電性基板２０１上に、反射率を向上させるためのＡｇ電極層２０２、テクスチャーＺｎＯ膜からなる裏面反射層２０３、ｎ（又はｐ）型の吸着防止層２０４、実質的に真性の（ｉ型の）第２半導体層２０５、ｐ（又はｎ）型の第３半導体層２０６、透明電極２０７をこの順に積層してあり、透明電極２０７上には集電電極２０８が設けられ、透明電極２０７側から入射光２０９が照射される。
【００２５】
図１に示すように、本発明の光起電力素子の形成方法は、吸着防止層までの形成方法に特に大きな特徴がある。図１において、（１）まず、導電性基板１０１上に、反射率を向上させるためのＡｇ電極層１０２を形成し、さらに凹凸のある表面性を持つ（テクスチャー度の高い）ＺｎＯ層を裏面反射層１０３として形成する。このとき、ＺｎＯ表面は不純物元素を含んだ原料ガスを吸着するサイトを多数持っている。（２）その後、不純物元素を含まない原料ガスを用いて、ｉ型半導体層を形成する。こうすることで、ＺｎＯ表面の吸着サイトに不純物元素を含んだ原料ガスが接触することなく、ＺｎＯ表面への吸着は起こらない。（３）プラズマドープ法あるいはイオンプレーティング法等の方法を用いて、ｉ型半導体層をｎ（又はｐ）型半導体層に変えて、第１の導電型を持つ吸着防止層１０４を形成する。
【００２６】
その後、図２に示す様に、実質的に真性の（ｉ型の）第２半導体層２０５、ｐ（又はｎ）型の第３半導体層２０６、透明電極２０７をこの順に積層して、光起電力素子を形成する。
【００２７】
ここで、必要に応じて図１２に示すように、第１の導電型を持つ半導体層を半導体層１２０４と半導体層１２１０の２層構成にすることができる。半導体層１２０４は上述したようにｉ型半導体層を形成した後、ｎ（又はｐ）型半導体層に変えて形成し、半導体層１２１０はプラズマＣＶＤ等により形成する。この場合、半導体層の膜厚を薄くすることができるため、プラズマドープ法あるいはイオンプレーティング法等による不純物元素の打ち込みの進入深さが浅くてすみ、低エネルギー化が可能になる。また、半導体層１２０４と半導体層１２１０中の不純物元素濃度を各々独立に制御することが可能になり、半導体接合界面の整合性を高めることが容易になる。
【００２８】
以下では、本発明に至った経緯を、詳細に説明する。
【００２９】
特許文献３に開示されているようにｎ／ｉ、あるいはｐ／ｉ界面にバンドギャップの広いバッファー層を挿入するものや、特許文献４に開示されているように、ＳｉＣ，ＳｉＮ等の高抵抗のバッファー層を挿入し、不純物元素のｉ型半導体層への拡散を防止するものなどがある。しかし、いずれも半導体層間に拡散防止層を挿入するもので、本発明における裏面反射層と導電型半導体層間に挿入する吸着防止層とは本質的に異なる。
【００３０】
次に、導電性基板（裏面反射層を含む）と導電型半導体層との間に中間層的な層を設けている従来の発明には以下のようなものがある。不純物ドープ層の不純物濃度を変化させて中間層を形成する発明については、電極界面側で不純物濃度を高めることが特許文献５に開示されている。この発明においては、不純物濃度を吸着の起こる可能性がある導電性基板（裏面反射層）側で高濃度にするもので、本発明とは全く逆方向の分布形状である。このような分布を持たせた場合には、膜形成過程において、裏面反射層への不純物元素の吸着量も増加すると考えられるため、吸着した不純物元素による特性低下がより一層顕著になってしまい、本発明の主旨とは異なる。一方、本発明の形成方法では、吸着防止層をプラズマドープ法あるいはイオンプレーティング法、スパッタ法等いずれを用いて形成してもよいが、形成方法の性質上、特に導電性基板側で不純物濃度を低濃度にすることが好ましい。なぜならば、裏面反射層の境界まで不純物濃度を高めようとすると、裏面反射層まで、不純物元素が到達してしまう確率が高まり、特性低下を引き起こしやすくなる。従って、上記発明とは全く逆方向の分布形状となる傾向が強く、本発明とは異なる。さらに、特許文献６には、電極界面側で不純物濃度を低めることが開示されている。これは、不純物ドープ層の導電性基板側の界面近傍領域を高抵抗化することで、部分的なショートの防止を図り、長期信頼性に優れた光起電力素子を形成することを目的としている。この発明は基板側の形状や構成原子とは無関係な発明であり、また、不純物の裏面反射層への吸着に関しては何ら触れられていない。
【００３１】
しかし本発明の光起電力素子は不純物元素の裏面反射層への吸着を防止するためのものであり、とくに下地基板（ＺｎＯ等の裏面反射層を含む）の形状や構成原子によって、半導体の導電型を決定する不純物元素の吸着特性が大きく異なることを見出し、光起電力素子の特性向上に結びつけたものであって、前記の発明とは全く異なる。
【００３２】
例えば、ＺｎＯ膜の配向性と吸着の関係に着目すると、ｃ軸の傾いたＺｎＯ膜、特にＺｎＯ（００２）面のｘ線回折強度に対して、（１００）面の強度が０．５％以上の割合になると、不純物元素の吸着量が急激に増大することが本発明者らの実験により明らかになっている。従って、ＺｎＯ層の上に第１の半導体層を形成する場合に、一旦、不純物元素を含まない（あるいは少量のみ含む）原料ガスにより、ｉ型半導体層を形成し、その後ｎ型あるいはｐ型半導体層へ変えることで、ＺｎＯ裏面反射層への不純物元素の吸着を防止することが可能になり、特性の大幅な向上を実現できたものである。
【００３３】
ここで、本発明の光起電力素子の形成方法で重要となる第１半導体層の形成方法についてさらに詳細に説明する。本発明においてはＺｎＯ層に不純物元素が吸着すること自体を抑制することで、不純物元素のｉ型半導体層中への拡散を防止する点に１つの大きな特徴がある。従来の拡散防止層のように、一旦不純物元素が吸着あるいは層中にある程度含有された層の上に後から被覆することによって、不純物元素が他の層へ拡散するのを抑制するものとは根本的に異なる。裏面反射層としてＺｎＯ層を用いた場合、ＺｎＯ層がｃ軸の傾いた配向性を持つと、急激に不純物元素を含んだ原料ガスの吸着特性が増加することを本発明者等は見出したが、このようにして一旦吸着された不純物元素はドーピング元素として膜中に正しく結合した元素とは異なり、拡散速度が非常に早くなっている可能性が考えられる。拡散速度が異なるメカニズムは明らかではないが、その結合状態と深く関係しているものと思われる。実際に、吸着された後に、従来の拡散防止層（例えば、ｎ／ｉ界面あるいはｐ／ｉ界面のバッファー層）を形成しても不純物元素の拡散を抑制することは非常に困難であることが本発明者らの実験により明らかとなっている。
【００３４】
この様に、本発明においては、裏面反射層への不純物元素の吸着というこれまでに無い概念を導入し、これを克服することによって高効率の光起電力素子の形成を可能にしたものである。
【００３５】
また、テクスチャー度を高めることで、ｃ軸配向性が弱まり、（１００）強度が強くなると、それに伴って、ＺｎＯの他の配向面も現れてくる傾向がある。従って、（１０１）、（１０２）、（１１０）、（１０３）面等の配向強度と（００２）面の配向強度比を用いて、同様に不純物元素の吸着との関係を定義することは可能であるが、本質的には同じで、本発明に含まれると考えられる。
【００３６】
特に、吸着が問題になるのは、不純物元素を含んだ原料ガスを基板近傍に導入して薄膜を形成する形成方法であって、プラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等の気相反応を伴った成膜方法の場合に顕著となる。
【００３７】
本発明は、発明者らの実験の結果得られた以下の知見に基づき、更に検討を重ね完成に至ったものである。
【００３８】
本発明者は、より有効に入射光を利用するため、裏面反射層のテクスチャー度を向上し、裏面での多重反射による光路長の増加を試み、光電流密度の増大を図った。また、前述したように、導電性基板は銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等反射率と導電率の高い金属を前記基板上に形成し下部電極として用いることが好ましい。本発明の裏面反射層の形成方法は、抵抗加熱や電子ビームによる真空蒸着法、スッパッタリング法、イオンプレーティング法、ＣＶＤ法、電解析出法等いずれの方法を用いても良いが、形成方法の一例として電解析出法で形成する方法を述べる。
【００３９】
図７に示すロール・ツー・ロール装置を用いて裏面反射層であるＺｎＯ層を形成した。まずロール状の基板７０３を送り出しローラー７０１にセットし、ロール状に巻かれた状態から引き出して処理し、巻き取りローラー７０２に巻き取ることにより再びロール状に巻かれる。このとき、ロール状の基板７０３にはあらかじめスパッタ法等により下地ＺｎＯを形成しているものを用いても良い。基板７０３は、搬送ローラー７０４を介して洗浄槽７０５に送られる。洗浄槽７０５にて純水を８５℃に保った温水浴７０６で基板表面のゴミ、ホコリを洗い流した後、基板７０３は搬送ローラーを経て、ＺｎＯ形成槽７０７に搬送される。ＺｎＯ形成浴７０８は水１リットル中に硝酸亜鉛・６水塩７５ｇ（０．２５ｍｏｌ／ｌ）とデキストリン０．１ｇが添加され、また０．５μｍｏｌ／ｌ〜５００μｍｏｌ／ｌの所望の濃度のフタル酸水素カリウムが添加され、浴中を撹拌するために液循環処理がなされている。液温は８５℃の温度に保たれており、ｐＨは４．０〜６．０に保持される。対向電極７０９には表面をブラスト処理した亜鉛板が用いられており、ロール状の基板７０３を負側の電極として、正側の対向電極７０９との間で４．０ｍＡ／ｃｍ２の電流が流れるように電源７１０を調整して電解析出をおこなう。その後、搬送ローラー７０４を介して、水洗槽７１１に送られ、純水を８５℃に保った水洗浴７１２と水洗シャワー７１１で基板に付着した溶液を洗い流した後、乾燥炉７１４に送られる。赤外線ヒーター７１５で２００℃に加熱された乾燥炉７１４で基板に付着した水分を蒸発させた後、巻き取りローラー７０２に巻き取られる。
【００４０】
光起電力素子の半導体層の作製には、図５に示す所謂ロール・ツー・ロール方式の製造装置を用いた。図５において、５０１，５０２，５０３は高周波プラズマＣＶＤ法によるｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型層の成膜室、５０５，５０６は帯状の導電性基板の供給室、巻き取り室である。それぞれの成膜室の真空チャンバーは、狭い隙間に水素等のパージガスを流して成膜室間のガスの相互混入を防ぐガスゲート５０７によって接続される。５０８はたとえば厚さ０．１３ｍｍ、幅３６ｃｍのステンレスシートのような導電性の帯状基板を用いる。供給室５０５から巻き出され、連続的に搬送されながら３つの成膜室５０１，５０２，５０３を通過して、巻き取り室５０６に巻き取られる間、その表面に３層のｎｉｐ（又はｐｉｎ）構造の光起電力素子用の非単結晶シリコンの半導体積層膜が形成される。
【００４１】
なお、５０９は耐熱性の不織布からなる帯状シートで、帯状基板を巻く際に同時に巻き、帯状基板表面が傷つくのを防止するものである。
【００４２】
５０１，５０２，５０３の各成膜室には基板を所定の温度に加熱する加熱ヒータ５１０、不図示のガス供給手段から各成膜室内に半導体形成用の原料ガスを導入する原料ガス導入管５１１、不図示の排気手段により成膜室を排気し所定の圧力に調整する排気管５１２、不図示の高周波電源から成膜室内のガスに高周波電力を供給して接地された基板との間にグロー放電を生起する放電電極５１３が設けられ、成膜室５０１，５０２，５０３では、それぞれ、ｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型のシリコン非単結晶半導体層がプラズマＣＶＤ法によって堆積される。
【００４３】
本実験では、ロール状のＳＵＳ４３０−２Ｄからなる導電性基板上に予め下部電極として銀２００ｎｍ堆積した。さらに、この導電性基板＼下部電極層の上に、図７に示すロール・ツー・ロール装置を用いて裏面反射層であるＺｎＯ層を形成した。基板の搬送速度は１００ｃｍ／分であり、膜厚２．５μｍのＺｎＯ薄膜が形成された。また、ＺｎＯ膜の表面テクスチャー構造はフタル酸水素カリウムの濃度を変えることで調整している。
【００４４】
さらに、図５に示した上記構成の半導体膜製造装置を用い、この基体上に、ｎｉｐ構造の非単結晶シリコン積層膜を堆積し、その上に公知の真空蒸着装置を用いてＩＴＯ透明電極を７０ｎｍ積層し、更にその上に銀ペーストをスクリーン印刷して幅０．１５ｍｍ、ピッチ３ｍｍの集電電極を形成し、光起電力素子を作製した。
【００４５】
図４には異なる配向性を持つＺｎＯ膜をｘ線回折法で測定したときの（００２）面の回折強度に対する（１００）面の回折強度比を横軸にとり、電流−電圧特性から得られる短絡光電流密度（Ｊｓｃ）を縦軸にとった。図４より、回折強度比が０．５％未満の場合は、強度比が増加するに従って、Ｊｓｃが増加する傾向があるのがわかる。これは、回折強度比が増加すると裏面反射層のテクスチャー度が増加するのと対応しており、当初の目的のとおり、テクスチャー度の向上により、光電流密度が向上したためと考えられる。しかし、回折強度比が０．５％以上に増加してくると、テクスチャー度は向上しているにもかかわらず、Ｊｓｃの急激な低下がみられた。そこで、この原因を探るために、回折強度比が０．１％と５％の２種類のＺｎＯ膜上に作製したｎｉｐ型光起電力素子のＳＩＭＳ分析を行い、半導体層中に存在している不純物元素量の定量を行った。この結果、回折強度比が０．１％の場合に比べて５％の場合はｉ型半導体層中に多量の不純物元素が存在していることが判明した。従って、回折強度比が増加すると不純物元素の吸着するサイトが増加しているものと考えられる。その上に、第１半導体層を形成するために、不純物元素を高濃度に含んだ原料ガスが供給されると、前記吸着サイトに吸着され、その後第２半導体層（ｉ型半導体層）中に拡散したものと考えられる。この拡散により、実質的な空乏層が狭まり、光キャリヤの生成が低下することで、Ｊｓｃの低下を引き起こしたものと考えている。また、空乏層が狭まるとすると内部電界が相対的に強まるため、曲線因子（Ｆ．Ｆ．）の増加が期待されるが、実際の光起電力素子においてもＦ．Ｆ．の向上が観測されている。従って、テクスチャー基板を用いた光起電力素子の特性は▲１▼高テクスチャー化によるＪｓｃの増加▲２▼不純物元素の吸着と拡散に起因するＪｓｃの低下▲３▼内部電界の増加に伴うＦ．Ｆ．の向上のトレードオフにより主に決定されるものと考えらる。ＺｎＯ層の（１００）／（００２）Ｘ線回折強度比が０．５％未満の場合はテクスチャー度の向上により変換効率（Ｅｆｆ．）が向上するが、ＺｎＯ層の（１００）／（００２）Ｘ線回折強度比が０．５％以上になると吸着量が急激に増加し、Ｊｓｃの低下によるＥｆｆ．の大幅な低下が起こることが判明した。
【００４６】
そこで、本発明者らは裏面反射層に不純物元素が吸着しない光起電力素子形成方法を提案し、上記問題点の解決を試みた。
【００４７】
以下では、本発明に係る「光起電力素子の吸着防止層の形成条件」に関して、より詳細に説明する。
【００４８】
本発明の第１半導体層として、裏面反射層近傍の膜中不純物濃度が第２半導体層近傍の膜中不純物濃度より低くなるようにすることが好ましい。なぜならば、プラズマドープ法あるいはイオンプレーティング法により不純物元素をｉ型半導体層中に挿入する場合、裏面反射層に到達しないエネルギーで挿入しなければならず、更に、裏面反射層は凹凸形状（テクスチャー）を持つため、その上に形成される半導体層も同様にテクスチャー形状をある程度維持するため、場所によって膜厚が変化しており、打ち込み等のエネルギー制御は非常に困難である。従って、裏面反射層近傍の不純物濃度を第２半導体層近傍の膜中不純物濃度より低くするよう制御することで、裏面反射層に吸着する不純物元素量を大幅に低減できる。
【００４９】
裏面反射層近傍の不純物濃度が第２半導体層近傍の膜中不純物濃度の２／３以下の部分を持つようにすることで吸着による特性悪化を回避できることが判明した。また、より好ましくは１／３以下にすることで、更なる吸着の悪影響を排除できることが判明した。ただし、不純物濃度をあまり低くしすぎると高抵抗となり、光起電力素子の特性に悪影響を及ぼすため、下地の裏面反射層の配向性や組成により、最適化することが望ましい。
【００５０】
本発明の吸着防止層の厚さｄ（ｎｍ）は、２＜ｄ＜１００の範囲であることが好ましい。
【００５１】
本発明の光起電力素子において、第１半導体層の厚さｄ（ｎｍ）は、テクスチャーＺｎＯ層の表面に存在する吸着サイトをｉ型のＳｉ薄膜で被覆することで不純物元素の吸着を抑制し、かつプラズマドープ法あるいはイオンプレーティング法により所望の膜質を維持したまま不純物元素を所望の深さまで挿入することで高抵抗領域の形成によるキャリア走行性の低下を防ぐという条件からその好適な範囲が存在する。すなわち、２ｎｍ以下の膜厚ではテクスチャーＺｎＯ層の表面全域にわたって均一に被覆することは困難である。また、１００ｎｍ以上の膜厚では該領域の抵抗が光起電力素子の特性低下を引き起こす程度まで高抵抗化してしまうと共に、基板からの反射光が減少し、光起電力素子の出力電流の低下が大きくなる。
【００５２】
本発明の光起電力素子において、第１半導体層の不純物濃度の分布形状としては、図８（Ａ）〜（Ｃ）に示すような形状を挙げることができる。膜厚が前述のｄの条件を満たしておれば、不純物濃度は様々な分布形状をとりうる。
【００５３】
なお、このような不純物濃度の膜厚方向に対する分布を得るには、プラズマドープ法においては不純物元素を含む原料ガス量を高めたり、放電周波数を調整する等の手段を用い、またイオンプレーティング法においては加速電圧を変化させる等の手段を用いる。
【００５４】
シリコン系非単結晶半導体を価電子制御するために用いられる不純物としては、ｐ型の導電型を付与するものとして、周期律表第３Ｂ族の元素、例えばＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ等が挙げられ、ｎ型の導電型を付与するものとして、周期律表第５Ｂ族の元素、たとえばＮ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ等が拳げられる。殊に、Ｂ，Ｇａ，Ｐ，Ｓｂ等が好適である。このような不純物元素を導入する原料物質としては、例えばシリコン系非単結晶半導体をプラズマＣＶＤ法で形成する場合、常温常圧でガス状態の、又は少なくとも膜形成条件下で容易にガス化しうるものが採用される。そのような不純物導入用の物質としては、具体的には、ＰＨ３，Ｐ２Ｈ４，ＰＦ３，ＰＣｌ３，ＡｓＨ３，ＡｓＦ３，ＡｓＦ５，ＡｓＣｌ３，ＳｂＨ３，ＳｂＦ５，ＢｉＨ３，ＢＦ３，ＢＣｌ３，ＢＢｒ３，Ｂ２Ｈ６，Ｂ４Ｈ４，Ｂ５Ｈ９，Ｂ５Ｈ１１，Ｂ６Ｈ１０，Ｂ６Ｈ１２，ＡｌＣｌ３，Ｂ（ＣＨ３）３，Ａｌ（ＣＨ３）３，Ｇａ（ＣＨ３）３，Ａｓ（ＣＨ３）３等を挙げることができる。上記の不純物元素を含む化合物は、１種用いても２種以上併用してもよい。
【００５５】
以下では、本発明の光起電力素子及びその構成要件について説明する。
【００５６】
（基板）
本発明に係る光起電力素子の基板を構成する材料としては、半導体層作製時に必要とされる温度において変形、歪みが少なく、所望の強度、導電性を有するものが好ましく、具体的にはステンレススチール、アルミニウム、及びその合金、鉄及びその合金、銅及びその合金等の金属薄板及びその複合体、及びそれらの表面に異種材質の金属薄膜、又はＳｉＯ２，Ｓｉ３Ｎ２，Ａｌ２Ｏ３，ＡｌＮ３等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったものが好適に用いられる。また、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂シート、又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、あるいはガラス基体の表面に金属単体又は合金を蒸着、スパッタ、塗布等の方法で導電性処理が施されたものが挙げられる。
【００５７】
また、前記導電性帯状基板の表面性としては、いわゆる平滑面であっても、発達したテクスチャー面を持つものであってもよい。
【００５８】
（下部電極）
本発明に係る光起電力素子においては、前記基板上に効率よく入射光を反射させるための下部電極を設けることが好ましい。
【００５９】
本発明に好適に用いられる下部電極の構成材料としては、Ａｇ，Ａｕ，Ｐｔ，Ｎｉ，Ｃｒ，Ａｌ，Ｔｉ，Ｚｎ，Ｍｏ，Ｗ等の金属又はこれらの合金が挙げられる。下部電極は、これらの金属を使用し、真空蒸着、電子ビーム蒸着、スパッタリング等の成膜手段により形成できる。その際形成される金属薄膜は出力に対して抵抗成分とならぬように配慮されねばならず、シート抵抗値として好ましくは５０Ω以下より好ましくは１０Ω以下であることが望ましい。
【００６０】
（裏面反射層（透明導電層））
裏面反射層として、テクスチャー構造を有するＺｎＯ等の透明導電層が好適に用いられる。裏面反射層は入射光を多重反射させて光起電力素子内に光を閉じ込める効果を有する。また、下部電極層を構成する金属元素がｎ型半導体層あるいはｐ型半導体層の中へ拡散するのを防止する効果もある。
【００６１】
本発明の裏面反射層のテクスチャー構造は、球状、円錐状、角錘状等であって且つその最大高さ（Ｒｍａｘ）は好ましくは５０ｎｍ〜３０００ｎｍとすることが望ましい。ＺｎＯ膜に関しては、（２２０）面の（００２）面に対するＸ線回折強度比が０．５％以上となる場合は、先に詳細に記述した拡散防止層を裏面反射膜と第一半導体層との間に設けることで、該表面での光反射の乱反射が増加し、該表面での反射光の光路長の増大をもたらす。
【００６２】
本発明の光起電力素子に用いられる裏面反射層はテクスチャー構造の発達したものを想定しているため、裏面反射層の乱反射率が高くなる傾向がある。従って、本発明の光起電力素子に用いられる裏面反射膜の乱反射率は８００ｎｍの波長において６０％以上あることが好ましく、また、８５％以上あることがより好ましい。
【００６３】
本発明の裏面反射層の形成方法は、抵抗加熱や電子ビームによる真空蒸着法、スッパッタリング法、イオンプレーティング法、ＣＶＤ法、電解析出法等いずれの方法を用いても良いが、テクスチャー構造が前記条件範囲内であることが重要である。
【００６４】
本発明の裏面電極はＺｎＯ膜に関して、詳細に述べられているが、他の構成材料においても、不純物ガスの吸着特性があるものに関しては、本発明を同様に適用できる。この場合、裏面反射層の構成材料に対する不純物元素の吸着特性から、第１半導体層の最適な不純物濃度と膜厚を決定することが望ましい。
【００６５】
ＺｎＯ以外で裏面反射層の構成材料として好適に用いられるものとして、フッ化マグネシウムベースの材料、インジウム、スズ、カドミウム、亜鉛、アンチモン、シリコン、クロム、銀、銅、アルミニウムの酸化物、窒化物及び炭化物あるいはこれらの混合物の中から選ばれる材料があげられる。
【００６６】
（上部電極（透明電極））
本発明において用いられる透明電極としては、太陽や白色蛍光灯等からの光を半導体層内に効率よく吸収させるために光の透過率が７０％以上であることが望ましく、８０％以上であることが更に望ましい。このような特性を備えた材料としてＳｎＯ２，Ｉｎ２Ｏ３，ＺｎＯ，ＣｄＯ，Ｃｄ２ＳｎＯ４，ＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）等の金属酸化物や、Ａｕ，Ａｌ，Ｃｕ等の金属を極めて薄く半透明状に成膜した金属薄膜等が挙げられる。透明電極は、ｐ型半導体層（あるいはｎ型半導体層）の上に積層される。これらの作製方法としては、抵抗加熱蒸着法、スパッタリング法、スプレー法等を用いることができ、所望に応じて適宜選択される。
【００６７】
（集電電極）
本発明においては、透明電極のシート抵抗値を低減させる目的で透明電極上に集電電極を設けてもよい。半導体層形成後に該透明電極を形成する場合、該透明電極の形成時の基板温度をあまり高くすることができず、該透明電極のシート抵抗値が比較的高いものにならざるを得ないので、該集電電極を形成することが好ましい。
【００６８】
本発明に好適に用いられる集電電極の構成材料としては、Ａｇ，Ｃｒ，Ｎｉ，Ａｌ，Ａｕ，Ｔｉ，Ｐｔ，Ｃｕ，Ｍｏ，Ｗ等の金属の単体又はこれらの合金あるいはカーボンが挙げられる。また、これらの金属あるいはカーボンの長所（低抵抗、半導体層への拡散が少ない、堅牢である、印刷等により電極形成が容易、等）を組み合わせて用いることができる。また、半導体層の光入射光量が十分に確保されるよう、その形状は太陽電池の受光面に対して一様に広がり、且つ受光面積に対してその面積は好ましくは１５％以下、より好ましくは１０％以下であることが望ましい。また、シート抵抗値としては、好ましくは５０Ω以下、より好ましくは１０Ωであることが望ましい。
【００６９】
（半導体層）
本発明に係る光起電力素子の半導体層において、好適に用いられる実質的に真性な半導体層を構成する半導体材料としては、例えば、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＣ：Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，微結晶Ｓｉ：Ｈ，微結晶Ｓｉ：Ｆ，微結晶Ｓｉ：Ｈ：Ｆ，多結晶質Ｓｉ：Ｈ，多結晶質Ｓｉ：Ｆ，多結晶質Ｓｉ：Ｈ：Ｆ等シリコン系非単結晶半導体材料が挙げられる。また、該半導体層は実質的に真性であればよく、微量の不純物を含有していてもよい。
【００７０】
本発明において好適に用いられるｐ型あるいはｎ型半導体層を構成する半導体材料は、前述したｉ型半導体層を構成する半導体材料に価電子制御を行う不純物をドーピングすることによって得られるが、該ｐあるいはｎ型半導体層を構成する半導体材料中に結晶層を含んでいる方が、光の利用率及びキャリア密度を高めることができるので好ましい。
【００７１】
本発明の半導体層は拡散防止のためやバックサーフェスフィールドを形成するために、ｎ／ｉバッファー層あるいはｐ／ｉバッファー層を形成して半導体層に含めてもよい。バッファー層は実質的に真性な半導体であっても、少量の不純物を含有したｎ−、ｐ−型半導体であってもよい。
【００７２】
本発明の光起電力素子に用いる半導体層はシリコン非単結晶半導体層であればいずれでも良いが、特に微結晶シリコン層をｉ型半導体層に用いた場合に、よりいっそう効果が大きくなる。原因は明らかではないが、微結晶シリコンの場合、多くの粒界が存在するため、裏面反射層に吸着された不純物元素はこの粒界を介して移動することで、より高い拡散係数を持つ可能性が上げられる。従って、拡散防止層の効果がより顕著になるものと考えられる。
【００７３】
また、ｉ型微結晶シリコン層の膜厚を１μｍ以上とすることがより望ましい。なぜならば、ｉ型微結晶シリコン層は上述のように高い拡散係数を持つため、１μｍより薄いと、シャントの原因となる可能性が高い。従って、より信頼性の高い光起電力素子とするためには、１μｍ以上にすることが望ましい。
【００７４】
本発明の太陽電池に用いられる各半導体層を形成する手段として、マイクロ波プラズマＣＶＤ法、ＶＨＦプラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、イオンプレーティング法、スパッタリング法及び反応性スパッタリング法、光ＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法等、半導体堆積膜形成方法を実現できる成膜手段を挙げることができ、これらは適宜選択して用いられる。
【００７５】
また、プラズマドーピング法は通常のプラズマＣＶＤ法において、不純物元素を含むイオンを加速させるための加速電圧を印加したり、電源周波数に低周波（ＬＦ）領域の周波数を用いて、イオンエネルギーを高めることで、所望の膜厚だけイオンを進入させておこなう。
【００７６】
イオンプレーティング法では、イオン発生装置において不純物元素イオンを発生させた後、加速電源でイオンを加速して膜中に挿入する。イオンエネルギーとしては、１０〜１０００ｅＶの範囲で十分であり、好ましくは１００〜３００ｅＶである。イオンのエネルギーをこの範囲を越えて高くすると、改質の効果よりも、イオンによる損傷やスパッタリング現象が激しくなり効果的でない。
【００７７】
（光起電力素子の製造装置及び製造方法）
本発明に係る光起電力素子を作製するにあたっては、各種の製造装置及び製造方法を用いうることが可能であるが、図２に示したシングル構成の光起電力素子を作製する場合には、例えば図６に模式図を示した構成の製造装置を用いて製造することができる。図６に示す製造装置は、前述の図５に示す製造装置から成膜室を１つ増やしたものであり、６０１と６０４を除いて、図６の６０１〜６１３は図５の５０１〜５１３に対応している。ただし、６０１はｉ型半導体層の成膜室で、５０１がｎ型半導体成膜室であるのと異なる。また、６０４はプラズマドーピング室で、不純物元素を成膜室６０１で形成されたｉ型半導体層中にドーピングするための放電炉である。
【００７８】
図６において、６０１、６０２、６０３は高周波プラズマＣＶＤ法によるｉ，ｉ，ｐ（又はｎ）型層の成膜室、６０４は低周波（ＬＦ）プラズマＣＶＤ法によるプラズマドーピング室、６０５，６０６は帯状の導電性基板の供給室、巻き取り室である。それぞれの成膜室の真空チャンバーは、狭い隙間に水素等のパージガスを流して成膜室間のガスの相互混入を防ぐガスゲート６０７によって接続される。６０８はたとえば厚さ０．１３ｍｍ、幅３６ｃｍのステンレスシートのような導電性の帯状基板であり、供給室６０５から巻き出され、連続的に搬送されながら３つの成膜室６０１、６０２、６０３と１つのプラズマドーピング室６０４を図６に示した順序で通過して、巻き取り室６０６に巻き取られる間、その表面に３層のｎｉｐ（又はｐｉｎ）構造の光起電力素子用の非単結晶シリコンの半導体積層膜が形成される。
【００７９】
なお、６０９は耐熱性の不織布からなる帯状シートで、帯状基板を巻く際に同時に巻き、帯状基板表面が傷つくのを防止するものである。
【００８０】
６０１、６０４、６０２、６０３の各成膜室には基板を所定の温度に加熱する加熱ヒータ６１０、不図示のガス供給手段から各成膜室内に半導体形成用の原料ガスを導入する原料ガス導入管６１１、不図示の排気手段により成膜室を排気し所定の圧力に調整する排気管６１２、不図示の高周波電源から成膜室内のガスに高周波電力を供給して接地された基板との間にグロー放電を生起する放電電極６１３が設けられ、成膜室６０１でｉ型シリコン非単結晶半導体層、６０２ではｉ型のシリコン非単結晶半導体層、６０３では、ｐ（あるいはｎ）型のシリコン非単結晶半導体層がプラズマＣＶＤ法によって堆積され、６０４では成膜室６０１で形成されたｉ型半導体層をプラズマドーピング法によってｎ（あるいはｐ）型半導体層に改質する。
【００８１】
本発明の、２層タンデム構成の積層型光起電力素子は、例えば図９に模式図を示した構成の製造装置を用いて製造することができる。図９に示す製造装置は、前述の図６に示す製造装置のｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型の半導体層の成膜室に続けて、ｎ，ｉ，ｐ型（又はｐ，ｉ，ｎ）型の半導体層の成膜室を追加したもので、ｎｉｐｎｉｐ（又はｐｉｎｐｉｎ）構造の２層タンデム型光起電力素子を製造することができる。図９の９０１〜９０８は図６の６０１〜６０８に対応している。ただし、成膜室９１４はｎ（又はｐ）型半導体の成膜室を表す。
【００８２】
また、本発明の、３層タンデム構成の積層型光起電力素子は、例えば図１０に模式図を示した構成の製造装置を用いて製造することができる。図１０に示す製造装置は、、前述の図６に示す製造装置のｎ，ｉ，ｐ（又はｐ，ｉ，ｎ）型の半導体層の成膜室に続けて、ｎ，ｉ，ｐ型（又はｐ，ｉ，ｎ）型の半導体層の成膜室を追加したもので、ｎｉｐｎｉｐｎｉｐ（又はｐｉｎｐｉｎｐｉｎ）構造の３層タンデム型光起電力素子を製造することができる。図１０の１００１〜１００８は図６の６０１〜６０８に対応している。ただし、成膜室１０１４はｎ（又はｐ）型半導体の成膜室を表す。
【００８３】
本発明の光起電力素子に用いる半導体層はシリコン非単結晶半導体層であればいずれでも良いが、特に微結晶シリコン層をｉ型半導体層に用いた場合に、よりいっそう効果が大きくなる。原因は明らかではないが、微結晶シリコンの場合、多くの粒界が存在するため、裏面反射層に吸着された不純物元素はこの粒界を介して移動することで、より高い拡散係数を持つ可能性が上げられる。従って、拡散防止層の効果がより顕著になるものと考えられる。
【００８４】
また、ｉ型微結晶シリコン層の膜厚を１μｍ以上とすることがより望ましい。なぜならば、ｉ型微結晶シリコン層は上述のように高い拡散係数を持つため、１μｍより薄いと、シャントの原因となる可能性が高い。従って、より信頼性の高い光起電力素子とするためには、１μｍ以上にすることが望ましい。
【００８５】
【実施例】
以下、本発明の光起電力素子の実施例を示す。
【００８６】
（実施例１）
本例では、図６に示した製造装置を用い、導電性基板上に非単結晶シリコンからなるｎｉｐ構造の光起電力素子を連続的に製造した。プラズマドープ室６０４の放電条件は第１半導体層中のリン（Ｐ）濃度が、第２半導体層近傍に対して裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表１に示した。
【００８７】
【表１】
以下では、作製の手順に従って、各工程を説明する。
（１）図７に示した装置を用いて、あらかじめ下部電極であるＡｇを不図示ロールツーロールスパッタ装置により形成されているＳＵＳ４３０−２Ｄからなる帯状のステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）７０３に前述した方法により、テクスチャー度が高くなる条件（フタル酸５００μｍｏｌ／ｌ）でＺｎＯ層を形成した。このＺｎＯ膜の（００２）面に対する（１００）面のＸ線回折強度比は約５％であった。
（２）図６に示した装置を用いて、ＺｎＯ層付きの帯状ステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）６０８をボビンにコイル状に巻きつけた状態で供給室６０５にセットし、該帯状基板を各ガスゲート６０７を介して成膜室６０１〜６０４を貫通させ、帯状基板の巻き取り室６０６まで渡し、弛まない程度に張力をかけた。なお、巻き取り室６０６には充分に乾燥したアラミド製の保護フィルム（幅３６ｃｍ×長さ６０ｍ×厚さ０．０５ｍｍ）６０９の巻きつけられたボビンをセットし、半導体膜が形成された帯状基板とともに該保護フィルムが巻き込まれるようにした。
（３）帯状基板をセットした後、各室６０１〜６０６内を不図示のロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで一度真空排気し、引き続き排気しながらＨｅガスを導入して約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキングした。
（４）加熱ベーキングの後、各室６０１〜６０６を一度真空排気し、引き続き排気しながら、各ガスゲート６０７に隣接する成膜室間の成膜ガスの混入を防止するためのガスとしてＨ２を各１０００ｓｃｃｍ、各成膜室６０１〜６０４にそれぞれの原料ガス導入管６１１より原料ガスを所定流量導入した。そして、各室の排気管６１２に設けたスロットルバルブの開度を調整することにより、帯状基板の供給室６０５、巻き取り室６０６の内圧を５９５Ｐａに、成膜室６０１，６０２，６０４の内圧をそれぞれ８００Ｐａに設定した。
（５）各室の圧力が安定したところで、帯状基板の巻き取り室６０６の巻き取りボビンを回転させ、帯状基板６０８が成膜室６０４から６０３に向かう方向に１００ｃｍ／ｍｉｎの一定速度で連続的に移動させた。また、各成膜室６０１〜６０４内に設けた不図示の温度制御装置に接続された加熱ヒータ６１０により、移動する帯状基板が各成膜室の成膜空間で所定の温度になるように温度制御を行った。
（６）帯状基板の温度が安定したところで、成膜室６０１，６０３に設けた放電電極６１３から１３．５６ＭＨｚの高周波電力を、成膜室６０２に設けた放電電極６１３から６０ＭＨｚの高周波電力を、プラズマドープ室６０４に設けた放電電極から７５ＫＨｚの低周波電力（ＬＦ）を不図示の電源から整合装置を介して投入した。放電電力の投入により各成膜室６０１〜６０４の原料ガスはプラズマ化し、各成膜室内で連続的に移動する帯状基板表面に半導体膜の形成が行われ、帯状基板表面に連続的に、ｎｉｐ構造の半導体膜が形成された。表１に成膜室６０１〜６０４における成膜条件を示す。
（７）ｎｉｐ半導体積層膜を形成した後、放電電力の投入と、原料ガスの導入と、帯状基板及び成膜室の加熱とを停止し、成膜室内のパージを行い、帯状基板及び装置内部を十分冷却してから装置を開け、帯状基板を巻き取り室６０６から装置の外に取り出した。
（８）取り出した帯状基板を連続加工装置によって連続的に加工し、形成した半導体層の上に、透明電極として全面に７０ｎｍ厚のＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）薄膜を形成し、集電電極として一定間隔で細線状のＡｇ電極を形成することにより３０ｃｍ×３０ｃｍの光起電力素子を作製した。作製した光起電力素子の層構成の模式図を図２に示す。
【００８９】
作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約９％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【００９０】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の裏面反射層近傍において、不純物元素であるＰ（リン）濃度が、第２半導体層近傍のＰ濃度の約２／３となっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、裏面反射層への不純物元素の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【００９１】
（比較例１）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｎ型半導体層を直接、裏面反射層上に形成した点が実施例１と異なる。つまり、図６に示した製造装置における成膜室６０１の成膜領域で、ｎ型半導体層を形成するために、表１に記載したガスに加えて、ＰＨ３ １０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室６０４の成膜領域では、原料ガス導入管６１１より原料ガスの代わりにＨｅガスを導入し、放電電極６１３から高周波電力の供給も行なわずに基板６０８を通過するようにしたことを除いて実施例１と同様にして、半導体積層膜を形成した。他の点は実施例１と同様にして、３０ｃｍ×３０ｃｍのｎｉｐ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度が低く吸着性能の少ないＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約５％低下し、実施例１と比較すると約１３％低下することが分かった。
【００９２】
ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【００９３】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層（ｎ型半導体層）のＰ濃度はｎ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成した光起電力素子におけるｉ型半導体層中のＰ濃度と比べて、ｎ型半導体層とｉ型半導体層との界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【００９４】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【００９５】
（実施例２）
本例では、ｎｉｐ構造に代えて、ｐｉｎ構造の光起電力素子を作製した点が実施例１と異なる。すなわち、図６に示した製造装置を用い、導電性基板上にｐｉｎ構造の光起電力素子を連続的に製造する際、成膜室６０１で形成されたｉ型半導体層をプラズマドープ室６０４でｐ型半導体層に改質するために、原料ガス中の不純物ガスをＰＨ３からＢＦ３に変えたことが実施例１と異なる。各層の成膜条件は、表２に示す通りとした。プラズマドープ室６０４の放電条件は第１半導体層のボロン（Ｂ）濃度が、第２半導体層近傍に対して裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表２に示した。
【００９６】
【表２】
他の点は、実施例１と同様にして、３０ｃｍ×３０ｃｍのｐｉｎ構造の光起電力素子を作製した。なお作製した光起電力素子の層構成の模式図を図１に示した。
【００９８】
作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約５％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【００９９】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の裏面反射層近傍において、不純物元素であるＢ（ボロン）濃度が、第２半導体層（ｉ型半導体層）近傍のＢ濃度の約２／３となっていることが確認された。さらに、ｉ型半導体層中のＢ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＢ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、不純物層の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１００】
（比較例２）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｐ型半導体層を直接、裏面反射層上に形成した点が実施例２と異なる。つまり、図６に示した製造装置における成膜室６０１の成膜領域で、ｐ型半導体層を形成するために、表２に記載したガスに加えて、ＢＦ３ ３０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室６０４の成膜領域では、原料ガス導入管６１１より原料ガスの代わりにＨｅガスを導入し、放電電極６１３から高周波電力の供給も行なわずに基板６０１を通過するようにしたことを除いて実施例２と同様にして、半導体積層膜を形成した。
【０１０１】
他の点は実施例２と同様にして、３０ｃｍ×３０ｃｍのｐｉｎ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低く、吸着性能の少ないＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約３％低下し、実施例１と比較すると約９％低下することが分かった。
【０１０２】
ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【０１０３】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第一半導体層（ｎ型半導体層）のＢ濃度はｐ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、ｉ型半導体層中のＢ濃度は実施例２の光起電力素子におけるｉ型半導体層中のＢ濃度と比べて界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【０１０４】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【０１０５】
（実施例３）
本例では、ｉ型半導体層をｎ型半導体層に改質するのに、プラズマドープ法の代わりに、イオンプレーティング法を用いて作製した点が実施例１と異なる。すなわち、図６に示した製造装置において、プラズマドープ室６０４をイオンプレーティング室６０４に代えて、導電性基板上にｐｉｎ構造の光起電力素子を連続的に製造する。イオンプレーティング室６０４では、不図示イオン発生装置に、水素ガス５００ｃｃ、ＰＨ３ガス ２０ｃｃを導入し、圧力０．２Ｐａ に調整し、イオンビーム電圧２５０Ｖ、加速電圧１００Ｖを印加してイオンビームを発生させ、成膜室６０１で形成されたｉ型半導体層上にイオンビームを照射し、ｎ型半導体層に改質した。また、イオンプレーティング室６０４の放電条件は第１半導体層のリン（Ｐ）濃度が第２半導体層近傍に対して、裏面反射層近傍側で低くなるように放電周波数と放電電力を選択した。各層の成膜条件は、表３に示す通りとした。
【０１０６】
【表３】
他の点は、実施例１と同様にして、作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約６％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【０１０８】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の裏面反射層近傍において、不純物元素であるＰ（リン）濃度が、第２半導体層近傍のＰ濃度に比べて低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、裏面反射層への不純物元素の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１０９】
（実施例４）
本例では、図９に示した製造装置を用い、図３に示した２層タンデム（ｎｉｐｎｉｐ）型光起電力素子を連続的に製造した点が実施例１と異なる。図３において、本発明の光起電力素子は、導電性基板３０１上に、反射率を向上させるためのＡｇ電極層３０２、裏面反射層３０３、ｎ型の第１半導体層３０４、実質的に真性の（ｉ型の）第２半導体層３０５、ｐ型の第３半導体層３０６、ｎ型の第４半導体層３１０、実質的に真性の（ｉ型の）第５半導体層３１１、ｐ型の第６半導体層３１２、透明電極３０７をこの順に積層してあり、透明電極３０７上には集電電極３０８が設けられ、透明電極３０７側から入射光３０９が照射される。ここで、ｎ型の第１半導体層の形成は前述したように、ｉ型半導体層を改質して形成するが、ｎ型の第４半導体層はｐ型の第３半導体層上に、直接ｎ型半導体層を形成している。また、プラズマドープ室９０４の放電条件は第１半導体層のリン（Ｐ）濃度が第２半導体層近傍に対して、裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表４に示した。
【０１１０】
【表４】
また、実施例１と同様に裏面反射層であるＺｎＯ層は、図７に示した装置を用いて、あらかじめ下部電極であるＡｇを不図示ロールツーロールスパッタ装置により形成されているＳＵＳ４３０からなる帯状のステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）７０３に前述した方法により、テクスチャー度が高くなる条件（フタル酸５００μｍｏｌ／ｌ）でＺｎＯ層を形成した。このＺｎＯ膜の（００２）面に対する（１００）面のＸ線回折強度比は約１０％であった。
【０１１２】
他の点は、実施例１と同様にして、３０ｃｍ×３０ｃｍのｎｉｐｎｉｐ構造の光起電力素子を作製した。なお、作製した光起電力素子の層構成の模式図を図２に示した。
【０１１３】
作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。
【０１１４】
ここで、積層型光起電力素子の各構成素子の短絡光電流密度は各素子の分光感度特性から測定される。例えば、ｐｉｎ接合を有する光起電力素子を２つ直列に積層した２層積層型光起電力素子の場合、光入射側の光起電力素子をトップ素子とし、導電性基板側の素子をボトム素子と呼ぶと、トップ素子、ボトム素子の各々の短絡光電流は例えば次のようにして測定される。
【０１１５】
トップ素子の短絡光電流密度は、積層型光起電力素子に光を照射したときにボトム素子に発生する起電力に対応する順バイアスを印加し、かつボトム素子で主に吸収される領域の光をバイアス光として照射して、この状態で分光した光を照射して分光特性を測定し、この分光特性に太陽光の分光強度を掛け合わせて、トップ素子の短絡光電流密度を計算する。ボトム素子の短絡光電流密度はトップ素子の場合と同様に、トップ素子に発生する起電力に対応する順バイアスを印加し、かつトップ素子で主に吸収される領域の光をバイアス光として照射して、この状態で分光した光を照射して分光特性を測定し、この分光特性に太陽光の分光強度を掛け合わせて、ボトム素子の短絡光電流密度を計算する。
【０１１６】
上記方法で、各ｎｉｐ素子においてＱ．Ｅ．から見積もられた短絡光電流密度より、テクスチャー度の低く、吸着性能の少ないＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、トップ素子の短絡光電流密度は変化がなかったが、ボトム素子の短絡光電流密度（Ｊｓｃ）は約１３％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。
【０１１７】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の不純物元素であるＰ（リン）濃度において、裏面反射層近傍の方が第２半導体層（ｉ型半導体層）近傍よりも低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられており、本発明の光起電力素子作成方法用いることで、不純物層の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１１８】
（比較例３）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｎ型半導体層を直接、裏面反射層上に形成した点が実施例４と異なる。つまり、図９に示した製造装置における成膜室９０１の成膜領域で、ｎ型半導体層を形成するために、表４に記載したガスに加えて、ＰＨ３ １０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室９０４の成膜領域では、原料ガス導入管より原料ガスの代わりにＨｅガスを導入し、放電電極から高周波電力の供給も行なわずに基板９０８を通過するようにしたことを除いて実施例１と同様にして、半導体積層膜を形成した。
【０１１９】
他の点は実施例４と同様にして、３０ｃｍ×３０ｃｍのｎｉｐｎｉｐ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、各素子の短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は、トップ素子ではほとんど変化がなかったが、ボトム素子で約６％低下し、実施例４と比較するとボトム素子で約１７％低下することが分かった。
【０１２０】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層（ｎ型半導体層）のＰ濃度はｎ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、第２半導体層（ｉ型半導体層）中のＰ濃度は実施例４の光起電力素子における第２半導体層３０５（ｉ型半導体層）中のＰ濃度と比べて界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【０１２１】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【０１２２】
（実施例５）
本例では、図１０に示した製造装置を用い、導電性基板上に非単結晶シリコンからなる３層タンデム（ｎｉｐｎｉｐｎｉｐ）型光起電力素子を連続的に製造した点が実施例１と異なる。また、プラズマドープ室１００４の放電条件は第１半導体層のリン（Ｐ）濃度が第２半導体層近傍に対して、裏面反射層近傍側で約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は、表５に示した。
【０１２３】
【表５】
また、実施例１と同様に裏面反射層であるＺｎＯ層は、図７に示した装置を用いて、あらかじめ下部電極であるＡｇを不図示ロールツーロールスパッタ装置により形成されているＳＵＳ４３０−２Ｄからなる帯状のステンレス板（幅３６ｃｍ×長さ５０ｍ×厚さ０．１３ｍｍ）７０３に前述した方法により、テクスチャー度が高くなる条件（フタル酸５００μｍｏｌ／ｌ）でＺｎＯ層を形成した。このＺｎＯ膜の（００２）面に対する（１００）面のＸ線回折強度比は約１５％であった。
【０１２５】
他の点は、実施例１と同様にして、３０ｃｍ×３０ｃｍのｎｉｐｎｉｐｎｉｐ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、各素子の短絡光電流密度（Ｊｓｃ）を見積もった。ここで、光入射側のｎｉｐ素子をトップ素子、次のｎｉｐ素子をミドル素子、最も基板側に近いｎｉｐ素子をボトム素子と呼ぶ。
【０１２６】
ここで、３層積層型光起電力素子の各構成素子の短絡光電流密度は上述した２層積層型光起電力素子と同様に測定される。
【０１２７】
各ｎｉｐ素子においてＱ．Ｅ．から見積もられた短絡光電流密度より、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、トップ素子とミドル素子の短絡光電流密度は変化がなかったが、ボトム素子の短絡光電流密度（Ｊｓｃ）は約１４％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。
【０１２８】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第１半導体層の不純物元素であるＰ（リン）濃度において、裏面反射層近傍の方が第２半導体層（ｉ型半導体層）近傍よりも低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられており、本発明の光起電力素子形成方法を用いることで、不純物層の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１２９】
（比較例４）
本例では、第１半導体層の形成において、プラズマＣＶＤ法によりｎ型半導体層を直接、裏面反射層上に形成した点が実施例４と異なる。つまり、図１０に示した製造装置における成膜室１００１の成膜領域で、ｎ型半導体層を形成するために、表５に記載したガスに加えて、ＰＨ３ １０ｃｃ／ｍｉｎ（標準状態）を導入し、プラズマドープ室１００４の成膜領域では、原料ガス導入管より原料ガスの代わりにＨｅガスを導入し、放電電極から高周波電力の供給も行なわずに基板１００８を通過するようにしたことを除いて実施例１と同様にして、半導体積層膜を形成した。
【０１３０】
他の点は実施例５と同様にして、３０ｃｍ×３０ｃｍのｐｉｎ構造の光起電力素子を作製した。作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、各素子の短絡光電流密度（Ｊｓｃ）を見積もった。これよりテクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は、トップ素子とミドル素子ではほとんど変化がなかったが、ボトム素子で約７％低下し、実施例４と比較するとボトム素子で約１９％低下することが分かった。
【０１３１】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、第一半導体層（ｎ型半導体層）のＰ濃度はｎ型半導体層中で一定の高い濃度となっており、裏面反射層（ＺｎＯ層）との界面領域でも高くなっていることが確認された。さらに、第２半導体層（ｉ型半導体層）中のＰ濃度は実施例５の光起電力素子における第２半導体層（ｉ型半導体層）中のＰ濃度と比べて界面領域で約１桁高い濃度になっていることが判明した。これから、本発明の光起電力素子形成方法を用いないと、不純物の吸着が防止できず、ｉ型半導体層への拡散による特性低下を招いていることが判明した。
【０１３２】
また、この光起電力素子のシャント抵抗は極めて高く、シャントによる特性低下は無視できることを確認している。
【０１３３】
（実施例６）
本例では、図１２に示した様に、第１半導体層を２層構成にした光起電力素子を作製した点が実施例１と異なる。すなわち、図１１に示した製造装置を用い、導電性基板上にｐｉｎ構造の光起電力素子を連続的に製造する際、成膜室１１０１で形成されたｉ型半導体層をプラズマドープ室１１０４でｎ型半導体層に改質した後、成膜室１１１０でｎ型半導体層を所望の膜厚形成したことが実施例１と異なる。各層の成膜条件は、表６に示す通りとした。プラズマドープ室６０４の放電条件と成膜室１１１０の放電条件は半導体層１２０４のリン（Ｐ）濃度が、半導体層１２１０に対して約２／３になるように放電周波数と放電電力を選択した。各成膜室での作製条件は表６に示した。
【０１３４】
【表６】
他の点は、実施例１と同様にして、作製した３０ｃｍ×３０ｃｍの光起電力素子をさらに３ｃｍ角に分割した後、分光感度（Ｑ．Ｅ）の測定を３００−１１００ｎｍの波長範囲で行なって、短絡光電流密度（Ｊｓｃ）を見積もった。これより、テクスチャー度の低いＺｎＯ層（ＺｎＯ膜の（１００）面のＸ線回折ピークが（００２）面のピークに対して非常に弱く特定できない）を用いて作製した光起電力素子の場合と比較して、Ｑ．Ｅ．から見積もられた短絡光電流密度（Ｊｓｃ）は約９％向上し、裏面反射層ＺｎＯの高テクスチャー化による効果が確認された。ここで、Ｑ．Ｅ．から見積もられたＪｓｃが、実際に３０ｃｍ×３０ｃｍの光起電力素子に疑似太陽光（ＡＭ１．５，１００ｍＷ／ｃｍ２）を照射し、電流電圧特性を測定して得られたＪｓｃとほぼ一致するのを確認した。
【０１３６】
また、作製した光起電力素子を２次イオン質量分析計（ＳＩＭＳ）を用いて、膜厚方向の元素分布を測定した。その結果、半導体層１２０４の不純物元素であるＰ（リン）濃度が、半導体層１２１０のＰ濃度に比べて低くなっていることが確認された。さらに、ｉ型半導体層中のＰ濃度はテクスチャー度の低いＺｎＯ層上に形成したｉ型半導体層中のＰ濃度とほぼ同程度の低い濃度に抑えられていた。従って、本発明の光起電力形成方法を用いることにより、裏面反射層への不純物元素の吸着を防止し、ｉ型半導体層への拡散による特性低下を防いでいることが判明した。
【０１３７】
【発明の効果】
以上説明したように、本発明によれば、裏面反射層（ＺｎＯ膜等）が配向面によって異なる吸着特性を持つ場合に、吸着特性の高い配向面が現れても、ドーパントガス等の吸着による特性の低下を引き起こすことなく、高い特性を持つ光起電力素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の光起電力素子形成方法の特徴を最もよく表す概念図である。
【図２】本発明のシングル型光起電力素子の層構造の一形態を示す概略図である。
【図３】本発明の２層タンデム型光起電力素子の層構造の一形態を示す概略図である。
【図４】ＺｎＯ膜のＸ線回折強度比と光起電力素子の短絡光電流密度との関係を表す図である。
【図５】従来の光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図６】本発明の光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図７】裏面反射層形成装置を示す模式図である。
【図８】本発明の光起電力素子における、第１半導体層中の不純物濃度の分布形状を示す模式図である。
【図９】本発明の２層タンデム光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図１０】本発明の３層タンデム光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図１１】本発明の光起電力素子を形成するための堆積膜形成装置を示す模式図である。
【図１２】本発明のシングル型光起電力素子の層構造の一形態を示す概略図である。
【符号の説明】
１０１、２０１、３０１、１２０１ 導電性基板
１０２、２０２、３０２、１２０２ 電極層
１０３、２０３、３０３、１２０３ 裏面反射層
１０４、２０４、３０４、１２０４、１２１０ ｎ（又はｐ）型の第１半導体層
２０５、３０５ ｉ型の第２半導体層
２０６、３０６ ｐ（又はｎ）型の第３半導体層
２０７、３０７、１２０７ 透明電極
２０８、３０８、１２０８ 集電電極
２０９、３０９、１２０９ 入射光
３１０ ｎ（又はｐ）型の第４半導体層
３１１ ｉ型の第５半導体層
３１２ ｐ（又はｎ）型の第６半導体層
５０１、９１０、１０１０、１１１０ ｎ（又はｐ）型半導体層の成膜室
５０２、６０１、６０２、９０１、９０２、１００１、１００２、１１０１、１１０２ ｉ型半導体層の成膜室
５０３、６０３、９０３、１００３、１１０３ ｐ（又はｎ）型半導体層の成膜室
５０５、６０５、９０５、１００５、１１０５ 基板の供給室
５０６、６０６、９０６、１００６、１１０６ 基板の巻き取り室
５０７、６０７、９０７、１００７、１１０７ ガスゲート
５０８、６０８、９０８、１００８、１１０８ 帯状基板
５０９、６０９ 帯状シート
５１０、６１０ 加熱ヒーター
５１１、６１１ 原料ガス導入管
５１２、６１２ 排気管
５１３、６１３ 放電電極
６０４、９０４、１００４、１１０４ プラズマドープ室
７０１ 送り出しローラー
７０２ 巻き取りローラー
７０３ 基板
７０４ 搬送ローラー
７０５ 洗浄槽
７０６ 洗浄浴
７０７ 酸化亜鉛形成槽
７０８ 酸化亜鉛形成浴
７０９ 対向電極
７１０ 電源
７１１ 水洗槽
７１２ 水洗浴
７１３ 水洗シャワー
７１４ 乾燥炉
７１５ 赤外線ヒーター
Claims (14)
- 基板上に、透明導電層を形成する工程と、
実質的に真性な半導体層からなる吸着防止層を形成する工程と、
前記吸着防止層を導電型を有する半導体層に変化させる工程と、
実質的に真性な半導体層を形成する工程と、
該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする光起電力素子形成方法。 - 基板上に、透明導電層を形成する工程と、
実質的に真性な半導体層からなる吸着防止層を形成する工程と、
前記吸着防止層を導電型を有する半導体層に変化させる工程と、
該導電型を有する半導体層を形成する工程と、
実質的に真性な半導体層を形成する工程と、
該導電型とは反対の導電型を有する半導体層を形成する工程とをこの順で有することを特徴とする光起電力素子形成方法。 - 前記透明導電層は（１００）面のＸ線回折強度が（００２）面の回折強度の０．５％以上であるＺｎＯ層であることを特徴とする請求項１または２に記載の光起電力素子形成方法。
- 前記吸着防止層の導電型を決定する不純物濃度に関して、前記透明導電層近傍の該不純物濃度が前記実質的に真性な半導体層近傍の該不純物濃度よりも低いようにすることを特徴とする請求項１に記載の光起電力素子形成方法。
- 前記吸着防止層の導電型を決定する不純物濃度が前記導電型を有する半導体層の該不純物濃度よりも低いようにすることを特徴とする請求項２に記載の光起電力素子形成方法。
- 前記吸着防止層の導電型を決定する不純物濃度に関して、前記透明導電層近傍の該不純物濃度が前記実質的に真性な半導体層近傍の該不純物濃度の２／３以下となる部分を持つようにすることを特徴とする請求項１に記載の光起電力素子形成方法。
- 前記吸着防止層の導電型を決定する不純物濃度が前記導電型を有する半導体層の該不純物濃度の２／３以下となる部分を持つようにすることを特徴とする請求項２に記載の光起電力素子形成方法。
- 前記吸着防止層の膜厚は１００ｎｍ以下であることを特徴とする請求項１に記載の光起電力素子形成方法。
- 前記吸着防止層と前記導電型を有する半導体層の膜厚の合計は１００ｎｍ以下であることを特徴とする請求項２に記載の光起電力素子形成方法。
- 前記実質的に真正な半導体層が微結晶シリコンからなり、膜厚が１μｍ以上であることを特徴とする請求項１または２に記載の光起電力素子形成方法。
- 前記透明導電層の乱反射率が８００ｎｍの波長において６０％以上あることを特徴とする請求項１乃至１０に記載の光起電力素子形成方法。
- 前記反対の導電型を有する半導体層上に単数もしくは複数のｐｉｎ（またはｎｉｐ）層を形成する工程を有することを特徴とする請求項１乃至１１に記載の光起電力素子形成方法。
- 前記吸着防止層を導電型を有する半導体層に変化させる工程でプラズマドープ法を用いることを特徴とする請求項１乃至１２に記載の光起電力素子形成方法。
- 前記吸着防止層を導電型を有する半導体層に変化させる工程でイオンプレーティング法を用いることを特徴とする請求項１乃至１２に記載の光起電力素子形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085356A JP4012106B2 (ja) | 2003-03-26 | 2003-03-26 | 光起電力素子形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085356A JP4012106B2 (ja) | 2003-03-26 | 2003-03-26 | 光起電力素子形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296653A true JP2004296653A (ja) | 2004-10-21 |
| JP4012106B2 JP4012106B2 (ja) | 2007-11-21 |
Family
ID=33400298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003085356A Expired - Fee Related JP4012106B2 (ja) | 2003-03-26 | 2003-03-26 | 光起電力素子形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4012106B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269607A (ja) * | 2005-03-23 | 2006-10-05 | Canon Inc | 光起電力素子の製造方法 |
| CN114114508A (zh) * | 2020-08-31 | 2022-03-01 | 宁波激智科技股份有限公司 | 一种保偏光学膜、一种抗吸附保偏微透镜膜及其制备方法 |
-
2003
- 2003-03-26 JP JP2003085356A patent/JP4012106B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269607A (ja) * | 2005-03-23 | 2006-10-05 | Canon Inc | 光起電力素子の製造方法 |
| CN114114508A (zh) * | 2020-08-31 | 2022-03-01 | 宁波激智科技股份有限公司 | 一种保偏光学膜、一种抗吸附保偏微透镜膜及其制备方法 |
| CN114114508B (zh) * | 2020-08-31 | 2023-06-02 | 宁波激智科技股份有限公司 | 一种保偏光学膜、一种抗吸附保偏微透镜膜及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4012106B2 (ja) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU734676B2 (en) | Photovoltaic element and method of producing same | |
| JP3581546B2 (ja) | 微結晶シリコン膜形成方法および光起電力素子の製造方法 | |
| JP2984595B2 (ja) | 光起電力素子 | |
| JP4208281B2 (ja) | 積層型光起電力素子 | |
| JP3571785B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
| JP2004311965A (ja) | 光起電力素子の製造方法 | |
| JP2004014812A (ja) | 光起電力素子 | |
| JPH11251612A (ja) | 光起電力素子の製造方法 | |
| JP2962897B2 (ja) | 光起電力素子 | |
| JP2001068698A (ja) | 光起電力素子の形成方法 | |
| JP2006269607A (ja) | 光起電力素子の製造方法 | |
| JPH11261102A (ja) | 光起電力素子 | |
| JP4012106B2 (ja) | 光起電力素子形成方法 | |
| JP4086693B2 (ja) | 光起電力素子および光起電力素子形成方法 | |
| JPH11261087A (ja) | 光起電力素子 | |
| JP3568047B2 (ja) | 光起電力素子の形成方法 | |
| JP3710312B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2978395B2 (ja) | 光起電力素子の製造法 | |
| JP3542480B2 (ja) | 非単結晶半導体薄膜の形成装置、非単結晶半導体薄膜の形成方法、及び光起電力素子の製造方法 | |
| JP3017393B2 (ja) | 光起電力素子の製造法 | |
| JP2004266111A (ja) | 微結晶膜および微結晶薄膜太陽電池の製造方法 | |
| JP3017394B2 (ja) | 光起電力素子の製造法 | |
| JP3568046B2 (ja) | 光起電力素子の形成方法 | |
| JP3072831B2 (ja) | 光起電力素子 | |
| JPH0969640A (ja) | 光起電力素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |