KR101528455B1 - 박막형 태양전지 및 그 제조방법 - Google Patents

박막형 태양전지 및 그 제조방법 Download PDF

Info

Publication number
KR101528455B1
KR101528455B1 KR1020090002192A KR20090002192A KR101528455B1 KR 101528455 B1 KR101528455 B1 KR 101528455B1 KR 1020090002192 A KR1020090002192 A KR 1020090002192A KR 20090002192 A KR20090002192 A KR 20090002192A KR 101528455 B1 KR101528455 B1 KR 101528455B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
amorphous silicon
solar cell
Prior art date
Application number
KR1020090002192A
Other languages
English (en)
Other versions
KR20100082909A (ko
Inventor
신용우
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020090002192A priority Critical patent/KR101528455B1/ko
Publication of KR20100082909A publication Critical patent/KR20100082909A/ko
Application granted granted Critical
Publication of KR101528455B1 publication Critical patent/KR101528455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 기판 상에 형성된 전면전극층; 상기 전면전극층 상에 차례로 형성된 P형 반도체층, I형 반도체층, 및 N형 반도체층; 및 상기 N형 반도체층 상에 형성된 후면전극층을 포함하여 이루어지고, 이때, 상기 I형 반도체층은 상기 P형 반도체층 위에 형성된 제1 I형 반도체층 및 상기 제1 I형 반도체층 위에 형성된 제2 I형 반도체층을 포함하여 이루어진 것을 특징으로 하는 박막형 태양전지, 및 그 제조방법에 관한 것으로서,
본 발명에 따르면, 비정질 실리콘으로 I형 반도체층을 형성할 경우에는 우선 저속으로 비정질 실리콘을 증착하고 그 후에 고속으로 비정질 실리콘을 증착함으로써 I형 반도체층의 열화율이 증가되지 않으면서도 증착시간을 단축할 수 있어 생산성을 증가되는 효과가 있고, 비정질 실리콘 및 미세결정질 실리콘으로 I형 반도체층을 형성할 경우에는 광흡수율이 증가되어 고효율을 달성할 수 있고 종래 탠덤 구조에 비하여 전체 증착공정시간이 단축되고 증착장비수도 감소되며, 버퍼층이 요하지 않고 전류 매칭 등의 문제가 발생하지 않는 장점이 있다.
박막형 태양전지

Description

박막형 태양전지 및 그 제조방법{Thin film type Solar Cell and Method for manufacturing the same}
본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 박막형 태양전지에 관한 것이다.
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다.
태양전지의 구조 및 원리에 대해서 간단히 설명하면, 태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 되는 원리이다.
이와 같은 태양전지는 기판형 태양전지와 박막형 태양전지로 구분할 수 있다.
기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다.
기판형 태양전지는 박막형 태양전지에 비하여 효율이 다소 우수하기는 하지만, 공정상 두께를 최소화하는데 한계가 있고 고가의 반도체 기판을 이용하기 때문에 제조비용이 상승되는 단점이 있다.
박막형 태양전지는 기판형 태양전지에 비하여 효율이 다소 떨어지기는 하지만, 얇은 두께로 제조가 가능하고 저가의 재료를 이용할 수 있어 제조비용이 감소되는 장점이 있어 대량생산에 적합하다.
이하 도면을 참조로 종래의 박막형 태양전지에 대해서 설명하기로 한다.
도 1은 종래의 일 실시예에 따른 박막형 태양전지의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 일 실시예에 따른 박막형 태양전지는 기판(10) 상에 전면전극층(20)이 형성되고, 상기 전면전극층(20) 상에 반도체층(30)이 형성되고, 상기 반도체층(30) 상에 투명도전층(40)이 형성되고, 상기 투명도전층(40) 상에 후면전극층(60)이 형성되어 이루어진다.
그러나, 도 1에 따른 종래의 박막형 태양전지는 다음과 같은 문제점이 있다.
도 1에 따른 종래의 박막형 태양전지는 상기 반도체층(30)으로서 비정질 실리콘을 주로 이용하는데, 비정질 실리콘은 시간이 지남에 따라 쉽게 열화되는 특성이 있고, 특히 비정질 실리콘의 증착속도를 증가시킬 경우 시간이 지남에 따라 열화율이 대폭 상승하는 경향을 보인다. 대량생산하에서 생산성 향상을 위해서는 각 각의 증착시간을 단축하는 것이 필요한데, 도 1에 따른 종래의 박막형 태양전지의 경우 비정질 실리콘의 열화율을 줄이기 위해서 비정질 실리콘의 증착속도를 오히려 늦추고 있는 실정이기 때문에 생산성 향상이 어려운 문제점이 있다.
도 2는 종래의 다른 실시예에 따른 박막형 태양전지의 개략적인 단면도로서, 이는 반도체층을 2층으로 구성한 소위 탠덤(tandem) 구조의 박막형 태양전지이다.
도 2에서 알 수 있듯이, 종래의 다른 실시예에 따른 박막형 태양전지는, 기판(10) 상에 전면전극층(20), 제1반도체층(30a), 버퍼층(35), 제2반도체층(30b), 투명도전층(40) 및 후면전극층(60)이 차례로 형성되어 이루어진다.
도 2에 따른 종래의 박막형 태양전지는 버퍼층(35)을 사이에 두고 제1반도체층(30a) 및 제2반도체층(30b)을 형성함으로써, 전술한 도 1에 따른 종래의 박막형 태양전지에 비하여 고효율을 달성할 수 있는 장점이 있다.
그러나, 도 2에 따른 종래의 박막형 태양전지는 다음과 같은 문제점이 있다.
첫째, 도 2에 따른 종래의 박막형 태양전지의 경우 제1반도체층(30a)을 형성하기 위해서 P(Positive)형 비정질 실리콘, I(Intrinsic)형 비정질 실리콘 및 N(Negative)형 비정질 실리콘을 각각 증착해야 하며, 또한 제2반도체층(30b)을 형성하기 위해서 P(Positive)형 미세결정질 실리콘, I(Intrinsic)형 미세결정질 실리콘 및 N(Negative)형 미세결정질 실리콘을 각각 증착해야 하므로, 전체 증착공정시간이 오래 걸리고 필요한 증착장비수도 증가되어 생산성 및 경제성이 떨어지는 문제가 있다.
둘째, 도 2에 따른 종래의 박막형 태양전지의 경우 상기 제1반도체층(30a) 및 제2반도체층(30b)의 사이에서 터널접합을 통해 정공 및 전자의 이동을 원활히 하기 위해서 버퍼층(35)이 추가되어야 하므로 그만큼 구조가 복잡하다. 또한, 상기 제1반도체층(30a) 및 제2반도체층(30b) 사이에서 전류 매칭(Current matching)을 위한 공정이 요구되는데 이와 같은 전류 매칭을 위한 공정이 매우 까다로우며 만약 전류 매칭이 정확히 이루어지지 않을 경우에는 고효율을 달성할 수 없는 문제점이 있다. 즉, 상기 제1반도체층(30a)에서 생성된 전자가 상기 제2반도체층(30b)으로 이동하기 위해서는 상기 제1반도체층(30a) 및 제2반도체층(30b) 사이에서 터널링 과정을 거처야 하고, 이와 같은 터널링이 최대화되면 전류 매칭이 이루어지게 된다. 상기 터널링을 최대화하기 위해서는 상기 버퍼층(35)의 두께, 상기 제2반도체층(30b)의 P형 실리콘층의 두께 등을 최적화해야 하는데, 이와 같은 최적화 작업을 위해서는 작업자가 많은 시간을 투여하면서 반복적인 실험을 수행해야 하며, 또한, 만약 최적화 작업이 정확하게 이루어지지 않은 경우에는 전류 매칭이 이루어지지 않게 되어 고효율의 태양전지를 구현할 수 없게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 반도체층을 구성하는 비정질 실리콘의 열화율이 증가되지 않도록 하면서도 비정질 실리콘의 증착속도를 증가시켜 생산성을 향상시킬 수 있는 박막형 태양전지 및 그 제조방법을 제공하는 것을 일 목적으로 한다.
본 발명은 반도체층으로서 비정질 실리콘과 미세결정질 실리콘을 이용함으로써 반도체층이 흡수하는 광파장대역이 증가되어 고효율을 달성할 수 있는 박막형 태양전지 및 그 제조방법을 제공하는 것을 다른 목적으로 한다.
본 발명은 반도체층으로서 비정질 실리콘과 미세결정질 실리콘을 이용하여 고효율을 달성면서도 전체 증착공정시간이 오래 걸리지 않고 증착장비수도 증가되지 않아 생산성 및 경제성이 우수하며, 또한 버퍼층을 형성하지 않음으로써 구조가 단순하고 전류매칭이 요구되지 않는 박막형태양전지 및 그 제조방법을 제공하는 것을 또 다른 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 전면전극층; 상기 전면전극층 상에 차례로 형성된 P형 반도체층, I형 반도체층, 및 N형 반도체층; 및 상기 N형 반도체층 상에 형성된 후면전극층을 포함하여 이루어지고, 이때, 상기 I형 반도체층은 상기 P형 반도체층 위에 형성된 제1 I형 반도체층 및 상기 제1 I형 반도체층 위에 형성된 제2 I형 반도체층을 포함하여 이루어진 것을 특징으로 하는 박막형 태양전지를 제공한다.
여기서, 상기 제1 I형 반도체층 및 상기 제2 I형 반도체층은 비정질 실리콘으로 이루어질 수 있다. 이때, 상기 제2 I형 반도체층은 상기 제1 I형 반도체층 보다 고속으로 증착되어 형성될 수 있다. 상기 제1 I형 반도체층은 I형 반도체층의 총두께에 대해서 20 ~ 50%의 두께로 형성되고, 상기 제2 I형 반도체층은 I형 반도체층의 총두께에 대해서 50 ~ 80%의 두께로 형성될 수 있다. 또한, 상기 제2 I형 반도체층은 하부에서 상부로 갈수록 점차로 고속으로 증착되어 형성될 수 있다.
상기 제1 I형 반도체층은 비정질 실리콘으로 이루어지고, 상기 제2 I형 반도체층은 미세결정질 실리콘으로 이루어질 수 있다. 이때, 상기 제1 I형 반도체층은 제1 비정질 실리콘층 및 상기 제1 비정질 실리콘층 위에 형성된 제2 비정질 실리콘층을 포함하여 이루어질 수 있고, 상기 제2 비정질 실리콘층은 상기 제1 비정질 실리콘층 보다 고속으로 증착되어 형성될 수 있다. 상기 제1 비정질 실리콘층은 제1 I형 반도체층의 총두께에 대해서 20 ~ 50%의 두께로 형성되고, 상기 제2 비정질 실리콘층은 제1 I형 반도체층의 총두께에 대해서 50 ~ 80%의 두께로 형성될 수 있다. 또한, 상기 제2 비정질 실리콘층은 하부에서 상부로 갈수록 점차로 고속으로 증착되어 형성될 수 있다.
상기 N형 반도체층과 상기 후면전극층 사이에 투명도전층이 추가로 형성될 수 있다.
본 발명은 또한, 기판 상에 전면전극층을 형성하는 공정; 상기 전면전극층 상에 P형 반도체층, I형 반도체층, 및 N형 반도체층을 차례로 형성하는 공정; 및 상기 N형 반도체층 상에 후면전극층을 형성하는 공정을 포함하여 이루어지고, 이때, 상기 I형 반도체층을 형성하는 공정은 상기 P형 반도체층 위에 제1 I형 반도체층을 형성하는 공정, 및 상기 제1 I형 반도체층 위에 제2 I형 반도체층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 박막형 태양전지의 제조방법을 제공한다.
여기서, 상기 제1 I형 반도체층 및 상기 제2 I형 반도체층은 비정질 실리콘으로 형성할 수 있다. 이때, 상기 제2 I형 반도체층은 상기 제1 I형 반도체층 보다 고속으로 증착할 수 있고, 구체적으로는, 상기 제1 I형 반도체층은 70Å/분 ~ 110Å/분의 증착속도로 증착하고, 상기 제2 I형 반도체층은 110Å/분 ~ 400Å/분의 증착속도로 증착할 수 있다. 이를 위해서, 상기 제1 I형 반도체층은 0.02 W/cm2 ~ 0.03 W/cm2 범위의 전력하에서 증착하고, 상기 제2 I형 반도체층은 0.03 W/cm2 ~ 0.06 W/cm2 범위의 전력하에서 증착할 수 있다. 또한, 상기 제2 I형 반도체층은 하부에서 상부로 갈수록 점차로 고속으로 증착하여 형성할 수 있다.
상기 제1 I형 반도체층은 비정질 실리콘으로 형성하고, 상기 제2 I형 반도체층은 미세결정질 실리콘으로 형성할 수 있다. 이때, 상기 제1 I형 반도체층을 형성하는 공정은 소정의 증착속도로 제1 비정질 실리콘층을 형성하고, 상기 제1 비정질 실리콘층 위에 상기 제1 비정질 실리콘층의 증착속도보다 고속으로 제2 비정질 실리콘층을 형성하는 공정으로 이루어질 수 있으며, 구체적으로는, 상기 제1 비정질 실리콘층은 70Å/분 ~ 110Å/분의 증착속도로 증착하고, 상기 제2 비정질 실리콘층 은 110Å/분 ~ 400Å/분의 증착속도로 증착할 수 있다. 이를 위해서, 상기 제1 비정질 실리콘층은 0.02 W/cm2 ~ 0.03 W/cm2 범위의 전력하에서 증착하고, 상기 제2 비정질 실리콘층은 0.03 W/cm2 ~ 0.06 W/cm2 범위의 전력하에서 증착할 수 있다. 또한, 상기 제2 비정질 실리콘층은 하부에서 상부로 갈수록 점차로 고속으로 증착할 수 있다.
상기 N형 반도체층과 상기 후면전극층 사이에 투명도전층을 형성하는 공정을 추가로 포함할 수 있다.
상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 본 발명의 일 실시예에 따르면, 비정질 실리콘으로 I형 반도체층을 형성함에 있어서 P형 반도체층 상에 우선 저속으로 비정질 실리콘을 증착하고 그 후에 고속으로 비정질 실리콘을 증착함으로써 I형 반도체층의 열화율이 증가되지 않으면서도 증착시간을 단축할 수 있어 생산성을 증가되는 효과가 있다.
둘째, 본 발명의 일 실시예에 따르면, I형 반도체층을 형성함에 있어서 P형 반도체층 상에 우선 단파장대역을 흡수하는 비정질 실리콘을 증착하고 그 후에 장파장대역을 흡수하는 미세결정질 실리콘으로 증착함으로써 비정질 실리콘으로만 I형 반도체층을 형성하는 경우에 비하여 광흡수율이 증가되어 고효율을 달성할 수 있는 효과가 있다.
셋째, 본 발명의 일 실시예에 따르면, 하나의 PIN구조에서 비정질 실리콘 및 미세결정질 실리콘을 연속적으로 증착하여 I형 반도체층을 형성하기 때문에, 종래의 탠덤 구조의 박막형 태양전지와 비교할 때 전체 증착공정시간이 단축되고 증착장비수도 감소되며, 버퍼층이 요하지 않고 전류 매칭 등의 문제가 발생하지 않는 효과가 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
<박막형 태양전지>
도 3은 본 발명의 제1실시예에 따른 박막형 태양전지의 개략적인 단면도이다.
도 3에서 알 수 있듯이, 본 발명의 제1실시예에 따른 박막형 태양전지는 기판(100), 전면전극층(200), 반도체층(300), 투명도전층(400), 및 후면전극층(500)을 포함하여 이루어진다.
상기 기판(100)은 유리 또는 투명한 플라스틱으로 이루어질 수 있다.
상기 전면전극층(200)은 상기 기판(100) 상에 형성되며, ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질로 이루어질 수 있다. 상기 전면전극층(200)은 태양광이 입사되는 면에 형성되기 때문에 입사되는 태양광이 태양전지 내부로 최대한 흡수될 수 있도록 하는 것이 중요하며, 이를 위해서 상기 전면전극층(200)의 표면은 요철구조로 형성될 수 있다. 상기 전 면전극층(200)의 표면이 요철구조로 형성될 경우 입사되는 태양광이 산란에 의해 다양하게 굴절되기 때문에 태양전지 내부에서 태양광이 흡수되는 비율이 증가하게 되어, 태양전지의 효율이 증진되는 효과가 있다.
상기 반도체층(300)은 상기 전면전극층(200) 위에 형성되며, P형 반도체층(310), I형 반도체층(320) 및 N형 반도체층(330)이 순서대로 적층된 PIN구조로 형성된다. 상기 P형 반도체층(310), I형 반도체층(320) 및 N형 반도체층(330)은 비정질 실리콘으로 이루어진다. 상기 반도체층(300)이 PIN구조로 형성되면, I형 반도체층(320)이 P형 반도체층(310)과 N형 반도체층(330)에 의해 공핍(depletion)이 되어 내부에 전기장이 발생하게 되고, 태양광에 의해 생성되는 정공 및 전자가 상기 전기장에 의해 드리프트(drift)되어 각각 P형 반도체층(310) 및 N형 반도체층(330)에서 수집되게 된다. 상기 반도체층(300)이 PIN구조로 형성될 경우에는 상기 전면전극층(200) 상부에 P형 반도체층(310)을 형성하고 이어서 I형 반도체층(320) 및 N형 반도체층(330)을 형성하는 것이 바람직한데, 그 이유는 일반적으로 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도에 의해 낮기 때문에 입사광에 의한 수집효율을 극대화하기 위해서 P형 반도체층(310)을 수광면에 가깝게 형성하기 위함이다.
상기 비정질 실리콘으로 이루어진 I형 반도체층(320)은, 제1 I형 반도체층(322) 및 제2 I형 반도체층(324)의 조합으로 이루어진다. 상기 제1 I형 반도체층(322)은 상기 P형 반도체층(310) 위에 형성되고, 상기 제2 I형 반도체층(324)은 상기 제1 I형 반도체층(322) 위에 형성된다.
상기 제1 I형 반도체층(322)은 상대적으로 저속으로 증착되어 형성되며, 상기 제2 I형 반도체층(324)은 상대적으로 고속으로 증착되어 형성된다. 즉, 태양전지의 반도체층을 구성하는 비정질 실리콘은 열화되기 쉽고 또한 비정질 실리콘을 고속으로 증착할 경우 그 열화율이 급속히 증가되기 때문에, 일반적으로, 광흡수층으로 기능하는 I형 반도체층(320)을 비정질 실리콘으로 이용할 경우에는 I형 반도체층(320)의 증착속도를 증가시키지 못하고, 그에 따라 생산성이 떨어지는 문제점이 있었다.
이에, 본 발명자는 다수의 연구시험을 통해 I형 반도체층(320)의 열화가 I형 반도체층(320)의 전체 영역 중에서 P형 반도체층(310)에 근접한 부분에서 집중적으로 발생함을 확인하였고, 그에 따라 P형 반도체층(310)에 근접한 부분에 I형 반도체층(320)을 증착할 때에는 저속으로 증착공정을 수행하고, 그 이후에는 고속으로 증착공정을 수행함으로써, 열화율이 증가되지 않으면서도 증착시간을 단축하여 생산성을 증가시킬 수 있음을 알 수 있었다. 따라서, P형 반도체층(310) 상에 저속으로 제1 I형 반도체층(322)을 증착하고, 그 이후에 고속으로 제2 I형 반도체층(324)을 증착하여 I형 반도체층(320)을 형성하는 것이다. 이때, 상기 제1 I형 반도체층(322)의 증착속도는 70Å/분 ~ 110Å/분의 범위가 바람직하고, 제2 I형 반도체층(324)의 증착속도는 110Å/분 ~ 400Å/분의 범위가 바람직하다.
또한, 상기 제2 I형 반도체층(324)을 증착함에 있어서, 하부에서 상부로 갈수록 점차로 증착속도를 고속으로 높임으로써 생산성 증가를 더욱 극대화시킬 수도 있다.
상기 제1 I형 반도체층(322)은 I형 반도체층(320)의 총두께에 대해서 20 ~ 50%의 두께로 형성하는 것이 바람직하고, 상기 제2 I형 반도체층(324)은 I형 반도체층(320)의 총두께에 대해서 50 ~ 80%의 두께로 형성하는 것이 바람직하다. 그 이유는, 상기 제1 I형 반도체층(322)을 I형 반도체층(320)의 총두께에 대해서 20% 미만의 두께로 형성할 경우에는 상대적으로 제2 I형 반도체층(324)이 많이 증착되어 I형 반도체층(320)의 열화율이 증가되는 문제점이 발생할 수 있고, 상기 제1 I형 반도체층(322)을 I형 반도체층(320)의 총두께에 대해서 50%를 초과하는 두께로 형성할 경우에는 저속 증착구간이 증가되어 생산성 증가효과를 충분히 얻을 수 없기 때문이다. 상기 I형 반도체층(320)의 총두께는 1000 ~ 4500Å 범위일 수 있다.
상기 투명도전층(400)은 상기 반도체층(300) 위에 형성되며, ZnO, ZnO:B, ZnO:Al, ZnO:H, Ag와 같은 투명한 도전물질로 이루어질 수 있다. 상기 투명도전층(400)은 생략하는 것도 가능하지만, 태양전지의 효율증진을 위해서는 상기 투명도전층(400)을 형성하는 것이 바람직하다. 그 이유는 상기 투명도전층(400)을 형성하게 되면 상기 반도체층(300)을 투과한 태양광이 상기 투명도전층(400)을 통과하면서 산란을 통해 다양한 각으로 진행하게 되어, 상기 후면전극(500)에서 반사되어 상기 반도체층(300)으로 재입사되는 광의 비율이 증가될 수 있기 때문이다.
상기 후면전극층(500)은 상기 투명도전층(400) 위에 형성되며, Ag, Al, Ag+Mo, Ag+Ni, Ag+Cu 등과 같은 금속으로 이루어질 수 있다.
도 4는 본 발명의 제2실시예에 따른 박막형 태양전지의 개략적인 단면도로서, 본 발명의 제2실시예에 따른 박막형 태양전지는 반도체층(300)의 구성을 제외 하고, 전술한 본 발명의 제1실시예에 따른 박막형 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 구체적인 설명은 생략하기로 한다.
본 발명의 제2실시예에 따르면, 반도체층(300)은 P형 반도체층(310), I형 반도체층(320) 및 N형 반도체층(330)으로 이루어진다.
상기 I형 반도체층(320)은 제1 I형 반도체층(323) 및 제2 I형 반도체층(326)으로 이루어지는데, 상기 제1 I형 반도체층(323)은 비정질 실리콘으로 이루어지고, 상기 제2 I형 반도체층(326)은 미세결정질 실리콘으로 이루어진다.
이와 같이, 제1 I형 반도체층(323)을 단파장대역을 흡수하는 비정질 실리콘으로 형성하고, 제2 I형 반도체층(326)을 장파장대역을 흡수하는 미세결정질 실리콘으로 형성함으로써, 비정질 실리콘으로만 I형 반도체층을 형성하는 경우에 비하여 광흡수율이 증가되어 고효율을 달성할 수 있는 장점이 있다.
또한, 전술한 도 2에 따른 종래의 태양전지의 경우, 비정질 실리콘으로 PIN구조를 형성하고 미세결정질 실리콘으로 PIN구조를 형성함에 따라 전체 증착공정시간이 오래 걸리고 증착장비수가 증가되며, 또한 버퍼층 형성으로 인한 복잡한 구조 및 전류 매칭 등의 문제가 발생하였지만, 도 4와 같은 본 발명의 제2실시예에 따른 태양전지의 경우 하나의 PIN구조 내에서 I형 반도체층을 비정질 실리콘과 미세결정질 실리콘으로 형성하기 때문에 전체 증착공정시간이 단축되고 증착장비수도 감소되며, 버퍼층이 요하지 않고 전류 매칭 등의 문제가 발생하지 않는 장점이 있다.
상기 비정질 실리콘으로 이루어진 제1 I형 반도체층(323)은 1000 ~ 4500Å의 두께로 형성하고, 상기 미세결정질 실리콘으로 이루어진 제2 I형 반도체층(326)은 4500 ~ 20000Å의 두께로 형성할 수 있다.
상기 P형 반도체층(310) 및 N형 반도체층(330)은 비정질 실리콘으로 이루어질 수도 있고, 미세결정질 실리콘으로 이루어질 수도 있다.
도 5는 본 발명의 제3실시예에 따른 박막형 태양전지의 개략적인 단면도로서, 본 발명의 제3실시예에 따른 박막형 태양전지는 I형 반도체층(320)의 구성을 제외하고, 전술한 본 발명의 제2실시예에 따른 박막형 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 구체적인 설명은 생략하기로 한다.
본 발명의 제3실시예에 따르면, I형 반도체층(320)이 제1 I형 반도체층(323) 및 제2 I형 반도체층(326)으로 이루어지는데, 상기 제1 I형 반도체층(323)은 비정질 실리콘으로 이루어지고, 상기 제2 I형 반도체층(326)은 미세결정질 실리콘으로 이루어진다.
본 발명의 제3실시예에 따른 박막형 태양전지는, 전술한 제2실시예에 따른 박막형 태양전지와 동일하게, I형 반도체층(320)이 단파장대역과 장파장대역을 모두 흡수하기 때문에 비정질 실리콘으로만 I형 반도체층을 형성하는 경우에 비하여 광흡수율이 증가되어 고효율을 달성할 수 있는 장점이 있고, 하나의 PIN구조 내에서 I형 반도체층을 비정질 실리콘과 미세결정질 실리콘으로 형성하기 때문에 전체 증착공정시간이 단축되고 증착장비수도 감소되며, 버퍼층이 요하지 않고 전류 매칭 등의 문제가 발생하지 않는 장점이 있다.
또한, 본 발명의 제3실시예에 따르면, 상기 비정질 실리콘으로 이루어진 제1 I형 반도체층(323)은, 제1 비정질 실리콘층(327) 및 제2 비정질 실리콘층(329)로 이루어진다.
상기 제1 비정질 실리콘층(327)은 상기 P형 반도체층(310) 위에 형성되고, 상기 제2 비정질 실리콘층(329)은 상기 제1 비정질 실리콘층(327) 위에 형성된다.
상기 제1 비정질 실리콘층(327)은 상대적으로 저속으로 증착되어 형성되며, 상기 제2 비정질 실리콘층(329)은 상대적으로 고속으로 증착되어 형성된다. 따라서, 비정질 실리콘층의 열화를 방지하면서도 생산성을 향상시킬 수 있는 장점이 있다.
상기 제1 비정질 실리콘층(327)의 증착속도는 70Å/분 ~ 110Å/분의 범위가 바람직하고, 제2 비정질 실리콘층(329)의 증착속도는 110Å/분 ~ 400Å/분의 범위가 바람직함은 전술한 바와 동일하다. 또한, 제2 비정질 실리콘층(329)을 증착함에 있어서, 하부에서 상부로 갈수록 점차로 증착속도를 고속으로 높임으로써 생산성 증가를 더욱 극대화시킬 수도 있다.
상기 제1 비정질 실리콘층(327)은 비정질 실리콘으로 이루어진 제1 I형 반도체층(323)의 총두께에 대해서 20 ~ 50%의 두께로 형성하는 것이 바람직하고, 상기 제2 비정질 실리콘층(329)은 비정질 실리콘으로 이루어진 제1 I형 반도체층(323)의 총두께에 대해서 50 ~ 80%의 두께로 형성하는 것이 바람직함은 전술한 바와 동일하다. 상기 비정질 실리콘으로 이루어진 제1 I형 반도체층(323)은 1000 ~ 4500Å의 두께로 형성하고, 상기 미세결정질 실리콘으로 이루어진 제2 I형 반도체층(326)은 4500 ~ 20000Å의 두께로 형성할 수 있다.
<박막형 태양전지 제조방법>
도 6a 내지 도 6d는 본 발명의 제1실시예에 따른 박막형 태양 전지의 제조공정을 도시한 단면도이다.
우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 전면전극층(200)을 형성한다.
상기 전면전극층(200)은 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 스퍼터링(Sputtering)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여 형성한다.
상기 전면전극층(200)의 표면을 요철구조로 형성하기 위해서 텍스처(texturing) 가공공정을 추가로 수행할 수 있다. 상기 텍스처 가공공정이란 물질 표면을 울퉁불퉁한 요철구조로 형성하여 마치 직물의 표면과 같은 형상으로 가공하는 공정으로서, 포토리소그라피법(photolithography)을 이용한 식각공정, 화학용액을 이용한 이방성 식각공정(anisotropic etching), 또는 기계적 스크라이빙(mechanical scribing)을 이용한 홈 형성 공정 등으로 이루어질 수 있다.
다음, 도 6b에서 알 수 있듯이, 상기 전면전극층(200) 상에 P형 반도체층(310), I형 반도체층(320), 및 N형 반도체층(330)을 차례로 증착하여 반도체층(300)을 형성한다.
상기 P형 반도체층(310), I형 반도체층(320), 및 N형 반도체층(330)은 비정 질 실리콘을 플라즈마 CVD법 등을 이용하여 증착할 수 있다.
상기 I형 반도체층(320)은 우선 제1 I형 반도체층(322)을 증착한 후, 그 후에 제2 I형 반도체층(324)을 증착하여 형성하는데, 상기 제1 I형 반도체층(322)은 상대적으로 저속으로 증착하고, 상기 제2 I형 반도체층(324)은 상대적으로 고속으로 증착한다. 구체적으로는, 상기 제1 I형 반도체층(322)는 70Å/분 ~ 110Å/분의 증착속도로 증착하고, 상기 제2 I형 반도체층(324)은 110Å/분 ~ 400Å/분의 증착속도로 증착하는 것이 바람직하다.
상기 제1 I형 반도체층(322)을 70Å/분 미만의 증착속도로 증착할 경우 열화율 감소효과는 미미한 반면 생산성 저하는 커지는 문제가 발생하고 상기 제1 I형 반도체층(322)을 110Å/분을 초과하는 증착속도로 증착할 경우 열화율이 급격히 증가하는 문제가 발생할 수 있다. 상기 제2 I형 반도체층(324)을 110Å/분 미만의 증착속도로 증착할 경우 생산성 증가 효과가 미미하게 되고 상기 제2 I형 반도체층(324)을 400Å/분을 초과하는 증착속도로 증착할 경우 열화율이 증가할 수 있다.
비정질 실리콘을 플라즈마 CVD방법으로 증착할 경우 반응가스로서 SiH2:H2를 1:7 ~ 1:15정도의 가스유량비로 투입하게 된다. 또한, 비정질 실리콘을 증착할 때 증착속도는 플라즈마 CVD장치의 전력을 변경함으로써 조절할 수 있는데, 상기 제1 I형 반도체층(322) 형성을 위해 비정질 실리콘을 70Å/분 ~ 110Å/분의 증착속도로 증착하기 위해서는 0.02 W/cm2 ~ 0.03 W/cm2 범위의 전력을 인가하는 것이 바람직하고, 상기 제2 I형 반도체층(324) 형성을 위해 비정질 실리콘을 110Å/분 ~ 400Å/ 분의 증착속도로 증착하기 위해서는 0.03 W/cm2 ~ 0.06 W/cm2 범위의 전력을 인가하는 것이 바람직하다.
상기 제2 I형 반도체층(324)은 110Å/분 ~ 400Å/분의 증착속도 범위 내에서 하부에서 상부로 갈수록 점차로 증착속도를 높일 수 있으며, 이 경우 증착시간이 더욱 단축되어 생산성이 증가된다.
상기 제1 I형 반도체층(322)은 I형 반도체층(320)의 총두께에 대해서 20 ~ 50%의 두께로 형성하는 것이 바람직하고, 상기 제2 I형 반도체층(324)은 I형 반도체층(320)의 총두께에 대해서 50 ~ 80%의 두께로 형성하는 것이 바람직하다.
다음, 도 6c에서 알 수 있듯이, 상기 반도체층(300) 상에 투명도전층(400)을 형성한다.
상기 투명도전층(4000)은 ZnO, ZnO:B, ZnO:Al, Ag와 같은 투명한 도전물질을 스퍼터링(Sputtering)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여 형성할 수 있다. 상기 투명도전층(400)은 생략할 수 있다.
다음, 도 6d에서 알 수 있듯이, 상기 투명도전층(400) 상에 후면전극층(500)을 형성한다.
상기 후면전극층(500)은 Ag, Al, Ag+Mo, Ag+Ni, Ag+Cu 등과 같은 금속물질을 스퍼터링방법 또는 인쇄방법 등을 이용하여 형성할 수 있다. 인쇄방법으로는 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing), 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing) 방법 등을 이용할 수 있다.
도 7a 내지 도 7d는 본 발명의 제2실시예에 따른 박막형 태양 전지의 제조공정을 도시한 단면도이다. 전술한 실시예와 동일한 구성에 대한 구체적인 설명은 생략하기로 한다.
우선, 도 7a에서 알 수 있듯이, 기판(100) 상에 전면전극층(200)을 형성한다.
다음, 도 7b에서 알 수 있듯이, 상기 전면전극층(200) 상에 P형 반도체층(310), I형 반도체층(320), 및 N형 반도체층(330)을 차례로 증착하여 반도체층(300)을 형성한다.
상기 I형 반도체층(320)은 우선 비정질 실리콘을 이용하여 제1 I형 반도체층(323)을 증착한 후, 그 후에 미세 결정질 실리콘을 이용하여 제2 I형 반도체층(326)을 증착하여 형성한다.
상기 비정질 실리콘으로 제1 I형 반도체층(323)을 증착하기 위해서는 반응가스로서 SiH2:H2를 1:7 ~ 1:15정도의 가스유량비로 투입한 후 상대적으로 저속으로 증착공정을 수행하고, 상기 미세결정질 실리콘으로 제2 I형 반도체층(326)을 증착하기 위해서는 SiH2:H2를 1:60 ~ 1:100정도의 가스유량비로 투입한 후 상대적으로 고속으로 증착공정을 수행할 수 있다.
상기 P형 반도체층(310) 및 N형 반도체층(330)은 비정질 실리콘을 이용하여 증착할 수도 있고, 미세결정질 실리콘을 이용하여 증착할 수도 있다.
다음, 도 7c에서 알 수 있듯이, 상기 반도체층(300) 상에 투명도전층(400)을 형성한다. 상기 투명도전층(400)은 생략할 수 있다.
다음, 도 7d에서 알 수 있듯이, 상기 투명도전층(400) 상에 후면전극층(500)을 형성한다.
도 8a 내지 도 8d는 본 발명의 제3실시예에 따른 박막형 태양 전지의 제조공정을 도시한 단면도이다. 전술한 실시예와 동일한 구성에 대한 구체적인 설명은 생략하기로 한다.
우선, 도 8a에서 알 수 있듯이, 기판(100) 상에 전면전극층(200)을 형성한다.
다음, 도 8b에서 알 수 있듯이, 상기 전면전극층(200) 상에 P형 반도체층(310), I형 반도체층(320), 및 N형 반도체층(330)을 차례로 증착하여 반도체층(300)을 형성한다.
상기 I형 반도체층(320)은 우선 비정질 실리콘을 이용하여 제1 I형 반도체층(323)을 증착한 후, 그 후에 미세 결정질 실리콘을 이용하여 제2 I형 반도체층(326)을 증착하여 형성한다.
상기 비정질 실리콘으로 이루어진 제1 I형 반도체층(323)은 상대적으로 저속으로 제1 비정질 실리콘층(327)을 증착하고 그 후에 상대적으로 고속으로 제2 비정질 실리콘층(329)을 증착하여 형성한다. 구체적으로는, 상기 제1 비정질 실리콘층(327)은 70Å/분 ~ 110Å/분의 증착속도로 증착하고, 상기 제2 비정질 실리콘 층(329)은 110Å/분 ~ 400Å/분의 증착속도로 증착하는 것이 바람직하다.
상기 비정질 실리콘으로 이루어진 제1 I형 반도체층(323)은 반응가스로서 SiH2:H2를 1:7 ~ 1:15정도의 가스유량비로 투입하여 증착하는데, 상기 제1 비정질 실리콘층(327)은 플라즈마 CVD 장치에서 전력을 0.02 W/cm2 ~ 0.03 W/cm2 범위로 인가하여 70Å/분 ~ 110Å/분의 증착속도로 증착하는 것이 바람직하고, 상기 제2 비정질 실리콘층(329)은 플라즈마 CVD 장치에서 전력을 0.03 W/cm2 ~ 0.06 W/cm2 범위로 인가하여 110Å/분 ~ 400Å/분의 증착속도로 증착하는 것이 바람직하다.
상기 제2 비정질 실리콘층(329)은 110Å/분 ~ 400Å/분의 증착속도 범위 내에서 하부에서 상부로 갈수록 점차로 증착속도를 높일 수 있으며, 이 경우 증착시간이 더욱 단축되어 생산성이 증가된다.
상기 제1 비정질 실리콘층(327)은 제1 I형 반도체층(323)의 총두께에 대해서 20 ~ 50%의 두께로 형성하는 것이 바람직하고, 상기 제2 비정질 실리콘층(329)은 제1 I형 반도체층(323)의 총두께에 대해서 50 ~ 80%의 두께로 형성하는 것이 바람직하다. 상기 제1 I형 반도체층(323)의 총두께는 1000 ~ 4500Å 범위일 수 있다.
상기 P형 반도체층(310) 및 N형 반도체층(330)은 비정질 실리콘을 이용하여 증착할 수도 있고, 미세결정질 실리콘을 이용하여 증착할 수도 있다.
다음, 도 8c에서 알 수 있듯이, 상기 반도체층(300) 상에 투명도전층(400)을 형성한다. 상기 투명도전층(400)은 생략할 수 있다.
다음, 도 8d에서 알 수 있듯이, 상기 투명도전층(400) 상에 후면전극층(500) 을 형성한다.
이상은 본 발명의 일 실시예에 따른 박막형 태양전지 및 그 제조방법에 대해서 설명하였는데, 본 발명이 전술한 실시예에 한정되는 것은 아니다. 특히, 전술한 실시예는 소위 싱글(single)구조의 박막형 태양전지에 관한 것으로서, 본 발명은 대면기판 적용시 복수개의 단위셀로 분리하고 복수개의 단위셀을 직렬로 연결한 구조에도 적용가능하다.
도 1은 종래의 일 실시예에 따른 박막형 태양전지의 개략적인 단면도.
도 2는 종래의 다른 실시예에 따른 박막형 태양전지의 개략적인 단면도.
도 3은 본 발명의 제1실시예에 따른 박막형 태양전지의 개략적인 단면도.
도 4는 본 발명의 제2실시예에 따른 박막형 태양전지의 개략적인 단면도.
도 5는 본 발명의 제3실시예에 따른 박막형 태양전지의 개략적인 단면도.
도 6a 내지 도 6d는 본 발명의 제1실시예에 따른 박막형 태양 전지의 제조공정을 도시한 단면도.
도 7a 내지 도 7d는 본 발명의 제2실시예에 따른 박막형 태양 전지의 제조공정을 도시한 단면도.
도 8a 내지 도 8d는 본 발명의 제3실시예에 따른 박막형 태양 전지의 제조공정을 도시한 단면도.
<도면의 주요부에 대한 부호의 설명>
100: 기판 200: 전면전극층
300: 반도체층 310: P형 반도체층
320: I형 반도체층 330: N형 반도체층
322, 323: 제1 I형 반도체층 324, 326: 제2 I형 반도체층
327: 제1 비정질 실리콘층 329: 제2 비정질 실리콘층
400: 투명도전층 500: 후면전극층

Claims (23)

  1. 기판 상에 형성된 전면전극층;
    상기 전면전극층 상에 차례로 형성된 P형 반도체층, I형 반도체층, 및 N형 반도체층; 및
    상기 N형 반도체층 상에 형성된 후면전극층을 포함하여 이루어지고,
    이때, 상기 I형 반도체층은 상기 P형 반도체층 위에 형성된 제1 I형 반도체층 및 상기 제1 I형 반도체층 위에 형성되고 상기 제1 I형 반도체층 보다 큰 전력하에서 증착된 제2 I형 반도체층을 포함하여 이루어지고,
    상기 제1 I형 반도체층 및 상기 제2 I형 반도체층은 비정질 실리콘으로 이루어지고,
    상기 제2 I형 반도체층은 하부에서 상부로 갈수록 점차로 고속으로 증착되어 형성된 것을 특징으로 하는 박막형 태양전지.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2 I형 반도체층은 상기 제1 I형 반도체층 보다 고속으로 증착되어 형성된 것을 특징으로 하는 박막형 태양전지.
  4. 제3항에 있어서,
    상기 제1 I형 반도체층은 I형 반도체층의 총두께에 대해서 20 ~ 50%의 두께 로 형성되고, 상기 제2 I형 반도체층은 I형 반도체층의 총두께에 대해서 50 ~ 80%의 두께로 형성된 것을 특징으로 하는 박막형 태양전지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 기판 상에 전면전극층을 형성하는 공정;
    상기 전면전극층 상에 P형 반도체층, I형 반도체층, 및 N형 반도체층을 차례로 형성하는 공정; 및
    상기 N형 반도체층 상에 후면전극층을 형성하는 공정을 포함하여 이루어지고,
    이때, 상기 I형 반도체층을 형성하는 공정은 상기 P형 반도체층 위에 제1 I형 반도체층을 형성하는 공정, 및 상기 제1 I형 반도체층 위에 상기 제1 I형 반도체층 보다 큰 전력하에서 제2 I형 반도체층을 형성하는 공정을 포함하여 이루어지고,
    상기 제1 I형 반도체층 및 상기 제2 I형 반도체층은 비정질 실리콘으로 형성하고,
    상기 제2 I형 반도체층은 하부에서 상부로 갈수록 점차로 고속으로 증착하여 형성하는 것을 특징으로 하는 박막형 태양전지의 제조방법.
  13. 삭제
  14. 제12항에 있어서,
    상기 제2 I형 반도체층은 상기 제1 I형 반도체층 보다 고속으로 증착하는 것을 특징으로 하는 박막형 태양전지의 제조방법.
  15. 제14항에 있어서,
    상기 제1 I형 반도체층은 70Å/분 ~ 110Å/분의 증착속도로 증착하고, 상기 제2 I형 반도체층은 110Å/분 ~ 400Å/분의 증착속도로 증착하는 것을 특징으로 하는 박막형 태양전지의 제조방법.
  16. 제15항에 있어서,
    상기 제1 I형 반도체층은 0.02 W/cm2 ~ 0.03 W/cm2 범위의 전력하에서 증착하고, 상기 제2 I형 반도체층은 0.03 W/cm2 ~ 0.06 W/cm2 범위의 전력하에서 증착하 는 것을 특징으로 하는 박막형 태양전지의 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020090002192A 2009-01-12 2009-01-12 박막형 태양전지 및 그 제조방법 KR101528455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090002192A KR101528455B1 (ko) 2009-01-12 2009-01-12 박막형 태양전지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090002192A KR101528455B1 (ko) 2009-01-12 2009-01-12 박막형 태양전지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100082909A KR20100082909A (ko) 2010-07-21
KR101528455B1 true KR101528455B1 (ko) 2015-06-10

Family

ID=42642813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090002192A KR101528455B1 (ko) 2009-01-12 2009-01-12 박막형 태양전지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101528455B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685291A (ja) * 1992-08-28 1994-03-25 Kanegafuchi Chem Ind Co Ltd 半導体装置およびその製造法
KR19980080069A (ko) * 1997-03-10 1998-11-25 미따라이 후지오 퇴적 막 형성 방법, 퇴적 막 형성 장치 및 반도체 소자 제조 방법
KR100340892B1 (ko) * 1997-02-19 2002-08-22 캐논 가부시끼가이샤 광기전장치,광전변환기및그제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685291A (ja) * 1992-08-28 1994-03-25 Kanegafuchi Chem Ind Co Ltd 半導体装置およびその製造法
KR100340892B1 (ko) * 1997-02-19 2002-08-22 캐논 가부시끼가이샤 광기전장치,광전변환기및그제조방법
KR19980080069A (ko) * 1997-03-10 1998-11-25 미따라이 후지오 퇴적 막 형성 방법, 퇴적 막 형성 장치 및 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR20100082909A (ko) 2010-07-21

Similar Documents

Publication Publication Date Title
TWI438904B (zh) 薄膜式太陽能電池及其製造方法
US6288325B1 (en) Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
US20120145233A1 (en) Back contact solar cell and manufacturing method thereof
JP2009503848A (ja) 組成傾斜光起電力デバイス及び製造方法並びに関連製品
US20090314337A1 (en) Photovoltaic devices
US20100037947A1 (en) Thin film type solar cell and method for manufacturing the same
KR101363327B1 (ko) 박막형 태양전지 및 그 제조방법
KR101676368B1 (ko) 태양전지 및 그 제조방법
CN207282509U (zh) 双面受光的晶体硅/薄膜硅异质结太阳电池
US20090242025A1 (en) Thin film type solar cell, and method for manufacturing the same
KR101428146B1 (ko) 태양전지 모듈 및 이의 제조방법
KR20110079107A (ko) 박막 태양전지 기판용 글라스 및 그를 포함하는 박막 태양전지의 제조방법
KR101863068B1 (ko) 태양전지 및 그 제조방법
KR101206758B1 (ko) 이종 적층형 박막 태양전지 및 그 제조방법
US20110155229A1 (en) Solar cell and method for manufacturing the same
KR101528455B1 (ko) 박막형 태양전지 및 그 제조방법
US20110247692A1 (en) Thin Film Type Solar Cell and Method for Manufacturing the Same
KR20110028101A (ko) 박막태양전지 기판용 글라스 및 그를 포함하는 박막태양전지
KR20130007497A (ko) 태양전지 및 이의 제조방법
CN112366232B (zh) 一种异质结太阳能电池及其制备方法与应用
KR20130070461A (ko) 태양전지 및 이의 제조방법
KR101854236B1 (ko) 태양전지 및 그 제조방법
KR101276888B1 (ko) 태양 전지
KR101032433B1 (ko) 박막형 태양전지 및 그 제조방법
US20140290726A1 (en) Solar cell and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200221

Year of fee payment: 6