CN1197081C - 一种数据存储器件 - Google Patents

一种数据存储器件 Download PDF

Info

Publication number
CN1197081C
CN1197081C CNB011179376A CN01117937A CN1197081C CN 1197081 C CN1197081 C CN 1197081C CN B011179376 A CNB011179376 A CN B011179376A CN 01117937 A CN01117937 A CN 01117937A CN 1197081 C CN1197081 C CN 1197081C
Authority
CN
China
Prior art keywords
circuit
bit line
current potential
word
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011179376A
Other languages
English (en)
Other versions
CN1327238A (zh
Inventor
L·T·特兰
F·A·珀纳
J·A·布鲁格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1327238A publication Critical patent/CN1327238A/zh
Application granted granted Critical
Publication of CN1197081C publication Critical patent/CN1197081C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45291—Indexing scheme relating to differential amplifiers the active amplifying circuit [AAC] comprising balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45624—Indexing scheme relating to differential amplifiers the LC comprising balancing means, e.g. trimming means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)

Abstract

对一个磁随机存取存储器(“MRAM”)器件(8)的一个存储器单元(12)执行读出操作时，一个相等电位可被施加到一根选定的位线和未选的各位线。在可供选择的比较方案中，一个相等电位可被施加到选定的位线和未选的各字线。

Description

一种数据存储器件
本专利申请是1997年11月20日提交的No.08/974,925和1999年10月29日提交的No.09/430,238美国专利申请的部分后继申请。
技术领域
本发明涉及到数据存储器件。更具体而言，本发明涉及到一种数据存储器件，包括一种电阻性交点存储器单元阵列和读出该阵列中存储器单元的电阻状态的电路系统。
背景技术
磁随机存取存储器(“MRAM”)是一种非易失性存储器，它正被考虑作长期数据存储之用。在MRAM器件中执行读出和写入操作比起在硬盘驱动器之类的常规长期存储器件中执行读出和写入操作，要快几个数量级。此外，MRAM器件比起硬盘驱动器和其它常规的长期存储器件更为小巧，并且耗电更少。
一种典型的MRAM器件包括一个存储器单元阵列。字线沿存储器单元各行延伸，位线沿存储器单元各列延伸。每个存储器单元位于一根字线和一根位线的交点上。
该存储器单元将信息的一位作为磁化的一种取向存储起来。每个存储器单元的磁化取任何给定时间内两种稳定取向之一。这两种稳定取向，即平行和逆平行，代表‘0’和‘1’的逻辑值。
该磁化取向影响了一种存储器单元，譬如一种自旋相关隧穿结型器件的电阻。例如，若磁化取向平行时，存储器单元的电阻有第一值R，而若磁化取向从平行变为逆平行时，该存储器单元的电阻增加到第二值R+ΔR。因此，一个选定的存储器单元的磁化方向以及该存储器单元的逻辑状态，可通过读出该选定存储器单元的电阻状态的方式读出。
要读出阵列中单个存储器单元的电阻状态是不太可靠的。该阵列中的全部存储器单元通过许多并联路径耦合在一起。在一个交点上看到的电阻等于在该交点的存储器单元的电阻与其它各行和各列内存储器单元的电阻的并联值(存储器单元阵列可表征为一个交点电阻器网络)。
加之，若正被读出的存储器单元由于被存储的磁化而具有不同的电阻状态，则可形成一个小的电压差。这一小电压差可导致寄生电流或“潜通路”电流。寄生电流可干扰电阻状态的读出。
对可靠地读出MRAM器件中的存储器单元的电阻状态有所需求。
发明内容
这一需要通过本发明可得到满足。按照本发明的一种数据存储器件，包括：
存储器单元的一种电阻性交点阵列；
沿阵列各行延伸的多个字线；
沿阵列各列延伸的多个位线；以及
一种电路，当对选定存储器单元执行读出操作时，该电路用于读出选定存储器单元的电阻状态，该电路施加第一电位到选定的位线，施加第二电位到选定的字线，施加第三电位到未选各字线和各位线的子集，第三电位等于第一电位。
本发明另外的情况和优点，通过结合附图以举例的方法说明本发明的原理所作的如下详细描述而变得十分明显。
附图说明
图1是按照本发明的一种MRAM器件图；
图2a和2b是一种MRAM存储器单元的平行和逆平行磁化取向图；
图3a，3b和3c是流经MRAM存储器单元阵列的等效电路的电流图；
图4是一种MRAM存储器单元阵列中一个存储器单元的第一种读出方法图；
图5是第一种方法的硬件工具图；
图6是一种MRAM存储器单元阵列中一个存储器单元的第二种读出方法图；
图7是第二种方法的硬件工具图；
图8是一种MRAM存储器单元阵列中一个存储器单元的第三种读出方法图；
图9是第三种方法的硬件工具图；
图10是采用图9的硬件工具在读出操作时所产生的信号图；
图11是一种包含多个层的MRAM芯片；以及
图12是包含一个或多个MRAM芯片的装置图。
具体实施方式
为了说明起见，如附图所示，本发明在一种MRAM器件中得到实施。该MRAM器件包括一种存储器单元阵列和用来可靠地读出该存储器单元电阻状态的电路系统。当读出操作时，该电路将一个相等的电位加到选定的和某些未选的字线和位线。施加相等的电位可阻止干扰读出操作的寄生电流。
现在请参照图1，该图表示出一种MRAM器件8，它包括存储器单元12的一个阵列10。读存储器单元12被安排在各行和各列内，各行沿x方向延伸，各列沿y方向延伸。为了简化对本发明的描述，图中仅仅示出较少数目的存储器单元12。实际上，可采用任何大小的阵列。
追踪该存储器单元阵列10一侧字线14沿一个平面内的x方向延伸时的功能。追踪该存储器单元阵列10对面一侧位线16沿一个平面内的y方向延伸时的功能。该阵列10的每一行可有一根字线14，该阵列10的每一列可有一根位线16。每一存储器单元12位于相应字线14和位线16的交点处。
该存储器单元12并不限于任何特定类型的器件。例如，该存储器单元12可以是自旋相关隧穿(“SDT”)结型器件。
现在请参照2a和2b，一种典型的SDT结型器件12包括一个钉固层52，它有一个在钉固层52的平面内被取向的磁化，而该磁化又是被固定了的，以致当存在感兴趣范围内的外加磁场时并不转动。SDT结型器件12还包括一个“自由”层50，它有一个未被钉固的磁化取向。更确切地说，磁化能够沿位于自由层50的平面内的一根轴(“容易”轴)在两个方向中的任一方向被取向。若自由层50和钉固层52的磁化在同一方向，该取向被称之为“平行”(如图2a中的箭头所示)。若自由层50和钉固层52的磁化处于相反方向，该取向被称之为“逆平行”(如图2b中的箭头所示)。向与存储器单元12相交的字线14和位线16施加写入电流，在自由层50内的磁化即可发生取向。
自由层50和钉固层52被一绝缘隧道势垒51隔开。绝缘隧道势垒51允许在自由层50和钉固层52之间发生量子力学隧穿。此隧穿现象与电子自旋相关，使SDT结型器件12的电阻依赖于自由层50和钉固层52的磁化相对取向。例如，若自由层50和钉固层52的磁化取向平行，SDT结型器件12的电阻有第一值R，而若磁化的取向逆平行时则有第二值R+ΔR。
返回到图1。MRAM器件8也包括一个行译码电路18。当读出操作时，该行译码电路18或施加一个恒定电源电压Vs，或施加一地电位到字线14。恒定电源电压Vs可由外电路提供。
MRAM器件8进而包括：在读出操作时读出选定存储器单元12电阻的一个读出电路，在写入操作时供选定存储器单元12的磁化取向之用的一个写入电路。读出电路通常用20表示。为了简化对本发明的解释，写入电路在图中没有示出。
读出电路20包括众多的导流电路22和读出放大器24。多根位线16接入各导流电路22。每个导流电路22包括一组开关，该组开关将各位线16或连接到一个操作电位源，或连接到一个读出放大器24。读出放大器24的一个输出信号提供给一个数据寄存器30，该数据寄存器30又耦合到MRAM器件8的一个输入/输出(I/O)电极32。若单个读出放大器24能适配四列的间隔，256个读出放大器24即可用于存储器单元12的一个1024×1024阵列10。K＝4位线16的全体可形成多路进入各读出放大器24。若MRAM器件8有多层存储器单元阵列(例子请见图11)，来自附加层的位线16即可形成多路进入读出放大器24。
图3a示出该存储器单元阵列10的一个等效电路。选定的存储器单元用第一电阻器12a表示，未选的存储器单元用第二、第三和第四电阻器12b，12c，12d表示。第二电阻器12b表示沿选定位线的未选存储器单元，第三电阻器12c表示沿选定字线的未选存储器单元，第四电阻器12d表示剩余的未选存储器单元。例如，若全部存储器单元12有一约为R的标称电阻，又若阵列10有n行和m列，则第二电阻器12b就有一约为R/(n-1)的电阻，第三电阻器12c有一约为R/(m-1)的电阻，第四电阻器12d有一约为R/[(n-1)(m-1)]的电阻。
第一电阻器12a可通过施加一操作电位Vs到相交的位线，施加一地电位到相交的字线而被选择。因此，有一读出电流Is流过第一电阻器12a。然而，第二、第三和第四电阻器12b、12c和12d也被耦合到操作电位Vs和地电位之间；因此，潜通路电流S1、S2和S3可流过第二、第三和第四电阻器12b、12c和12d。加之，第二、第三和第四电阻器12b，12c和12d的电阻远小于选定(第一)电阻器12a的电阻；因此，潜通路电流S1、S2和S3大于读出电流Is。当对选定的存储器单元执行读出操作时，这些潜通路电流S1、S2和S3通常可掩盖读出电流Is。
然而，如图3b所示，这种掩盖可通过施加同一操作电位Vb＝Vs到来选的位线而减少或消除。若Vb＝Vs，潜通路电流S1和S3将被阻断，不能流过第二和第四电阻器12b和12d。流过第三电阻器12c的潜通路电流S2将被指引到地电位，从而对读出电流Is没有干扰。
在可供选择的比较方案中，如图3c所示，这种掩盖可通过施加同一操作电位Vb＝Vs到未选的字线而减少或消除。潜通路电流S1将被阻断，不能流过第二电阻器12b。流过第三和第四电阻器12c和12d的潜通路电流S2和S3将被指引到地电位，从而对读出电流Is没有干扰。
因此，施加一相等电位到阵列10的未选位线或字线即可消除或减少对读出电流Is的掩盖。于是，读出电流Is以及选定的存储器单元的电阻状态能被可靠地确定。
施加相等电位到存储器单元阵列10并读出选定存储器单元的电阻状态的各种方法将在下面各节描述。第一种方法结合图4进行描述，第二种方法结合图6进行描述，第三种方法结合图8进行描述。各种方法的硬件工具也在下面描述。
现在请参照图4，该图表示出一种采用电流源、电压跟随器和比较器以决定选定存储器单元电阻状态的方法。行译码电路通过将选定的字线连接到地电位而选通与选定存储器单元(方框102)相交的一根字线。电流源供给一读出电流，使之流到与选定存储器单元相交的一根位线(方框104)。在电流源和选定存储器单元之间的一个节点的电位可用电压跟随器探测到，该电压跟随器施加同一电位到未选各线，例如未选各位线或未选各字线，的一个子集(方框106)。也用比较器将该节点的电位与基准电压进行比较。比较器的一个输出端提供一个高信号或低信号，用以表示选定存储器单元的电阻状态(方框108)。
图5示出了图4中所述方法的硬件工具。读出放大器24包括电流源150，电压跟随器152和比较器154。电流源可包括一个电荷泵150。在读出操作时，导流电路22将电荷泵150连接到选定的位线16，导流电路22将电压跟随器152的一个输出端连接到未选的位线。
在读出操作时，电荷泵150向选定的位线供给一个恒定的读出电流Is。当向选定存储器单元12供给读出电流Is时，在选定的存储器单元上就建立起一个电压V。该电压V或为V＝IsR，或为V＝Is(R+ΔR)。比较器154将该电压V与基准电压Vref进行比较。比较器154的一个输出端向寄存器32提供一个数据信号。若将基准电压Vref选定为IsR和Is(R+ΔR)的中间值，则小于基准电压Vref的电压V将表明电阻R(逻辑‘0’)，大于基准电压Vref的电压表明电阻R+ΔR(逻辑‘1’)。基准电压Vref可按下述方法产生。
当读出电流Is流过选定的存储器单元12时，电压跟随器152就读出在电荷泵150和选定存储器单元12之间节点JB处的电位，并且施加一个相等的电位到未选的位线。因此，潜通路电流就不会干扰读出操作。电压跟随器152可施加相同的电位到未选的字线，而不到未选的位线。
现在请参照图6，该图表示出一种采用电流读出放大器和电压源探测选定存储器单元电阻状态的方法。行译码电路施加一个读出电压Vs到选定的字线(方框202)，选定的位线被耦合到电流读出放大器的虚地(方框204)。读出电压Vs可以是介于0.1伏和0.5伏之间的一个直流电压，它可由外部电源提供。未选各线的一个子集(例如全部未选的位线)也被连接到虚地(方框206)。只要一个相等的电位施加到选定的位线和未选各线的子集，虚地就可以是零电位或任何其它电位。
读出电流从电压源流出，流过选定的存储器单元，并且流过电流读出放大器。由于未选各线的子集也被连接到虚地，故任何流过未选各线的潜通路电流将流经它们各自的分离路径，并且不干扰流过选定位线的电流。
读出流过选定位线的读出电流以决定电阻状态，并从而决定选定存储器单元的逻辑值(方框208)。视选定存储器单元的电阻状态，读出电流或等于Vs/R，或等于Vs/(R+ΔR)。
图7示出了图6中所述方法的硬件工具。行译码电路18通过将选定的字线14连接到电压源251而施加读出电压Vs到选定的字线14。
读出放大器24包括一个能使读出电流被读出的的电流读出放大器252。电流读出放大器252可以是一个运算放大器254，它的非反向输入端接地，而它的反向输入端连接到选定的位线16。电阻器Rf被耦合在该运算放大器254的反向输入端和一个输出端之间。运算放大器经如此配置，其输出电压量值或为V1＝Vs×Rf/R，或为V2＝Vs×Rf/(R+ΔR)。
在读出操作时，导流电路22将选定的位线连接到电流读出放大器252，并将全部未选位线连接到虚地。选定的位线通过电流读出放大器252被连接到虚地。因此，有相同的电位被施加到选定的位线和未选各位线。
比较器256将放大器输出电压与基准电压Vref进行比较。基准电压Vref可以是介于V1和V2之间的一个电压。亦即，V1≤Vref≤V2。比较器256的一个输出电压，它或表示逻辑‘0’，或表示逻辑‘1’，被存储在数据寄存器32内。
可看出未选的位线是藉导流电路22连接到地电位的。然而，未选的字线可代之以连接到虚地。
多个读出放大器252可连接到在同一选定行内与存储器单元相交的多根选定的位线。因此，多个存储器单元可并行读出。
现参照图8，该图表示出一种当对选定存储器单元12执行读出操作时采用直接注入电荷放大器将一个相等电位施加到阵列10的方法。在读出操作开始时，直接注入电荷放大器被预充电到一个电压VDD(方框302)，然后将选定的位线连接到直接注入电荷放大器，并将未选各线的子集连接到一个恒定电源电压Vs(方框304)。因此，就有一个读出电流流过选定的存储器单元并对一个电容器充电。在读出电流达到一稳态条件(方框306)后，该电容器即被用来向选定的位线提供读出电流(方框308)。这就使得存储在该电容器内的电荷耗尽，从而使电容器电压衰减。因为读出电流被积分，所以电容器电压增加。测量电容器电压达到基准电压的时间(方框310)，并将测得的时间与阈值进行比较(方框312)。比较的结果指出了电阻状态，因而指出了选定存储器单元的逻辑值。
图9示出了图8中所述方法的硬件工具。读出放大器24包括直接注入电荷放大器352和电容器354。将电荷放大器352和电容器354耦合到选定位线的一个导流电路开关356将称之为第一开关356。作为读出放大器24一部分的第二开关358，将电容器354耦合到提供电压VDD的电源。
在读出操作开始时，将第二开关358闭合，电容器由此开始被充电。一旦电容器354已被充电到电压VDD时，将第二开关358开启，而将第一开关356闭合，电容器354由此将一个读出电流供给到选定的位线16。读出电流流过选定的存储器单元12。电荷放大器352向选定的位线16施加一个经调节的读出电压Vs。
现再参照图10。当读出电流流过选定的存储器单元12时，电容器354变为处于放电状态。因此，在电容器354上的电压Vcap下降。电容器电压Vcap的下降速率依赖于选定存储器单元12的电阻。若选定的存储器单元12有较高的电阻(R+ΔR)，电容器电压Vcap将缓慢下降；而若选定的存储器单元12有较低的电阻(R)，电容器电压Vcap将更快速下降。
第一比较器360将电容器电压Vcap与阈值电压Vt进行了比较。因而可按照达到阈值电压Vt的时间来决定选定存储器单元12的电阻状态。
例如，第二比较器362可将第一比较器360的输出电压与时钟脉冲CP进行比较，该时钟脉冲CP系在一指定时间内从高电压过渡到低电压(反之亦可)。第二比较器362的一个输出端向数据寄存器32提供一个数据信号DAT。若在时钟脉冲CP过渡以前，电容器电压Vcap降至阈值电压Vt以下，该数据信号DAT就表示与低的单元电阻(R)相应的一个逻辑值(用实线表示)。若在该时钟脉冲过渡以后，电容器电压Vcap降到阈值电压Vt以下，该数据信号DAT就表示与高的单元电阻(R+ΔR)相应的一个逻辑值(用虚线表示)。
阈值电压Vt可以是一个小于VDD但大于Vs的直流电压。亦即，Vs＜Vt＜VDD。时钟脉冲CP的过渡可发生在高电阻态的开关阈值时间T1和低电阻态的开关阈值时间T2之间的一个时间T0。阈值电压Vt和时钟脉冲CP二者均可由外部基准电路产生。
当闭合第一开关356时，导流电路22将电压Vs施加到未选的位线。加到未选位线的电压Vs与加到选定位线的电压有相同的量值。因此，潜通路电流对读出电流没有干扰。电压Vs可代之以加到未选的字线。
电荷放大器可以是1999年10月29日提交申请的美国专利系列No.09/430,238中公开的那一种类型，此处将其收进来以供参考。这一电荷放大器包括校准电路，以校正导流电路和构成输入电流路径一部分的其它电路中的误差。就估测导流器件和多路转换器开关的尺寸而言，该效应大大放宽了电路设计的设计容差。
在上述硬件工具内的基准电压Vref和其它基准信号(例如Vt)可有任意多的手段产生。例如，基准电压Vref可用虚存储器单元的简单电阻性网络建立。
信号发生电路图的类型将部分地依赖于控制跨接在阵列上的存储器单元中电阻变化的能力。若制造工艺能得到有效控制，就可以用单个外部基准信号发生器来产生普遍的基准信号。然而，若存储器单元的标称电阻在一个阵列上有很大变化，一个普遍的基准电压信号就不会为该阵列中每个存储器单元提供一个精确的基准电压。产生基准信号的不同方法公开在2000年6月20日提交的美国申请序列号No.09/598671，在2001年11月13日授予美国专利No.6317376，并在2002年5月7日授予美国专利No.6385111的专利文件中被公开。
现参照图11，该图示出了一种多层MRAM芯片400。该MRAM芯片400包括沿z方向堆垛在衬底404上的数目为Z的存储器单元层或平面402。数目Z是一正整数，即Z≥1。存储器单元层402可被二氧化硅之类的绝缘材料(未示出)隔开。读出电路和写入电路可制造在衬底404上。读出电路和写入电路可包括用来选择读出和写入层的额外的多路复用器。
因此，本发明所公开的是一种MRAM器件，其中，存储器单元的电阻状态能在读出操作时被可靠地读出。寄生电流被阻塞或被重新导向，以不致掩盖读出操作时的读出电流。而且，可在不改动存储器单元结构的前提下使寄生电流阻塞或重新导向。
按照本发明的MRAM器件可被用于各类应用之中。图12示出了一个或多个MRAM芯片400的一种示范性的一般应用。该一般应用可通过一台设备450实施，该机器包括一个MRAM存储模块452、一个接口模块454和一个处理器456。MRAM存储模块452包括一个或多个MRAM芯片400供长期存储之用。接口模块454提供一个在处理器456和MRAM存储模块452之间的接口。该设备450也可包括快速易失性存储器(例如SRAM)供短期存储之用。
对于笔记本计算机或个人计算机之类的设备450，MRAM存储模块452可包括许多MRAM芯片400，接口模块454可包括一个EIDE或SCSI接口。对于服务器之类的设备450，MRAM存储模块452可包括大量MRAM芯片400，接口模块454可包括一根光纤通道或SCSI接口。这种MRAM存储模块452能取代或补充诸如硬盘驱动器之类的常规长期存储器件。
对于数字照相机之类的设备450，MRAM存储模块452可包括较少量MRAM芯片400，接口模块454可包括一个照相机接口。这样一种MRAM存储模块452可容许长期存储数字照相机上的数字图像。
按照本发明的MRAM器件表现出胜过硬盘驱动器和其它常规长期数据存储器件的许多优点。从MRAM器件存取数据比起从硬盘驱动器之类的常规长期存储器件存取数据要快几个数量级。另外，MRAM比硬盘驱动器更为小巧。
存储器器件不限于上述特定的实施方案。例如，MRAM器件不限于自旋相关隧穿器件的应用。可使用的其它类型器件包括，但不限于巨磁阻(“GMR”)器件。
结合沿易磁化轴取向的各个行，已描述了MRAM器件。然而，行和列是可以互换的。
存储器器件不限于MRAM单元。存储器器件可包括电阻性交点阵列中任何类型的存储器单元。
相等电位可加到来选的位线。然而，相等电位也可不加到未选的位线，而加到未选的字线。
未选各线可以是各字线或各位线的子集。被加上相等电位的该子集不限于全部字线或全部位线。例如，相等电位可被加到与选定位线相邻的各位线的一个子集。该子集可以是各位线和各字线的一种组合。
本发明不限于上述特定的实施方案。而是，本发明可根据下述权利要求进行解释。

Claims (9)

1.一种数据存储器件(8)，包括：
存储器单元(12)的一种电阻性交点阵列(10)；
沿阵列(10)各行延伸的多个字线(14)；
沿阵列(10)各列延伸的多个位线(16)；以及
一种电路(20)，当对选定存储器单元(12)执行读出操作时，该电路(20)用于读出选定存储器单元(12)的电阻状态，该电路(20)施加第一电位到选定的位线，施加第二电位到选定的字线，施加第三电位到未选各字线和各位线的子集，第三电位等于第一电位。
2.根据权利要求1所述的数据存储器件，其特征是，其中电路(20)包括一个电流源(150)、多个导流电路(22)和一个电压跟随器(152)，所述多个导流电路(22)在读出操作时将电流源(150)耦合到选定的位线，该电压跟随器(152)在读出操作时用于探测第一电位并施加第三电位到未选各线的子集。
3.根据权利要求2所述的数据存储器件，其特征是，其中电流源(150)包括一个电荷泵；且其中电路(20)进一步包括一个比较器(154)，它在读出操作时对基准电压与电流源和选定位线之间的一个节点上的电位进行比较。
4.根据权利要求1所述的数据存储器件，其特征是，其中电路(20)在读出操作时将一个读出电压源施加到选定的字线；且其中电路(20)包括一个电流读出放大器(252)和用于使电流读出放大器(252)在读出操作时连接在选定位线和虚地之间的导流电路(22)，由此将第一电位施加到选定的位线；且其导流电路(22)在读出操作时将未选各线的子集连接到虚地。
5.根据权利要求4所述的数据存储器件，其特征是，其中读出放大器(252)包括一个有源放大器；且其中电路(20)进一步包括一个比较器(256)，用以对该有源放大器的一个输出电位与基准电压进行比较，比较器(256)的一个输出指示选定的存储器单元是有一高电阻状态，还是低电阻状态。
6.根据权利要求1所述的数据存储器件，其特征是，其中电路(20)包括一个电容器(354)，在读出操作时它将一个衰减之中的第一电位提供给选定的位线。
7.根据权利要求6所述的数据存储器件，其特征是，其中电路(20)进一步包括一个电荷放大器(352)，用来在电容器(354)施加第一电位到选定的位线时调节选定位线上的第一电位。
8.根据权利要求6所述的数据存储器件，其特征是，其中电路(20)进一步包括一个读出放大器，用以对流过选定存储器单元的电流进行积分，并且根据电容器电压的衰减时间来决定选定存储器单元是有一高电阻，还是低电阻。
9.根据权利要求1所述的数据存储器件，其特征是，其中存储器单元(12)是MRAM单元。
CNB011179376A 2000-05-03 2001-05-08 一种数据存储器件 Expired - Lifetime CN1197081C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/564,308 US6259644B1 (en) 1997-11-20 2000-05-03 Equipotential sense methods for resistive cross point memory cell arrays
US09/564308 2000-05-03
US09/564,308 2000-05-03

Publications (2)

Publication Number Publication Date
CN1327238A CN1327238A (zh) 2001-12-19
CN1197081C true CN1197081C (zh) 2005-04-13

Family

ID=24253962

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011179376A Expired - Lifetime CN1197081C (zh) 2000-05-03 2001-05-08 一种数据存储器件

Country Status (4)

Country Link
US (1) US6259644B1 (zh)
EP (1) EP1152429A3 (zh)
JP (1) JP2002008369A (zh)
CN (1) CN1197081C (zh)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584589B1 (en) * 2000-02-04 2003-06-24 Hewlett-Packard Development Company, L.P. Self-testing of magneto-resistive memory arrays
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
DE10043440C2 (de) * 2000-09-04 2002-08-29 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
JP2002100181A (ja) * 2000-09-27 2002-04-05 Nec Corp 磁気ランダムアクセスメモリ
US6692898B2 (en) 2001-01-24 2004-02-17 Infineon Technologies Ag Self-aligned conductive line for cross-point magnetic memory integrated circuits
US6654275B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. SRAM cell with horizontal merged devices
US6504779B2 (en) * 2001-05-14 2003-01-07 Hewlett-Packard Company Resistive cross point memory with on-chip sense amplifier calibration method and apparatus
US6633497B2 (en) * 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
US6504750B1 (en) * 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
US6541792B1 (en) 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
US6501697B1 (en) 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
US6456524B1 (en) 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
US6586989B2 (en) 2001-11-06 2003-07-01 Hewlett-Packard Development Company, L.P. Nonlinear digital differential amplifier offset calibration
US6483734B1 (en) 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
SG102019A1 (en) 2001-12-04 2004-02-27 Inst Data Storage Magnetic tunnel junction magnetic random access memory
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
US6839269B2 (en) 2001-12-28 2005-01-04 Kabushiki Kaisha Toshiba Magnetic random access memory
JP2003208796A (ja) * 2002-01-15 2003-07-25 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6678189B2 (en) * 2002-02-25 2004-01-13 Hewlett-Packard Development Company, L.P. Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US6744674B1 (en) * 2003-03-13 2004-06-01 Advanced Micro Devices, Inc. Circuit for fast and accurate memory read operations
US6593608B1 (en) 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6885573B2 (en) 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture
JP2003346474A (ja) * 2002-03-19 2003-12-05 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6809981B2 (en) * 2002-04-10 2004-10-26 Micron Technology, Inc. Wordline driven method for sensing data in a resistive memory array
US6794695B2 (en) 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
US6574129B1 (en) 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
US6597598B1 (en) * 2002-04-30 2003-07-22 Hewlett-Packard Development Company, L.P. Resistive cross point memory arrays having a charge injection differential sense amplifier
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
US20030218905A1 (en) * 2002-05-22 2003-11-27 Perner Frederick A. Equi-potential sensing magnetic random access memory (MRAM) with series diodes
US6757188B2 (en) 2002-05-22 2004-06-29 Hewlett-Packard Development Company, L.P. Triple sample sensing for magnetic random access memory (MRAM) with series diodes
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
US6903965B2 (en) 2002-07-18 2005-06-07 Renesas Technology Corp. Thin film magnetic memory device permitting high precision data read
US6754097B2 (en) 2002-09-03 2004-06-22 Hewlett-Packard Development Company, L.P. Read operations on multi-bit memory cells in resistive cross point arrays
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
US6890767B2 (en) * 2002-10-24 2005-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce switch threshold of soft magnetic films
US6781906B2 (en) * 2002-11-19 2004-08-24 Hewlett-Packard Development Company, L.P. Memory cell sensing integrator
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US6806127B2 (en) * 2002-12-03 2004-10-19 Freescale Semiconductor, Inc. Method and structure for contacting an overlying electrode for a magnetoelectronics element
US6836429B2 (en) * 2002-12-07 2004-12-28 Hewlett-Packard Development Company, L.P. MRAM having two write conductors
US7251178B2 (en) * 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
US7433253B2 (en) * 2002-12-20 2008-10-07 Qimonda Ag Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module
US6946882B2 (en) * 2002-12-20 2005-09-20 Infineon Technologies Ag Current sense amplifier
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
US6909631B2 (en) * 2003-10-02 2005-06-21 Freescale Semiconductor, Inc. MRAM and methods for reading the MRAM
US6888743B2 (en) * 2002-12-27 2005-05-03 Freescale Semiconductor, Inc. MRAM architecture
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method
JP3795875B2 (ja) * 2003-05-22 2006-07-12 東芝マイクロエレクトロニクス株式会社 磁気ランダムアクセスメモリ及びそのデータ読み出し方法
US6870784B2 (en) 2003-05-28 2005-03-22 Micron Technology, Inc. Integrated charge sensing scheme for resistive memories
US6873543B2 (en) * 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
US7027318B2 (en) * 2003-05-30 2006-04-11 Hewlett-Packard Development Company, L.P. Method and system for adjusting offset voltage
US6826094B1 (en) 2003-06-02 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic memory cell sensing with first and second currents
US6944053B2 (en) * 2003-06-17 2005-09-13 Hewlett-Packard Development Company, L.P. Magnetic memory with structure providing reduced coercivity
US7027319B2 (en) * 2003-06-19 2006-04-11 Hewlett-Packard Development Company, L.P. Retrieving data stored in a magnetic integrated memory
US6842364B1 (en) 2003-07-07 2005-01-11 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array
US6958933B2 (en) * 2003-07-07 2005-10-25 Hewlett-Packard Development Company, L.P. Memory cell strings
US6982909B2 (en) * 2003-07-07 2006-01-03 Hewlett-Packard Development Company, L.P. System and method for reading a memory cell
US6865108B2 (en) 2003-07-07 2005-03-08 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array
US6836422B1 (en) 2003-07-07 2004-12-28 Hewlett-Packard Development Company, L.P. System and method for reading a memory cell
US6914809B2 (en) * 2003-07-07 2005-07-05 Hewlett-Packard Development Company, L.P. Memory cell strings
US20050014295A1 (en) * 2003-07-16 2005-01-20 Manish Sharma Method of manufacture of a magneto-resistive device
US6912165B2 (en) * 2003-08-22 2005-06-28 International Business Machines Corporation Method for transparent updates of output driver impedance
US6901005B2 (en) * 2003-08-27 2005-05-31 Hewlett-Packard Development Company, L.P. Method and system reading magnetic memory
GB0320339D0 (en) * 2003-08-29 2003-10-01 Isis Innovation Resistance array reader
US7079436B2 (en) * 2003-09-30 2006-07-18 Hewlett-Packard Development Company, L.P. Resistive cross point memory
US6987692B2 (en) * 2003-10-03 2006-01-17 Hewlett-Packard Development Company, L.P. Magnetic memory having angled third conductor
US6930370B2 (en) * 2003-10-08 2005-08-16 Hewlett-Packard Development Company, L.P. Memory with conductors between or in communication with storage units
WO2005036558A1 (en) * 2003-10-14 2005-04-21 Agency For Science, Technology And Research Magnetic memory device
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
JP4767861B2 (ja) * 2003-10-31 2011-09-07 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ ナノコンタクト磁気メモリデバイス
EP1685597A4 (en) * 2003-11-18 2009-02-25 Halliburton Energy Serv Inc HIGH TEMPERATURE DEVICES PLACED ON INSULATING SUBSTRATES
EP1560221B1 (en) * 2004-01-29 2008-09-03 Sharp Kabushiki Kaisha Semiconductor memory device
US6980455B2 (en) * 2004-02-03 2005-12-27 Hewlett-Packard Development Company, L.P. Remote sensed pre-amplifier for cross-point arrays
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7042757B2 (en) * 2004-03-04 2006-05-09 Hewlett-Packard Development Company, L.P. 1R1D MRAM block architecture
JP4153901B2 (ja) 2004-06-15 2008-09-24 シャープ株式会社 半導体記憶装置
JP4295680B2 (ja) 2004-06-15 2009-07-15 シャープ株式会社 半導体記憶装置
JP4189395B2 (ja) 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
JP4427464B2 (ja) * 2005-02-02 2010-03-10 シャープ株式会社 不揮発性半導体記憶装置及びその動作方法
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US20060239056A1 (en) * 2005-04-22 2006-10-26 Dietmar Gogl Generation of MRAM programming currents using external capacitors
US8102018B2 (en) * 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
US8008745B2 (en) * 2005-05-09 2011-08-30 Nantero, Inc. Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
TWI260643B (en) * 2005-12-30 2006-08-21 Ind Tech Res Inst Organic memory
KR100735525B1 (ko) * 2006-01-04 2007-07-04 삼성전자주식회사 상변화 메모리 장치
JP5170845B2 (ja) * 2006-03-06 2013-03-27 日本電気株式会社 半導体記憶装置とその動作方法
JP4199781B2 (ja) 2006-04-12 2008-12-17 シャープ株式会社 不揮発性半導体記憶装置
JP2008217844A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
JP4410272B2 (ja) * 2007-05-11 2010-02-03 株式会社東芝 不揮発性メモリ装置及びそのデータ書き込み方法
JP5093234B2 (ja) 2007-05-29 2012-12-12 日本電気株式会社 磁気ランダムアクセスメモリ
US7701791B2 (en) * 2007-07-26 2010-04-20 Unity Semiconductor Corporation Low read current architecture for memory
US8737151B2 (en) 2007-07-26 2014-05-27 Unity Semiconductor Corporation Low read current architecture for memory
WO2009060783A1 (ja) * 2007-11-08 2009-05-14 Nec Corporation Ｍｒａｍの読み出し方法
JP2009211733A (ja) * 2008-02-29 2009-09-17 Toshiba Corp 磁気記憶装置
US7505334B1 (en) * 2008-05-28 2009-03-17 International Business Machines Corporation Measurement method for reading multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US8159858B2 (en) 2008-12-19 2012-04-17 Unity Semiconductor Corporation Signal margin improvement for read operations in a cross-point memory array
JP4936484B2 (ja) * 2010-03-17 2012-05-23 シャープ株式会社 不揮発性半導体記憶装置
CN103222002B (zh) * 2010-11-19 2018-04-24 慧与发展有限责任合伙企业 用于读取阵列中的电阻开关器件的电路和方法
CN102959636B (zh) * 2011-06-27 2014-12-31 松下电器产业株式会社 非易失性半导体存储装置及其读出方法
WO2013015768A1 (en) * 2011-07-22 2013-01-31 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
WO2013032424A1 (en) 2011-08-26 2013-03-07 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
US9755640B2 (en) * 2013-01-08 2017-09-05 Universal Clement Corporation Resistive input system with resistor matrix
WO2014175896A1 (en) * 2013-04-26 2014-10-30 Freescale Semiconductor, Inc. Voltage initialization of a memory
KR102157357B1 (ko) * 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
WO2016118165A1 (en) * 2015-01-23 2016-07-28 Hewlett Packard Enterprise Development Lp Sensing an output signal in a crossbar array
US10236053B1 (en) 2017-10-17 2019-03-19 R&D 3 Llc Method and circuit device incorporating time-to-transition signal node sensing
US11501826B2 (en) 2017-10-17 2022-11-15 R&D3 Llc Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US11200297B2 (en) 2019-06-12 2021-12-14 International Business Machines Corporation Integrator voltage shifting for improved performance in softmax operation
US10839900B1 (en) 2019-06-12 2020-11-17 International Business Machines Corporation Parasitic voltage drop compensation in large cross-point arrays
JP2021150497A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 記憶装置
US11289144B1 (en) 2020-09-25 2022-03-29 Nxp Usa, Inc. Non-volatile memory with virtual ground voltage provided to unselected column lines during memory write operation
US11348628B2 (en) 2020-09-25 2022-05-31 Nxp Usa, Inc. Non-volatle memory with virtual ground voltage provided to unselected column lines during memory read operation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
DE19744095A1 (de) 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US6111783A (en) * 1999-06-16 2000-08-29 Hewlett-Packard Company MRAM device including write circuit for supplying word and bit line current having unequal magnitudes
US6097626A (en) * 1999-07-28 2000-08-01 Hewlett-Packard Company MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells
US6128239A (en) * 1999-10-29 2000-10-03 Hewlett-Packard MRAM device including analog sense amplifiers
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers

Also Published As

Publication number Publication date
EP1152429A2 (en) 2001-11-07
CN1327238A (zh) 2001-12-19
US6259644B1 (en) 2001-07-10
EP1152429A3 (en) 2002-02-20
JP2002008369A (ja) 2002-01-11

Similar Documents

Publication Publication Date Title
CN1197081C (zh) 一种数据存储器件
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
CN100351943C (zh) 混合阻性交叉点存储单元阵列及其制造方法
US6128239A (en) MRAM device including analog sense amplifiers
US8385114B2 (en) Nonvolatile memory circuit using spin MOS transistors
US7085174B2 (en) Semiconductor memory device with current driver providing bi-directional current to data write line
US7277319B2 (en) System and method for reading a memory cell
US9672885B2 (en) MRAM word line power control scheme
CN1444228A (zh) 用于横跨一存储器阵列执行等电势读出以消除漏电流的方法和系统
CN1455412A (zh) 具有电荷注入差动读出放大器的电阻性交叉点存储阵列
CN1345067A (zh) 可容忍短路的电阻交叉点阵列
CN1455414A (zh) 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN1505043A (zh) 非易失性存储单元及非易失性半导体存储装置
CN1851823A (zh) 磁性随机处理存储器装置
US9524767B2 (en) Bitcell wth magnetic switching elements
CN1534679A (zh) 利用磁阻效应存储信息的磁随机存取存储器
US6870759B2 (en) MRAM array with segmented magnetic write lines
CN1851822A (zh) 磁性随机处理存储器装置
TW202011409A (zh) 非揮發性記憶裝置
EP3975185A1 (en) Non-volatile memory having virtual ground circuitry
US7349244B2 (en) Magnetic memory device
US20040160251A1 (en) High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell
US20070097733A1 (en) Controllably connectable strings of MRAM cells
US6958928B2 (en) Thin film magnetic memory device with memory cell having magnetic tunnel junction
CN1229807C (zh) 具有短读出时间的存储设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: California, USA

Patentee before: Hewlett-Packard Co.

CX01 Expiry of patent term

Granted publication date: 20050413

CX01 Expiry of patent term