CN1186335A - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN1186335A CN1186335A CN97114677A CN97114677A CN1186335A CN 1186335 A CN1186335 A CN 1186335A CN 97114677 A CN97114677 A CN 97114677A CN 97114677 A CN97114677 A CN 97114677A CN 1186335 A CN1186335 A CN 1186335A
- Authority
- CN
- China
- Prior art keywords
- trap
- oxide layer
- basic unit
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 210000003323 beak Anatomy 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 32
- 230000004888 barrier function Effects 0.000 claims 4
- 239000011229 interlayer Substances 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 75
- 238000006396 nitration reaction Methods 0.000 description 22
- 230000003647 oxidation Effects 0.000 description 16
- 239000000203 mixture Substances 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
一种适于改善有源区的窄宽度效应的制造半导体器件的方法,该方法包括以下步骤:在半导体衬底表面下形成n阱和p阱;形成基层氧化层,使p阱上的厚度厚于n阱上的厚度;在n阱和p阱之间形成场氧化层,使n阱上的鸟嘴小于p阱上的鸟嘴。
Description
本发明涉及一种制造半导体器件的方法，特别涉及适于改善有源区的窄宽度效应的制造半导体器件的方法。
一般的互补金属氧化半导体(此后称之为CMOS)包括有较经济功耗特性的PMOS和与PMOS对称的可高速工作的NMOS。其工艺步骤复杂，集成度低，但其功耗很经济。
为了提高集成度已进行了开发和研究，所以有源区已变得较窄。相应地，有源区越小阈值电压波动越大。
下面结合附图说明制造CMOS的常规方法。
图1是一般晶体管的布局图，图2a-2f是展示制造CMOS常规方法的剖面图，图3是展示关于NMOS和PMOS晶体管结构的剖面图，该图是沿图1中的A-A′线所取的剖面图。
参见图1，栅极26与有源区30成直角。杂质区(未示出)位于栅极26两侧的有源区30中。金属布线29与杂质区接触。
下面结合附图说明制造CMOS的常规方法。
首先，参见2a，在p型半导体衬底11上依次形成早期氧化层12、第一氮化层13和第一光刻胶膜14。接着，用曝光和显影工艺选择地对光刻胶层14构图，以除去将要形成n阱的部位上的光刻胶膜。随后，用光刻胶膜14作掩模，选择地除去第一氮化层13。然后，在半导体衬底11中注入n型杂质离子，然后进行再扩散，从而在半导体衬底11表面下形成n阱15。
参见图2b，用氮化层13作掩模，在半导体衬底11表面上生长第一氧化层16。接着，去掉保留下来的氮化层13。然后，用第一氧化层16作掩模，注入p型杂质，并进行再扩散，在半导体衬底11表面下邻近n阱15形成p阱17。
参见图2c，除去早期氧化层12和第一氧化层16，然后，依次形成基层氧化层18、第二氮化层19和第二光刻胶膜20。接着，利用曝光和显影工艺，选择地去掉器件隔离区位置上的第二光刻胶膜20。用光刻胶图形20作掩模，依次腐蚀第二氮化层19和基层氧化层18。
参见图2d，去除保留下来的光刻胶膜20。接着，用第二氮化层19作掩模，注入场离子，在器件隔离区位置生长场氧化层21。然后，去掉第二氮化层19和基层氧化层18。
参见图2e，在整个表面上涂敷第三光刻胶膜(未示出)，然后进行曝光和显影，以保留n阱15上的光刻胶膜。然后，用第三光刻胶图形作掩模，注入p型离子，同时形成第一场停止区22a和第一穿通停止区23a。此后，去掉保留的光刻胶膜。随后，在整个表面上涂敷第四光刻胶膜(未示出)，并利用曝光和显影工艺选择地构图，从而去掉n阱15上的光刻胶。用第四光刻胶图形作掩模，注入n型杂质离子，以同时形成第二场停止区22b和第二穿通停止区23b。然后，去掉留下的第四光刻胶膜。接着，在p阱17、场氧化层21和n阱15上依次形成栅氧化层、多晶硅层、和栅覆盖氧化层，然后进行选择性腐蚀，在场氧化层21之间的有源区上形成包括栅氧化层24和栅覆盖层25的栅极26。
参见图2f，用栅极26作掩模，在n阱15中注入p型离子，并在p阱17中注入n型杂质离子，从而形成杂质区27。此后，在杂质区27及栅极26和场氧化层21上依次形成层间介质(ILD)层28和第五光刻胶膜(未示出)。接着，利用曝光和显影工艺选择地去除杂质区27上的第五光刻胶膜。用第五光刻胶图形作掩模，选择地腐蚀ILD层28。然后去除第五光刻胶膜。随后，在包括杂质区27的ILD层28上形成导电层29及第六光刻胶膜(未示出)，对光刻胶膜进行曝光和显影工艺，以去除栅极26上的光刻胶。用第六光刻胶图形作掩模，选择地腐蚀导电层29。然后，去掉留下来的第六光刻胶膜。从而完成常规CMOS。此时，n阱15和p阱17上分别形成了PMOS和NMOS。
图3是展示关于NMOS和PMOS晶体管结构的剖面图，该图是沿图1中的A-A′线所取的剖面图。
如图3所示，晶体管包括同时在半导体衬底11中形成的场停止区22和穿通停止区23、形成于场停止区22上的场氧化层21、穿通停止区23上的栅氧化层24、栅氧化层24及场氧化层21上的栅极26、依次形成于栅极26上的栅覆盖氧化层25和ILD层28。此时，栅极26有一台阶覆盖。
制造半导体器件的常规方法有以下问题。
如上所述，PMOS的基层氧化层越厚阈值电压的波动越小。NMOS的基层氧化层越薄阈值电压波动越小。然而，由于PMOS的基层氧化层与NMOS的基层氧化层厚度相同，所以在PMOS和NMOS情况下无法实现良好的窄宽度效应。
因此，本发明旨在提供一种制造半导体器件的方法，基本上能解决由现有技术的局限和缺点造成的一个或多个问题。
本发明的目的是提供一种制造半导体器件的方法，其中NMOS和PMOS的基层氧化层厚度不同，从而在PMOS和NMOS情况下实现窄宽度效应。
本发明的其它特点和优点如说明书所述，部分可从说明书中显现，或可以实施本发明获知。特别是书面说明和权利要求书及附图中指出的结构将会实现和获得本发明的目的和优点。
为了实现这些和其它优点，根据本发明的目的，正如所概述和概要说明的那样，制造半导体器件的方法包括下列步骤：在半导体衬底表面下形成n阱和p阱；形成基层氧化层，使p阱上的该层厚于n阱上的该层；及在n阱和p阱之间形成场氧化层，n阱上的该层有比p阱上小的鸟嘴。
应该明白，上述的概括说明和以下的详细说明皆是例证性和说明性的、旨在对所申请的发明作进一步地说明。
结合以下详细说明及各附图，会容易理解本发明的这些和各种其它目的、特点及优点。各附图中：
图1是一般晶体管的布局图；
图2a-2f是展示制造CMOS的常规方法的工艺步骤的剖面图；
图3是关于NMOS和PMOS一般晶体管的布局，该图是沿图1中A-A′线所取的剖面图；
图4a-4h是展示根据本发明第一实施例的制造CMOS方法的工艺步骤的剖面图；
图5a-5g是展示根据本发明第二实施例的制造CMOS方法的工艺步骤的剖面图；
图6是展示根据本发明的关于PMOS的CMOS结构的剖面图，该图是沿图1中的A-A′线所取的剖面图；
图7是展示根据本发明的关于NMOS的CMOS结构的剖面图，该图是沿图1中的A-A′线所取的剖面图。
下面结合示于附图中的实例对本发明的优选实施例作详细说明。
参见图4a-4h，这些图展示了根据本发明第一实施例的一种制造CMOS的方法。
首先，参见图4a，在p型半导体衬底31上依次形成早期氧化层32、第一氮化层33、第一光刻胶膜34。随后，对第一光刻胶膜34进行曝光并显影，以去除n阱上的光刻胶。用光刻胶图形34作掩模，选择地除去第一氮化层33，然后注入n型杂质离子，并再扩散，从而在p型半导体衬底31表面下形成n阱35。
参见图4b，依次去除n阱35上的早期氧化层32和第一光刻胶膜34。接着，用第一氮化层33作掩模，在半导体衬底31表面上生长第一氧化层36。然后，去除第一氮化层33。此后，用第一氧化层36作掩模，注入p型杂质离子，并进行再扩散，从而在半导体衬底31的表面下邻近n阱35形成p型阱37。
参见图4c，去除早期氧化层32和第一氧化层36，然后在整个表面上依次形成第一基层氧化层38和第二光刻胶膜39。利用曝光和显影工艺，对第二光刻胶膜39构图，只去除n阱35上的光刻胶膜39。用第二光刻胶图形39作掩模，选择地腐蚀第一基层氧化层38。接着，去除保留的第二光刻胶膜39。
参见图4d，在包括第一基层氧化层38的半导体衬底31的整个表面上生长第二基层氧化层40。结果，p阱37上的整个基层氧化层厚于n阱35上的整个基层氧化层。
参见图4e，在第二基层氧化层40上依次形成第二氮化层41和第三光刻胶膜42。接着，利用曝光和显影工艺，对第三光刻胶膜42选择地构图，以去除器件隔离区位置上的光刻胶。用第三光刻胶图形42作掩模，选择地腐蚀第二氮化层41及第一和第二基层氧化层38和40。
参见图4f，除去第三光刻胶膜42。用第二氮化层41作掩模，注入场离子，在半导体衬底31的表面上生长场氧化层43。随后，去除第二氮化层41及第一和第二基层氧化层38和40。此时，由于整个基层氧化层局部厚度不同，所以利用第一和第二基层氧化层去掉了n阱35上场氧化层43的鸟嘴部分，由此n阱35上场氧化层43的鸟嘴小于p阱37上场氧化层43的鸟嘴。
参见图4g，利用光腐蚀工艺，在n阱35中注入n型杂质离子，在p阱中注入p阱杂质离子，从而同时形成场停止区44和穿通停止区45。在p型阱37及场氧化层43和n阱35上依次形成栅氧化层、多晶硅层和栅覆盖氧化层，然后，进行选择地腐蚀，在场氧化层43之间的有源区上形成栅氧化层46、栅覆盖氧化层47和栅极48。
参见图4h，用栅极48作掩模，在n阱35中注入p型杂质离子，在p阱37中注入n型杂质离子，从而形成杂质区49。随后，在杂质49及栅极48和场氧化层43上依次形成ILD层50和第四光刻胶膜(未示出)。此后，用曝光并显影，对第四光刻胶膜构图，以去除杂质区上的光刻胶膜。用第四光刻胶图形作掩模，选择地腐蚀ILD层50。然后，去除保留的第四光刻胶膜。接着，在ILD层50及杂质区49表面上依次形成导电层51和第五光刻胶膜(未示出)。然后，用曝光并显影，选择地对第五光刻胶膜构图，以去除栅极48上的光刻胶。用第五光刻胶图形作掩模，选择地腐蚀导电层51。然后去除保留的第五光刻胶膜。
参见图5a-5g，这些图示出了根据本发明第二实施例制造CMOS的方法。
首先，参见图5a，在p型半导体衬底31上依次形成早期氧化层32、第一氮化层33、第一光刻胶膜34。随后，用曝光并显影对第一光刻胶膜34选择地构图，以去除n阱上的光刻胶。用第一光刻胶图形34作掩模，然后注入n型杂质离子，并再扩散，从而在半导体衬底31表面下形成n阱35。
参见图5b，去除n阱35上的早期氧化层32和保留的第一光刻胶膜34。接着，用第一氮化层33作掩模，生长第一氧化层36。然后，用第一氧化层36作掩模，注入p型杂质离子，并进行再扩散，从而在半导体衬底31的表面下形成邻近n阱35的p阱37。
参见图5c，去除早期氧化层32和第一氧化层36，然后在整个表面上依次形成第一基层氧化层38和第二光刻胶膜39。接着，利用曝光和显影工艺，对第二光刻胶膜39选择地构图，只去除n阱35上的光刻胶膜。用第二光刻胶图形39作掩模，选择地腐蚀第一基层氧化层38预定厚度，然后，去除保留的光刻胶膜39。因而，在p阱37上的基层氧化层厚于n阱35上的基层氧化层。
参见图5d，在第一基层氧化层38上依次形成第二氮化层41和第三光刻胶膜42。接着，用曝光并显影，对第三光刻胶膜42构图，以去除器件隔离区位置上的光刻胶膜。用第三光刻胶图形42作掩模，选择地腐蚀第二氮化层41和第一氧化层38。
参见图5e，去除保留的第三光刻胶膜42。用第二氮化层41作掩模，注入场离子，并生长场氧化层43。随后，去除第二氮化层41和第一基层氧化层38。此时，由于整个基层氧化层的厚度不同，所以n阱35上场氧化层43的鸟嘴小于p阱37上场氧化层的鸟嘴。
参见图5f，在p阱37及场氧化层43和n阱35上利用光腐蚀工艺，在n阱35中注入n型杂质离子，在p阱中注入p阱杂质离子，从而形成场停止区44和穿通停止区45。在p阱和n阱37和35及场氧化层43上依次形成栅氧化层、多晶硅层和栅覆盖氧化层，然后，进行选择地腐蚀，在场氧化层43之间的有源区上形成栅氧化层46、栅覆盖氧化层47和栅极48的叠层。
参见图5g，用栅极48作掩模，在n阱35中注入p型杂质离子，在p阱37中注入n型杂质离子，从而形成杂质区49。接着，在杂质区49及栅极48和场氧化层43上依次形成ILD层50和第四光刻胶膜(未示出)。此后，用曝光并显影，对第四光刻胶膜构图，以去除杂质区49上的光刻胶膜。用第四光刻胶图形作掩模，选择地腐蚀ILD层50。然后，去除保留的第四光刻胶膜。然后，在ILD层50及杂质区49上依次形成导电层51和第五光刻胶膜(未示出)。然后，用曝光并显影，对第五光刻胶膜构图，以只去除栅极48上的光刻胶膜。用第五光刻胶图形作掩模，选择地腐蚀导电层51。然后去除保留的第五光刻胶膜。
图6是关于PMOS的剖面图，该图是沿图1中的A-A′线所取的剖面图，图7是关于NMOS的剖面图，该图是沿图1中的A-A′线所取的剖面图。
如图6和7所示，PMOS和NMOS皆包括：形成于限定了有源区和场区的半导体衬底31的场区上的场氧化层43；场氧化层43之下的场停止区44，和有源区中的穿通停止区45；依次形成于半导体衬底31的有源区上的栅氧化层46、栅极48、栅覆盖氧化层47；及形成于整个表面上的ILD层50。然而，PMOS和NMOS之间存在着差别。如图6所示，在PMOS中形成平面化的有源区。在有源区和场氧化层43界面中，示于图7的有源区要在较低位置形成。
制造半导体器件的方法有以下优点，在NMOS和PMOS上形成有不同厚度的基层氧化层，并且场氧化层利用热氧化工艺形成，由此改善了PMOS和NMOS的窄宽度效应。
显然，对于本领域的普通技术人员来说，在不脱离本发明精神或范围的情况下，可以做出各种改型和变化。但是，本发明将覆盖这些会落入权利要求书及其延伸的范围内的改型和变化。
Claims (15)
1.一种制造半导体器件的方法，该方法包括以下步骤：
在半导体衬底表面下形成n阱和p阱；
形成基层氧化层，使p阱上的厚度厚于n阱上的厚度；
在n阱和p阱之间形成场氧化层，使n阱上的鸟嘴小于p阱上的鸟嘴。
2.根据权利要求1的方法，其中，形成基层氧化层的工艺步骤还包括以下步骤：
在半导体衬底p阱上形成第一基层氧化层；及
在p阱和n阱的衬底上形成第二基层氧化层。
3.根据权利要求1的方法，其中，形成基层氧化层的工艺步骤还包括以下步骤：
在半导体衬底上形成第一基层氧化层；
按预定厚度腐蚀n阱上的第一基层氧化层。
4.一种制造半导体器件的方法，该方法包括以下步骤：
在半导体衬底的指定部分的表面之下形成n阱；
在n阱的半导体衬底表面之下形成热氧化层；
用热氧化层作掩模，在半导体衬底表面下形成p阱，并去除热氧化层；
在p阱上形成第一基层氧化层；
在第一基层氧化层和n阱上形成第二基层氧化层；
选择地去除p阱和n阱界面处隔离区上的第一和第二基层氧化层，然后在隔离区上形成隔离氧化层；
去除第一和第二基层氧化层。
5.根据权利要求4的方法，其中，所述隔离氧化层在n阱上的鸟嘴小于p阱上的鸟嘴。
6.根据权利要求4的方法，还包括以下步骤：
在p阱和n阱上皆形成栅极；
用栅极作掩模，在每个栅极两侧的半导体衬底的每个阱中形成相反导电类型的杂质区。
7.根据权利要求6的方法，在形成栅极的工艺步骤之前还包括以下步骤：
在半导体衬底的每个阱中注入相反导电类型的离子，以形成沟道停止区和穿通停止区。
8.根据权利要求6的方法，在形成杂质区后还包括以下步骤：
在整个表面上形成在每个杂质区上具有接触孔的绝缘层；
形成导电层，该层通过接触孔与杂质区接触。
9.根据权利要求8的方法，其中，所述绝缘层是层间介质层。
10.一种制造半导体器件的方法，该方法包括以下步骤；
在半导体衬底指定部分的表面之下形成n阱；
在n阱的半导体衬底表面上形成热氧化层；
用热氧化层作掩模，在半导体衬底表面下形成p阱，并去除热氧化层；
在半导体衬底整个表面上形成第一基层氧化层；
去除n阱上的第一基层氧化层一预定的厚度；
选择地去除p阱和n阱界面处隔离区上的第一基层氧化层，并在隔离区上形成隔离氧化层；
去除第一基层氧化层。
11.根据权利要求10的方法，其中，所述隔离氧化层在n阱上的鸟嘴小于在p阱的鸟嘴。
12.根据权利要求10的方法，还包括以下步骤；
在p阱和n阱上皆形成栅极；
用栅极作掩模，在栅极两侧的每个阱中形成相反导电类型的杂质区。
13.根据权利要求12的方法，在形成栅极的工艺步骤之前还包括以下步骤：
在半导体衬底的每个阱中注入相反导电类型的离子，以形成沟道停止区和穿通停止区。
14.根据权利要求12的方法，在形成杂质区后还包括以下步骤：
在整个表面上形成在每个杂质区上具有接触孔的绝缘层；
形成导电层，该层通过接触孔与杂质区接触。
15.根据权利要求14的方法，其中，所述绝缘层是层间介质层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR72201/96 | 1996-12-26 | ||
| KR1019960072201A KR100232197B1 (ko) | 1996-12-26 | 1996-12-26 | 반도체 소자의 제조 방법 |
| KR72201/1996 | 1996-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1186335A true CN1186335A (zh) | 1998-07-01 |
| CN1110852C CN1110852C (zh) | 2003-06-04 |
Family
ID=19491000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97114677A Expired - Fee Related CN1110852C (zh) | 1996-12-26 | 1997-07-16 | 制造半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5795802A (zh) |
| JP (1) | JP3079369B2 (zh) |
| KR (1) | KR100232197B1 (zh) |
| CN (1) | CN1110852C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981425A (zh) * | 2016-01-19 | 2017-07-25 | 北大方正集团有限公司 | Mos管的制作方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW336349B (en) * | 1997-11-14 | 1998-07-11 | United Microelectronics Corp | Process for producing IC well construction |
| JP2001077196A (ja) * | 1999-09-08 | 2001-03-23 | Sony Corp | 半導体装置の製造方法 |
| KR100410574B1 (ko) * | 2002-05-18 | 2003-12-18 | 주식회사 하이닉스반도체 | 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법 |
| WO2006075444A1 (ja) * | 2005-01-12 | 2006-07-20 | Sharp Kabushiki Kaisha | 半導体装置の製造方法、及び半導体装置 |
| US7364997B2 (en) * | 2005-07-07 | 2008-04-29 | Micron Technology, Inc. | Methods of forming integrated circuitry and methods of forming local interconnects |
| KR102502505B1 (ko) | 2022-03-14 | 2023-02-23 | 주식회사 지성바이오텍 | 열풍기 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462846A (en) * | 1979-10-10 | 1984-07-31 | Varshney Ramesh C | Semiconductor structure for recessed isolation oxide |
| JPH0648716B2 (ja) * | 1985-11-30 | 1994-06-22 | ヤマハ株式会社 | 集積回路装置の製法 |
| US4929565A (en) * | 1986-03-04 | 1990-05-29 | Motorola, Inc. | High/low doping profile for twin well process |
| JPH0272661A (ja) * | 1988-09-07 | 1990-03-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5024961A (en) * | 1990-07-09 | 1991-06-18 | Micron Technology, Inc. | Blanket punchthrough and field-isolation implant for sub-micron N-channel CMOS devices |
| JPH04115525A (ja) * | 1990-09-05 | 1992-04-16 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| WO1993007641A1 (en) * | 1991-10-01 | 1993-04-15 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacture thereof |
| JPH05121675A (ja) * | 1991-10-28 | 1993-05-18 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH07211783A (ja) * | 1994-01-24 | 1995-08-11 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
-
1996
- 1996-12-26 KR KR1019960072201A patent/KR100232197B1/ko not_active IP Right Cessation
-
1997
- 1997-07-16 CN CN97114677A patent/CN1110852C/zh not_active Expired - Fee Related
- 1997-09-03 US US08/922,384 patent/US5795802A/en not_active Expired - Lifetime
- 1997-11-05 JP JP09302559A patent/JP3079369B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981425A (zh) * | 2016-01-19 | 2017-07-25 | 北大方正集团有限公司 | Mos管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3079369B2 (ja) | 2000-08-21 |
| CN1110852C (zh) | 2003-06-04 |
| KR100232197B1 (ko) | 1999-12-01 |
| JPH10189760A (ja) | 1998-07-21 |
| US5795802A (en) | 1998-08-18 |
| KR19980053145A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1134061C (zh) | 一种形成集成电路芯片的方法 | |
| CN1210808C (zh) | 场效应晶体管 | |
| KR960006013A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN1790672A (zh) | Cmos图像传感器及其制造方法 | |
| CN1507057A (zh) | 多重栅极结构及其制造方法 | |
| CN1075246C (zh) | 半导体器件及其制造方法 | |
| KR940012648A (ko) | 상보형 반도체장치 및 그 제조방법 | |
| CN1449573A (zh) | 解决与蚀刻沟道过程有关的光学边缘效应的器件与方法 | |
| KR950010054B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| CN1110852C (zh) | 制造半导体器件的方法 | |
| CN1096114C (zh) | 具有双栅极半导体器件的制造方法 | |
| CN1110075C (zh) | 制造半导体器件的方法 | |
| CN1041472C (zh) | 薄膜晶体管及其制造方法 | |
| CN1101457A (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
| CN1719594A (zh) | 半导体集成电路装置的制造方法 | |
| CN1213185A (zh) | 绝缘栅型半导体器件及其制法 | |
| KR940005291B1 (ko) | 불순물 편석현상을 이용한 반도체장치의 제조방법 | |
| KR20030079806A (ko) | 적층형 게이트 전극을 갖는 반도체 장치의 제조 방법 | |
| CN1645573A (zh) | 半导体装置的制造方法 | |
| US5279979A (en) | Semiconductor having diffusion region separated from the gap electrode and wiring layer | |
| KR20050071020A (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| CN1113415C (zh) | 半导体存储器及其制造方法 | |
| KR960013507B1 (ko) | Sram의 제조방법 | |
| KR100223020B1 (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030604 Termination date: 20130716 |