CN117500321A - 显示基板和显示装置 - Google Patents

Abstract

一种显示基板和显示装置。显示基板包括设置在基底上的驱动结构层，驱动结构层包括多个单元行，单元行包括沿着第一方向依次排列的多个电路单元，多个单元行沿着第二方向依次设置，第一方向与第二方向交叉；至少一个电路单元包括像素驱动电路，所述像素驱动电路至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一节点和第二节点；至少一个电路单元中，所述第一晶体管和所述第七晶体管设置在所述第三晶体管在所述第二方向的同一侧。

Description

显示基板和显示装置

本案是专利申请202210913154.4的分案申请，原申请的申请日为：2022年8月1日，申请号为：202210913154.4，发明创造名称为：显示基板及其制备方法、显示装置。

技术领域

本文涉及但不限于显示技术领域，具体涉及一种显示基板和显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

经本申请发明人研究发现，现有显示基板存在显示均一性不良的问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开所要解决的技术问题是，提供一种显示基板和显示装置，以避免增加像素驱动电路中寄生电容。

一方面，本公开提供了一种显示基板，包括设置在基底上的驱动结构层，所述驱动结构层包括多个单元行，所述单元行包括沿着第一方向依次排列的多个电路单元，所述多个单元行沿着第二方向依次设置，所述第一方向与所述第二方向交叉；至少一个电路单元包括像素驱动电路，所述像素驱动电路至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一节点和第二节点；所述第一晶体管的第一极与第一初始信号线连接，所述第一晶体管的第二极与所述第二节点连接，所述第二晶体管的第一极与所述第二节点连接，所述第二晶体管的第二极与所述第三晶体管的第二极和所述第六晶体管的第一极连接，所述第三晶体管的第一极与所述第一节点连接，所述第四晶体管的第一极与数据信号线连接，所述第四晶体管的第二极与所述第一节点连接，所述第五晶体管的第一极与第一电源线连接，所述第五晶体管的第二极与所述第一节点连接，所述第六晶体管的第二极与所述第七晶体管的第二极连接，所述第七晶体管的第一极与第二初始信号线连接；至少一个电路单元中，所述第一晶体管和所述第七晶体管设置在所述第三晶体管在所述第二方向的同一侧。

在示例性实施方式中，至少一个电路单元还包括沿着所述第一方向延伸的第二扫描信号线，至少一个电路单元中，所述第一晶体管的栅电极和所述第七晶体管的栅电极与同一条第二扫描信号线连接。

在示例性实施方式中，至少一个电路单元中，所述第三晶体管的有源层的形状为沿着所述第一方向延伸的直线形。

在示例性实施方式中，至少一个电路单元中，所述第一晶体管、第五晶体管、第六晶体管和第七晶体管设置在所述第三晶体管所述第二方向的同一侧，所述第二晶体管和第四晶体管设置在所述第三晶体管在所述第二方向的另一侧。

在示例性实施方式中，所述第二节点在基底上的正投影与所述第一电源线在基底上的正投影至少部分交叠。

在示例性实施方式中，在所述第一方向上，所述第二节点位于所述第一初始信号线和所述第二初始信号线之间。

在示例性实施方式中，至少一个电路单元还包括沿着所述第一方向延伸的发光控制线，所述发光控制线与所述第五晶体管的栅电极和所述第六晶体管的栅电极连接，所述第二节点在基底上的正投影与所述发光控制线在基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个电路单元还包括沿着所述第一方向延伸的第一扫描信号线和发光控制线，所述第一扫描信号线与所述第二晶体管的栅电极和所述第四晶体管的栅电极连接，所述发光控制线与所述第五晶体管的栅电极和所述第六晶体管的栅电极连接；所述第二节点在基底上的正投影与所述第一扫描信号线在基底上的正投影至少部分交叠，所述第二节点在基底上的正投影与所述发光控制线在基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个电路单元中，所述第二节点在基底上的正投影与所述第一扫描信号线在基底上的正投影的交叠面积，与所述第二节点在基底上的正投影与所述发光控制线在基底上的正投影的交叠面积相同。

在示例性实施方式中，在垂直于所述基底的平面内，所述驱动结构层包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述第二节点设置在所述第三导电层中。

在示例性实施方式中，所述第二初始信号线设置在所述第三导电层中，所述数据信号线设置在所述第四导电层中，所述数据信号线在基底上的正投影与所述第二初始信号线在基底上的正投影至少部分交叠。

在示例性实施方式中，所述像素驱动电路还包括第一屏蔽电极，所述第一屏蔽电极与所述第一初始信号线连接，所述第一屏蔽电极在基底上的正投影与所述第一晶体管的有源层在基底上的正投影至少部分交叠。

在示例性实施方式中，所述第一屏蔽电极与所述第一初始信号线为相互连接的一体结构。

在示例性实施方式中，所述第二初始信号线在基底上的正投影与所述第二晶体管的有源层在基底上的正投影至少部分交叠。

在示例性实施方式中，所述第五晶体管的第一极与所述第五晶体管的有源层的第一区连接的过孔、所述第六晶体管的第二极与所述第六晶体管的有源层的第二区连接的过孔、所述第一初始信号线与所述第一晶体管的有源层的第一区连接的过孔、以及所述第二节点与所述第一晶体管的有源层的第二区连接的过孔在基底上的正投影与孔延伸线在基底上的正投影至少部分交叠，所述孔延伸线为沿着所述第一方向延伸的直线。

在示例性实施方式中，至少一个电路单元还包括沿着所述第一方向延伸的发光控制线，所述发光控制线与所述第五晶体管的栅电极和所述第六晶体管的栅电极连接，所述孔延伸线位于所述发光控制线远离所述第三晶体管的一侧。

在示例性实施方式中，所述驱动结构层还包括至少两个虚设行，所述虚设行包括沿着第一方向依次排列的多个虚设单元，所述多个单元行和至少两个虚设行沿着第二方向设置；至少一个虚设单元包括虚设像素电路，所述虚设像素电路至少包括半导体主体部和存储电容，所述存储电容包括第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠；在所述第一方向上相邻的所述半导体主体部通过第三辅助连接线相互连接形成所述第一连接线或者所述第二连接线，或者，在所述第一方向上相邻的所述第一极板通过第一辅助连接线相互连接形成所述第一连接线或者所述第二连接线，或者，在所述第一方向上相邻的所述第二极板通过第二辅助连接线相互连接形成所述第一连接线或者所述第二连接线。

在示例性实施方式中，至少一个虚设单元的虚设像素电路与第一虚设信号线、第二虚设信号线和/或虚设发光线连接，所述第一虚设信号线、第二虚设信号线和/或虚设发光线沿着所述第一方向延伸到所述显示基板的一侧或两侧后与边框区域的边框电源引线连接，所述边框电源引线被配置为传输高电压电源信号或者低电压电源信号。

在示例性实施方式中，至少一个虚设单元的虚设像素电路还包括第一虚设晶体管、第二虚设晶体管、第三虚设晶体管、第四虚设晶体管、第五虚设晶体管、第六虚设晶体管和第七虚设晶体管，所述第三虚设晶体管的有源层作为所述半导体主体部，所述第一虚设晶体管、第二虚设晶体管、第四虚设晶体管、第五虚设晶体管、第六虚设晶体管、第七虚设晶体管的有源层缺少沟道区。

在示例性实施方式中，在所述第二方向相邻的虚设行之间，设置有一个或者两个单元行。

在示例性实施方式中，所述虚设行的第二方向尺寸小于或者等于所述单元行的第二方向尺寸。

在示例性实施方式中，所述发光单元至少包括阳极，所述阳极在所述基底上的正投影与所述第一连接线在所述基底上的正投影至少部分交叠；和/或，所述阳极在所述基底上的正投影与所述第二连接线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，对于相同颜色发光单元的阳极，所述阳极在基底上的正投影与所述第一连接线在基底上的正投影具有第一交叠区域，所述阳极在基底上的正投影与所述第二连接线在基底上的正投影具有第二交叠区域，所述阳极在基底上的正投影与至少一个电路单元中所述像素驱动电路的第二极板在基底上的正投影具有第三交叠区域，至少一个所述第一交叠区域的面积小于所述第三交叠区域的面积，至少一个所述第二交叠区域的面积小于所述第三交叠区域的面积。

另一方面，本公开还提供了一种显示装置，包括前述的显示基板。

本公开提供了一种显示基板和显示装置，通过将第一晶体管和第七晶体管设置在第三晶体管第二方向的同一侧，既可以实现第一晶体管和第七晶体管的同极复位，又可以避免像素驱动电路中寄生电容的增加，提高了显示均一性，提高了显示品质和显示质量。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板中显示区域的剖面结构示意图；

图4为一种像素驱动电路的等效电路示意图；

图5为本公开实施例一种显示基板中发光结构层的平面结构示意图；

图6为本公开实施例一种显示基板中驱动电路层的平面结构示意图；

图7为本公开示例性实施例一种第一电路区的排布示意图；

图8为本公开示例性实施例另一种第一电路区的排布示意图；

图9为本公开示例性实施例又一种第一电路区的排布示意图；

图10为本公开示例性实施例又一种第一电路区的排布示意图；

图11为本公开示例性实施例一种第二电路区的平面结构示意图；

图12为本公开示例性实施例一种第一电路区的结构示意图；

图13为本公开示例性实施例一种网状结构的初始信号线的示意图；

图14为本公开显示基板形成半导体层图案后的示意图；

图15A为本公开显示基板形成第一导电层图案后的示意图；

图15B为图15A中第一导电层的平面示意图；

图16A为本公开显示基板形成第二导电层图案后的示意图；

图16B为图16A中第二导电层的平面示意图；

图17为本公开显示基板形成第四绝缘层图案后的示意图；

图18A为本公开显示基板形成第三导电层图案后的示意图；

图18B为图18A中第三导电层的平面示意图；

图19为本公开显示基板形成第一平坦层图案后的示意图；

图20A为本公开显示基板形成第四导电层图案后的示意图；

图20B为图20A中第四导电层的平面示意图；

图21为本公开示例性实施例另一种网状结构的初始信号线的示意图；

图22为图21所示显示基板形成第一导电层图案后的示意图；

图23为图21所示显示基板形成第二导电层图案后的示意图；

图24为图21所示显示基板形成第三导电层图案后的示意图；

图25为本公开示例性实施例又一种网状结构的初始信号线的示意图；

图26为图25所示显示基板形成半导体层图案后的示意图；

图27为图25所示显示基板形成第一导电层图案后的示意图；

图28为图25所示显示基板形成第二导电层图案后的示意图；

图29为图25所示显示基板形成第四绝缘层图案后的示意图；

图30为图25所示显示基板形成第三导电层图案后的示意图；

图31为本公开示例性实施例又一种网状结构的初始信号线的示意图；

图32为本公开示例性实施例又一种网状结构的初始信号线的示意图；

图33为本公开示例性实施例又一种网状结构的初始信号线的示意图；

图34为本公开实施例另一种第一电路区形成半导体层图案后示意图；

图35为本公开实施例另一种第一电路区形成第一导电层图案后示意图；

图36为本公开实施例另一种第一电路区形成第二导电层图案后示意图；

图37为本公开实施例另一种第一电路区形成第三导电层图案后示意图；

图38为本公开实施例一种第一电路区中阳极排布示意图。

附图标记说明:

11—第一有源层； 12—第二有源层； 13—第三有源层；

14—第四有源层； 15—第五有源层； 16—第六有源层；

17—第七有源层； 18—断口； 19—第三辅助连接线；

21—第一扫描信号线； 22—第二扫描信号线； 23—发光控制线；

24—第一极板； 25—第一辅助连接线； 31—第二极板；

32—第二辅助连接线； 33—开口； 41—第一连接电极；

42—第二连接电极； 43—第三连接电极； 44—第四连接电极；

45—第一屏蔽电极； 51—数据信号线； 52—第一电源线；

53—电源连接电极； 54—阳极连接电极； 61—第一初始信号线；

62—第二初始信号线； 71—第一连接线； 72—第二连接线；

81—第一初始电极； 82—第二初始电极； 83—第三初始电极；

84—第四初始电极； 85—第五初始电极； 86—第六初始电极；

100—显示区域； 101—基底； 102—驱动电路层；

103—发光结构层； 104—封装结构层； 110—第一电路区；

120—第二电路区； 121—压缩电路区； 122—连接线区；

200—绑定区域； 300—边框区域； 301—阳极；

302—像素定义层； 303—有机发光层； 304—阴极；

401—第一封装层； 402—第二封装层； 403—第三封装层；

411—第十一连接电极； 412—第十二连接电极； 413—第十三连接电极；

414—第十四连接电极。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AtiveArea，简称AA)。在示例性实施方式中，显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在示例性实施方式中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域，可以至少包括数据扇出线、高电压电源线和低电压电源线，多条数据扇出线被配置为以扇出(Fanout)走线方式连接显示区域的数据信号线，高电压电源线被配置为连接显示区域100的第一电源线(VDD)，低电压电源线被配置为连接边框区域300的第二电源线(VSS)。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以至少包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据扇出线连接。绑定引脚区可以至少包括多个绑定焊盘(Bonding Pad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。

在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描信号线、第二扫描信号线和发光控制线连接。电源线区连接到电路区，可以至少包括电源引线，电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。

图3为一种显示基板中显示区域的剖面结构示意图，示意了显示区域四个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动电路层102可以包括多个电路单元，电路单元可以至少包括像素驱动电路，像素驱动电路可以包括多个晶体管和存储电容。发光结构层103可以包括多个发光单元，每个发光单元可以包括阳极301、像素定义层302、有机发光层303和阴极304，有机发光层303设置在阳极301和阴极304之间，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。

在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有发光单元的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻发光单元的发光层可以有少量的交叠，或者可以是相互隔离的。

图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与8个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与第一初始信号线INIT1连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将第一初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与第二初始信号线INIT2连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将第二初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，以图4中的7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得第一初始信号线INIT1的第一初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第七晶体管T7导通使得第二初始信号线INIT2的第二初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，窄边框和全面屏成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。由于绑定区域中集成电路和绑定焊盘的信号线需要通过数据扇出线以扇出方式才能引入到较宽的显示区域，使得扇形区占用空间较大，导致下边框的宽度较大。

本公开示例性实施例提供了一种显示基板，在垂直于显示基板的平面上，显示基板可以包括设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。驱动电路层可以包括多个电路单元，电路单元可以至少包括像素驱动电路，像素驱动电路被配置为向所连接的发光器件输出相应的电流。发光结构层可以包括多个发光单元，每个发光单元可以包括发光器件，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，本公开中所说的电路单元，是指按照像素驱动电路划分的区域，本公开中所说的发光单元，是指按照发光器件划分的区域。在示例性实施方式中，发光单元在基底上正投影的位置和形状与电路单元在基底上正投影的位置和形状可以是对应的，或者，发光单元在基底上正投影的位置和形状与电路单元在基底上正投影的位置和形状可以是不对应的。

图5为本公开示例性实施例一种显示基板中发光结构层的平面结构示意图。如图5所示，在示例性实施方式中，在平行于显示基板的平面上，显示基板的发光结构层可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括一个出射第一颜色光线的第一发光单元P1、一个出射第二颜色光线的第二发光单元P2和两个出射第三颜色光线的第三发光单元P3和第四发光单元P4，四个发光单元可以均包括发光器件，每个发光单元中的发光器件分别与对应电路单元的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一发光单元P1可以是出射红色光线的红色发光单元(R)，第二发光单元P2可以是出射蓝色光线的蓝色发光单元(B)，第三发光单元P3和第四发光单元P4可以是出射绿色光线的绿色发光单元(G)。发光单元的形状可以是矩形状、菱形、五边形或六边形，四个发光单元可以采用水平并列、竖直并列、正方形(Square)或者钻石形(Diamond)等方式排列。

在一种可能的示例性实施方式中，像素单元可以包括三个发光单元，三个发光单元可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。

图6为本公开示例性实施例一种显示基板中驱动电路层的平面结构示意图，显示基板采用数据扇出线位于显示区域(Fanout in AA，简称FIAA)结构。如图6所示，在示例性实施方式中，在平行于显示基板的平面上，显示区域的驱动电路层可以至少包括第一电路区110和第二电路区120，第一电路区110被配置为设置多个电路单元，电路单元可以至少包括像素驱动电路和数据信号线，数据信号线被配置为向像素驱动电路提供数据信号，像素驱动电路被配置为向所连接的发光器件输出相应的电流。第二电路区120被配置为设置多条数据连接线，多条数据连接线的一端与显示区域中的多条数据信号线对应连接，多条数据连接线的另一端延伸到绑定区域，与绑定区域的集成电路对应连接。由于绑定区域中不需要设置扇形状的斜线，因而可以缩减扇出区的宽度，有效减小下边框宽度。

在示例性实施方式中，第二电路区120可以设置在第一电路区110第二方向Y的一侧，第二电路区120靠近绑定区域，第二电路区120可以为沿着第一方向X延伸的条形状，第一方向X与第二方向Y交叉。在示例性实施方式中，第一方向X可以是扫描信号线的延伸方向，第二方向Y可以是数据信号线的延伸方向，第一方向X和第二方向Y垂直。

图7为本公开示例性实施例一种第一电路区的排布示意图。如图7所示，第一电路区可以包括多个电路单元PA和多个虚设单元XA，多个电路单元PA可以构成多个单元行PH，多个虚设单元XA可以构成至少一个虚设行XH。

在示例性实施方式中，单元行PH可以包括沿着第一方向X依次设置的多个电路单元PA，虚设行XH可以包括沿着第一方向X依次设置的多个虚设单元XA。

在示例性实施方式中，在第二方向Y上相邻的虚设行XH之间可以设置有2个单元行PH，即沿着第二方向Y，每2个单元行PH插入1个虚设行XH，2个单元行PH和1个虚设行XH交替设置，形成2(个单元行)插(入)1(个虚设行)结构。

在示例性实施方式中，在第二方向Y上，单元行PH具有电路单元第二方向尺寸H，虚设行XH具有虚设单元第二方向尺寸h，虚设单元第二方向尺寸h可以等于电路单元第二方向尺寸H。

在示例性实施方式中，单元行PH中的电路单元PA可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、发光信号线、数据信号线和初始信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所连接的发光器件输出相应的电流。

在示例性实施方式中，虚设行XH中的虚设单元XA可以包括虚设像素电路，虚设像素电路不输出控制发光器件发光的电流。在示例性实施方式中，虚设像素电路可以包括多个虚设晶体管、多条虚设信号线和至少一条连接线，至少一条连接线被配置为与第一初始信号线或者第二初始信号线连接，多条虚设信号线被配置为与边框区域的边框电源引线连接，虚设晶体管被配置为呈现像素驱动电路中相应晶体管的形貌和结构，边框区域的边框电源引线被配置为传输高电压电源信号或者低电压电源信号。在示例性实施方式中，至少一个发光单元在基底上的正投影与至少一个虚设单元中的虚设像素电路在基底上的正投影至少部分交叠。

一种现有结构的显示基板采用4个单元行插入1个虚设行的布局结构，存在影响显示效果的横纹问题。研究发现，横纹问题是由于虚设行布局不合理导致的。由于电路单元第二方向尺寸(Pitch，也称为像素尺寸)约为64μm左右，4个单元行的尺寸约为256μm左右，超出了人眼差异的识别范围(250μm左右)，因而在显示状态和息屏状态下可以看到细密横纹，导致横纹问题。本公开示例性实施例提供了一种显示基板，采用2个单元行插入1个虚设行的布局结构，对于电路单元第二方向尺寸约为64μm左右，2个单元行的尺寸约为128μm左右，远小于人眼差异的识别范围，在显示状态和息屏状态下看不到横纹，因而有效解决了横纹问题，提高了显示品质和显示效果。

图8为本公开示例性实施例另一种第一电路区的排布示意图。如图8所示，本示例性实施例第一电路区的结构与图7所示第一电路区的结构基本上相同，所不同的是，相邻的虚设行XH之间可以设置有1个单元行PH，即沿着第二方向Y，每1个单元行PH插入1个虚设行XH，1个单元行PH和1个虚设行XH交替设置，形成1插1结构。

在示例性实施方式中，图8所示结构中电路单元PA和虚设单元XA的结构与图7所示结构中电路单元PA和虚设单元XA的结构基本上相同。

在示例性实施方式中，在第二方向Y上，单元行PH具有电路单元第二方向尺寸H，虚设行XH具有虚设单元第二方向尺寸h，虚设单元第二方向尺寸h可以等于电路单元第二方向尺寸H。

本公开示例性实施例提供了一种显示基板，采用1个单元行插入1个虚设行的布局结构，对于电路单元第二方向尺寸约为64μm左右，1个单元行的尺寸约为64μm左右，最大限度地减小了相邻虚设行之间的间距(循环周期)，最大限度地消除了横纹，有效解决了横纹问题，提高了显示品质和显示效果。

图9为本公开示例性实施例又一种第一电路区的排布示意图。如图9所示，本示例性实施例第一电路区的结构与图7所示第一电路区的结构基本上相同，所不同的是，虚设行XH具有虚设单元第二方向尺寸h，虚设单元第二方向尺寸h小于电路单元第二方向尺寸H。

在示例性实施方式中，虚设单元第二方向尺寸h可以约为电路单元第二方向尺寸H的30％至60％，即图9所示结构的虚设行XH第二方向尺寸约为图7所示结构的虚设行XH第二方向尺寸的一半左右，形成2(个单元行)插(入)半(个虚设行)结构。

在示例性实施方式中，图9所示结构中电路单元PA的结构与图7所示结构中电路单元PA的结构基本上相同，图9所示结构中虚设单元XA可以仅包括虚设像素电路的部分结构，因而降低了虚设行XH的第二方向尺寸，可以留出更多的空间设置电路单元，提高显示区域的分辨率。

本公开示例性实施例提供了一种显示基板，采用2个单元行插入半个虚设行的布局结构，不仅可以减小相邻虚设行之间的间距(循环周期)，有效解决横纹问题，提高显示品质和显示效果，而且可以提高显示区域的分辨率。

图10为本公开示例性实施例又一种第一电路区的排布示意图。如图10所示，本示例性实施例第一电路区的结构与图8所示第一电路区的结构基本上相同，所不同的是，虚设行XH具有虚设单元第二方向尺寸h，虚设单元第二方向尺寸h小于电路单元第二方向尺寸H。

在示例性实施方式中，虚设单元第二方向尺寸h可以约为电路单元第二方向尺寸H的30％至60％，即图10所示结构的虚设行XH第二方向尺寸约为图8所示结构的虚设行XH第二方向尺寸的一半左右，形成1插半结构。

在示例性实施方式中，图10所示结构中电路单元PA的结构与图8所示结构中电路单元PA的结构基本上相同，图10所示结构中虚设单元XA可以仅包括虚设像素电路的部分结构，因而降低了虚设行XH的第二方向尺寸，可以留出更多的空间设置电路单元，提高显示区域的分辨率。

本公开示例性实施例提供了一种显示基板，采用1个单元行插入半个虚设行的布局结构，不仅可以最大限度地减小相邻虚设行之间的间距(循环周期)，有效解决横纹问题，提高显示品质和显示效果，而且可以最大限度地提高显示区域的分辨率。

图11为本公开示例性实施例一种第二电路区的平面结构示意图。如图11所示，第二电路区可以包括压缩电路区121和连接线区122，连接线区122可以设置在压缩电路区121远离第一电路区的一侧。压缩电路区121可以包括多个电路单元PA，多个电路单元PA可以构成多个单元行，连接线区122可以包括多条数据连接线。

在示例性实施方式中，压缩电路区121可以采用密排纵向压缩的方式设置多个电路单元PA，压缩出的空间作为数据连接线的设置空间。在示例性实施方式中，多条数据连接线的一端在第二电路区与多条数据信号线对应连接，多条数据连接线的另一端延伸到绑定区域后，与集成电路对应连接。由于绑定区域中不需要设置扇形状的斜线，因而缩减了扇出区的宽度，有效减小了下边框宽度。

在示例性实施方式中，第二电路区采用密排压缩方式设置电路单元，为了保持显示区域中像素驱动电路的一致性，第一电路区也采用与第二电路区相同的密排压缩方式设置电路单元，压缩出的空间设置多个前述的虚设行。

本公开示例性实施例提供了一种显示基板，包括设置在基底上的驱动结构层和设置在所述驱动结构层远离所述基底一侧的发光结构层，所述发光结构层包括多个发光单元，所述驱动结构层包括多个单元行和至少两个虚设行，所述单元行包括沿着第一方向依次排列的多个电路单元，所述虚设行包括沿着第一方向依次排列的多个虚设单元，所述多个单元行和至少两个虚设行沿着第二方向依次设置，所述第一方向与所述第二方向交叉；所述电路单元包括像素驱动电路，所述虚设单元包括虚设像素电路，所述像素驱动电路被配置为驱动对应的发光单元，至少一个发光单元在所述基底上的正投影与所述虚设像素电路在所述基底上的正投影至少部分交叠；至少一个虚设行设置有沿着所述第一方向延伸的第一连接线，所述第一连接线与沿着所述第二方向延伸的第一初始信号线连接，形成传输第一初始信号的网状结构；和/或，至少另一个虚设行设置有沿着所述第一方向延伸的第二连接线，所述第二连接线与沿着所述第二方向延伸的第二初始信号线连接，形成传输第二初始信号的网状结构。

在示例性实施方式中，在垂直于所述基底的平面内，所述驱动结构层可以包括在基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层，形成网状结构的初始信号线可以包括如下任意一种或多种：所述第一连接线设置在所述半导体层、第一导电层和第二导电层中的至少一层中，所述第二连接线设置在所述半导体层、第一导电层和第二导电层中的至少一层中，所述第一初始信号线和第二初始信号线设置在所述第三导电层中。例如，第一连接线和第二连接线可以均设置在半导体层。又如，第一连接线和第二连接线可以均设置在第一导电层。再如，第一连接线和第二连接线可以均设置在第二导电层。再如，第一连接线可以设置在半导体层，第二连接线可以设置在第一导电层，或者，第一连接线可以设置在第一导电层，第二连接线可以设置在半导体层。再如，第一连接线可以设置在半导体层，第二连接线可以设置在第二导电层，或者，第一连接线可以设置在第二导电层，第二连接线可以设置在半导体层。再如，第一连接线可以设置在第一导电层，第二连接线可以设置在第二导电层，或者，第一连接线可以设置在第二导电层，第二连接线可以设置在第一导电层。

在示例性实施方式中，至少一个电路单元包括像素驱动电路，像素驱动电路可以包括存储电容和多个晶体管。半导体层还可以包括多个晶体管的有源层，第一导电层还可以包括多个晶体管的栅电极和存储电容的第一极板，第二导电层还可以包括存储电容的第二极板，第三导电层还可以包括多个晶体管的第一极和第二极。

在示例性实施方式中，驱动结构层还可以包括第四导电层，第四导电层可以至少包括数据信号线和第一电源线。

在示例性实施方式中，驱动结构层还可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第一平坦层，第一绝缘层可以设置在基底与半导体层之间，第二绝缘层可以设置在半导体层和第一导电层之间，第三绝缘层可以设置在第一导电层与第二导电层之间，第四绝缘层可以设置在第二导电层与第三导电层之间，第一平坦层可以设置在第三导电层与第四导电层之间。

图12为本公开示例性实施例一种第一电路区的结构示意图，示意了第一电路区中2个单元行和2个虚设行的平面结构，形成2插1结构。其中，第M行和第M+1行为单元行，分别包括6个电路单元，第M-1行和第M+2行为虚设行，分别包括6个虚设单元，单元行的电路单元第二方向尺寸与虚设行的虚设单元第二方向尺寸基本上相等。

如图12所示，在示例性实施方式中，单元行可以至少包括沿着第一方向X依次排列的多个电路单元，至少一个电路单元可以包括像素驱动电路，像素驱动电路分别与第一扫描信号线21、第二扫描信号线22、发光控制线23、数据信号线51、第一电源线52、第一初始信号线61和第二初始信号线62连接。在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23的形状可以为沿着第一方向X延伸的线形状，数据信号线51、第一电源线52、第一初始信号线61和第二初始信号线62连接的形状可以为沿着第二方向Y延伸的线形状。第一扫描信号线21和第二扫描信号线22被配置为向像素驱动电路提供第一扫描信号和第二扫描信号，发光控制线23被配置为向像素驱动电路提供发光控制信号，数据信号线51被配置为向像素驱动电路提供数据信号，第一电源线52被配置为向像素驱动电路提供第一电源信号，第一初始信号线61和第二初始信号线62被配置为分别向像素驱动电路提供第一初始信号和第二初始信号，第一初始信号可以被配置为对存储电容进行初始化(复位)，第二初始信号可以被配置为对发光器件行初始化(复位)。

本公开中，A沿B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其它方向伸展的长度。

在示例性实施方式中，像素驱动电路中的多个晶体管可以至少包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。第一晶体管T1的栅电极和第二晶体管T2的栅电极与第二扫描信号线22连接，第二晶体管T2的栅电极和第四晶体管T4的栅电极与第一扫描信号线21连接，第五晶体管T5的栅电极和第六晶体管T6的栅电极与发光控制线23连接。第一晶体管T1的第一极与第一初始信号线61连接，第一晶体管T1的第二极与第二晶体管T2的第一极和第三晶体管T3的栅电极连接，第二晶体管T2的第二极与第三晶体管T3的第二极和第六晶体管T6的第一极连接，第三晶体管T3的第一极与第四晶体管T4的第二极和第五晶体管T5的第二极连接，第四晶体管T4的第一极与数据信号线51连接，第五晶体管T5的第一极与第一电源线52连接，第六晶体管T6的第二极与第七晶体管T7的第二极连接，第七晶体管T7的第一极与第二初始信号线62连接。

在示例性实施方式中，至少一个电路单元中，第一晶体管T1、第六晶体管T6和第七晶体管T7可以设置在第三晶体管T3第二方向Y的同一侧。

在示例性实施方式中，第一晶体管T1的第二极、第二晶体管T2的第一极和第三晶体管T3的栅电极相互连接，形成像素驱动电路的第二节点，第二节点在基底上的正投影与第一电源线52在基底上的正投影至少部分交叠。

在示例性实施方式中，第二节点可以位于第一初始信号线61和第二初始信号线62之间。

在示例性实施方式中，第二节点可以在基底上的正投影与发光控制线23在基底上的正投影至少部分交叠。

在示例性实施方式中，虚设行可以至少包括沿着第一方向X依次排列的多个虚设单元，至少一个虚设单元可以包括虚设像素电路，虚设像素电路可以包括存储电容以及第一虚设晶体管至第七虚设晶体管，虚设像素电路分别与第一虚设信号线21X、第二虚设信号线22X和虚设发光线23X连接。在示例性实施方式中，第一虚设信号线21X、第二虚设信号线22X和虚设发光线23X的形状可以为沿着第一方向X延伸的线形状，第一虚设信号线21X、第二虚设信号线22X和/或虚设发光线23X可以沿着第一方向X延伸到显示基板的一侧或两侧后与边框区域的边框电源引线连接，边框电源引线被配置为传输高电压电源信号或者低电压电源信号。

在示例性实施方式中，虚设晶体管和存储电容在虚设单元中的位置和结构与晶体管和存储电容在电路单元中的位置和结构基本上相近，区别在于，第三虚设晶体管的有源层可以作为半导体主体部，第一虚设晶体管、第二虚设晶体管、第四虚设晶体管、第五虚设晶体管、第六虚设晶体管、第七虚设晶体管的有源层缺少沟道区。

图13为本公开示例性实施例一种网状结构的初始信号线的示意图，电路单元和虚设单元的排布与图12所示排布相同。如图13所示，在示例性实施方式中，第一初始信号线61和第二初始信号线62可以设置在每个单元列中，第一连接线71可以设置在作为虚设行的第M-1行中，第M-1行中的第一连接线71与第一初始信号线61连接，第二连接线72可以设置在作为虚设行的第M+2行中，第M+2行中的第二连接线72与第二初始信号线62连接，第一连接线71和第二连接线72均位于第一导电层中。

在示例性实施方式中，第一连接线71和第二连接线72的形状可以为主体部分沿着第一方向X延伸的线形状。第一连接线71和第二连接线72可以包括沿着第一方向X交替设置且依次连接的第一极板24和第一辅助连接线25，即在第一方向X上相邻的第一极板24通过第一辅助连接线25相互连接。

在示例性实施方式中，第一初始信号线61的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行中，第一初始信号线61可以通过第一初始电极81与第一连接线71连接，形成网状结构的第一初始信号线。第二初始信号线62的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M+2行中，第二初始信号线62可以通过第二初始电极82与第二连接线72连接，形成网状结构的第二初始信号线。这样，在显示区域同时形成传输第一初始信号的网状结构和传输第二初始信号的网状结构。

在示例性实施方式中，第一初始信号线61可以与第一初始电极81连接，第一初始电极81可以通过过孔与第一连接线71连接。

在示例性实施方式中，第一初始电极81可以包括相互连接的第一连接电极41和第十一连接电极411。第一连接电极41和第十一连接电极411可以设置在第M-1行中的至少一个虚设单元中，第十一连接电极411的第一端与第一初始信号线61连接，第十一连接电极411的第二端与第一连接电极41连接，第一连接电极41通过过孔与第一连接线71连接，因而实现了沿着第一方向X延伸的第一连接线71与沿着第二方向Y延伸的第一初始信号线61的连接，使得第一初始信号线61和第一连接线71在显示区域形成网状的传输第一初始信号的网状结构，不仅可以有效降低第一初始信号线的电阻，减小第一初始信号的压降，而且可以有效提升显示基板中第一初始信号的均一性，有效提升显示均一性，提高了显示品质和显示质量。

在示例性实施方式中，第二初始信号线62可以与第二初始电极82连接，第二初始电极82可以通过过孔与第二连接线72连接。

在示例性实施方式中，第二初始电极82可以包括相互连接的第一连接电极41和第十二连接电极412。第一连接电极41和第十二连接电极412可以设置在第M+2行中的至少一个虚设单元中，第十二连接电极412的第一端与第二初始信号线62连接，第十二连接电极412的第二端与第一连接电极41连接，第一连接电极41通过过孔与第二连接线72连接，因而实现了沿着第一方向X延伸的第二连接线72与沿着第二方向Y延伸的第二初始信号线62的连接，使得第二初始信号线62和第二连接线72在显示区域形成网状的传输第二初始信号的网状结构，不仅可以有效降低第二初始信号线的电阻，减小第二初始信号的压降，而且可以有效提升显示基板中第二初始信号的均一性，有效提升显示均一性，提高了显示品质和显示质量。

在示例性实施方式中，第N列中虚设单元的第一初始电极81与第N列中第一初始信号线61连接，第N列中虚设单元的第二初始电极82与第N列中第二初始信号线62连接。

在示例性实施方式中，第一极板24和第一辅助连接线25可以同层设置在第一导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。第一初始信号线61、第一连接电极41和第十一连接电极411可以同层设置在第三导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。第二初始信号线62、第一连接电极41和第十二连接电极412可以同层设置在第三导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，以第一电路区中2个单元行和2个虚设行为例，显示基板的制备过程可以包括如下操作。

(11)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图14所示。

在示例性实施方式中，电路单元的半导体层可以包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第二有源层12至第七有源层17为相互连接的一体结构，第一有源层11可以单独设置。

在示例性实施方式中，第一有源层11、第五有源层15、第六有源层16和第七有源层17可以位于本电路单元的第三有源层13第二方向Y的反方向的一侧，第二有源层12和第四有源层14可以位于本电路单元的第三有源层13第二方向Y的一侧。

在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第二有源层12的形状可以呈“L”字形，第三有源层13的形状可以为沿着第一方向X延伸的直线形，第四有源层14、第五有源层15、第六有源层16和第七有源层17的形状可以呈“I”字形。本公开通过设置沿着第一方向X延伸的直线形的第三有源层(驱动晶体管的有源层)，可以更好的控制驱动晶体管的宽长比(W/L)，且有利于提高显示基板上多个驱动晶体管的均一性。

在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第三有源层的第一区13-1可以同时作为第四有源层的第二区14-2和第五有源层的第二区15-2，第三有源层的第二区13-2可以同时作为第二有源层的第二区12-2和第六有源层的第一区16-1，第六有源层的第二区16-2可以作为第七有源层的第二区17-2，第一有源层的第一区11-1、第一有源层的第二区11-2、第二有源层的第一区12-1、第四有源层的第一区14-1、第五有源层的第一区15-1和第七有源层的第一区17-1可以单独设置。

在示例性实施方式中，虚设单元的半导体层可以至少包括第一虚设晶体管的第一虚设有源层11X至第七虚设晶体管的第七虚设有源层17X，且第一虚设有源层11X至第七虚设有源层17X在虚设单元中的位置和形状分别与第一有源层11至第七有源层17在电路单元中的位置和形状基本上相同，所不同的是，第三虚设有源层可以作为半导体主体部13X，第一虚设有源层11X、第二虚设有源层12X、第四虚设有源层14X至第七虚设有源层17X上均设置有断口18。

在示例性实施方式中，第三虚设有源层在虚设单元中的位置和形状与电路单元的第三有源层在电路单元中的位置和形状基本上相同。除了第三虚设有源层，其它虚设有源层的断口18分别设置在该虚设有源层的第一区和第二区之间，使得虚设有源层只有第一区和第二区，而缺少沟道区，不能进行信号传递，形成第一虚设晶体管至第七虚设晶体管。

在示例性实施方式中，由于第二虚设有源层12、第四虚设有源层14、第五虚设有源层15和第六虚设有源层16均设置有断口18，因而半导体主体部13X不能进行信号传递。在一些可能的示例性实施方式中，半导体主体部13X也可以设置断口18，本公开在此不做限定。

在示例性实施方式中，多个断口18的位置可以与后续形成的第一扫描信号线、第二扫描信号线和发光控制线的位置相对应，断口18在基底上的正投影与第一扫描信号线、第二扫描信号线和发光控制线在基底上的正投影至少部分交叠。

本公开通过在虚设单元设置断开虚设有源层的断口，不仅可以使得虚设单元中的虚设有源层与电路单元中的有源层呈现相同的形貌，提高工艺的均一性，而且可以使得虚设单元中后续形成的第一虚设信号线、第二虚设信号线和虚设发光信号线具有较灵活地连接结构，可以较自由地连接到相关直流信号中。第一虚设信号线、第二虚设信号线和虚设发光信号线可以连接边框区域的边框电源引线，从而大大降低传输电源信号的负载，有利于改善显示均一性。

(12)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图15A和图15B所示，图15B为图15A中第一导电层的平面示意图。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE 1)层。

在示例性实施方式中，电路单元的第一导电层图案可以至少包括第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。

在示例性实施方式中，存储电容的第一极板24的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分重叠。在示例性实施方式中，第一极板24可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23的形状可以为主体部分沿着第一方向X延伸的线形状。第一扫描信号线21可以位于本电路单元的第一极板24第二方向Y的一侧，发光控制线23可以位于本电路单元的第一极板24第二方向Y的反方向一侧，第二扫描信号线22可以位于本电路单元发光控制线23远离第一极板24的一侧。

在示例性实施方式中，电路单元的第一扫描信号线21设置有向着远离第一极板24的方向凸起的栅极块，第一扫描信号线21和栅极块与第二有源层相重叠的区域作为第二晶体管T2的栅电极，形成双栅结构的第二晶体管T2。

在示例性实施方式中，第一扫描信号线21与第四有源层相重叠的区域作为第四晶体管T4的栅电极。第二扫描信号线22与第一有源层相重叠的区域作为双栅结构的第一晶体管T1的栅电极，第二扫描信号线22与第七有源层相重叠的区域作为第七晶体管T7的栅电极。发光控制线23与第五有源层相重叠的区域作为第五晶体管T5的栅电极，发光控制线23与第六有源层相重叠的区域作为第六晶体管T6的栅电极。

在示例性实施方式中，虚设单元的第一导电层图案可以至少包括第一虚设信号线21X、第二虚设信号线22X、虚设发光信号线23X、第一极板24和第一辅助连接线25，且第一虚设信号线21X、第二虚设信号线22X、虚设发光信号线23X和第一极板24在虚设单元中的位置和形状分别与第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24在电路单元中的位置和形状基本上相同，所不同的是，在第一方向X上相邻的第一极板24通过第一辅助连接线25相互连接。其中，虚设单元的第一极板只是一种借用电路单元中结构的称谓，第一极板实质上是一种块状部件，该块状部件不局限于存储电容的一个极板。

在示例性实施方式中，虚设有源层上的断口在基底上的正投影分别与第一虚设信号线21X、第二虚设信号线22X或者虚设发光信号线23X在基底上的正投影至少部分交叠。

在示例性实施方式中，虚设有源层上的断口18在基底上的正投影可以分别位于第一虚设信号线21X、第二虚设信号线22X或者虚设发光信号线23X在基底上的正投影的范围之内。

在示例性实施方式中，第一辅助连接线25的形状可以为主体部分沿着第一方向X延伸的条形状，可以设置在第一极板24第一方向X或者第一方向X的反方向的一侧，即第一辅助连接线25可以位于第一方向X上相邻的第一极板24之间。第一辅助连接线25的第一端与本虚设单元的第一极板24连接，第一辅助连接线25的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻虚设单元的第一极板24连接，第一辅助连接线25被配置为使一虚设行上相邻虚设单元的第一极板相互连接，一虚设行中多个虚设单元的第一极板形成相互连接的一体结构，一体结构的第一极板可以复用为第一连接线71或者第二连接线72。

在示例性实施方式中，显示区域中的多个虚设行中，第一连接线71可以设置在一部分虚设行中，第二连接线72可以设置在另一部分虚设行中，第一连接线71被配置为与后续形成的第一初始信号线连接，第二连接线72被配置为与后续形成的第一初始信号线连接。例如，第一连接线71和第二连接线72可以分别设置在第二方向Y上相邻的两个虚设行中，使得第一连接线71和第二连接线72在第二方向Y上交替设置。

在示例性实施方式中，作为虚设行的第M-1行中，一体结构的第一极板可以复用为第一连接线71，第一连接线71的形状可以为主体部分沿着第一方向X延伸的条形状，作为虚设行的第M+2行中，一体结构的第一极板可以复用为第二连接线72，第二连接线72的形状可以为主体部分沿着第一方向X延伸的条形状。

在示例性实施方式中，作为电路行的第M行和第M+1行中的第一扫描信号线21、第二扫描信号线22和发光控制线23分别与边框区域的栅极驱动电路连接，由栅极驱动电路提供相应的扫描信号和发光控制信号。作为虚设行的第M-1行和第M+2行中的第一虚设信号线21X、第二虚设信号线22X和虚设发光信号线23X可以作为恒压信号线，被配置为与边框区域的边框电源引线连接。在示例性实施方式中，边框电源引线可以被配置为传输高电压电源信号(VDD)或者可以被配置为传输低电压电源信号(VSS)。例如，第一虚设信号线21X、第二虚设信号线22X和虚设发光信号线23X可以在边框区域通过连接线相互连接后，与边框区域的边框电源引线连接。本公开通过将虚设行的信号线连接边框区域的边框电源引线，可以大大降低传输高电压电源信号或者低电压电源信号的负载，有利于改善显示均一性。

在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。

(13)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图16A和图16B所示，图16B为图16A中第二导电层的平面示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE 2)层。

在示例性实施方式中，电路单元的第二导电层图案可以至少包括存储电容的第二极板31和第二辅助连接线32。

在示例性实施方式中，存储电容的第二极板31的轮廓形状可以为矩形状，矩形状的角部可以设置倒角，第二极板31在基底上的正投影与第一极板24在基底上的正投影至少部分重叠，第二极板31作为存储电容的另一个极板，第一极板24和第二极板31构成像素驱动电路的存储电容。

在示例性实施方式中，第二辅助连接线32可以设置在第二极板31第一方向X或者第一方向X的反方向的一侧，第二辅助连接线32的第一端与本电路单元的第二极板31连接，第二辅助连接线32的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻电路单元的第二极板31连接，第二辅助连接线32被配置为使一单元行上相邻电路单元的第二极板相互连接。在示例性实施方式中，通过第二辅助连接线32使一单元行中多个电路单元的第二极板形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，保证一单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，第二极板31上设置有开口33，开口33可以位于第二极板31的中部。开口33可以为矩形状，使第二极板31形成环形结构。开口33暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口33在基底上的正投影。在示例性实施方式中，开口33被配置为容置后续形成的第一过孔，第一过孔位于开口33内并暴露出第一极板24，使后续形成的第一晶体管T1的第二极与第一极板24连接。

在示例性实施方式中，虚设单元的第二导电层图案与电路单元的第二导电层图案可以基本上相同，这里不再赘述。

(14)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图17所示。

在示例性实施方式中，电路单元的多个过孔可以至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9。

在示例性实施方式中，第一过孔V1在基底上的正投影可以位于第二极板31的开口33在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极与通过该过孔与第一极板24连接。

在示例性实施方式中，第二过孔V2在基底上的正投影可以位于第二极板31在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板31的表面，第二过孔V2被配置为使后续形成的第五晶体管的第一极通过该过孔与第二极板31连接。在示例性实施方式中，第二过孔V2可以包括多个，多个第二过孔V2可以沿着第二方向Y依次排列，以增加连接可靠性。

在示例性实施方式中，第三过孔V3在基底上的正投影可以位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第五晶体管的第一极通过该过孔与第五有源层的第一区连接。

在示例性实施方式中，第四过孔V4在基底上的正投影可以位于第六有源层的第二区(也是第七有源层的第二区)在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极(也是第七晶体管T7的第二极)通过该过孔与第六有源层的第二区连接。

在示例性实施方式中，第五过孔V5在基底上的正投影可以位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的第四晶体管T4的第一极通过该过孔与第四有源层的第一区连接。

在示例性实施方式中，第六过孔V6在基底上的正投影可以位于第二有源层的第一区在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层的第一区的表面，第六过孔V6被配置为使后续形成的第二晶体管T2的第一极通过该过孔与第二有源层的第一区连接。

在示例性实施方式中，第七过孔V7在基底上的正投影可以位于第七有源层的第一区在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区的表面，第七过孔V7被配置为使后续形成的第二初始信号线通过该过孔与第七有源层的第一区连接。

在示例性实施方式中，第八过孔V8在基底上的正投影可以位于第一有源层的第一区在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面，第八过孔V8被配置为使后续形成的第一初始信号线通过该过孔与第一有源层的第一区连接。

在示例性实施方式中，第九过孔V9在基底上的正投影可以位于第一有源层的第二区在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第九过孔V9被配置为使后续形成的第一晶体管T1的第二极通过该过孔与第一有源层的第二区连接。

在示例性实施方式中，第三过孔V3、第四过孔V4、第八过孔V8和第九过孔V9可以位于沿着第一方向X延伸的直线上，即四个过孔为行方向的并排设计。本公开通过将多个过孔设置成沿着第一方向X的并排设计，可以有效利用布线空间，可以提高过孔刻蚀的均一性，可以提高显示基板的透过率。

在示例性实施方式中，虚设单元的多个过孔图案与电路单元的多个过孔图案可以基本上相同，第一过孔V1暴露出第一极板24的表面，第二过孔V2暴露出第二极板31的表面，第三过孔V3暴露出第五虚设有源层的第一区的表面，第四过孔V4暴露出第六虚设有源层的第二区的表面，第五过孔V5暴露出第四虚设有源层的第一区的表面，第六过孔V6暴露出第二虚设有源层的第一区的表面，第七过孔V7暴露出第七虚设有源层的第一区的表面，第八过孔V8暴露出第一虚设有源层的第一区的表面，第九过孔V9暴露出第一有源层虚设的第二区的表面。

(15)形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图18A和图18B所示，图18B为图18A中第三导电层的平面示意图。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。

在示例性实施方式中，电路单元的第三导电层可以至少包括：第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第一屏蔽电极45、第一初始信号线61和第二初始信号线62。

在示例性实施方式中，第一初始信号线61的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第一初始信号线61可以通过第八过孔V8与第一有源层的第一区连接，实现了第一初始信号线61将第一初始信号输入到第一晶体管T1的第一极。

在示例性实施方式中，第二初始信号线62的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第二初始信号线62可以通过第七过孔V7与第七有源层的第一区连接，实现了第二初始信号线62将第二初始信号输入到第七晶体管T7的第一极。

在示例性实施方式中，第一初始信号线61可以位于本电路单元中第二初始信号线62第一反向X的一侧。

本公开通过设置纵向贯通显示区域的第一初始信号线61和第二初始信号线62，使得来自绑定区域的第一初始信号和第二初始信号可以快速传输到显示区域，提高了初始化速度，更有利于提高刷新率，满足高频需求。此外，由于第一初始信号线61和第二初始信号线62纵向(第二方向Y)设置，使得第一初始信号线61和第二初始信号线62可以分别通过过孔与第一有源层的第一区和第七有源层的第一区直接连接，实现快速复位。

在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状，第一连接电极41的第一端通过第六过孔V6与第二有源层的第一区连接，第一连接电极41的第二端通过第九过孔V9与第一有源层的第二区连接，第一连接电极41中第一端和第二端之间的中部通过第一过孔V1与第一极板24连接。在示例性实施方式中，第一连接电极41可以作为像素驱动电路的第二节点N2，即第一连接电极41同时作为第一晶体管T1的第二极和第二晶体管T2的第一极，使第一极板24(第三晶体管T3的栅电极)、第一晶体管T1的第二极和第二晶体管T2的第一极具有相同的电位。

在示例性实施方式中，第一连接电极41(第二节点N2)在基底上的正投影与发光控制线23在基底上的正投影至少部分交叠，即沿着第一方向X延伸的发光控制线23与沿着第二方向Y延伸的第一连接电极41交叉，使得第一连接电极41和发光控制线23之间形成寄生电容。本公开通过发光控制线23与第二节点N2交叉，在发光控制线23输出发光控制信号的瞬间，发光控制线23输出发光控制信号跳低，可以将第二节点N2拉低，进而拉低黑态数据电压，有利于降低功耗。

在示例性实施方式中，在第一方向X上，第一连接电极41(第二节点N2)可以位于第一初始信号线61和第二初始信号线62之间。本公开通过设置第二节点N2位于第一初始信号线61和第二初始信号线62之间，由于第一初始信号线61和第二初始信号线62为金属走线，不仅可以使第二节点N2与后续形成的数据信号线隔开，而且第一初始信号线61和第二初始信号线62可以起到屏蔽作用，可以有效避免数据信号线的跳变电压对第二节点N2电位的影响，提高了像素驱动电路的工作性能。

在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状，第二连接电极42的第一端可以通过第二过孔V2与第二极板31连接，第二连接电极42的第二端可以通过第三过孔V3与第五有源层的第一区连接。在示例性实施方式中，第二连接电极42可以作为第五晶体管T5的第一极，使第五晶体管T5的第一极和第二极板31具有相同的电位，第二连接电极42被配置为与后续形成的第一电源线连接。

在示例性实施方式中，第三连接电极43的形状可以为多边形状，第三连接电极43可以通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施方式中，第四连接电极44可以作为第六晶体管T6的第二极(也是第七晶体管T7的第二极)，第三连接电极43被配置为与后续形成的阳极连接电极连接。

在示例性实施方式中，第四连接电极44的形状可以为多边形状，第四连接电极44可以通过第五过孔V5与第四有源层的第一区连接。在示例性实施方式中，第四连接电极44可以作为第四晶体管T4的第一极，第四连接电极44被配置为与后续形成的数据信号线连接。

在示例性实施方式中，第一屏蔽电极45可以设置在第一初始信号线61朝向第二初始信号线62的一侧，且与第一初始信号线61连接，第一屏蔽电极45在基底上的正投影与第一晶体管T1中双栅之间的第一有源层在基底上的正投影至少部分交叠，第一屏蔽电极45可以对第一晶体管T1中双栅之间的有源层节点进行屏蔽，提高第一晶体管T1的电学性能。

在示例性实施方式中，第一初始信号线61和第一屏蔽电极45可以为相互连接的一体结构。

在示例性实施方式中，虚设单元的第三导电层可以至少包括第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第一屏蔽电极45、第一初始信号线61和第二初始信号线62，这些电极和初始信号线在虚设单元中的位置和形状分别与这些电极和初始信号线在电路单元中的位置和形状基本上相同，这里不再赘述。

在示例性实施方式中，至少一个虚设单元的第三导电层图案还可以包括第十一连接电极411，至少另一个虚设单元的第三导电层图案还可以包括第十二连接电极412，第十一连接电极411可以设置在一部分虚设行的虚设单元中，第十二连接电极412可以设置在另一部分虚设行的虚设单元中。

在示例性实施方式中，第十一连接电极411的形状可以为矩形状，可以设置在作为虚设行的第M-1行的虚设单元中，第十一连接电极411的第一端可以与第一初始信号线61连接，第十一连接电极411的第二端可以与第一连接电极41连接，相互连接的第一连接电极41和第十一连接电极411构成本公开的第一初始电极81。由于第M-1行中多个第一极板通过第一辅助连接线相互连接，一体结构的第一极板复用为第一连接线71，因而实现了第一初始信号线61通过第一初始电极81与第M-1行的第一连接线71连接，即实现了沿着第二方向Y延伸的第一初始信号线61与沿着第一方向X延伸的第一连接线71的连接，使得第一初始信号线61和第一连接线71在显示区域形成网状的传输第一初始信号的网状结构，不仅可以有效降低第一初始信号线的电阻，减小第一初始信号的压降，而且可以有效提升显示基板中第一初始信号的均一性，有效提升显示均一性，提高了显示品质和显示质量。

在示例性实施方式中，第M-1行中虚设单元的第一连接电极41、第十一连接电极411和第一初始信号线61可以为相互连接的一体结构，即第M-1行中虚设单元的第一初始电极81和第一初始信号线61可以为相互连接的一体结构。

在示例性实施方式中，第十二连接电极412的形状可以为矩形状，可以设置在作为虚设行的第M+2行的虚设单元中，第十二连接电极412的第一端可以与第二初始信号线62连接，第十二连接电极412的第二端可以与第一连接电极41连接，相互连接的第一连接电极41和第十二连接电极412构成本公开的第二初始电极82。由于第M+2行中多个第一极板通过第一辅助连接线相互连接，一体结构的第一极板复用为第二连接线72，因而实现了第二初始信号线62通过第二初始电极82与第M+2行的第二连接线72连接，即实现了沿着第二方向Y延伸的第二初始信号线62与沿着第一方向X延伸的第二连接线72的连接，使得第二初始信号线62和第二连接线72在显示区域形成网状的传输第二初始信号的网状结构，不仅可以有效降低第二初始信号线的电阻，减小第二初始信号的压降，而且可以有效提升显示基板中第二初始信号的均一性，有效提升显示均一性，提高了显示品质和显示质量。

在示例性实施方式中，第M+2行中虚设单元的第一连接电极41、第十二连接电极412和第二初始信号线62可以为相互连接的一体结构，即第M+2行中虚设单元的第二初始电极82和第二初始信号线62可以为相互连接的一体结构。

在示例性实施方式中，第N列中虚设单元的第一初始电极81与第N列中第一初始信号线61连接，第N列中虚设单元的第二初始电极82与第N列中第二初始信号线62连接。

(16)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，先沉积第五绝缘薄膜，然后涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜和第五绝缘薄膜进行图案化，形成覆盖第三导电层的第五绝缘层以及设置在第五绝缘层上的第一平坦层，第五绝缘层和第一平坦层上设置有多个过孔，如图19所示。

在示例性实施方式中，电路单元的多个过孔至少包括：第二十一过孔V21、第二十二过孔V22和第二十三过孔V23。

在示例性实施方式中，第二十一过孔V21在基底上的正投影可以位于第四连接电极44在基底上的正投影的范围之内，第二十一过孔V21内的第一平坦层被去掉，暴露出第四连接电极44的表面，第二十一过孔V21被配置为使后续形成的数据信号线通过该过孔与第四连接电极44连接。

在示例性实施方式中，第二十二过孔V22在基底上的正投影可以位于第二连接电极42在基底上的正投影的范围之内，第二十二过孔V22内的第一平坦层被去掉，暴露出第二连接电极42的表面，第二十二过孔V22被配置为使后续形成的电源连接电极通过该过孔与第二连接电极42连接。

在示例性实施方式中，第二十三过孔V23在基底上的正投影可以位于第三连接电极43在基底上的正投影的范围之内，第二十三过孔V23内的第一平坦层被去掉，暴露出第三连接电极43的表面，第二十三过孔V23被配置为使后续形成的阳极连接电极通过该过孔与第三连接电极43连接。

在示例性实施方式中，虚设单元的多个过孔图案与电路单元的多个过孔图案可以基本上相同。

(17)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图20A和图20B所示，图20B为图20A中第四导电层的平面示意图。在示例性实施方式中，第四导电层可以称为第二源漏金属(SD2)层。

在示例性实施方式中，电路单元的第四导电层至少包括：数据信号线51、第一电源线52、电源连接电极53和阳极连接电极54。

在示例性实施方式中，数据信号线51的形状可以为主体部分沿着第二方向Y延伸的线形状，数据信号线51可以通过第二十一过孔V21与第四连接电极44连接。由于第四连接电极44通过过孔与第四有源层的第一区连接，因而实现了数据信号线51通过第四连接电极44将数据信号写入第四晶体管T4的第一极。

在示例性实施方式中，第一电源线52的形状可以为主体部分沿着第二方向Y延伸的线形状，电源连接电极53的形状可以为矩形状，电源连接电极53设置在第一电源线52靠近数据信号线51的一侧，且与第一电源线52连接。电源连接电极53可以通过第二十二过孔V22与第二连接电极42连接，由于第二连接电极42通过过孔与第五有源层的第一区和第二极板31连接，因而实现了第一电源线52将第一电源信号写入第五晶体管T5的第一极，且第二极板31和第一电源线52具有相同的电位。

在示例性实施方式中，第一电源线52和电源连接电极53可以为相互连接的一体结构。

在示例性实施方式中，第一电源线52在基底上的正投影与第一连接电极41在基底上的正投影至少部分重叠。由于第一电源线52持续提供高电压信号，因而第一电源线52可以有效屏蔽像素驱动电路上的关键节点(第二节点N2)，可以避免相应信号(如数据电压跳变信号)影响像素驱动电路的第二节点N2的电位，从而可以稳定第二节点N2，提高了显示均一性，提高了显示效果。

在示例性实施方式中，第一连接电极41在基底上的正投影可以位于第一电源线52在基底上的正投影的范围之内，使得第一电源线52完全覆盖第二节点N2，对第二节点N2进行遮挡屏蔽。

在示例性实施方式中，阳极连接电极54的形状可以为多边形状，阳极连接电极54可以通过第二十三过孔V23与第三连接电极43连接。由于第三连接电极43通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而实现了阳极连接电极54分别与第六晶体管T6的第二极和第七晶体管T7的第二极连接，实现了同极复位。在示例性实施方式中，阳极连接电极54被配置为与后续形成的阳极连接。

在示例性实施方式中，阳极连接电极54在基底上的正投影与第一初始信号线61在基底上的正投影没有交叠，阳极连接电极54在基底上的正投影与第二初始信号线62在基底上的正投影没有交叠。

一种显示基板中，为了实现第一晶体管和第七晶体管的同极复位，第六晶体管和第七晶体管分别设置在存储电容第二方向Y的两侧，因而需要设置“C”形状的连接电极将第六晶体管的第二极和第七晶体管的第二极连接起来。研究发现，该连接电极会增加像素驱动电路的寄生电容，第六晶体管的第二极和第七晶体管的第二极容易受到外界干扰，从而导致显示均一性变差。本公开示例性实施例通过将第一晶体管、第六晶体管和第七晶体管设置在第三晶体管(存储电容)第二方向Y的同一侧，既可以实现第一晶体管和第七晶体管的同极复位，又可以避免像素驱动电路中寄生电容的增加，提高了显示均一性。

在示例性实施方式中，虚设单元的第四导电层图案与电路单元的第四导电层图案可以基本上相同。

后续制备过程可以包括：形成第二平坦层图案，完成驱动电路层，随后在驱动电路层上制备发光结构层和封装结构层。

在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第四导电层的第二平坦层，第二平坦层上设置有多个阳极过孔，阳极过孔在基底上的正投影可以位于阳极连接电极在基底上的正投影的范围之内，阳极过孔内的第二平坦层被去掉，暴露出阳极连接电极的表面，阳极过孔配置为使后续形成的阳极通过该过孔与阳极连接电极连接。

在示例性实施方式中，制备发光结构层可以包括：形成阳极图案，阳极通过阳极过孔与阳极连接电极连接。形成像素定义层图案，像素定义层上设置有暴露出阳极的像素开口。采用蒸镀或喷墨打印工艺形成有机发光层，有机发光层通过像素开口与阳极连接。形成阴极，阴极与有机发光层连接。在示例性实施方式中，至少一个发光单元中的阳极在基底上的正投影与至少一个虚设单元中的虚设像素电路在基底上的正投影至少部分交叠。

在示例性实施方式中，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。

至此，制备完成包括驱动电路层、发光结构层和封装结构层的显示基板。

在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。

在示例性实施方式中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层，第五绝缘层称为钝化(PVX)层。第一平坦层和第二平坦层可以采用有机材料，如树脂等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。

在一些可能的示例性实施方式中，图13所示网状结构可以是，作为虚设行的第M-1行和第M+2行中的第一导电层均形成第一连接线71，第一连接线71与第一初始信号线61连接，形成网状结构的第一初始信号线。在另一些可能的示例性实施方式中，图13所示网状结构可以是，作为虚设行的第M-1行和第M+2行中的第一导电层均形成第二连接线72，第二连接线72与第二初始信号线62连接，形成网状结构的第二初始信号线。在又一些可能的示例性实施方式中，图13所示网状结构可以是，显示区域中上部区域的虚设行中的第一导电层均形成第一连接线71，显示区域中下部区域的虚设行中的第一导电层均形成第二连接线72，本公开在此不做限定。

从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过在虚设行中分别设置主体部分沿着第一方向延伸的第一连接线和第二连接线，第一连接线和第二连接线设置在第一导电层中，第一连接线与主体部分沿着第二方向延伸的第一初始信号线连接，第二连接线与主体部分沿着第二方向延伸的第二初始信号线连接，使得传输第一初始信号的第一初始信号线形成网状结构和传输第二初始信号的第二初始信号线形成网状结构，不仅有效降低了第一初始信号线和第二初始信号线的电阻，减小了第一初始电压和第二初始电压的压降，而且有效提升了显示基板中第一初始电压和第二初始电压的均一性，有效提升了显示均一性，提高了显示品质和显示质量。本公开通过将第一连接线和第二连接线设置在虚设行中，将虚设行中的部分或全部信号线与边框区域的边框电源引线连接，不仅使得虚设行中的信号线得到合理利用，避免了显示区域空间的浪费，而且可以大大降低传输电源信号的负载，有利于改善显示均一性。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

图21为本公开示例性实施例另一种网状结构的初始信号线的示意图，电路单元和虚设单元的排布与图12所示排布相同。如图21所示，在示例性实施方式中，第一初始信号线61和第二初始信号线62可以设置在每个单元列中，第一连接线71可以设置在作为虚设行的第M-1行中，第M-1行中的第一连接线71与第一初始信号线61连接，第二连接线72可以设置在作为虚设行的第M+2行中，第M+2行中的第二连接线72与第二初始信号线62连接，第一连接线71和第二连接线72均位于第二导电层中。

在示例性实施方式中，第一连接线71和第二连接线72的形状可以为主体部分沿着第一方向X延伸的线形状。第一连接线71和第二连接线72可以包括沿着第一方向X交替设置且依次连接的第二极板31和第二辅助连接线32，即在第一方向X上相邻的第二极板31通过第二辅助连接线32相互连接。

在示例性实施方式中，第一初始信号线61的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行中，第一初始信号线61可以通过第三初始电极83与第一连接线71连接，形成网状结构的第一初始信号线。第二初始信号线62的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M+2行中，第二初始信号线62可以通过第四初始电极84与第二连接线72连接，形成网状结构的第二初始信号线。这样，在显示区域同时形成传输第一初始信号的网状结构和传输第二初始信号的网状结构。

在示例性实施方式中，第一初始信号线61可以与第三初始电极83连接，第三初始电极83可以通过过孔与第一连接线71连接。

在示例性实施方式中，第三初始电极83可以包括相互连接的第二连接电极42和第十三连接电极413。第二连接电极42和第十三连接电极413可以设置在第M-1行中的至少一个虚设单元中，第十三连接电极413的第一端与第一初始信号线61连接，第十三连接电极413的第二端与第二连接电极42连接，第二连接电极42通过过孔与第一连接线71连接，因而实现了沿着第二方向Y延伸的第一初始信号线61与沿着第一方向X延伸的第一连接线71的连接，使得第一初始信号线61和第一连接线71在显示区域形成网状的传输第一初始信号的网状结构。

在示例性实施方式中，第二初始信号线62可以与第四初始电极84连接，第四初始电极84可以通过过孔与第二连接线72连接。

在示例性实施方式中，第四初始电极84可以包括相互连接的第二连接电极42和第十四连接电极414。第二连接电极42和第十四连接电极414可以设置在第M+2行中的至少一个虚设单元中，第十四连接电极414的第一端与第二初始信号线62连接，第十四连接电极414的第二端与第二连接电极42连接，第二连接电极42通过过孔与第二连接线72连接，因而实现了沿着第二方向Y延伸的第二初始信号线62与沿着第一方向X延伸的第二连接线72的连接，使得第二初始信号线62和第二连接线72在显示区域形成网状的传输第二初始信号的网状结构。

在示例性实施方式中，第N列中虚设单元的第三初始电极83与第N列中第一初始信号线61连接，第N列中虚设单元的第四初始电极84与第N+1列中第二初始信号线62连接。

在示例性实施方式中，第二极板31和第二辅助连接线32可以同层设置在第二导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。第一初始信号线61、第二连接电极42和第十三连接电极413可以同层设置在第三导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。第二初始信号线62、第二连接电极42和第十四连接电极414可以同层设置在第三导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。

在示例性实施方式中，本示例性实施例显示基板的制备过程可以包括：

(21)形成半导体层图案，制备过程和所形成半导体层图案与前述实施例步骤(11)基本上相同。

(22)形成第一导电层图案，制备过程和所形成第一导电层图案与前述实施例步骤(12)基本上相同，所不同的是，本示例性实施例虚设单元中的第一导电层图案没有设置第一辅助连接线，即第一方向X上相邻的虚设单元的第一极板是相互隔离的，如图22所示。

(23)形成第二导电层图案，制备过程和所形成第二导电层图案与前述实施例步骤(13)基本上相同，所不同的是，作为虚设行的第M-1行中，一体结构的第二极板31复用为第一连接线71，作为虚设行的第M+2行中，一体结构的第二极板31复用为第二连接线72，如图23所示。

(24)形成第四绝缘层图案，制备过程和所形成多个过孔与前述实施例步骤(14)基本上相同。

(25)形成第三导电层图案，制备过程和所形成第三导电层图案与前述实施例步骤(15)中形成的第三导电层图案基本上相同，电路单元和虚设单元的第三导电层可以至少包括第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第一屏蔽电极45、第一初始信号线61和第二初始信号线62，所不同的是，作为虚设行的第M-1行的虚设单元中，至少一个虚设单元还设置有第十三连接电极413，作为虚设行的第M+2行的虚设单元中，至少一个虚设单元还设置有第十四连接电极414，如图24所示。

在示例性实施方式中，第十三连接电极413的形状可以为矩形状，第十三连接电极413的第一端可以与第一初始信号线61连接，第十三连接电极413的第二端可以与第二连接电极42连接，相互连接的第二连接电极42和第十三连接电极413构成本公开的第三初始电极83。由于虚设单元中的第二连接电极42与第二极板连接，第M-1行中多个第二极板通过第二辅助连接线相互连接，一体结构的第二极板复用为第一连接线71，因而实现了第一初始信号线61通过第三初始电极83与第M-1行的第一连接线71连接，即实现了沿着第二方向Y延伸的第一初始信号线61与沿着第一方向X延伸的第一连接线71的连接。

在示例性实施方式中，第十四连接电极414的形状可以为矩形状，第十四连接电极414的第一端可以与第二初始信号线62连接，第十四连接电极414的第二端可以与第二连接电极42连接，相互连接的第二连接电极42和第十四连接电极414构成本公开的第四初始电极84。由于虚设单元中的第二连接电极42与第二极板连接，第M+2行中多个第二极板通过第二辅助连接线相互连接，一体结构的第二极板复用为第二连接线72，因而实现了第二初始信号线62通过第四初始电极84与第M+2行第二连接线72连接，即实现了沿着第二方向Y延伸的第二初始信号线62与沿着第一方向X延伸的第二连接线72的连接。

(26)形成第一平坦层图案和第四导电层图案，制备过程和所形成的图案与前述实施例步骤(16)至步骤(17)基本上相同，这里不再赘述。

本公开示例性实施例所提供的显示基板，通过在虚设行中分别设置主体部分沿着第一方向延伸的第一连接线和第二连接线，第一连接线和第二连接线设置在第二导电层中，实现了传输第一初始信号的第一初始信号线形成网状结构和传输第二初始信号的第二初始信号线形成网状结构，不仅有效降低了第一初始信号线和第二初始信号线的电阻，减小了第一初始电压和第二初始电压的压降，而且有效提升了显示基板中第一初始电压和第二初始电压的均一性，有效提升了显示均一性，提高了显示品质和显示质量。

在一些可能的示例性实施方式中，图21所示网状结构可以是，作为虚设行的第M-1行和第M+2行中的第二导电层均形成第一连接线71，第一连接线71与第一初始信号线61连接，形成网状结构的第一初始信号线。在另一些可能的示例性实施方式中，图21所示网状结构可以是，作为虚设行的第M-1行和第M+2行中的第二导电层均形成第二连接线72，第二连接线72与第二初始信号线62连接，形成网状结构的第二初始信号线。在又一些可能的示例性实施方式中，图21所示网状结构可以是，显示区域中上部区域的虚设行中的第二导电层均形成第一连接线71，显示区域中下部区域的虚设行中的第二导电层均形成第二连接线72，本公开在此不做限定。

图25为本公开示例性实施例又一种网状结构的初始信号线的示意图，电路单元和虚设单元的排布与图12所示排布相同。如图25所示，在示例性实施方式中，第一初始信号线61和第二初始信号线62可以设置在每个单元列中，第一连接线71可以设置在作为虚设行的第M-1行中，第M-1行中的第一连接线71与第一初始信号线61连接，第二连接线72可以设置在作为虚设行的第M+2行中，第M+2行中的第二连接线72与第二初始信号线62连接，第一连接线71和第二连接线72均位于半导体层中。

在示例性实施方式中，第一连接线71和第二连接线72的形状可以为主体部分沿着第一方向X延伸的线形状。第一连接线71和第二连接线72可以包括沿着第一方向X交替设置且依次连接的半导体主体部13X和第三辅助连接线19，即在第一方向X上相邻的半导体主体部13X通过第三辅助连接线19相互连接。

在示例性实施方式中，第一初始信号线61的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行中，第一初始信号线61可以通过第五初始电极85与第一连接线71连接，形成网状结构的第一初始信号线。第二初始信号线62的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M+2行中，第二初始信号线62可以通过第六初始电极86与第二连接线72连接，形成网状结构的第二初始信号线。这样，在显示区域同时形成传输第一初始信号的网状结构和传输第二初始信号的网状结构。

在示例性实施方式中，第五初始电极85可以设置在第M-1行中的至少一个虚设单元中，第五初始电极85的第一端与第一初始信号线61连接，第五初始电极85的第二端通过过孔与第一连接线71连接，因而实现了沿着第二方向Y延伸的第一初始信号线61与沿着第一方向X延伸的第一连接线71的连接，使得第一初始信号线61和第一连接线71在显示区域形成网状的传输第一初始信号的网状结构。

在示例性实施方式中，第六初始电极86可以设置在第M+2行中的至少一个虚设单元中，第六初始电极86的第一端与第二初始信号线62连接，第六初始电极86的第二端通过过孔与第二连接线72连接，因而实现了沿着第二方向Y延伸的第二初始信号线62与沿着第一方向X延伸的第二连接线72的连接，使得第二初始信号线62和第二连接线72在显示区域形成网状的传输第二初始信号的网状结构。

在示例性实施方式中，第N列中虚设单元的第五初始电极85与第N列中第一初始信号线61连接，第N列中虚设单元的第六初始电极86与第N列中第二初始信号线62连接。

在示例性实施方式中，半导体主体部13X和第三辅助连接线19可以同层设置在半导体层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。第一初始信号线61和第五初始电极85可以同层设置在第三导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。第二初始信号线62和第六初始电极86可以同层设置在第三导电层中，通过同一次图案化工艺同步形成，且为相互连接的一体结构。

在示例性实施方式中，本示例性实施例显示基板的制备过程可以包括：

(31)形成半导体层图案，制备过程和所形成半导体层图案与前述实施例步骤(11)基本上相同，所不同的是，在第一方向X相邻的半导体主体部13X通过第三辅助连接线19相互连接，作为虚设行的第M-1行中，一体结构的半导体主体部13X复用为第一连接线71，第一连接线71的形状可以为主体部分沿着第一方向X延伸的条形状，作为虚设行的第M+2行中，一体结构的半导体主体部13X复用为第二连接线72，第二连接线72的形状可以为主体部分沿着第一方向X延伸的条形状，如图26所示。

在示例性实施方式中，虚设单元中的半导体层图案还包括第三辅助连接线19。第三辅助连接线19的形状可以为主体部分沿着第一方向X延伸的条形状，可以设置在半导体主体部13X第一方向X或者第一方向X的反方向的一侧，即第三辅助连接线19可以位于第一方向X上相邻的半导体主体部13X之间。第三辅助连接线19的第一端与本虚设单元的半导体主体部13X连接，第三辅助连接线19的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻虚设单元的半导体主体部13X连接，第三辅助连接线19被配置为使一虚设行上相邻虚设单元的半导体主体部13X相互连接，使一虚设行中多个虚设单元的半导体主体部13X形成相互连接的一体结构，一体结构的第一极板可以复用为第一连接线71或者第二连接线72。

(32)形成第一导电层图案，制备过程和所形成第一导电层图案与前述实施例步骤(12)基本上相同，所不同的是，本示例性实施例虚设单元中的第一导电层图案没有设置第一极板和第一辅助连接线，即第一连接线71和第二连接线72所在区域没有被遮挡，如图27所示。

(33)形成第二导电层图案，制备过程和所形成第二导电层图案与前述实施例步骤(13)基本上相同，所不同的是，本示例性实施例虚设单元中的第二导电层图案没有设置第二极板和第二辅助连接线，即第一连接线71和第二连接线72所在区域没有被遮挡，如图28所示。

(34)形成第四绝缘层图案，制备过程和所形成多个过孔与前述实施例步骤(14)基本上相同，所不同的是，由于虚设单元中没有设置第一极板和第二极板，因而本示例性实施例虚设单元中没有设置第一过孔V1和第二过孔V2，但设置有第十一过孔V11和第十二过孔V12，如图29所示。

在示例性实施方式中，第十一过孔V11可以位于第M-1行中的虚设单元中，第十一过孔V11在基底上的正投影可以位于半导体主体部13X在基底上的正投影的范围之内，第十一过孔V11内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出半导体主体部13X的表面，第十一过孔V11被配置为使后续形成的第一初始信号线通过该过孔与半导体主体部13X(第一连接线71)连接。在示例性实施方式中，第十一过孔V11可以包括多个，多个第十一过孔V11可以沿着第一方向X依次排列，以增加连接可靠性。

在示例性实施方式中，第十二过孔V12可以位于第M+2行中的虚设单元中，第十二过孔V12在基底上的正投影可以位于半导体主体部13X在基底上的正投影的范围之内，第十二过孔V12内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出半导体主体部13X的表面，第十二过孔V12被配置为使后续形成的第二初始信号线通过该过孔与半导体主体部13X(第二连接线72)连接。在示例性实施方式中，第十二过孔V12可以包括多个，多个第十二过孔V12可以沿着第一方向X依次排列，以增加连接可靠性。

在示例性实施方式中，虚设单元中的第三过孔V3至第九过孔V9可以与前述实施例步骤(14)基本上相同。

(35)形成第三导电层图案，制备过程和所形成第三导电层图案与前述实施例步骤(15)中形成的第三导电层图案基本上相同，电路单元和虚设单元的第三导电层可以至少包括第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第一屏蔽电极45、第一初始信号线61和第二初始信号线62，所不同的是，作为虚设行的第M-1行的虚设单元中，至少一个虚设单元设置有第五初始电极85，作为虚设行的第M+2行的虚设单元中，至少一个虚设单元设置有第六初始电极86，如图30所示。

在示例性实施方式中，第五初始电极85可以设置在第M-1行的至少一个虚设单元中，第五初始电极85的形状可以为条形状，第五初始电极85的第一端可以与第一初始信号线61连接，第五初始电极85的第二端通过第十一过孔V11与半导体主体部13X连接。由于第M-1行中多个虚设单元的半导体主体部13X通过第三辅助连接线19相互连接，一体结构的半导体主体部13X和第三辅助连接线19复用为第一连接线71，因而实现了第一初始信号线61通过第五初始电极85与第M-1行的第一连接线71连接，即实现了沿着第二方向Y延伸的第一初始信号线61与沿着第一方向X延伸的第一连接线71的连接。

在示例性实施方式中，第六初始电极86可以设置在第M+2行的至少一个虚设单元中，第六初始电极86的形状可以为条形状，第六初始电极86的第一端可以与第二初始信号线62连接，第六初始电极86的第二端通过第十二过孔V12与半导体主体部13X连接。由于第M+2行中多个虚设单元的半导体主体部13X通过第三辅助连接线19相互连接，一体结构的半导体主体部13X和第三辅助连接线19复用为第二连接线72，因而实现了第二初始信号线62通过第六初始电极86与第M+2行第二连接线72连接，即实现了沿着第二方向Y延伸的第二初始信号线62与沿着第一方向X延伸的第二连接线72的连接。

在示例性实施方式中，由于虚设单元中没有设置第一极板和第二极板，因而虚设单元中的第一连接电极可以包括2个隔离的块状的连接电极，一个连接电极通过第六过孔与第二有源层的第一区连接，另一个连接电极通过第九过孔与第一有源层的第二区连接，以保证过孔刻蚀工艺和过孔连接工艺的均一性。

(36)形成第一平坦层图案和第四导电层图案，制备过程和所形成的图案与前述实施例步骤(16)至步骤(17)基本上相同，这里不再赘述。

本公开示例性实施例所提供的显示基板，通过在虚设行中分别设置主体部分沿着第一方向延伸的第一连接线和第二连接线，第一连接线和第二连接线设置在半导体层中，实现了传输第一初始信号的第一初始信号线形成网状结构和传输第二初始信号的第二初始信号线形成网状结构，不仅有效降低了第一初始信号线和第二初始信号线的电阻，减小了第一初始电压和第二初始电压的压降，而且有效提升了显示基板中第一初始电压和第二初始电压的均一性，有效提升了显示均一性，提高了显示品质和显示质量。

在一些可能的示例性实施方式中，图25所示网状结构可以是，作为虚设行的第M-1行和第M+2行中的半导体层均形成第一连接线71，第一连接线71与第一初始信号线61连接，形成网状结构的第一初始信号线。在另一些可能的示例性实施方式中，图25所示网状结构可以是，作为虚设行的第M-1行和第M+2行中的半导体层均形成第二连接线72，第二连接线72与第二初始信号线62连接，形成网状结构的第二初始信号线。在又一些可能的示例性实施方式中，图25所示网状结构可以是，显示区域中上部区域的虚设行中的半导体层均形成第一连接线71，显示区域中下部区域的虚设行中的半导体层均形成第二连接线72，本公开在此不做限定。

图31为本公开示例性实施例又一种网状结构的初始信号线的示意图，电路单元和虚设单元的排布与图12所示排布相同。如图31所示，在示例性实施方式中，第一初始信号线61和第二初始信号线62可以设置在每个单元列中，第一连接线71可以设置在作为虚设行的第M-1行和第M+2行中，第一连接线71与第一初始信号线61连接，第二连接线72可以设置在作为虚设行的第M-1行和第M+2行中，第二连接线72与第二初始信号线62连接。在示例性实施例中，第一连接线71可以设置在半导体层中，第二连接线72可以设置在第一导电层中。

在示例性实施方式中，第一连接线71和第二连接线72的形状可以为主体部分沿着第一方向X延伸的线形状。第一连接线71可以包括沿着第一方向X交替设置且依次连接的半导体主体部13X和第三辅助连接线19，第二连接线72可以包括沿着第一方向X交替设置且依次连接的第一极板24和第一辅助连接线25。

在示例性实施方式中，第一初始信号线61的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行和第M+2行中，第一初始信号线61可以通过第五初始电极85与第一连接线71连接，形成网状结构的第一初始信号线。第二初始信号线62的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行和第M+2行中，第二初始信号线62可以通过第二初始电极82(包括相互连接的第一连接电极41和第十二连接电极412)与第二连接线72连接，形成网状结构的第二初始信号线。

需要说明的是，图31中的第M-1行仅示意了第一初始信号线61与第一连接线71的连接，第M+2行仅示意了第二初始信号线62与第二连接线72的连接关系，以清晰地体现连接结构。在示例性实施方式中，第M-1行可以设置有与第二初始信号线62连接的第二连接线72，第M+2行可以设置有与第一初始信号线61连接的第一连接线71。

在示例性实施方式中，第二初始电极82和第五初始电极85的结构与前述实施例的结构基本上相同。

在示例性实施方式中，本示例性实施例显示基板的制备过程可以与前述实施例的制备过程基本上相同，所不同的是，在形成半导体层图案中，作为虚设行的第M-1行和第M+2行中均形成第一连接线71，在形成第一导电层图案中，作为虚设行的第M-1行和第M+2行中均形成第二连接线72，在形成第三导电层图案中，作为虚设行的第M-1行和第M+2行中均形成第十二连接电极412和第五初始电极85，第一初始信号线61通过第五初始电极85与第一连接线71连接，第二初始信号线62通过第一连接电极41和第十二连接电极412(第二初始电极82)与第二连接线72连接。

在一些可能的示例性实施方式中，第一连接线可以设置在第一导电层中，第二连接线可以设置在半导体层中，第三导电层可以包括第十一连接电极和第六初始电极，第一初始信号线可以通过第一连接电极和第十一连接电极(第一初始电极)与第一连接线连接，第二初始信号线可以通过第六初始电极与第二连接线连接，本公开在此不做限定。

图32为本公开示例性实施例又一种网状结构的初始信号线的示意图，电路单元和虚设单元的排布与图12所示排布相同。如图32所示，在示例性实施方式中，第一初始信号线61和第二初始信号线62可以设置在每个单元列中，第一连接线71可以设置在作为虚设行的第M-1行和第M+2行中，第一连接线71与第一初始信号线61连接，第二连接线72可以设置在作为虚设行的第M-1行和第M+2行中，第二连接线72与第二初始信号线62连接。在示例性实施例中，第一连接线71可以设置在半导体层中，第二连接线72可以设置在第二导电层中。

在示例性实施方式中，第一连接线71和第二连接线72的形状可以为主体部分沿着第一方向X延伸的线形状。第一连接线71可以包括沿着第一方向X交替设置且依次连接的半导体主体部13X和第三辅助连接线19，第二连接线72可以包括沿着第一方向X交替设置且依次连接的第二极板31和第二辅助连接线32。

在示例性实施方式中，第一初始信号线61的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行和第M+2行中，第一初始信号线61可以通过第五初始电极85与第一连接线71连接，形成网状结构的第一初始信号线。第二初始信号线62的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行和第M+2行中，第二初始信号线62可以通过第四初始电极84(包括相互连接的第二连接电极42和第十四连接电极414)与第二连接线72连接，形成网状结构的第二初始信号线。

需要说明的是，图32中的第M-1行仅示意了第一初始信号线61与第一连接线71的连接，第M+2行仅示意了第二初始信号线62与第二连接线72的连接关系，以清晰地体现连接结构。在示例性实施方式中，第M-1行可以设置有与第二初始信号线62连接的第二连接线72，第M+2行可以设置有与第一初始信号线61连接的第一连接线71。

在示例性实施方式中，第四初始电极84和第五初始电极85的结构与前述实施例的结构基本上相同。

在示例性实施方式中，本示例性实施例显示基板的制备过程可以与前述实施例的制备过程基本上相同，所不同的是，在形成半导体层图案中，作为虚设行的第M-1行和第M+2行中均形成第一连接线71，在形成第二导电层图案中，作为虚设行的第M-1行和第M+2行中均形成第二连接线72，在形成第三导电层图案中，作为虚设行的第M-1行和第M+2行中均形成第二连接电极42、第十四连接电极414和第五初始电极85，第一初始信号线61通过第五初始电极85与第一连接线71连接，第二初始信号线62通过第二连接电极42和第十四连接电极414(第四初始电极84)与第二连接线72连接。

在一些可能的示例性实施方式中，第一连接线可以设置在第二导电层中，第二连接线可以设置在半导体层中，第三导电层可以包括第二连接电极、第十三连接电极和第六初始电极，第一初始信号线可以通过第二连接电极和第十三连接电极(第三初始电极)与第一连接线连接，第二初始信号线可以通过第六初始电极与第二连接线连接，本公开在此不做限定。

图33为本公开示例性实施例又一种网状结构的初始信号线的示意图，电路单元和虚设单元的排布与图12所示排布相同。如图33所示，在示例性实施方式中，第一初始信号线61和第二初始信号线62可以设置在每个单元列中，第一连接线71可以设置在作为虚设行的第M-1行和第M+2行中，第一连接线71与第一初始信号线61连接，第二连接线72可以设置在作为虚设行的第M-1行和第M+2行中，第二连接线72与第二初始信号线62连接。在本示例性实施例中，第一连接线71可以设置在第一导电层中，第二连接线72可以设置在第二导电层中。

在示例性实施方式中，第一连接线71和第二连接线72的形状可以为主体部分沿着第一方向X延伸的线形状。第一连接线71可以包括沿着第一方向X交替设置且依次连接的第一极板24和第一辅助连接线25，第二连接线72可以包括沿着第一方向X交替设置且依次连接的第二极板31和第二辅助连接线32。

在示例性实施方式中，第一初始信号线61的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行和第M+2行中，第一初始信号线61可以通过第一初始电极81(包括相互连接的第一连接电极41和第十一连接电极411)与第一连接线71连接，形成网状结构的第一初始信号线。第二初始信号线62的形状可以为主体部分沿着第二方向Y延伸的线形状，在第M-1行和第M+2行中，第二初始信号线62可以通过第四初始电极84(包括相互连接的第二连接电极42和第十四连接电极414)与第二连接线72连接，形成网状结构的第二初始信号线。

需要说明的是，图33中的第M-1行仅示意了第一初始信号线61与第一连接线71的连接，第M+2行仅示意了第二初始信号线62与第二连接线72的连接关系，以清晰地体现连接结构。在示例性实施方式中，第M-1行可以设置有与第二初始信号线62连接的第二连接线72，第M+2行可以设置有与第一初始信号线61连接的第一连接线71。

在示例性实施方式中，第一连接电极41、第二连接电极42、第十一连接电极411和第十四连接电极414的结构与前述实施例的结构基本上相同。

在示例性实施方式中，本示例性实施例显示基板的制备过程可以与前述实施例的制备过程基本上相同，所不同的是，在形成第一导电层图案中，作为虚设行的第M-1行和第M+2行中均形成第一连接线71，在形成第二导电层图案中，作为虚设行的第M-1行和第M+2行中均形成第二连接线72，在形成第三导电层图案中，作为虚设行的第M-1行和第M+2行中均形成第一连接电极41、第二连接电极42、第十一连接电极411和第十四连接电极414，第一初始信号线61通过第一连接电极41和第十一连接电极411(第一初始电极81)与第一连接线71连接，第二初始信号线62通过第二连接电极42和第十四连接电极414(第四初始电极84)与第二连接线72连接。

在一些可能的示例性实施方式中，第一连接线可以设置在第二导电层中，第二连接线可以设置在第一导电层中，第三导电层可以包括第一连接电极、第二连接电极、第十二连接电极和第十三连接电极，第一初始信号线可以通过第三初始电极(包括相互连接的第二连接电极和第十三连接电极)与第一连接线连接，第二初始信号线可以通过第二初始电极(包括相互连接的第一连接电极和第十二连接电极)与第二连接线连接，本公开在此不做限定。

图34至图37为本公开示例性实施例另一种第一电路区的结构示意图，示意了第一连接线位于第二导电层、第二连接线位于第一导电层的结构。其中，第一电路区可以包括2个单元行和2个虚设行，第M行和第M+1行为单元行，分别包括6个电路单元，第M-1行和第M+2行为虚设行，分别包括6个虚设单元。本示例性实施例的单元行和电路单元的结构与前述图12所示的单元行和电路单元的结构基本上相同，第一电路区的膜层结构与前述图12所示的膜层结构基本上相同，所不同的是，虚设行的虚设单元第二方向尺寸h小于单元行的电路单元第二方向尺寸H。

在示例性实施方式中，虚设行可以至少包括沿着第一方向X依次排列的多个虚设单元，至少一个虚设单元可以包括虚设像素电路，虚设像素电路可以仅包括半导体主体部13X，虚设单元中没有设置第一虚设信号线、第二虚设信号线和虚设发光线。

在示例性实施方式中，电路单元的半导体层图案可以与前述实施例中电路单元的半导体层图案基本上相同，虚设单元的半导体层可以仅包括半导体主体部13X，没有设置第一虚设有源层、第二虚设有源层、第四虚设有源层至第七虚设有源层，虚设单元的半导体主体部13X的形状与电路单元中第三有源层13的形状基本上相同，如图34所示。

在示例性实施方式中，电路单元的第一导电层图案可以与前述实施例中电路单元的第一导电层图案基本上相同，虚设单元的第一导电层图案可以包括第一极板24和第一辅助连接线25，第一辅助连接线25的第一端与本虚设单元的第一极板24连接，第一辅助连接线25的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻虚设单元的第一极板24连接，第一辅助连接线25被配置为使一虚设行上相邻虚设单元的第一极板相互连接，一虚设行中多个虚设单元的第一极板形成相互连接的一体结构，一体结构的第一极板可以复用为第二连接线72，即作为虚设行的第M-1行和第M+2行形成有第二连接线72，如图35所示。

在示例性实施方式中，虚设单元中没有设置第一虚设信号线、第二虚设信号线和虚设发光信号线，虚设单元的第一极板24的形状与电路单元中第一极板24的形状基本上相同。

在示例性实施方式中，电路单元的第二导电层图案可以与前述实施例中电路单元的第二导电层图案基本上相同，虚设单元的第二导电层图案可以包括第二极板31和第二辅助连接线32，虚设单元的第二极板31和第二辅助连接线32与电路单元中第二极板31和第二辅助连接线32的形状基本上相同，第二辅助连接线32的第一端与本电路单元的第二极板31连接，第二辅助连接线32的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻电路单元的第二极板31连接，第二辅助连接线32被配置为使一单元行上相邻电路单元的第二极板相互连接，一体结构的第二极板复用为第一连接线71，即作为虚设行的第M-1行和第M+2行形成有第一连接线71，如图36所示。

在示例性实施方式中，电路单元的第三导电层图案可以与前述实施例中电路单元的第三导电层图案基本上相同，虚设单元的第三导电层图案可以包括第二初始电极82和第三初始电极83，第三初始电极83的第一端与第一初始信号线61连接，第三初始电极83的第二端通过过孔与第一连接线71连接，第二初始电极82的第一端与第二初始信号线62连接，第二初始电极82的第二端通过过孔与第二连接线72连接，使得第一初始信号线61和第一连接线71在显示区域形成网状的传输第一初始信号的网状结构，第二初始信号线62和第二连接线72在显示区域形成网状的传输第二初始信号的网状结构，如图37所示。由于本实施例的虚设单元没有设置第一连接电极和第二连接电极，因而本实施例中第二初始电极82和第三初始电极83的结构与前述实施例不同，可以理解为带有连接部的第十二连接电极和第十三连接电极。

在一些可能的示例性实施方式中，第一连接线可以设置在第一导电层中，第二连接线可以设置在第二导电层中，第三导电层图案可以包括第一初始电极和第四初始电极，第一初始电极的第一端与第一初始信号线连接，第一初始电极的第二端通过过孔与第一连接线连接，第四初始电极的第一端与第二初始信号线连接，第四初始电极的第二端通过过孔与第二连接线连接，本公开在此不做限定。

本公开示例性实施例所提供的显示基板，不仅通过在虚设行中分别设置主体部分沿着第一方向延伸的第一连接线和第二连接线，实现了传输第一初始信号的第一初始信号线形成网状结构和传输第二初始信号的第二初始信号线形成网状结构，而且通过降低虚设行的第二方向尺寸，可以留出更多的空间设置电路单元，提高显示区域的分辨率。

图38为本公开实施例一种第一电路区中阳极排布示意图，第一电路区中电路单元和虚设单元的排布与图12所示排布相同，网状结构初始信号线的结构与图21所示结构相同。在示例性实施方式中，多个阳极图案可以包括红色发光器件的第一阳极301A、蓝色发光器件的第二阳极301B、第一绿色发光器件的第三阳极301C和第二绿色发光器件的第四阳极301D。第一阳极301A和第二阳极301B可以沿着第一方向X依次设置，第三阳极301C和第四阳极301D可以沿着第一方向X依次设置，第三阳极301C和第四阳极301D可以设置在第一阳极301A和第二阳极301B第二方向Y的一侧。或者，第一阳极301A和第二阳极301B可以沿着第二方向Y依次设置，第三阳极301C和第四阳极301D可以沿着第二方向Y依次设置，第三阳极301C和第四阳极301D可以设置在第一阳极301A和第二阳极301B第一方向X的一侧。

在示例性实施方式中，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D分别与第M行中的像素驱动电路连接，第一阳极301A'、第二阳极301B'、第三阳极301C'和第四阳极301D'分别与第M+1行中的像素驱动电路连接。第M-1行和第M+2行为虚设行，虚设行中虚设单元的虚设像素电路不用于驱动发光单元。

在示例性实施方式中，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D中的至少一个在基底上的正投影与至少一个虚设单元中的虚设像素电路(图38中第M-1行和第M+2行中的虚设像素电路)在基底上的正投影至少部分交叠，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D中的至少一个在基底上的正投影与至少一个虚设单元中的第一连接线71在基底上的正投影至少部分交叠，和/或，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D中的至少一个在基底上的正投影与至少一个虚设单元中的第二连接线72在基底上的正投影至少部分交叠。

在示例性实施方式中，作为虚设行的第M-1行中的第一连接线71可以包括沿着第一方向X交替设置且依次连接的第二极板31和第二辅助连接线，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D中的至少一个在基底上的正投影与第一连接线71中的第二极板31在基底上的正投影至少部分交叠。

在示例性实施方式中，对于相同颜色发光器件的阳极，该种颜色的阳极在基底上的正投影与第一连接线71在基底上的正投影具有第一交叠区域，该种颜色的阳极在基底上的正投影与至少一个电路单元中的第二极板31在基底上的正投影具有第三交叠区域，第一交叠区域的面积可以小于第三交叠区域的面积。例如，至少一个第一阳极301A在基底上的正投影与第一连接线71在基底上的正投影的交叠区域的面积，小于至少一个第一阳极301A'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。又如，至少一个第二阳极301B在基底上的正投影与第一连接线71在基底上的正投影的交叠区域的面积，小于至少一个第二阳极301B'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。再如，至少一个第三阳极301C在基底上的正投影与第一连接线71在基底上的正投影的交叠区域的面积，小于至少一个第三阳极301C'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。再如，至少一个第四阳极301D在基底上的正投影与第一连接线71在基底上的正投影的交叠区域的面积，小于至少一个第四阳极301D'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。

在示例性实施方式中，作为虚设行的第M+2行中的第二连接线72可以包括沿着第一方向X交替设置且依次连接的第二极板31和第二辅助连接线，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D中的至少一个在基底上的正投影与第二连接线72中的第二极板31在基底上的正投影至少部分交叠。

在示例性实施方式中，对于相同颜色发光器件的阳极，该颜色的阳极在基底上的正投影与第二连接线72在基底上的正投影具有第二交叠区域，该颜色的阳极在基底上的正投影与至少一个电路单元中的第二极板31在基底上的正投影具有第三交叠区域，第二交叠区域的面积可以小于第三交叠区域的面积。例如，至少一个第一阳极301A在基底上的正投影与第二连接线72在基底上的正投影的交叠区域的面积，小于至少一个第一阳极301A'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。又如，至少一个第二阳极301B在基底上的正投影与第二连接线72在基底上的正投影的交叠区域的面积，小于至少一个第二阳极301B'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。再如，至少一个第三阳极301C在基底上的正投影与第二连接线72在基底上的正投影的交叠区域的面积，小于至少一个第三阳极301C'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。再如，至少一个第四阳极301D在基底上的正投影与第二连接线72在基底上的正投影的交叠区域的面积，小于至少一个第四阳极301D'在基底上的正投影与电路单元中的第二极板31在基底上的正投影的交叠区域的面积。

在示例性实施方式中，第一连接线71和第二连接线72分别传输第一初始信号和第二初始信号，本公开通过设置阳极与第一连接线71具有较小的交叠面积或者设置阳极与第二连接线72具有较小的交叠面积，可以防止第一初始信号或者第二初始信号在复位时对阳极的扰动，减少对发光亮度的影响，提高显示品质和显示效果。由于电路单元中的第二极板为第一电源线的电位，第一电源线持续提供高电压信号，因而阳极与电路单元中的第二极板可以具有较大的交叠面积，不仅不会扰动阳极，而且可以提高阳极的平坦性。

在示例性实施方式中，发光结构层还可以包括多条阳极连接线(图38中未示出)，阳极连接线的第一端可以连接相应阳极，阳极连接线的第二端可以连接相应电路单元的阳极连接电极，实现阳极与像素驱动电路的连接。阳极连接线可以采用单层结构，如氧化铟锡ITO或氧化铟锌IZO，或者可以采用多层复合结构，如ITO/Ag/ITO等。阳极连接线和阳极可以同层设置，或者不同层设置，本公开在此不做限定。

本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，至少一个虚设行中的第一连接线可以沿着第一方向X延伸到显示基板的一侧或两侧后与边框区域的低压电源引线连接，低压电源引线被配置为传输低电压电源信号(VSS)，使得第一连接线在显示区域形成传输低电压电源信号的横向网格结构。又如，至少一个虚设行中的第二连接线可以沿着第一方向X延伸到显示基板的一侧或两侧后与边框区域的低压电源引线连接，使得第二连接线在显示区域形成传输低电压电源信号的横向网格结构。再如，一部分第一连接线与第一初始信号线连接形成传输第一初始信号的网状结构，另一部分第一连接线与边框区域的低压电源引线连接，形成传输低电压电源信号的横向网格结构，一部分第二连接线与第二初始信号线连接，形成传输第二初始信号的网状结构，另一部分第二连接线与边框区域的低压电源引线连接，形成传输低电压电源信号的横向网格结构，本公开在此不做限定。

本公开显示基板可以应用于具有像素驱动电路的其它显示装置中，本公开在此不做限定。

本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施方式中，所述制备方法可以包括：

在基底上形成驱动结构层；所述驱动结构层包括多个单元行和至少两个虚设行，所述单元行包括沿着第一方向依次排列的多个电路单元，所述虚设行包括沿着第一方向依次排列的多个虚设单元，所述多个单元行和至少两个虚设行沿着第二方向依次设置，所述第一方向与所述第二方向交叉；所述电路单元包括像素驱动电路，所述虚设单元包括虚设像素电路，所述像素驱动电路被配置为驱动对应的发光单元；至少一个虚设行设置有沿着所述第一方向延伸的第一连接线，所述第一连接线与沿着所述第二方向延伸的第一初始信号线连接，形成传输第一初始信号的网状结构；和/或，至少另一个虚设行设置有沿着所述第一方向延伸的第二连接线，所述第二连接线与沿着所述第二方向延伸的第二初始信号线连接，形成传输第二初始信号的网状结构；

在所述驱动结构层上形成发光结构层，所述发光结构层包括多个发光单元，至少一个发光单元在所述基底上的正投影与所述虚设像素电路在所述基底上的正投影至少部分交叠。

本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (24)

1.一种显示基板，其特征在于，包括设置在基底上的驱动结构层，所述驱动结构层包括多个单元行，所述单元行包括沿着第一方向依次排列的多个电路单元，所述多个单元行沿着第二方向设置，所述第一方向与所述第二方向交叉；至少一个电路单元包括像素驱动电路，所述像素驱动电路至少包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一节点和第二节点；所述第一晶体管的第一极与第一初始信号线连接，所述第一晶体管的第二极与所述第二节点连接，所述第二晶体管的第一极与所述第二节点连接，所述第二晶体管的第二极与所述第三晶体管的第二极和所述第六晶体管的第一极连接，所述第三晶体管的第一极与所述第一节点连接，所述第四晶体管的第一极与数据信号线连接，所述第四晶体管的第二极与所述第一节点连接，所述第五晶体管的第一极与第一电源线连接，所述第五晶体管的第二极与所述第一节点连接，所述第六晶体管的第二极与所述第七晶体管的第二极连接，所述第七晶体管的第一极与第二初始信号线连接；至少一个电路单元中，所述第一晶体管和所述第七晶体管设置在所述第三晶体管在所述第二方向的同一侧。

2.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元还包括沿着所述第一方向延伸的第二扫描信号线，至少一个电路单元中，所述第一晶体管的栅电极和所述第七晶体管的栅电极与同一条第二扫描信号线连接。

3.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元中，所述第三晶体管的有源层的形状为沿着所述第一方向延伸的直线形。

4.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元中，所述第一晶体管、第五晶体管、第六晶体管和第七晶体管设置在所述第三晶体管在所述第二方向的同一侧，所述第二晶体管和第四晶体管设置在所述第三晶体管在所述第二方向的另一侧。

5.根据权利要求1所述的显示基板，其特征在于，所述第二节点在基底上的正投影与所述第一电源线在基底上的正投影至少部分交叠。

6.根据权利要求1所述的显示基板，其特征在于，在所述第一方向上，所述第二节点位于所述第一初始信号线和所述第二初始信号线之间。

7.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元还包括沿着所述第一方向延伸的发光控制线，所述发光控制线与所述第五晶体管的栅电极和所述第六晶体管的栅电极连接，所述第二节点在基底上的正投影与所述发光控制线在基底上的正投影至少部分交叠。

8.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元还包括沿着所述第一方向延伸的第一扫描信号线和发光控制线，所述第一扫描信号线与所述第二晶体管的栅电极和所述第四晶体管的栅电极连接，所述发光控制线与所述第五晶体管的栅电极和所述第六晶体管的栅电极连接；所述第二节点在基底上的正投影与所述第一扫描信号线在基底上的正投影至少部分交叠，所述第二节点在基底上的正投影与所述发光控制线在基底上的正投影至少部分交叠。

9.根据权利要求8所述的显示基板，其特征在于，至少一个电路单元中，所述第二节点在基底上的正投影与所述第一扫描信号线在基底上的正投影的交叠面积，与所述第二节点在基底上的正投影与所述发光控制线在基底上的正投影的交叠面积大致相同。

10.根据权利要求8所述的显示基板，其特征在于，在垂直于所述基底的平面内，所述驱动结构层包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述第二节点设置在所述第三导电层中。

11.根据权利要求10所述的显示基板，其特征在于，所述第二初始信号线设置在所述第三导电层中，所述数据信号线设置在所述第四导电层中，所述数据信号线在基底上的正投影与所述第二初始信号线在基底上的正投影至少部分交叠。

12.根据权利要求1所述的显示基板，其特征在于，所述像素驱动电路还包括第一屏蔽电极，所述第一屏蔽电极与所述第一初始信号线连接，所述第一屏蔽电极在基底上的正投影与所述第一晶体管的有源层在基底上的正投影至少部分交叠。

13.根据权利要求12所述的显示基板，其特征在于，所述第一屏蔽电极与所述第一初始信号线为相互连接的一体结构。

14.根据权利要求1所述的显示基板，其特征在于，所述第二初始信号线在基底上的正投影与所述第二晶体管的有源层在基底上的正投影至少部分交叠。

15.根据权利要求1所述的显示基板，其特征在于，所述第五晶体管的第一极与所述第五晶体管的有源层的第一区连接的过孔、所述第六晶体管的第二极与所述第六晶体管的有源层的第二区连接的过孔、所述第一初始信号线与所述第一晶体管的有源层的第一区连接的过孔、以及所述第二节点与所述第一晶体管的有源层的第二区连接的过孔在基底上的正投影与孔延伸线在基底上的正投影至少部分交叠，所述孔延伸线为沿着所述第一方向延伸的直线。

16.根据权利要求15所述的显示基板，其特征在于，至少一个电路单元还包括沿着所述第一方向延伸的发光控制线，所述发光控制线与所述第五晶体管的栅电极和所述第六晶体管的栅电极连接，所述孔延伸线位于所述发光控制线远离所述第三晶体管的一侧。

17.根据权利要求1至16任一项所述的显示基板，其特征在于，所述驱动结构层还包括至少两个虚设行，所述虚设行包括沿着第一方向依次排列的多个虚设单元，所述多个单元行和至少两个虚设行沿着第二方向设置；至少一个虚设单元包括虚设像素电路，所述虚设像素电路至少包括半导体主体部和存储电容，所述存储电容包括第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠；在所述第一方向上相邻的所述半导体主体部通过第三辅助连接线相互连接形成所述第一连接线或者所述第二连接线，或者，在所述第一方向上相邻的所述第一极板通过第一辅助连接线相互连接形成所述第一连接线或者所述第二连接线，或者，在所述第一方向上相邻的所述第二极板通过第二辅助连接线相互连接形成所述第一连接线或者所述第二连接线。

18.根据权利要求17所述的显示基板，其特征在于，至少一个虚设单元的虚设像素电路与第一虚设信号线、第二虚设信号线和/或虚设发光线连接，所述第一虚设信号线、第二虚设信号线和/或虚设发光线沿着所述第一方向延伸到所述显示基板的一侧或两侧后与边框区域的边框电源引线连接，所述边框电源引线被配置为传输高电压电源信号或者低电压电源信号。

19.根据权利要求17所述的显示基板，其特征在于，至少一个虚设单元的虚设像素电路还包括第一虚设晶体管、第二虚设晶体管、第三虚设晶体管、第四虚设晶体管、第五虚设晶体管、第六虚设晶体管和第七虚设晶体管，所述第三虚设晶体管的有源层作为所述半导体主体部，所述第一虚设晶体管、第二虚设晶体管、第四虚设晶体管、第五虚设晶体管、第六虚设晶体管、第七虚设晶体管的有源层缺少沟道区。

20.根据权利要求1至16任一项所述的显示基板，其特征在于，在所述第二方向相邻的虚设行之间，设置有一个或者两个单元行。

21.根据权利要求20所述的显示基板，其特征在于，所述虚设行的第二方向尺寸小于或者等于所述单元行的第二方向尺寸。

22.根据权利要求1至16任一项所述的显示基板，其特征在于，所述发光单元至少包括阳极，所述阳极在所述基底上的正投影与所述第一连接线在所述基底上的正投影至少部分交叠；和/或，所述阳极在所述基底上的正投影与所述第二连接线在所述基底上的正投影至少部分交叠。

23.根据权利要求22所述的显示基板，其特征在于，对于相同颜色发光单元的阳极，所述阳极在基底上的正投影与所述第一连接线在基底上的正投影具有第一交叠区域，所述阳极在基底上的正投影与所述第二连接线在基底上的正投影具有第二交叠区域，所述阳极在基底上的正投影与至少一个电路单元中所述像素驱动电路的第二极板在基底上的正投影具有第三交叠区域，至少一个所述第一交叠区域的面积小于所述第三交叠区域的面积，至少一个所述第二交叠区域的面积小于所述第三交叠区域的面积。

24.一种显示装置，其特征在于，包括如权利要求1至23任一项所述的显示基板。