CN117296476A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括沿着第一方向(X)设置的多条数据信号线(60)和多条数据扇出线(70)，数据信号线(60)沿着第二方向(Y)延伸，数据扇出线(70)的第一端与引出线(90)连接，数据扇出线(70)的第二端与数据信号线(60)连接，至少一条数据扇出线(70)包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线至少包括相互连接的第一扇出线(71)和第二扇出线(72)，第一扇出线(71)的形状为沿着第一方向(X)延伸的线形状，第二扇出线(72)的形状为沿着第二方向(Y)延伸的线形状。

Description

显示基板及其制备方法、显示装置

技术领域

本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

一方面，本公开提供了一种显示基板，包括显示区域和绑定区域，所述显示区域设置有沿着第一方向设置的多条数据信号线和多条数据扇出线，所述数据信号线沿着第二方向延伸，所述绑定区域位于所述显示区域所述第二方向的一侧，设置有多条引出线，所述第一方向与所述第二方向交叉；所述数据扇出线的第一端与所述引出线连接，所述数据扇出线的第二端与所述数据信号线连接，至少一条数据扇出线包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线至少包括相互连接的第一扇出线和第二扇出线，所述第一扇出线的形状为沿着所述第一方向或者所述第一方向的反方向延伸的线形状，所述第二扇出线的形状为沿着所述第二方向延伸的线形状。

在示例性实施方式中，至少一个扇出阶梯子线中，所述第一扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第一扇出线的第一端连接。

在示例性实施方式中，至少一个扇出阶梯子线还包括第三扇出线，所述第三扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第三扇出线的第二端沿着第三方向延伸后，与所述第一扇出线的第一端连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第三扇出线的第一端连接；所述第三方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于90°。

在示例性实施方式中，至少一个扇出阶梯子线还包括第四扇出线，所述第一扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第四扇出线的第一端连接，所述第四扇出线的第二端沿着第四方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第一扇出线的第一端连接；所述第四方向与所述第一方向具有第二夹角，所述第二夹角大于0°且小于90°。

在示例性实施方式中，至少一个扇出阶梯子线还包括第三扇出线和第四扇出线，所述第三扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第三扇出线的第二端沿着第三方向延伸后，与所述第一扇出线的第一端连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第四扇出线的第一端连接，所述第四扇出线的第二端沿着第四方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第三扇出线的第一端连接；所述第三方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于90°，所述第四方向与所述第一方向具有第二夹角，所述第二夹角大于0°且小于90°。

在示例性实施方式中，所述第一夹角为30°至60°，所述第二夹角为30°至60°。

在示例性实施方式中，在所述第一方向上相邻的数据信号线之间，设置有2条第二扇出线。

在示例性实施方式中，所述数据扇出线通过搭接过孔与所述数据信号线连接，多个搭接过孔在显示基板平面上的正投影与第一孔搭接线在显示基板平面上的正投影至少部分交叠，所述第一搭接孔线与所述第一方向具有搭接夹角，所述搭接夹角大于0°且小于90°。

在示例性实施方式中，在所述第一方向上相邻的数据信号线之间，设置有1条第二扇出线。

在示例性实施方式中，所述数据扇出线通过搭接过孔与所述数据信号线连接，多个搭接过孔在基底上的正投影与第二搭接孔线在基底上的正投影至少部分交叠，所述第二孔搭接线为沿着所述第一方向延伸的直线。

在示例性实施方式中，所述第二扇出线在显示基板平面上的正投影与所述数据信号线在显示基板平面上的正投影没有交叠。

在示例性实施方式中，所述显示区域还设置有沿着所述第一方向延伸的初始信号线，所述第一扇出线在显示基板平面上的正投影与所述初始信号线在显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，所述显示区域还设置有多条虚设线，所述虚设线的阶梯走线方式与所述数据扇出线的阶梯走线方式可以基本上相同。

在示例性实施方式中，所述显示区域至少包括第一区域和第二区域，所述第一区域设置有所述数据扇出线，所述第二区域设置有所述虚设线，至少一条虚设线包括顺序连接的多个虚设阶梯子线。

在示例性实施方式中，所述第一区域包括多个第一电路单元，至少一个第一电路单元中设置有扇出阶梯子线，所述第二区域包括多个第二电路单元，至少一个第二电路单元中设置有虚设阶梯子线，所述第一电路单元中所述扇出阶梯子线的位置和形状与所述第二电路单元中所述虚设阶梯子线的位置和形状基本上相同。

在示例性实施方式中，至少一个第一电路单元中设置有搭接过孔，所述数据扇出线通过所述搭接过孔与所述数据信号线连接。

在示例性实施方式中，至少一个第二电路单元中设置有断口，所述断口被配置为使所述数据扇出线和所述虚设线隔离。

在示例性实施方式中，至少一个第一电路单元中设置有扇出连接块，至少一个扇出连接块被配置为通过搭接过孔与所述数据信号线连接。

在示例性实施方式中，至少一个第二电路单元中设置有虚设连接块，所述第二电路单元中虚设连接块的位置和形状与所述第一电路单元中扇出连接块的位置和形状基本上相同。

在示例性实施方式中，所述显示基板还包括位于所述显示区域其它侧的边框区域，所述边框区域至少包括边框电源引线，所述扇出线与所述边框电源引线连接，所述边框电源引线被配置为传输高压电源信号或者传输低压电源信号。

在示例性实施方式中，所述数据扇出线和所述虚设线同层设置。

另一方面，本公开还提供了一种显示装置，包括前述的显示基板。

又一方面，本公开还提供了一种显示基板的制备方法，所述显示基板包括显示区域和绑定区域，所述显示区域设置有沿着第一方向设置的多条数据信号线和多条数据扇出线，所述数据信号线沿着第二方向延伸，所述绑定区域位于所述显示区域所述第二方向的一侧，设置有多条引出线，所述第一方向与所述第二方向交叉；所述制备方法包括：

形成所述数据信号线、数据扇出线和引出线；所述数据扇出线的第一端与所述引出线连接，所述数据扇出线的第二端与所述数据信号线连接，至少一条数据扇出线包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线至少包括相互连接的第一扇出线和第二扇出线，所述第一扇出线的形状为沿着所述第一方向或者所述第一方向的反方向延伸的线形状，所述第二扇出线的形状为沿着所述第二方向延伸的线形状。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板中显示区域的平面结构示意图；

图4为一种显示基板中显示区域的剖面结构示意图；

图5为一种像素驱动电路的等效电路示意图；

图6为本公开示例性实施例一种显示基板的平面结构示意图；

图7a至图7f为本公开示例性实施例扇出阶梯子线的结构示意图；

图8为本公开实施例显示基板形成半导体层后的示意图；

图9为本公开实施例显示基板形成第一导电层后的示意图；

图10为本公开实施例显示基板形成第二导电层后的示意图；

图11为本公开实施例显示基板形成第四绝缘层后的示意图；

图12为本公开实施例显示基板形成第三导电层后的示意图；

图13为本公开实施例显示基板形成第一平坦层后的示意图；

图14a和图14b本公开实施例显示基板形成第四导电层后的示意图；

图15为本公开示例性实施例另一种显示基板的平面结构示意图；

图16为本公开示例性实施例另一种数据扇出线的结构示意图。

附图标记说明:

11—第一有源层； 12—第二有源层； 13—第三有源层；

14—第四有源层； 15—第五有源层； 16—第六有源层；

17—第七有源层； 21—第一扫描信号线； 22—第二扫描信号线；

23—发光控制线； 24—第一极板； 31—初始信号线；

32—第二极板； 33—极板连接线； 34—屏蔽电极；

35—开口； 41—第一连接电极； 42—第二连接电极；

43—第三连接电极； 44—第一电源线； 51—阳极连接电极；

60—数据信号线； 61—数据连接块； 70—数据扇出线；

71—第一扇出线； 72—第二扇出线； 73—第三扇出线；

74—第四扇出线； 75—扇出连接块； 80—虚设线；

81—第一虚设线； 82—第二虚设线； 83—第三虚设线；

84—第四虚设线； 85—虚设连接块； 90—引出线；

100—显示区域； 101—基底； 102—驱动电路层；

103—发光结构层； 104—封装结构层； 110—第一区域；

120—第二区域； 200—绑定区域； 201—引出线区；

202—弯折区； 300—边框区域； 301—阳极；

302—像素定义层； 303—有机发光层； 304—阴极；

401—第一封装层； 402—第二封装层； 403—第三封装层。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在示例性实施方式中，显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在示例性实施方式中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域100，可以至少包括多条数据扇出线，多条数据扇出线被配置为以扇出(Fanout)走线方式连接显示区域的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以至少包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据扇出线连接。绑定引脚区可以至少包括多个绑定焊盘(Bonding Pad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。

在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描线、第二扫描线和发光控制线连接。电源线区连接到电路区，可以至少包括边框电源引线，边框电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。

图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和第四子像素P4。每个电路单元可以均包括电路单元和发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个电路单元中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，四个子像素可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施方式中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。

在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。

图4为一种显示基板中显示区域的剖面结构示意图，示意了显示区域中四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动电路层102可以包括多个电路单元，电路单元可以至少包括像素驱动电路。发光结构层103可以包括多个子像素，每个子像素可以包括发光器件和像素定义层302，发光器件可以包括阳极301、有机发光层303和阴极304，有机发光层303设置在阳极301和阴极304之间，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。

在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。

图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

下面以7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得初始信号线INIT的初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。一种显示基板中，数据扇出线设置在绑定区域的扇出区，由于扇出区的宽度小于显示区域的宽度，因而数据扇出线需要通过扇出走线方式才能引入到较宽的显示区域，显示区域与绑定区域的宽度差距越大，扇形区中斜向扇出线越多，扇形区占用空间越大，下边框的宽度。此外，随着显示屏分辨率逐渐增加，扇出线的占用宽度会逐渐增加，导致下边框的窄化设计难度较大。

本公开示例性实施例提供了一种显示基板，采用数据扇出线位于显示区域(Fanout in AA，简称FIAA)结构。在示例性实施方式中，在平行于显示基板的平面上，显示基板可以包括显示区域和绑定区域，所述显示区域设置有沿着第一方向设置的多条数据信号线和多条数据扇出线，所述数据信号线沿着第二方向延伸，所述绑定区域位于所述显示区域所述第二方向的一侧，设置有多条引出线，所述第一方向与所述第二方向交叉；所述数据扇出线的第一端与所述引出线连接，所述数据扇出线的第二端与所述数据信号线连接，至少一条数据扇出线包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线至少包括相互连接的第一扇出线和第二扇出线，所述第一扇出线的形状为沿着所述第一方向或者所述第一方向的反方向延伸的线形状，所述第二扇出线的形状为沿着所述第二方向延伸的线形状。

在一种示例性实施方式中，至少一个扇出阶梯子线中，所述第一扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第一扇出线的第一端连接。

在另一种示例性实施方式中，至少一个扇出阶梯子线还包括第三扇出线，所述第三扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第三扇出线的第二端沿着第三方向延伸后，与所述第一扇出线的第一端连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第三扇出线的第一端连接；所述第三方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于90°。

在又一种示例性实施方式中，至少一个扇出阶梯子线还包括第四扇出线，所述第一扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第四扇出线的第一端连接，所述第四扇出线的第二端沿着第四方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第一扇出线的第一端连接；所述第四方向与所述第一方向具有第二夹角，所述第二夹角大于0°且小于90°。

在又一种示例性实施方式中，至少一个扇出阶梯子线还包括第三扇出线和第四扇出线，所述第三扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第三扇出线的第二端沿着第三方向延伸后，与所述第一扇出线的第一端连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第四扇出线的第一端连接，所述第四扇出线的第二端沿着第四方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第三扇出线的第一端连接；所述第三方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于90°，所述第四方向与所述第一方向具有第二夹角，所述第二夹角大于0°且小于90°。

在示例性实施方式中，所述第一夹角可以约为30°至60°，所述第二夹角可以约为30°至60°。

在示例性实施方式中，所述显示区域还设置有多条虚设线，至少一条虚设线包括顺序连接的多个虚设阶梯子线，至少一条虚设阶梯子线至少包括相互连接的第一虚设线和第二虚设线，所述第一虚设线沿着所述第一方向或者所述第一方向的反方向延伸，所述第二虚设线沿着所述第二方向延伸。

在示例性实施方式中，所述虚设线的阶梯走线方式与所述数据扇出线的阶梯走线方式可以基本上相同。

在示例性实施方式中，在垂直于显示基板的平面上，显示基板可以包括设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。在示例性实施例中，显示区域的驱动电路层可以包括构成多个单元行和多个单元列的多个电路单元，至少一个电路单元可以包括像素驱动电路，像素驱动电路被配置为向所连接的发光器件输出相应的电流。显示区域的发光结构层可以包括构成像素阵列的多个子像素，至少一个子像素可以包括发光器件，发光器件与对应电路单元的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施例中，本公开中所说的子像素，是指按照发光器件划分的区域，本公开中所说的电路单元，是指按照像素驱动电路划分的区域。在示例性实施例中，子像素在基底上正投影的位置与电路单元在基底上正投影的位置可以是对应的，或者，子像素在基底上正投影的位置与电路单元在基底上正投影的位置可以是不对应的。

图6为本公开示例性实施例一种显示基板的平面结构示意图，显示基板中的数据扇出线采用FIAA结构。在平行于显示基板的平面内，显示基板可以包括显示区域100、位于显示区域100第二方向Y一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。显示区域100可以至少包括构成多个单元行和多个单元列的多个电路单元、多条数据信号线60、多条数据扇出线70和多条虚设线80。绑定区域200可以至少包括沿着远离显示区域100的方向依次设置的引出线区201和弯折区202，引线区201可以设置多条引出线90。

在示例性实施例中，沿着第一方向X依次设置的多个电路单元可以称为单元行，沿着第二方向Y依次设置的多个电路单元可以称为单元列，多个单元行和多个单元列构成阵列排布的电路单元阵列，第一方向X与第二方向Y交叉。在示例性实施例中，第二方向Y可以是数据信号线的延伸方向(竖直方向)，第一方向X可以与第二方向Y垂直(水平方向)。

在示例性实施方式中，数据信号线60可以为主体部分沿着第二方向Y延伸的线形状，多条数据信号线60在第一方向X上以设定的间隔依次设置。电路单元可以至少包括像素驱动电路，每条数据信号线60与一个单元列中多个电路单元的像素驱动电路连接。

本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。

在示例性实施方式中，第一方向X可以是从显示区域100左侧指向显示区域100右侧的方向，第一方向X的反方向可以是显示区域100右侧指向显示区域100左侧的方向，第二方向Y可以是从显示区域100指向绑定区域200的方向，第二方向Y的反方向可以是从绑定区域200指向显示区域100的方向。

在示例性实施例中，引线区201的多条引出线90在第一方向X上以设定的间隔依次设置，多条引出线90的第一端与绑定区域中的集成电路连接，多条引出线90的第二端经过弯折区202延伸到引出线区201后，与多条数据扇出线70的第一端对应连接。

在示例性实施例中，多条引出线90与多条数据扇出线70可以直接连接，或者可以通过过孔连接，本公开在此不做限定。

在示例性实施方式中，显示区域100中的多条数据扇出线70可以为阶梯状，多条数据扇出线70的第一端与引出线区201的多条引出线90的第二端对应连接，多条数据扇出线70的第二端向着远离引出线区201的方向以阶梯状走线方式延伸后，通过多个搭接过孔DV与多条数据信号线60对应连接，使得集成电路通过引出线区201的引出线90和显示区域100的数据扇出线70将数据信号施加到数据信号线60。

在示例性实施方式中，至少一条数据扇出线70可以包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线可以包括相互连接的第一扇出线和第二扇出线，第一扇出线的形状可以为沿着第一方向X或者第一方向X的反方向延伸的线形状，第二扇出线的形状可以为沿着第二方向Y延伸的线形状。

在示例性实施方式中，显示区域100中的多条虚设线80可以为阶梯状。至少一条虚设线80可以包括顺序连接的多个虚设阶梯子线，至少一条虚设阶梯子线可以包括相互连接的第一虚设线和第二虚设线，第一虚设线的形状可以为沿着第一方向X或者第一方向X的反方向延伸的线形状，第二虚设线的形状可以为沿着第二方向Y延伸的线形状。

在示例性实施方式中，多条虚设线80的阶梯状走线方式与多条数据扇出线70的阶梯状走线方式可以基本上相同。

在示例性实施例中，由于数据扇出线设置在显示区域，绑定区域中不需要设置扇形状的斜线，因而缩减了引出线区的宽度，可以有效减小下边框宽度。

在示例性实施方式中，显示区域中的数据扇出线的数量与数据信号线的数量可以相同，每条数据信号线通过一条数据扇出线与一条引出线对应连接。或者，显示区域中的数据扇出线的数量可以小于数据信号线的数量，显示区域中的一部分数据信号线通过数据扇出线与引出线对应连接，另一部分数据信号线与引出线直接连接，本公开在此不做限定。

在示例性实施方式中，可以按照数据扇出线80和虚设线80的设置位置作为划分依据，将显示区域100划分为第一区域110和第二区域120，第一区域110可以是设置有数据扇出线70的区域，第二区域120可以是设置有虚设线80的区域。

在示例性实施方式中，第一区域110可以包括多个第一电路单元，至少一个第一电路单元中设置有扇出阶梯子线，多个第一电路单元中扇出阶梯子线的位置和形状可以基本上相同。

在示例性实施方式中，至少一个第一电路单元中设置有搭接过孔DV，数据扇出线80通过该搭接过孔DV与数据信号线60连接。

在示例性实施方式中，第二区域120可以包括多个第二电路单元，至少一个第二电路单元中设置有虚设阶梯子线，多个第二电路单元中虚设阶梯子线的位置和形状可以基本上相同。

在示例性实施方式中，第二电路单元中设置虚设阶梯子线的位置和形状与第一电路单元中设置扇出阶梯子线的位置和形状可以基本上相同。

在示例性实施方式中，至少一个第二电路单元中设置有断口DK，断口DK将第一电路单元的数据扇出线70和第二电路单元的虚设线80隔离，实现了数据扇出线70和虚设线80之间的绝缘。

在示例性实施方式中，本公开第一区域和第二区域的划分仅仅是一种示例性说明。由于第一区域110和第二区域120是按照设置数据扇出线80和虚设线80作为划分依据，因而第一区域110和第二区域120的形状可以是规则的多边形，或者是不规则的多边形，显示区域可以划分出一个或多个第一区域110以及一个或多个第二区域120，本公开在此不做限定。

在示例性实施例中，显示区域100可以具有中心线O，中心线O可以为平分显示区域100的多个单元列并沿着第二方向Y延伸的直线。在示例性实施例中，显示区域100中的第一区域110和第二区域120可以相对于中心线O对称设置，显示区域100中的多条数据信号线60、多条数据扇出线70、多条虚设线80和引线区201中的多条引出线90可以相对于中心线O对称设置。

在示例性实施例中，在中心线O的左侧，扇出阶梯子线中的第一扇出线为沿着第一方向X延伸的线形状，虚设阶梯子线中的第一虚设线为沿着第一方向X延伸的线形状。在中心线O的右侧，扇出阶梯子线中的第一扇出线为沿着第一方向X的反方向延伸的线形状，虚设阶梯子线中的第一虚设线为沿着第一方向X的反方向延伸的线形状。

在示例性实施例中，边框区域300可以至少包括边框电源引线(未示出)，多条扇出线80可以与边框区域300的边框电源引线连接，边框电源引线可以被配置为传输高压电源信号或者传输低压电源信号。

图7a为本公开示例性实施例一种数据扇出线的结构示意图，为图6中C区域的放大图。如图7a所示，显示区域可以至少包括多条数据信号线60和多条数据扇出线70，数据信号线60的形状可以为主体部分沿着第二方向Y延伸的线形状，数据扇出线70的形状可以为阶梯状。多条数据扇出线70可以设置在第一区域110，数据扇出线70的第一端与绑定区域的多条引出线对应连接，多条数据扇出线70的第二端向着远离绑定区域的方向以阶梯状走线方式延伸后，通过多个搭接过孔DV与多条数据信号线60对应连接。

在示例性实施方式中，数据扇出线70可以包括顺序连接的多个扇出阶梯子线，扇出阶梯子线可以至少包括相互连接的第一扇出线和第二扇出线，第一扇出线的形状可以为沿着第一方向X或者第一方向X的反方向延伸的线形状，第二扇出线的形状可以为沿着第二方向Y延伸的线形状。

图7b为本公开示例性实施例一种扇出阶梯子线的结构示意图。如图7b所示，本示例性实施例扇出阶梯子线可以包括第一扇出线71和第二扇出线72，第一扇出线71的形状可以为沿着第一方向X延伸的线形状，第二扇出线72的形状可以为沿着第二方向Y延伸的线形状。

在示例性实施方式中，至少一个扇出阶梯子线中，第一扇出线71的第一端与第二方向Y的反方向上相邻的扇出阶梯子线中第二扇出线72的第二端连接，第一扇出线71的第二端沿着第一方向X延伸后，与第二扇出线72的第一端连接，第二扇出线72第二端沿着第二方向Y延伸后，与第二方向Y上相邻的扇出阶梯子线中第一扇出线71的第一端连接，构成多个扇出阶梯子线顺序连接的走线方式。

图7c为本公开示例性实施例另一种扇出阶梯子线的结构示意图。如图7c所示，本示例性实施例扇出阶梯子线可以包括第一扇出线71、第二扇出线72和第三扇出线73，第一扇出线71的形状可以为沿着第一方向X延伸的线形状，第二扇出线72的形状可以为沿着第二方向Y延伸的线形状，第三扇出线73的形状可以为沿着第三方向延伸的线形状，第三方向与第一方向X具有第一夹角β1，第一夹角β1可以大于0°且小于90°。

在示例性实施方式中，至少一个扇出阶梯子线中，第三扇出线73的第一端与第二方向Y的反方向上相邻的扇出阶梯子线中第二扇出线72的第二端连接，第三扇出线73的第二端沿着第三方向延伸后，与第一扇出线71的第一端连接，第一扇出线71的第二端沿着第一方向X延伸后，与第二扇出线72的第一端连接，第二扇出线72第二端沿着第二方向Y延伸后，与第二方向Y上相邻的扇出阶梯子线中第三扇出线73的第一端连接，构成多个扇出阶梯子线顺序连接的走线方式。

在示例性实施方式中，第一夹角β1可以约为为30°至60°。例如，第一夹角β1可以约为为45°左右。

图7d为本公开示例性实施例又一种扇出阶梯子线的结构示意图。如图7d所示，本示例性实施例扇出阶梯子线可以包括第一扇出线71、第二扇出线72和第四扇出线74，第一扇出线71的形状可以为沿着第一方向X延伸的线形状，第二扇出线72的形状可以为沿着第二方向Y延伸的线形状，第四扇出线74的形状可以为沿着第四方向延伸的线形状，第四方向与第一方向X具有第二夹角β2，第二夹角β2可以大于0°且小于90°。

在示例性实施方式中，至少一个扇出阶梯子线中，第一扇出线71的第一端与第二方向Y的反方向上相邻的扇出阶梯子线中第二扇出线72的第二端连接，第一扇出线71的第二端沿着第一方向X延伸后，与第四扇出线74的第一端连接，第四扇出线74的第二端沿着第四方向延伸后，与第二扇出线72的第一端连接，第二扇出线72第二端沿着第二方向Y延伸后，与第二方向Y上相邻的扇出阶梯子线中第一扇出线71的第一端连接，构成多个扇出阶梯子线顺序连接的走线方式。

在示例性实施方式中，第二夹角β2可以约为为30°至60°。例如，第二夹角β2可以约为为45°左右。

图7e为本公开示例性实施例又一种扇出阶梯子线的结构示意图。如图7e所示，本示例性实施例扇出阶梯子线可以包括第一扇出线71、第二扇出线72、第三扇出线73和第四扇出线74，第一扇出线71的形状可以为沿着第一方向X延伸的线形状，第二扇出线72的形状可以为沿着第二方向Y延伸的线形状，第三扇出线73的形状可以为沿着第三方向延伸的线形状，第四扇出线74的形状可以为沿着第四方向延伸的线形状，第三方向与第一方向X具有第一夹角β1，第一夹角β1可以大于0°且小于90°，第四方向与第一方向X具有第二夹角β2，第二夹角β2可以大于0°且小于90°。

在示例性实施方式中，至少一个扇出阶梯子线中，第三扇出线73的第一端与第二方向Y的反方向上相邻的扇出阶梯子线中第二扇出线72的第二端连接，第三扇出线73的第二端沿着第三方向延伸后，与第一扇出线71的第一端连接，第一扇出线71的第二端沿着第一方向X延伸后，与第四扇出线74的第一端连接，第四扇出线74的第二端沿着第四方向延伸后，与第二扇出线72的第一端连接，第二扇出线72第二端沿着第二方向Y延伸后，与第二方向Y上相邻的扇出阶梯子线中第三扇出线73的第一端连接，构成多个扇出阶梯子线顺序连接的走线方式。

在示例性实施方式中，第一夹角β1可以约为为30°至60°，第二夹角β2可以约为为30°至60°。例如，第一夹角β1可以约为为45°左右，第二夹角β2可以约为为45°左右。

图7f为本公开示例性实施例又一种扇出阶梯子线的结构示意图。如图7f所示，本示例性实施例扇出阶梯子线可以包括第一扇出线71、第二扇出线72、第三扇出线73和第四扇出线74，本示例性实施例扇出阶梯子线的结构与图7e所示扇出阶梯子线的结构基本上相同，所不同的是，至少一个扇出阶梯子线上还设置有扇出连接块75。

在示例性实施方式中，扇出连接块75可以设置在沿着第一方向X延伸第一扇出线71上，以有利于安排扇出连接块75的位置。

在一些可能的示例性实施方式中，扇出连接块75可以设置在第二扇出线72上，或者，扇出连接块75可以设置在第三扇出线73上，或者，扇出连接块75可以设置在第四扇出线74上，本公开在此不做限定。

在示例性实施方式中，扇出连接块75的形状可以为矩形状，第一扇出线71和扇出连接块75可以为相互连接的一体结构，至少一个扇出阶梯子线的扇出连接块75被配置为通过搭接过孔与数据信号线连接。

在示例性实施方式中，扇出连接块75可以设置在第一区域中的部分扇出阶梯子线上，或者，扇出连接块75可以设置在第一区域中的全部扇出阶梯子线上，本公开在此不做限定。

如图7a至图7f所示，在示例性实施方式中，在第一方向X上相邻的数据信号线60之间，可以设置有2条第二扇出线72，形成1个电路单元插入2条数据扇出线的布线方式(1插2方式)。

在示例性实施方式中，第二扇出线72在显示基板平面上的正投影与数据信号线60在显示基板平面上的正投影没有交叠。

在示例性实施方式中，显示区域还可以包括多条初始信号线31，初始信号线31的形状可以为沿着第一方向X延伸的线形状，初始信号线31被配置为向像素驱动电路提供初始电压信号。在示例性实施方式中，第一扇出线71在显示基板平面上的正投影与初始信号线31在显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，多个搭接过孔DV在显示基板平面上的正投影与第一搭接孔线DX在显示基板平面上的正投影至少部分交叠，即多个搭接过孔DV位于同一条斜向延伸的第一搭接孔线DX上。在示例性实施方式中，第一搭接孔线DX与第一方向X具有搭接夹角α，搭接夹角α大于0°且小于90°。

在示例性实施方式中，显示区域还可以包括多条虚设线80，多条虚设线80的形状可以为阶梯状。多条虚设线80可以设置在第二区域120，至少一条虚设线80可以包括顺序连接的多个虚设阶梯子线，至少一条虚设阶梯子线至少包括相互连接的第一虚设线和第二虚设线，第一虚设线的形状可以为沿着第一方向X或者第一方向X的反方向延伸的线形状，第二虚设线的形状可以为沿着第二方向Y延伸的线形状。

在示例性实施方式中，第二区域中多条虚设线80的阶梯状走线方式与第一区域中多条数据扇出线70的阶梯状走线方式可以基本上相同。

在一种示例性实施方式中，至少一条虚设阶梯子线至少包括第一虚设线和第二虚设线，第一虚设线和第二虚设线的形状、位置和尺寸分别与第一扇出线71和第二扇出线72的形状、位置和尺寸基本上相同。

在另一种示例性实施方式中，至少一条虚设阶梯子线至少包括第一虚设线、第二虚设线和第三虚设线，第一虚设线、第二虚设线和第三虚设线的形状、位置和尺寸分别与第一扇出线71、第二扇出线72和第三扇出线73的形状、位置和尺寸基本上相同。

在又一种示例性实施方式中，至少一条虚设阶梯子线至少包括第一虚设线、第二虚设线和第四虚设线，第一虚设线、第二虚设线和第四虚设线的形状、位置和尺寸分别与第一扇出线71、第二扇出线72和第四扇出线74的形状、位置和尺寸基本上相同。

在又一种示例性实施方式中，至少一条虚设阶梯子线至少包括第一虚设线、第二虚设线、第三虚设线和第四虚设线，第一虚设线、第二虚设线、第三虚设线和第四虚设线的形状、位置和尺寸分别与第一扇出线71、第二扇出线72、第三扇出线73和第四扇出线74的形状、位置和尺寸基本上相同。

在示例性实施方式中，数据扇出线70和虚设线80可以同层设置，且通过同一次图案化工艺同步形成。

在示例性实施方式中，显示区域还可以包括多个断口DK。对于数据扇出线70与数据信号线60连接的搭接过孔DV，断口DK可以设置在该搭接过孔DV第二方向Y的反方向的一侧，断口DK将数据扇出线70和虚设线80隔离，使得断口DK第二方向Y的一侧为数据扇出线70，断口DK第二方向Y的反方向的一侧为虚设线80，实现数据扇出线70和虚设线80之间的绝缘。

在示例性实施方式中，显示基板可以包括在基底上依次设置的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层和第四导电层。数据信号线60可以设置在第三导电层中，数据扇出线70和虚设线80可以设置在第四导电层中。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开在此不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施方式中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，以显示基板包括M个单元行、2N个单元列为例，本示例性实施例显示基板的制备过程可以包括如下操作。

(11)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖遮挡导电层的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，如图8所示，图8为图6中C区域的结构。

在示例性实施方式中，显示区域中第一电路单元和第二电路单元的半导体层图案可以至少包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构。在第二方向Y上，本单元行电路单元中的第六有源层16与下一单元行电路单元中的第七有源层17相互连接，即每个电路单元列中相邻电路单元的半导体层为相互连接的一体结构。

在示例性实施方式中，在第一方向X上，第二有源层12和第六有源层16可以位于本电路单元中第三有源层13的同一侧，第四有源层14和第五有源层15可以位于本电路单元中第三有源层13的同一侧，第二有源层12和第四有源层14可以位于本电路单元的第三有源层13的不同侧。在第二方向Y上，第一有源层11、第二有源层12、第四有源层14和第七有源层17可以位于本电路单元中第三有源层13第二方向Y的反方向的一侧，第五有源层15和第六有源层16可以位于本电路单元中第三有源层13第二方向Y的一侧。

在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第二有源层12和第五有源层15的形状可以呈“L”字形，第三有源层13的形状可以呈“Ω”字形，第四有源层14、第六有源层16和第七有源层17的形状可以呈“I”字形。

在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11的第一区11-1可以作为第七有源层17的第一区17-1，第一有源层11的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以作为第七有源层17的第二区17-2，第四有源层14的第一区14-1和第五有源层15的第一区15-1可以单独设置。

在示例性实施方式中，第一电路单元和第二电路单元中的半导体层图案可以基本上相同。

(2)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图9所示，图9为图6中C区域的结构。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE1)层。

在示例性实施方式中，显示区域中第一电路单元和第二电路单元的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。

在示例性实施方式中，第一极板24的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分交叠。在示例性实施方式中，第一极板24可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。

在示例性实施方式中，第一扫描信号线21的形状可以为主体部分沿着第一方向X延伸的线形状，第一扫描信号线21可以位于本电路单元的第一极板24第二方向Y的反方向的一侧。每个电路单元的第一扫描信号线21设置有栅极块21-1，栅极块21-1的第一端与第一扫描信号线21连接，栅极块21-1的第二端向着远离第一极板24的方向延伸。第一扫描信号线21和栅极块21-1与本电路单元的第二有源层相重叠的区域作为双栅结构的第二晶体管T2的栅电极，第一扫描信号线21与本电路单元的第四有源层相重叠的区域作为第四晶体管T4的栅电极。

在示例性实施方式中，第二扫描信号线22的形状可以为主体部分沿着第一方向X延伸的线形状，第二扫描信号线22可以位于本电路单元的第一扫描信号线21远离第一极板24的一侧，第二扫描信号线22与本电路单元的第一有源层相重叠的区域作为双栅结构的第一晶体管T1的栅电极，第二扫描信号线22与本电路单元的第七有源层相重叠的区域作为第七晶体管T7的栅电极。

在示例性实施方式中，发光控制线23的形状可以为主体部分沿着第一方向X延伸的线形状，发光控制线23可以位于本电路单元的第一极板24第二方向Y的一侧，发光控制线23与本电路单元的第五有源层相重叠的区域作为第五晶体管T5的栅电极，发光控制线23与本电路单元的第六有源层相重叠的区域作为第六晶体管T6的栅电极。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。

在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一晶体管T1至第七有源层的第一区和第二区均被导体化。

在示例性实施方式中，第一电路单元和第二电路单元中的第一导电层图案可以基本上相同。

(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图10所示，图10为图6中C区域的结构。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。

在示例性实施方式中，显示区域中第一电路单元和第二电路单元的第二导电层图案至少包括：初始信号线31、存储电容的第二极板32、极板连接线33和屏蔽电极34。

在示例性实施方式中，第二极板32的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板32在基底上的正投影与第一极板24在基底上的正投影至少部分交叠，第二极板32可以作为存储电容的另一个极板，第一极板24和第二极板32构成像素驱动电路的存储电容。第二极板32上设置有开口35，开口35的形状可以为矩形状，可以位于第二极板32的中部，使第二极板32形成环形结构。开口35暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口35在基底上的正投影。在示例性实施方式中，开口35被配置为容置后续形成的第一过孔，第一过孔位于开口35内并暴露出第一极板24，使后续形成的第一晶体管T1的第二极与第一极板24连接。

在示例性实施方式中，一个单元行中相邻两个子像素中的第二极板32可以通过极板连接线33相互连接。例如，第N-2列的第二极板32和第N-1列的第二极板32通过极板连接线33相互连接。又如，第N-1列的第二极板32和第N列的第二极板32可以通过极板连接线33相互连接。在示例性实施方式中，由于每个电路单元中的第二极板32与后续形成的第一电源线连接，通过将相邻电路单元的第二极板32形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，可以保证一单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，初始信号线31的形状可以为主体部分沿着第一方向X延伸的线形状，初始信号线31可以位于本电路单元的第二扫描信号线22远离第一扫描信号线21的一侧，初始信号线31被配置为与后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)连接。

在示例性实施方式中，屏蔽电极34的形状可以为“L”形状，屏蔽电极34可以位于本电路单元的第一扫描信号线21与第二扫描信号线22之间，屏蔽电极34配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。

在示例性实施方式中，屏蔽电极34在基底上的正投影与第二有源层的第一区在基底上的正投影至少部分交叠。

在示例性实施方式中，第一电路单元和第二电路单元中的第二导电层图案可以基本上相同。

(4)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图11所示，图11为图6中C区域的结构。

在示例性实施方式中，显示区域中第一电路单元和第二电路单元的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9。

在示例性实施方式中，第一过孔V1在基底上的正投影位于开口35在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一极板24连接。

在示例性实施方式中，第二过孔V2在基底上的正投影位于第二极板32在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板32的表面，第二过孔V2被配置为使后续形成的第一电源线通过该过孔与第二极板32连接。在示例性实施方式中，第二过孔V2可以是多个，多个第二过孔V2可以沿着第二方向Y依次设置，以提高连接可靠性。

在示例性实施方式中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第一电源线通过该过孔与第五有源层的第一区连接。

在示例性实施方式中，第四过孔V4在基底上的正投影位于第六有源层的第二区(也是第七有源层的第二区)在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极(也是第七晶体管T7的第二极)通过该过孔与第六有源层的第二区连接。

在示例性实施方式中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的数据信号线通过该过孔与第四有源层的第一区连接。

在示例性实施方式中，第六过孔V6在基底上的正投影位于第一有源层的第二区(也是第二有源层的第一区)在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第六过孔V6被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第二区(也是第二有源层的第一区)连接。

在示例性实施方式中，第七过孔V7在基底上的正投影位于第一有源层的第一区(也是第七有源层的第一区)在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出的第一有源层的第一区表面，第七过孔V7被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与第一有源层的第一区(也是第七有源层的第一区)连接。

在示例性实施方式中，第八过孔V8在基底上的正投影位于初始信号线31在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出初始信号线31的表面，第八过孔V8被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与初始信号线31连接。

在示例性实施方式中，第九过孔V9在基底上的正投影位于屏蔽电极34在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层被刻蚀掉，暴露出屏蔽电极34的表面，第九过孔V9被配置为使后续形成的第一电源线通过该过孔与屏蔽电极34连接。

在示例性实施方式中，第一电路单元和第二电路单元中的多个过孔图案可以基本上相同。

(5)形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图12所示，图12为图6中C区域的结构。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。

在示例性实施方式中，显示区域中第一电路单元和第二电路单元的第三导电层至少包括：第一连接电极41、第二连接电极42、第三连接电极43、第一电源线44和数据信号线60。

在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的直线状，第一连接电极41的第一端通过第一过孔V1与第一极板24连接，第一连接电极41的第二端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接，使第一极板24、第一有源层的第二区和第二有源层的第一区具有相同的电位。在示例性实施方式中，第一连接电极41可以同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。

在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的折线状，第二连接电极42的第一端通过第八过孔V8与初始信号线31连接，第二连接电极42的第二端通过第七过孔V7与第一有源层的第一区(也是第七有源层的第一区)连接。在示例性实施方式中，第二连接电极42可以同时作为第一晶体管T1的第一极和第七晶体管T7的第一极。

在示例性实施方式中，第三连接电极43的形状可以为矩形状，第三连接电极43通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施方式中，第三连接电极43可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，第三连接电极43被配置为与后续形成的阳极连接电极连接。

在示例性实施方式中，第一电源线44的形状可以为主体部分沿着第二方向Y延伸的直线状，一方面，第一电源线44通过第二过孔V2与第二极板32连接，另一方面，第一电源线44通过第三过孔V3与第五有源层的第一区连接，又一方面，第一电源线44通过第九过孔V9与屏蔽电极34连接，实现了将电源信号写入第五晶体管T5的第一极，且第二极板32、屏蔽电极34和第五晶体管T5的第一极具有相同的电位。

在示例性实施例中，每个电路单元的第一电源线44可以为非等宽度设计，采用非等宽度设计的第一电源线44不仅可以便于像素结构的布局，而且可以降低第一电源线与数据信号线之间的寄生电容。

在示例性实施方式中，由于屏蔽电极34与第一电源线41连接，且屏蔽电极34的至少部分区域(如屏蔽电极34左侧的竖直部)位于第一连接电极41(作为第一晶体管T1的第二极和第二晶体管T2的第一极，即第二节点N2)与数据信号线42之间，屏蔽电极34的至少部分区域(如屏蔽电极34右侧的水平部)与第二有源层的第一区至少部分交叠，可以有效屏蔽了数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。

在示例性实施方式中，数据信号线60的形状可以为主体部分沿着第二方向Y延伸的直线状，数据信号线60通过第五过孔V5与第四有源层的第一区连接，实现了将数据信号写入第四晶体管T4的第一极。

在示例性实施方式中，部分第一电路单元中还可以设置数据连接块61，数据连接块61的形状可以为矩形状，可以设置在数据信号线60第一方向X的一侧和/或第一方向X的反方向的一侧，且与数据信号线60连接。在示例性实施方式中，部分第一电路单元中的数据连接块61被配置为通过搭接过孔与后续形成的数据扇出线连接。

在示例性实施方式中，第一电路单元和第二电路单元中可以均设置数据连接块61，数据连接块61在第一电路单元和第二电路单元中的位置和形状可以基本上相同，使得多个第一电路单元的第三导电层和多个第二电路单元的第三导电层呈现相似的形貌，以提高工艺的均一性以及显示均一性。

在示例性实施方式中，第一电路单元和第二电路单元中的第三导电层图案可以基本上相同。

(6)形成第一平坦层图案。在示例性实施例中，形成第一平坦层图案可以包括：在形成前述图案的基底上，附图第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成覆盖第三导电层的第一平坦层，第一平坦层上设置有多个过孔，如图13所示，图13为图6中C区域的结构。

在示例性实施方式中，显示区域中第一电路单元和第二电路单元的多个过孔至少包括第十一过孔V11。

在示例性实施方式中，第十一过孔V11在基底上的正投影位于第三连接电极43在基底上的正投影的范围之内，第十一过孔V11内的第一平坦层被去掉，暴露出第三连接电极43的表面，第十一过孔V11被配置为使后续形成的阳极连接电极通过该过孔与第三连接电极43连接。

在示例性实施方式中，部分第一电路单元还包括搭接过孔DV，搭接过孔DV在基底上的正投影位于数据连接块61在基底上的正投影的范围之内，搭接过孔DV内的第一平坦层被去掉，暴露出数据连接块61的表面，搭接过孔DV被配置为使后续形成的数据扇出线通过该过孔与数据连接块61连接。

在示例性实施方式中，搭接过孔DV可以设置在如下的第一电路单元中：第M-5行、第N-5列的第一电路单元、第M-4行、第N-4列的第一电路单元、第M-3行、第N-3列的第一电路单元、第M-2行、第N-2列的第一电路单元、第M-1行、第N-1列的第一电路单元和第M行、第N列的第一电路单元。

在示例性实施例中，多个搭接过孔DV可以位于同一条斜向延伸的第一搭接孔线DX上，多个搭接过孔DV在基底上的正投影与第一搭接孔线DX在基底上的正投影至少部分交叠。

在示例性实施方式中，第一电路单元中的多个过孔图案与第二电路单元中的多个过孔图案有所不同，一部分第一电路单元中设置有第十一过孔V11和搭接过孔DV，另一部分第一电路单元中仅设置有第十一过孔V11，而第二电路单元中仅设置有第十一过孔V11。

(7)形成第四导电层图案。在示例性实施例中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图14a和图14b所示，图14a为图6中C区域的结构，图14b为图14a中第四导电层的结构示意图。在示例性实施例中，第四导电层可以称为第二源漏金属(SD2)层。

在示例性实施例中，第一区域110中第一电路单元和第二区域120中第二电路单元的第四导电层至少包括阳极连接电极51。

在示例性实施例中，阳极连接电极51的形状可以为矩形状，阳极连接电极51通过第十一过孔V11与第三连接电极43连接。由于第三连接电极43通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而实现了阳极连接电极51通过第三连接电极43与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施例中，阳极连接电极51被配置为与后续形成的阳极连接。

在示例性实施例中，第一区域110的第四导电层还包括多条阶梯状的数据扇出线70，多条数据扇出线70通过搭接过孔与多条数据信号线60对应连接。

在示例性实施例中，数据扇出线70-1从绑定区域进入显示区域后，在第M行、第N列的第一电路单元中通过搭接过孔与第N列的数据信号线60连接。

在示例性实施例中，数据扇出线70-2从绑定区域进入显示区域后，经过第M行、第N列的第一电路单元后，在第M-1行、第N-1列的第一电路单元中通过搭接过孔与第N-1列的数据信号线60连接，形成阶梯状的数据扇出线。

在示例性实施例中，数据扇出线70-3从绑定区域进入显示区域后，经过第M行、第N列的第一电路单元和第M-1行、第N-1列的第一电路单元后，在第M-2行、第N-2列的第一电路单元中通过搭接过孔与第N-2列的数据信号线60连接，形成阶梯状的数据扇出线。

在示例性实施例中，数据扇出线70-4从绑定区域进入显示区域后，经过第M行、第N-1列的第一电路单元、第M-1行、第N-1列的第一电路单元和第M-2行、第N-2列的第一电路单元后，在第M-3行、第N-3列的第一电路单元中通过搭接过孔与第N-3列的数据信号线60连接，形成阶梯状的数据扇出线。

在示例性实施例中，数据扇出线70-5从绑定区域进入显示区域后，经过第M行、第N-1列的第一电路单元、第M-1行、第N-2列的第一电路单元、第M-2行、第N-2列的第一电路单元和第M-3行、第N-3列的第一电路单元后，在第M-4行、第N-4列的第一电路单元中通过搭接过孔与第N-4列的数据信号线60连接，形成阶梯状的数据扇出线。

在示例性实施例中，数据扇出线70-6从绑定区域进入显示区域后，经过第M行、第N-2列的第一电路单元、第M-1行、第N-2列的第一电路单元、第M-2行、第N-3列的第一电路单元、第M-3行、第N-3列的第一电路单元和第M-4行、第N-4列的第一电路单元后，在第M-5行、第N-5列的第一电路单元中通过搭接过孔与第N-5列的数据信号线60连接，形成阶梯状的数据扇出线。

在示例性实施例中，至少一条数据扇出线70可以包括顺序连接的多个扇出阶梯子线，多个扇出阶梯子线可以分别对应设置在多个第一电路单元中，至少一个扇出阶梯子线可以包括顺序连接的第一扇出线71、第二扇出线72、第三扇出线73和第四扇出线74。

在示例性实施例中，第三扇出线73的第一端与第二方向Y的反方向上相邻的第一电路单元中第二扇出线72的第二端连接，第三扇出线73的第二端沿着第三方向延伸后，与第一扇出线71的第一端连接，第一扇出线71的第二端沿着第一方向X延伸后，与第四扇出线74的第一端连接，第四扇出线74的第二端沿着第四方向延伸后，与第二扇出线72的第一端连接，第二扇出线72第二端沿着第二方向Y延伸后，与第二方向Y上相邻的第一电路单元中第三扇出线73的第一端连接，构成多个扇出阶梯子线顺序连接的走线方式。

在示例性实施例中，至少一个扇出阶梯子线还可以包括扇出连接块75。扇出连接块75的形状可以为矩形状，设置在第一扇出线71上，第一扇出线71和扇出连接块75可以为相互连接的一体结构。

在示例性实施例中，扇出连接块75在基底上的正投影与数据连接块61在基底上的正投影至少部分交叠，至少一个扇出阶梯子线的扇出连接块75被配置为通过搭接过孔与数据信号线60上的数据连接块61连接。

在示例性实施例中，扇出连接块75可以设置在第一区域中的部分第一电路单元中，或者，扇出连接块75可以设置在第一区域中的全部第一电路单元中，使得多个第一电路单元的第四导电层呈现相似的形貌，以提高工艺的均一性以及显示均一性。

在示例性实施例中，在第一方向X上相邻的数据信号线60之间，可以设置有2条第二扇出线72，即一个第一电路单元中可以设置2条数据扇出线，形成1个电路单元插入2条数据扇出线的布线方式(1插2布局方式)。

在示例性实施方式中，第二扇出线72在显示基板平面上的正投影与数据信号线60在显示基板平面上的正投影没有交叠，可以有效避免数据信号线60和数据扇出线70之间的相互干扰。

在示例性实施方式中，第二扇出线72在显示基板平面上的正投影与第一电源线44在显示基板平面上的正投影至少部分交叠，利用第一电源线44的屏蔽作用，可以有效避免数据扇出线70对像素驱动电路的影响。

在示例性实施方式中，第一扇出线71在显示基板平面上的正投影与初始信号线31在显示基板平面上的正投影至少部分交叠，利用初始信号线31的屏蔽作用，可以有效避免数据扇出线与扫描信号线的电耦合。

在示例性实施方式中，数据扇出线70的宽度可以约为2.0μm至4μm，宽度可以为垂直于数据扇出线的延伸方向的尺寸。

在示例性实施例中，第二区域120的第四导电层还包括多条阶梯状的虚设线80，多条虚设线80的阶梯状走线方式与第一区域110中多条数据扇出线70的阶梯状走线方式可以基本上相同。

在示例性实施例中，至少一条虚设线80可以包括顺序连接的多个虚设阶梯子线，多个虚设阶梯子线可以分别对应设置在多个第二电路单元中，至少一个虚设阶梯子线可以包括顺序连接的第一虚设线81、第二虚设线82、第三虚设线83和第四虚设线84。

在示例性实施例中，第三虚设线83的第一端与第二方向Y的反方向上相邻的第二电路单元中第二虚设线82的第二端连接，第三虚设线83的第二端沿着第三方向延伸后，与第一虚设线81的第一端连接，第一虚设线81的第二端沿着第一方向X延伸后，与第四虚设线84的第一端连接，第四虚设线84的第二端沿着第四方向延伸后，与第二虚设线82的第一端连接，第二虚设线82第二端沿着第二方向Y延伸后，与第二方向Y上相邻的第二电路单元中第三虚设线83的第一端连接，构成多个虚设阶梯子线顺序连接的走线方式。

在示例性实施例中，至少一个虚设阶梯子线还可以包括虚设连接块85。扇出连接块85的形状可以为矩形状，设置在第一虚设线81上，第一虚设线81和扇出连接块85可以为相互连接的一体结构。

在示例性实施例中，扇出连接块85在基底上的正投影与数据连接块61在基底上的正投影至少部分交叠。

在示例性实施例中，扇出连接块85可以设置在第二区域中的部分第二电路单元中，或者，扇出连接块85可以设置在第二区域中的全部第二电路单元中，使得多个第二电路单元的第四导电层呈现相似的形貌，且多个第一电路单元的第四导电层和多个第二电路单元的第四导电层呈现相似的形貌，以提高工艺的均一性以及显示均一性。

在示例性实施例中，在第一方向X上相邻的数据信号线60之间，可以设置有2条第二虚设线82。

在示例性实施方式中，第二虚设线82在显示基板平面上的正投影与数据信号线60在显示基板平面上的正投影没有交叠。

在示例性实施方式中，第二虚设线82在显示基板平面上的正投影与第一电源线44在显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，第一虚设线81在显示基板平面上的正投影与初始信号线31在显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，虚设线80的宽度可以约为2.0μm至4μm，宽度可以为垂直于虚设线的延伸方向的尺寸。

在示例性实施方式中，多条扇出线80可以延伸到边框区域，且与边框区域中的边框电源引线连接，使得多条扇出线80传输高压电源信号或者传输低压电源信号，以降低高压电源信号或者低压电源信号的压降。

在示例性实施方式中，第二区域120中的部分第二电路单元中还可以设置断口DK。

对于数据扇出线70与数据信号线60连接的第一电路单元，断口DK可以设置在该第一电路单元第二方向Y的反方向一侧的第二电路单元中，断口DK将数据扇出线70和虚设线80隔离，使得断口DK第二方向Y的一侧为数据扇出线70，断口DK第二方向Y的反方向的一侧为虚设线80，实现数据扇出线70和虚设线80之间的绝缘。

后续制备工艺中，可以包括形成第二平坦层等工艺，在玻璃载板上制备完成驱动电路层。

在示例性实施方式中，在平行于显示基板的平面内，显示区域的驱动电路层可以包括多个电路单元(第一电路单元和第二电路单元)，每个电路单元可以包括像素驱动电路，像素驱动电路分别与第一扫描信号线21、第二扫描信号线22、发光控制线23、初始信号线31、第一电源线44和数据信号线60连接。

在示例性实施方式中，在垂直于显示基板的平面内，驱动电路层可以至少包括在基底上依次设置的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第一平坦层和第四导电层。半导体层可以至少包括第一晶体管至第七晶体管的有源层，第一导电层可以至少包括第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24，第二导电层可以至少包括初始信号线31、存储电容的第二极板32、极板连接线33和屏蔽电极34，第三导电层可以至少包括第一连接电极41、第二连接电极42、第三连接电极43、第一电源线44和数据信号线60，第四导电层可以至少包括阳极连接电极51、数据扇出线70和虚设线80，数据扇出线70通过搭接过孔与数据信号线60连接。

在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。

在示例性实施方式中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为栅绝缘(GI)层，第四绝缘层可以称为层间绝缘(ILD)层。第一平坦层可以采用有机材料，如树脂等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或者聚噻吩等材料，即本发明实施例适用于基于氧化物(Oxide)技术、硅技术或者有机物技术制造的薄膜晶体管。

在示例性实施方式中，制备完成驱动电路层后，可以在驱动电路层依次制备发光结构层和封装结构层。

在示例性实施方式中，制备发光结构层可以包括：先形成阳极导电层，阳极导电层可以至少包括多个阳极图案。随后形成像素定义层，每个电路单元的像素定义层上设置有像素开口，像素开口内的像素定义层被去掉，暴露出所在电路单元的阳极。随后采用蒸镀或喷墨打印工艺形成有机发光层，然后在有机发光层上形成阴极。

在示例性实施方式中，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水氧无法进入发光结构层。

目前，息屏或低灰阶显示时可见金属走线(消影)是采用FIAA结构显示基板的常见缺陷。研究发现，消影是由于数据扇出线分区域设置造成的。一种显示基板中，通常包括设置有数据扇出线的走线区域和没有设置数据扇出线的正常区域，由于在外部光线照射下走线区域的数据扇出线具有较高的反射能力，而正常区域其它金属线的反射能力较弱，因而正常区域的外观和走线区域的外观存在明显的不同，导致显示基板存在外观不良，尤其是息屏或低灰阶显示时金属走线可见。

本公开示例性实施例所提供的显示基板，通过在第一区域设置阶梯状的数据扇出线，在第二区域设置阶梯状的虚设线，数据扇出线和虚设线的阶梯走线方式基本上相同，在整个显示区域形成阶梯状走线，使得整个显示区域的反射能力基本上相近，有效消除了息屏或低灰阶显示时可见金属走线的外观不良，提高了显示品质，提高了产品质量。

本公开通过在显示区域设置数据扇出线，数据扇出线通过搭接过孔与数据信号线连接，在显示区域实现了数据走线，可以缩减下边框宽度，有利于实现全面屏显示。本公开通过采用1插2布局方式，将搭接过孔错位设置在不同的单元行中，可以有效降低了搭接过孔的可见性，提高显示均一性。

本公开通过在第一区域设置扇出连接块，在第二区域设置虚设连接块，且在第一区域和第二区域均设置数据连接块，使得显示区域中的转接区呈现相似的形貌，不仅可以提高工艺均一性，而且可以提高显示均一性。

本公开通过设置第二扇出线在显示基板平面上的正投影与数据信号线在显示基板平面上的正投影没有交叠，可以有效避免数据信号线和数据扇出线之间的相互干扰，通过设置第一扇出线在显示基板平面上的正投影与初始信号线在显示基板平面上的正投影至少部分交叠，利用初始信号线31的屏蔽作用，可以有效避免数据扇出线与扫描信号线的电耦合。

本公开通过将显示区域中的多条虚设线与边框区域的边框电源引线连接，不仅可以有效降低高压电源信号或者低压电源信号的压降，而且可以减小边框区域中边框电源引线的宽度，有利于减小边框区域的宽度。

本公开制备过程可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

图15为本公开示例性实施例另一种显示基板的平面结构示意图，图16为本公开示例性实施例另一种数据扇出线的结构示意图，为图15中D区域的放大图,显示基板中的数据扇出线采用FIAA结构。如图15和图16所示，本示例性实施例显示基板的主体结构与前述实施例基本上相同，所不同的是，本示例性实施例显示基板为1个电路单元插入1条数据扇出线的布线方式(1插1方式)。

在示例性实施方式中，显示区域100中的多条数据扇出线70可以为阶梯状，多条虚设线80可以为阶梯状，多条虚设线80的阶梯状走线方式与多条数据扇出线70的阶梯状走线方式可以基本上相同。

在示例性实施方式中，至少一个第一电路单元中设置有搭接过孔DV，数据扇出线80通过该搭接过孔DV与数据信号线60连接。

在示例性实施方式中，多个搭接过孔DV在显示基板平面上的正投影与第二搭接孔线DY在显示基板平面上的正投影至少部分交叠，第二搭接孔线DY可以为沿着第一方向X延伸的直线，即多个搭接过孔DV位于同一条水平方向延伸的第二搭接孔线DY上。

在示例性实施方式中，至少一个第二电路单元中设置有断口DK，断口DK将第一电路单元的数据扇出线70和第二电路单元的虚设线80隔离，实现了数据扇出线70和虚设线80之间的绝缘。

在示例性实施方式中，至少一条数据扇出线70可以包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线可以包括相互连接的第一扇出线和第二扇出线，或者，可以包括相互连接的第一扇出线、第二扇出线和第三扇出线，或者，可以包括相互连接的第一扇出线、第二扇出线和第四扇出线，或者，可以包括相互连接的第一扇出线、第二扇出线、第三扇出线和第四扇出线。

在示例性实施方式中，至少一条虚设线80可以包括顺序连接的多个虚设阶梯子线，至少一条虚设阶梯子线可以包括相互连接的第一虚设线和第二虚设线，或者，可以包括相互连接的第一虚设线、第二虚设线和第三虚设线，或者，可以包括相互连接的第一虚设线、第二虚设线和第四虚设线，或者，可以包括相互连接的第一虚设线、第二虚设线、第三虚设线和第四虚设线。

在示例性实施例中，边框区域300可以至少包括边框电源引线(未示出)，多条扇出线80与边框区域300的边框电源引线连接。

在示例性实施例中，显示区域100可以具有中心线O，显示区域100中的第一区域110和第二区域120可以相对于中心线O对称设置，显示区域100中的多条数据信号线60、多条数据扇出线70、多条虚设线80和引线区201中的多条引出线90可以相对于中心线O对称设置。

在示例性实施方式中，第二扇出线在显示基板平面上的正投影与数据信号线在显示基板平面上的正投影没有交叠。

在示例性实施方式中，第一扇出线在显示基板平面上的正投影与初始信号线31在显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，显示基板可以包括在基底上依次设置的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层和第四导电层。数据信号线60可以设置在第三导电层中，数据扇出线70和虚设线80可以设置在第四导电层中。

在示例性实施方式中，本示例性实施例显示基板的制备过程与前述实施例基本上相同，这里不再赘述。

本公开示例性实施例提供的显示基板，不仅可以实现前述实施例的技术效果，而且通过通过采用1插1布局方式，将搭接过孔设置在同一个单元行中，可以有效降低数据扇出线的延伸长度，有效降低了数据扇出线的负载，且可以提高平坦层的平坦性。

本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。

在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的其它显示装置中，如量子点显示等，本公开在此不做限定。

本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施方式中，所述显示基板包括显示区域和绑定区域，所述显示区域设置有沿着第一方向设置的多条数据信号线和多条数据扇出线，所述数据信号线沿着第二方向延伸，所述绑定区域位于所述显示区域所述第二方向的一侧，设置有多条引出线，所述第一方向与所述第二方向交叉；所述制备方法可以包括：

形成所述数据信号线、数据扇出线和引出线；所述数据扇出线的第一端与所述引出线连接，所述数据扇出线的第二端与所述数据信号线连接，至少一条数据扇出线包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线至少包括相互连接的第一扇出线和第二扇出线，所述第一扇出线的形状为沿着所述第一方向或者所述第一方向的反方向延伸的线形状，所述第二扇出线的形状为沿着所述第二方向延伸的线形状。

本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (23)

1.一种显示基板，包括显示区域和绑定区域，所述显示区域设置有沿着第一方向设置的多条数据信号线和多条数据扇出线，所述数据信号线沿着第二方向延伸，所述绑定区域位于所述显示区域所述第二方向的一侧，设置有多条引出线，所述第一方向与所述第二方向交叉；所述数据扇出线的第一端与所述引出线连接，所述数据扇出线的第二端与所述数据信号线连接，至少一条数据扇出线包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线至少包括相互连接的第一扇出线和第二扇出线，所述第一扇出线的形状为沿着所述第一方向或者所述第一方向的反方向延伸的线形状，所述第二扇出线的形状为沿着所述第二方向延伸的线形状。

2.根据权利要求1所述的显示基板，其中，至少一个扇出阶梯子线中，所述第一扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第一扇出线的第一端连接。

3.根据权利要求1所述的显示基板，其中，至少一个扇出阶梯子线还包括第三扇出线，所述第三扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第三扇出线的第二端沿着第三方向延伸后，与所述第一扇出线的第一端连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第三扇出线的第一端连接；所述第三方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于90°。

4.根据权利要求1所述的显示基板，其中，至少一个扇出阶梯子线还包括第四扇出线，所述第一扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第四扇出线的第一端连接，所述第四扇出线的第二端沿着第四方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第一扇出线的第一端连接；所述第四方向与所述第一方向具有第二夹角，所述第二夹角大于0°且小于90°。

5.根据权利要求1所述的显示基板，其中，至少一个扇出阶梯子线还包括第三扇出线和第四扇出线，所述第三扇出线的第一端与所述第二方向的反方向上相邻的扇出阶梯子线连接，所述第三扇出线的第二端沿着第三方向延伸后，与所述第一扇出线的第一端连接，所述第一扇出线的第二端沿着所述第一方向或者所述第一方向的反方向延伸后，与所述第四扇出线的第一端连接，所述第四扇出线的第二端沿着第四方向延伸后，与所述第二扇出线的第一端连接，所述第二扇出线的第二端沿着所述第二方向延伸后，与所述第二方向上相邻的扇出阶梯子线中第三扇出线的第一端连接；所述第三方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于90°，所述第四方向与所述第一方向具有第二夹角，所述第二夹角大于0°且小于90°。

6.根据权利要求5所述的显示基板，其中，所述第一夹角为30°至60°，所述第二夹角为30°至60°。

7.根据权利要求1所述的显示基板，其中，在所述第一方向上相邻的数据信号线之间，设置有2条第二扇出线。

8.根据权利要求7所述的显示基板，其中，所述数据扇出线通过搭接过孔与所述数据信号线连接，多个搭接过孔在显示基板平面上的正投影与第一孔搭接线在显示基板平面上的正投影至少部分交叠，所述第一搭接孔线与所述第一方向具有搭接夹角，所述搭接夹角大于0°且小于90°。

9.根据权利要求1所述的显示基板，其中，在所述第一方向上相邻的数据信号线之间，设置有1条第二扇出线。

10.根据权利要求9所述的显示基板，其中，所述数据扇出线通过搭接过孔与所述数据信号线连接，多个搭接过孔在基底上的正投影与第二搭接孔线在基底上的正投影至少部分交叠，所述第二孔搭接线为沿着所述第一方向延伸的直线。

11.根据权利要求1所述的显示基板，其中，所述第二扇出线在显示基板平面上的正投影与所述数据信号线在显示基板平面上的正投影没有交叠。

12.根据权利要求1所述的显示基板，其中，所述显示区域还设置有沿着所述第一方向延伸的初始信号线，所述第一扇出线在显示基板平面上的正投影与所述初始信号线在显示基板平面上的正投影至少部分交叠。

13.根据权利要求1至12任一项所述的显示基板，其中，所述显示区域还设置有多条虚设线，所述虚设线的阶梯走线方式与所述数据扇出线的阶梯走线方式可以基本上相同。

14.根据权利要求13所述的显示基板，其中，所述显示区域至少包括第一区域和第二区域，所述第一区域设置有所述数据扇出线，所述第二区域设置有所述虚设线，至少一条虚设线包括顺序连接的多个虚设阶梯子线。

15.根据权利要求14所述的显示基板，其中，所述第一区域包括多个第一电路单元，至少一个第一电路单元中设置有扇出阶梯子线，所述第二区域包括多个第二电路单元，至少一个第二电路单元中设置有虚设阶梯子线，所述第一电路单元中所述扇出阶梯子线的位置和形状与所述第二电路单元中所述虚设阶梯子线的位置和形状基本上相同。

16.根据权利要求15所述的显示基板，其中，至少一个第一电路单元中设置有搭接过孔，所述数据扇出线通过所述搭接过孔与所述数据信号线连接。

17.根据权利要求15所述的显示基板，其中，至少一个第二电路单元中设置有断口，所述断口被配置为使所述数据扇出线和所述虚设线隔离。

18.根据权利要求15所述的显示基板，其中，至少一个第一电路单元中设置有扇出连接块，至少一个扇出连接块被配置为通过搭接过孔与所述数据信号线连接。

19.根据权利要求18所述的显示基板，其中，至少一个第二电路单元中设置有虚设连接块，所述第二电路单元中虚设连接块的位置和形状与所述第一电路单元中扇出连接块的位置和形状基本上相同。

20.根据权利要求13所述的显示基板，其中，所述显示基板还包括位于所述显示区域其它侧的边框区域，所述边框区域至少包括边框电源引线，所述扇出线与所述边框电源引线连接，所述边框电源引线被配置为传输高压电源信号或者传输低压电源信号。

21.根据权利要求13所述的显示基板，其中，所述数据扇出线和所述虚设线同层设置。

22.一种显示装置，包括如权利要求1至21任一项所述的显示基板。

23.一种显示基板的制备方法，所述显示基板包括显示区域和绑定区域，所述显示区域设置有沿着第一方向设置的多条数据信号线和多条数据扇出线，所述数据信号线沿着第二方向延伸，所述绑定区域位于所述显示区域所述第二方向的一侧，设置有多条引出线，所述第一方向与所述第二方向交叉；所述制备方法包括：

形成所述数据信号线、数据扇出线和引出线；所述数据扇出线的第一端与所述引出线连接，所述数据扇出线的第二端与所述数据信号线连接，至少一条数据扇出线包括顺序连接的多个扇出阶梯子线，至少一个扇出阶梯子线至少包括相互连接的第一扇出线和第二扇出线，所述第一扇出线的形状为沿着所述第一方向或者所述第一方向的反方向延伸的线形状，所述第二扇出线的形状为沿着所述第二方向延伸的线形状。