CN115004375B - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN115004375B CN115004375B CN202280000870.1A CN202280000870A CN115004375B CN 115004375 B CN115004375 B CN 115004375B CN 202280000870 A CN202280000870 A CN 202280000870A CN 115004375 B CN115004375 B CN 115004375B
- Authority
- CN
- China
- Prior art keywords
- electrode
- transistor
- signal line
- dummy
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示基板及其制备方法、显示装置。显示基板包括构成多个单元行和多个单元列的多个电路单元,以及构成至少一个虚拟行和/或至少一个虚拟列的多个虚拟单元,虚拟行包括沿着第一方向(X)依次排列的多个虚拟单元,虚拟列包括沿着第二方向(Y)依次排列的多个虚拟单元;至少一个单元列设置有第一初始信号线(47),至少一个虚拟行设置有第一连接线(60),第一初始信号线(47)与第一连接线(60)连接;和/或,至少一个单元行设置有第二初始信号线(31),至少一个虚拟列设置有第二连接线(80),第二初始信号线(80)与第二连接线(31)连接。
Description
技术领域
本文涉及但不限于显示技术领域,具体涉及一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode,简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes,简称QLED)为主动发光显示器件,具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展,以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor,简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面,本公开提供了一种显示基板,包括显示区域、设置在所述显示区域一侧的绑定区域和设置在所述显示区域其它侧的边框区域,所述显示区域包括:构成多个单元行和多个单元列的多个电路单元,以及构成至少一个虚拟行和/或至少一个虚拟列的多个虚拟单元,所述虚拟行包括沿着第一方向依次排列的多个虚拟单元,所述虚拟列包括沿着第二方向依次排列的多个虚拟单元,所述第一方向与所述第二方向交叉;至少一个单元列设置有沿着所述第二方向延伸的第一初始信号线,至少一个虚拟行设置有沿着所述第一方向延伸的第一连接线,所述第一初始信号线与所述第一连接线连接,形成传输第一初始信号的网状结构;和/或,至少一个单元行设置有沿着所述第一方向延伸的第二初始信号线,至少一个虚拟列设置有沿着所述第二方向延伸的第二连接线,所述第二初始信号线与所述第二连接线连接,形成传输第二初始信号的网状结构。
在示例性实施方式中,所述虚拟行中的至少一个虚拟单元包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端与所述第一连接线连接。
在示例性实施方式中,所述虚拟列中的至少一个虚拟单元包括第二初始电极,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端与所述第二初始信号线连接。
在示例性实施方式中,所述虚拟行中的至少一个虚拟单元包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端与所述第一连接线连接;所述虚拟列中的至少一个虚拟单元包括第二初始电极,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端与所述第二初始信号线连接。
在示例性实施方式中,至少一个电路单元包括像素驱动电路,所述像素驱动电路至少包括存储电容和多个晶体管;在垂直于显示基板的平面内,所述显示基板包括在基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层,所述半导体层至少包括多个晶体管的有源层,所述第一导电层至少包括所述存储电容的第一极板和多个晶体管的栅电极,所述第二导电层至少包括所述存储电容的第二极板和所述第二初始信号线,所述第三导电层至少包括所述第一初始信号线以及多个晶体管的第一极和第二极。
在示例性实施方式中,所述第二导电层还包括所述第一连接线,所述第三导电层还包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端通过过孔与所述第一连接线连接。
在示例性实施方式中,所述第三导电层还包括第二初始电极和所述第二连接线,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端通过过孔与所述第二初始信号线连接。
在示例性实施方式中,所述第二导电层还包括所述第一连接线,所述第三导电层还包括第一初始电极、第二初始电极和所述第二连接线,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端通过过孔与所述第一连接线连接,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端通过过孔与所述第二初始信号线连接。
在示例性实施方式中,所述多个晶体管包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管;所述第一晶体管的第一极与所述第一初始信号线连接,所述第四晶体管的第一极与数据信号线连接,所述第五晶体管的第一极与第一电源线连接,所述第七晶体管的第一极与所述第二初始信号线连接,所述第一晶体管的第二极与所述第二晶体管的第一极和所述第三晶体管的栅电极连接,所述第二晶体管的第二极与所述第三晶体管的第二极和所述第六晶体管的第一极连接,所述第三晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接,所述第六晶体管的第二极与所述第七晶体管的第二极连接。
在示例性实施方式中,所述像素驱动电路还包括阳极连接电极,所述阳极连接电极分别与所述第六晶体管的第二极与所述第七晶体管的第二极连接,所述阳极连接电极在所述基底上的正投影与所述第一初始信号线在所述基底上的正投影至少部分重叠。
在示例性实施方式中,所述阳极连接电极包括第一电极、第二电极和第三电极,所述第一电极的第一端通过过孔与所述第六晶体管的第二极连接,所述第一电极的第二端沿着所述第一方向的反方向延伸后,与所述第二电极的第一端连接,所述第二电极的第二端沿着所述第二方向的反方向延伸后,与所述第三电极的第一端连接,所述第三电极的第二端沿着所述第一方向延伸后,通过过孔与所述第七晶体管的第二极连接,所述第二电极在所述基底上的正投影与所述第一初始信号线在所述基底上的正投影至少部分重叠。
在示例性实施方式中,所述像素驱动电路还包括屏蔽电极,所述屏蔽电极与所述第一电源线连接,所述屏蔽电极在所述基底上的正投影与所述第一晶体管的第二极在所述基底上的正投影至少部分重叠。
在示例性实施方式中,至少一个虚拟单元包括虚拟驱动电路,所述虚拟驱动电路至少包括存储电容以及第一晶体管至第七晶体管,所述存储电容包括第一极板和第二极板,所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠,所述虚拟驱动电路的第一极板和所述虚拟驱动电路的第二极板均与所述第一电源线连接。
在示例性实施方式中,所述虚拟驱动电路中的第一晶体管的有源层缺少沟道区,所述虚拟驱动电路中的第七晶体管的有源层缺少沟道区。
在示例性实施方式中,所述显示区域至少包括第一电路区、第二电路区和第三电路区;所述第一电路区包括多个单元行、多个单元列、至少一个虚拟行和至少一个虚拟列,所述第二电路区设置在所述第一电路区与所述边框区域之间,所述第二电路区包括栅极驱动电路、多个单元行、多个单元列和至少一个虚拟行,所述第三电路区设置在所述第一电路区与所述绑定区域之间,所述第三电路区包括数据扇出线、多个单元行、多个单元列和至少一个虚拟列。
在示例性实施方式中,所述虚拟行中的至少一个虚拟单元至少包括虚拟驱动电路,所述虚拟驱动电路与第一扫描信号线、第二扫描信号线和发光控制线连接,所述虚拟行中的第一扫描信号线、第二扫描信号线和发光控制线沿着所述第一方向延伸到所述边框区域,与所述边框区域中的边框电源引线连接,所述边框电源引线被配置为传输高电压电源信号或者低电压电源信号。
在示例性实施方式中,所述虚拟列中的至少一个虚拟单元至少包括虚拟驱动电路,所述虚拟驱动电路与数据信号线连接,所述虚拟列中的数据信号线沿着所述第二方向延伸到所述绑定区域,与所述绑定区域中的绑定电源引线连接,所述绑定电源引线被配置为传输高电压电源信号或者低电压电源信号。
另一方面,本公开还提供了一种显示装置,包括前述的显示基板。
又一方面,本公开还提供了一种显示基板的制备方法。所述显示基板包括显示区域、设置在所述显示区域一侧的绑定区域和设置在所述显示区域其它侧的边框区域,所述显示区域包括:构成多个单元行和多个单元列的多个电路单元,以及构成至少一个虚拟行和/或至少一个虚拟列的多个虚拟单元,所述虚拟行包括沿着第一方向依次排列的多个虚拟单元,所述虚拟列包括沿着第二方向依次排列的多个虚拟单元,所述第一方向与所述第二方向交叉;所述制备方法包括:
在至少一个单元列形成沿着所述第二方向延伸的第一初始信号线,在至少一个虚拟行形成沿着所述第一方向延伸的第一连接线,所述第一初始信号线与所述第一连接线连接,形成传输第一初始信号的网状结构;和/或,
在至少一个单元行形成沿着所述第一方向延伸的第二初始信号线,在至少一个虚拟列形成有沿着所述第二方向延伸的第二连接线,所述第二初始信号线与所述第二连接线连接,形成传输第二初始信号的网状结构。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解,并且构成说明书的一部分,与本公开的实施例一起用于解释本公开的技术方案,并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图;
图2为一种显示基板的结构示意图;
图3为一种显示基板中显示区域的剖面结构示意图;
图4为一种像素驱动电路的等效电路示意图;
图5为本公开实施例一种显示基板中发光结构层的平面结构示意图;
图6为本公开实施例一种显示基板中驱动电路层的平面结构示意图;
图7a为本公开示例性实施例一种第一电路区的平面结构示意图;
图7b为本公开示例性实施例一种第二电路区的平面结构示意图;
图7c为本公开示例性实施例一种第三电路区的平面结构示意图;
图8为本公开示例性实施例一种第一电路区的结构示意图;
图9为本公开示例性实施例一种网状结构的初始信号线的示意图;
图10为本公开显示基板形成半导体层图案后的示意图;
图11a和图11b为本公开显示基板形成第一导电层图案后的示意图;
图12a和图12b为本公开显示基板形成第二导电层图案后的示意图;
图13为本公开显示基板形成第四绝缘层图案后的示意图;
图14a和图14b为本公开显示基板形成第三导电层图案后的示意图;
图15为本公开显示基板形成第一平坦层图案后的示意图;
图16a和图16b为本公开显示基板形成第四导电层图案后的示意图;
图17为本公开示例性实施例另一种网状结构的初始信号线的示意图;
图18为本公开显示基板另一种形成第三导电层图案后的示意图;
图19为本公开示例性实施例又一种网状结构的初始信号线的示意图;
图20为本公开显示基板又一种形成第三导电层图案后的示意图。
附图标记说明:
11—第一有源层; 12—第二有源层; 13—第三有源层;
14—第四有源层; 15—第五有源层; 16—第六有源层;
17—第七有源层; 18—断口; 21—第一扫描信号线;
22—第二扫描信号线; 23—发光控制线; 24—第一极板;
31—第二初始信号线; 32—连接块; 33—第二极板;
34—极板连接线; 35—开口; 41—第一连接电极;
42—第二连接电极; 43—第三连接电极; 44—第四连接电极;
45—第五连接电极; 46—第六连接电极; 47—第一初始信号线;
48—极间连接电极; 51—数据信号线; 52—第一连接线;
53—屏蔽电极; 54—阳极连接电极; 60—第一连接线;
70—第一初始电极; 80—第二连接线; 90—第二初始电极;
100—显示区域; 101—基底; 102—驱动电路层;
103—发光结构层; 104—封装层; 110—第一区域;
120—第二区域; 121—第二像素区; 122—栅极电路区;
130—第三区域; 131—第三像素区; 132—扇出线区;
200—绑定区域; 300—边框区域; 301—阳极;
302—像素定义层; 303—有机发光层; 304—阴极;
401—第一封装层; 402—第二封装层; 403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,下文中将结合附图对本公开的实施例进行详细说明。注意,实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实,就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此,本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考,但不限于此。例如:沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距,可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量,本公开中所描述的附图仅是结构示意图,本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置,而不是为了在数量方面上进行限定的。
在本说明书中,为了方便起见,使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系,仅是为了便于描述本说明书和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于在说明书中说明的词句,根据情况可以适当地更换。
在本说明书中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解。例如,可以是固定连接,或可拆卸连接,或一体地连接;可以是机械连接,或电连接;可以是直接相连,或通过中间件间接相连,或两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中,晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域,并且电流能够流过漏电极、沟道区域以及源电极。注意,在本说明书中,沟道区域是指电流主要流过的区域。
在本说明书中,第一极可以为漏电极、第二极可以为源电极,或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下,“源电极”及“漏电极”的功能有时互相调换。因此,在本说明书中,“源电极”和“漏电极”可以互相调换,“源端”和“漏端”可以互相调换。
在本说明书中,“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受,就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线,而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态,因此,也包括该角度为-5°以上且5°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态,因此,也包括85°以上且95°以下的角度的状态。
在本说明书中,“膜”和“层”可以相互调换。例如,有时可以将“导电层”换成为“导电膜”。与此同样,有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的,可以是近似三角形、矩形、梯形、五边形或六边形等,可以存在公差导致的一些小变形,可以存在导角、弧边以及变形等。
本公开中的“约”,是指不严格限定界限,允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示,显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列,时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接,数据驱动器分别与多个数据信号线(D1到Dn)连接,扫描驱动器分别与多个扫描信号线(S1到Sm)连接,发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij,i和j可以是自然数,至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件,电路单元可以至少包括像素驱动电路,像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中,时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器,可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器,可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如,数据驱动器可以利用时钟信号对灰度值进行采样,并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn,n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如,扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如,扫描驱动器可以被构造为移位寄存器的形式,并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号,m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如,发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如,发光驱动器可以被构造为移位寄存器的形式,并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号,o可以是自然数。
图2为一种显示基板的结构示意图。如图2所示,显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中,显示区域100可以是平坦的区域,包括组成像素阵列的多个子像素Pxij,多个子像素Pxij配置为显示动态图片或静止图像,显示区域100可以称为有效区域(AA)。在示例性实施方式中,显示基板可以是可变形的,例如卷曲、弯曲、折叠或卷起。
在示例性实施方式中,绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域,可以至少包括数据扇出线、高电压电源线和低电压电源线,多条数据扇出线被配置为以扇出(Fanout)走线方式连接显示区域的数据信号线,高电压电源线被配置为连接显示区域100的第一电源线(VDD),低电压电源线被配置为连接边框区域300的第二电源线(VSS)。弯折区连接到扇出区,可以包括设置有凹槽的复合绝缘层,被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以至少包括集成电路(Integrated Circuit,简称IC),被配置为与多条数据扇出线连接。绑定引脚区可以至少包括多个绑定焊盘(Bonding Pad),被配置为与外部的柔性线路板(Flexible Printed Circuit,简称FPC)绑定连接。
在示例性实施方式中,边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100,可以至少包括栅极驱动电路,栅极驱动电路与显示区域100中像素驱动电路的第一扫描信号线、第二扫描信号线和发光控制线连接。电源线区连接到电路区,可以至少包括电源引线,电源引线沿着平行于显示区域边缘的方向延伸,与显示区域100中的阴极连接。裂缝坝区连接到电源线区,可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区,可以至少包括在复合绝缘层上设置的切割槽,切割槽配置为在显示基板的所有膜层制备完成后,切割设备分别沿着切割槽进行切割。
在示例性实施方式中,绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝,第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸,形成环绕显示区域100的环形结构,显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。
图3为一种显示基板中显示区域的剖面结构示意图,示意了显示区域四个子像素的结构。如图3所示,在垂直于显示基板的平面上,显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装结构层104。在一些可能的实现方式中,显示基板可以包括其它膜层,如触控结构层等,本公开在此不做限定。
在示例性实施方式中,基底101可以是柔性基底,或者可以是刚性基底。驱动电路层102可以包括多个电路单元,电路单元可以至少包括像素驱动电路,像素驱动电路可以包括多个晶体管和存储电容。发光结构层103可以包括多个子像素,每个子像素可以包括发光器件和像素定义层302,发光器件可以包括阳极301、有机发光层303和阴极304,有机发光层303设置在阳极301和阴极304之间,有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403,第一封装层401和第三封装层403可以采用无机材料,第二封装层402可以采用有机材料,第二封装层402设置在第一封装层401和第三封装层403之间,可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中,有机发光层可以包括发光层(EML)以及如下任意一层或多层:空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中,所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层,相邻子像素的发光层可以有少量的交叠,或者可以是相互隔离的。
图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中,像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图4所示,像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C,像素驱动电路分别与8个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中,像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中,第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接,第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接,第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中,存储电容C的第一端与第一电源线VDD连接,存储电容C的第二端与第二节点N2连接,即存储电容C的第二端与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第二扫描信号线S2连接,第一晶体管T1的第一极与第一初始信号线INIT1连接,第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时,第一晶体管T1将第一初始电压传输到第三晶体管T3的控制极,以使第三晶体管T3的控制极的电荷量初始化。
第二晶体管T2的控制极与第一扫描信号线S1连接,第二晶体管T2的第一极与第二节点N2连接,第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时,第二晶体管T2使第三晶体管T3的控制极与第二极连接。
第三晶体管T3的控制极与第二节点N2连接,即第三晶体管T3的控制极与存储电容C的第二端连接,第三晶体管T3的第一极与第一节点N1连接,第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管,第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的控制极与第一扫描信号线S1连接,第四晶体管T4的第一极与数据信号线D连接,第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等,当导通电平扫描信号施加到第一扫描信号线S1时,第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的控制极与发光信号线E连接,第五晶体管T5的第一极与第一电源线VDD连接,第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接,第六晶体管T6的第一极与第三节点N3连接,第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时,第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
第七晶体管T7的控制极与第二扫描信号线S2连接,第七晶体管T7的第一极与第二初始信号线INIT2连接,第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时,第七晶体管T7将第二初始电压传输到发光器件的第一极,以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中,发光器件可以是OLED,包括叠设的第一极(阳极)、有机发光层和第二极(阴极),或者可以是QLED,包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中,发光器件的第二极与第二电源线VSS连接,第二电源线VSS的信号为低电平信号,第一电源线VDD的信号为持续提供高电平信号。
在示例性实施方式中,第一晶体管T1到第七晶体管T7可以是P型晶体管,或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程,减少显示面板的工艺难度,提高产品的良率。在一些可能的实现方式中,第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中,第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管,或者可以采用氧化物薄膜晶体管,或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon,简称LTPS),氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点,氧化物薄膜晶体管具有漏电流低等优点,将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上,形成低温多晶氧化物(LowTemperature Polycrystalline Oxide,简称LTPO)显示基板,可以利用两者的优势,可以实现低频驱动,可以降低功耗,可以提高显示品质。
在示例性实施方式中,以图4中的7个晶体管均为P型晶体管为例,像素驱动电路的工作过程可以包括:
第一阶段A1,称为复位阶段,第二扫描信号线S2的信号为低电平信号,第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得第一初始信号线INIT1的第一初始电压提供至第二节点N2,对存储电容C进行初始化,清除存储电容中原有数据电压。第七晶体管T7导通使得第二初始信号线INIT2的第二初始电压提供至OLED的第一极,对OLED的第一极进行初始化(复位),清空其内部的预存电压,完成初始化。第一扫描信号线S1和发光信号线E的信号为高电平信号,使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开,此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段,第一扫描信号线S1的信号为低电平信号,第二扫描信号线S2和发光信号线E的信号为高电平信号,数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平,因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2,并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C,存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|,Vd为数据信号线D输出的数据电压,Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号,使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号,使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段,发光信号线E的信号为低电平信号,第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号,使第五晶体管T5和第六晶体管T6导通,第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压,驱动OLED发光。
在像素驱动电路驱动过程中,流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|,因而第三晶体管T3的驱动电流为:
I=K*(Vgs-Vth)2=K*[(Vdd-Vd+|Vth|)-Vth]2=K*[(Vdd-Vd]2
其中,I为流过第三晶体管T3的驱动电流,也就是驱动OLED的驱动电流,K为常数,Vgs为第三晶体管T3的栅电极和第一极之间的电压差,Vth为第三晶体管T3的阈值电压,Vd为数据信号线D输出的数据电压,Vdd为第一电源线VDD输出的电源电压。
随着OLED显示技术的发展,消费者对显示产品显示效果的要求越来越高,窄边框和全面屏成为显示产品发展的新趋势,因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。由于绑定区域中集成电路和绑定焊盘的信号线需要通过数据扇出线以扇出方式才能引入到较宽的显示区域,使得扇形区占用空间较大,导致下边框的宽度较大。由于边框区域需要设置栅极驱动电路和电源引线,且栅极驱动电路和电源引线占用空间较大,导致左右边框的宽度较大。
本公开示例性实施例提供了一种显示基板,采用数据扇出线位于显示区域(Fanout in AA,简称FIAA)结构和栅极驱动电路位于显示区域内(Gate Driver In AA,简称GIA)结构。
图5为本公开示例性实施例一种显示基板中发光结构层的平面结构示意图。如图5所示,在示例性实施方式中,在平行于显示基板的平面上,显示基板的发光结构层可以包括以矩阵方式排布的多个像素单元P,至少一个像素单元P可以包括一个出射第一颜色光线的第一子像素P1、一个出射第二颜色光线的第二子像素P2和两个出射第三颜色光线的第三子像素P3和第四子像素P4,四个子像素可以均包括发光器件,每个子像素中的发光器件分别与对应电路单元的像素驱动电路连接,发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中,第一子像素P1可以是出射红色光线的红色子像素(R),第二子像素P2可以是出射蓝色光线的蓝色子像素(B),第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素(G)。子像素的形状可以是矩形状、菱形、五边形或六边形,四个子像素可以采用水平并列、竖直并列、正方形(Square)或者钻石形(Diamond)等方式排列。
在一种可能的示例性实施方式中,像素单元可以包括三个子像素,三个子像素可以采用水平并列、竖直并列或品字等方式排列,本公开在此不做限定。
图6为本公开示例性实施例一种显示基板中驱动电路层的平面结构示意图。如图6所示,在示例性实施方式中,在平行于显示基板的平面上,显示区域的驱动电路层可以包括第一电路区110、第二电路区120和第三电路区130,第一电路区110被配置为设置多个电路单元和多个虚拟单元,第二电路区120被配置为设置栅极驱动电路、多个电路单元和多个虚拟单元,第三电路区130被配置为设置多条数据扇出线、多个电路单元和多个虚拟单元。
在示例性实施方式中,第二电路区120可以设置在第一电路区110第一方向X的一侧或者两侧,第二电路区120可以为沿着第二方向Y延伸的条形状,第一方向X与第二方向Y交叉。
在示例性实施方式中,第三电路区130可以设置在第一电路区110第二方向Y的一侧,第三电路区130靠近绑定区域,第三电路区130可以为沿着第一方向X延伸的条形状。
在示例性实施方式中,第一方向X可以是扫描信号线的延伸方向,第二方向Y可以是数据信号线的延伸方向,第一方向X和第二方向Y垂直。
图7a为本公开示例性实施例一种第一电路区的平面结构示意图。如图7a所示,第一电路区可以包括多个电路单元PA和多个虚拟单元DA,多个电路单元PA可以构成多个单元行和多个单元列,多个虚拟单元DA可以构成至少一个虚拟行和至少一个虚拟列。
在示例性实施方式中,单元行可以包括沿着第一方向X依次设置的多个电路单元PA和至少一个虚拟单元DA,单元列可以包括沿着第二方向Y依次设置的多个电路单元PA和至少一个虚拟单元DA。
在示例性实施方式中,虚拟行可以包括沿着第一方向X依次设置的多个虚拟单元DA,虚拟列可以包括沿着第二方向Y依次设置的多个虚拟单元DA。
在示例性实施方式中,至少一个虚拟行可以设置在两个单元行之间,至少一个虚拟列可以设置在两个单元列之间。
在示例性实施方式中,电路单元可以至少包括像素驱动电路,像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接,像素驱动电路被配置为在扫描信号线和发光信号线的控制下,接收数据信号线传输的数据电压,向所连接的发光器件输出相应的电流。
在示例性实施方式中,虚拟单元可以至少包括虚拟驱动电路,虚拟驱动电路被配置为呈现像素驱动电路的形貌和结构,但不输出相应的电流。
图7b为本公开示例性实施例一种第二电路区的平面结构示意图。如图7b所示,第二电路区可以包括第二像素区121和栅极电路区122,栅极电路区122可以设置在第二像素区121远离第一电路区的一侧。第二像素区121可以包括多个电路单元PA和多个虚拟单元DA,栅极电路区122可以包括多个栅极电路单元GA。
在示例性实施方式中,多个电路单元PA可以构成多个单元行和多个单元列,多个虚拟单元DA可以构成至少一个虚拟行。
在示例性实施方式中,第二电路区只设置有虚拟行,没有设置虚拟列。
在示例性实施方式中,第二电路区可以采用密排横向压缩的方式设置多个电路单元PA,压缩出的空间作为栅极电路单元GA的设置空间。由于栅极驱动电路设置在显示区域中的第二电路区,因而有效缩减了显示装置的边框宽度,有效减小了左右边框宽度。
图7c为本公开示例性实施例一种第三电路区的平面结构示意图。如图7c所示,第三电路区可以包括第三像素区131和扇出线区132,扇出线区132可以设置在第三像素区131远离第一电路区的一侧。第三像素区131可以包括多个电路单元PA和多个虚拟单元DA,扇出线区132可以包括多条数据扇出线。
在示例性实施方式中,多个电路单元PA可以构成多个单元行和多个单元列,多个虚拟单元DA可以构成至少一个虚拟列。
在示例性实施方式中,第三电路区只设置有虚拟列,没有设置虚拟行。
在示例性实施方式中,第三电路区可以采用密排纵向压缩的方式设置多个电路单元PA,压缩出的空间作为数据扇出线的设置空间。在示例性实施方式中,多条数据扇出线的一端在第三电路区与多条数据信号线对应连接,多条数据扇出线的另一端延伸到绑定区域后,与集成电路对应连接。由于绑定区域中不需要设置扇形状的斜线,因而缩减了扇出区的宽度,有效减小了下边框宽度。
在示例性实施方式中,第二电路区和第三电路区均采用密排压缩方式设置电路单元,为了保持显示区域中像素驱动电路的一致性,第一电路区也采用与第二电路区和第三电路区相同的密排压缩方式设置电路单元,压缩出的空间设置至少一个虚拟行和至少一个虚拟列。本公开通过在第一电路区设置至少一个虚拟行和至少一个虚拟列,不仅可以保证显示区域显示的均一性,而且可以避免出现闪烁(Flicker)现象。
本公开提供了一种显示基板,包括显示区域、设置在所述显示区域一侧的绑定区域和设置在所述显示区域其它侧的边框区域,所述显示区域包括:构成多个单元行和多个单元列的多个电路单元,以及构成至少一个虚拟行和/或至少一个虚拟列的多个虚拟单元,所述虚拟行包括沿着第一方向依次排列的多个虚拟单元,所述虚拟列包括沿着第二方向依次排列的多个虚拟单元,所述第一方向与所述第二方向交叉;至少一个单元列设置有沿着所述第二方向延伸的第一初始信号线,至少一个虚拟行设置有沿着所述第一方向延伸的第一连接线,所述第一初始信号线与所述第一连接线连接,形成传输第一初始信号的网状结构;和/或,至少一个单元行设置有沿着所述第一方向延伸的第二初始信号线,至少一个虚拟列设置有沿着所述第二方向延伸的第二连接线,所述第二初始信号线与所述第二连接线连接,形成传输第二初始信号的网状结构。
在一种示例性实施方式中,所述虚拟行中的至少一个虚拟单元包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端与所述第一连接线连接。
在另一种示例性实施方式中,所述虚拟列中的至少一个虚拟单元包括第二初始电极,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端与所述第二初始信号线连接。
在又一种示例性实施方式中,所述虚拟行中的至少一个虚拟单元包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端与所述第一连接线连接;所述虚拟列中的至少一个虚拟单元包括第二初始电极,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端与所述第二初始信号线连接。
在示例性实施方式中,至少一个电路单元包括像素驱动电路,所述像素驱动电路至少包括存储电容和多个晶体管;在垂直于显示基板的平面内,所述显示基板包括在基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层,所述半导体层至少包括多个晶体管的有源层,所述第一导电层至少包括存储电容的第一极板和多个晶体管的栅电极,所述第二导电层至少包括存储电容的第二极板和所述第二初始信号线,所述第三导电层至少包括所述第一初始信号线以及多个晶体管的第一极和第二极。
在一种示例性实施方式中,所述第二导电层还包括所述第一连接线,所述第三导电层还包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端通过过孔与所述第一连接线连接。
在另一种示例性实施方式中,所述第三导电层还包括第二初始电极和所述第二连接线,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端通过过孔与所述第二初始信号线连接。
在又一种示例性实施方式中,所述第二导电层还包括所述第一连接线,所述第三导电层还包括第一初始电极、第二初始电极和所述第二连接线,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端通过过孔与所述第一连接线连接,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端通过过孔与所述第二初始信号线连接。
在示例性实施方式中,所述多个晶体管包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管;所述第一晶体管的第一极与所述第一初始信号线连接,所述第四晶体管的第一极与数据信号线连接,所述第五晶体管的第一极与第一电源线连接,所述第七晶体管的第一极与所述第二初始信号线连接,所述第一晶体管的第二极与所述第二晶体管的第一极和所述第三晶体管的栅电极连接,所述第二晶体管的第二极与所述第三晶体管的第二极和所述第六晶体管的第一极连接,所述第三晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接,所述第六晶体管的第二极与所述第七晶体管的第二极连接。
在示例性实施方式中,至少一个虚拟单元包括虚拟驱动电路,所述虚拟驱动电路至少包括存储电容和第一晶体管至第七晶体管,所述存储电容包括第一极板和第二极板,所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠,所述虚拟驱动电路的第一极板和所述虚拟驱动电路的第二极板均与所述第一电源线连接。
在示例性实施方式中,所述虚拟驱动电路还包括极间连接电极,多个晶体管中的第一晶体管的第二极通过过孔与所述第一极板连接,多个晶体管中的第五晶体管的第一极通过过孔与所述第二极板连接,所述极间连接电极分别与所述第一晶体管的第二极和所述第五晶体管的第一极连接。
在示例性实施方式中,所述虚拟驱动电路中的第一晶体管的有源层缺少沟道区,所述虚拟驱动电路中的第七晶体管的有源层缺少沟道区。
图8为本公开示例性实施例一种第一电路区的结构示意图,示意了第一电路区中8个电路单元和7个虚拟单元的平面结构。其中,第M-1行和第M+1行为单元行,分别包括4个电路单元和1个虚拟单元,第M行为虚拟行,包括5个虚拟单元,第N-2列、第N-1列、第N+1列和第N+2列为单元列,分别包括2个电路单元和1个虚拟单元,第N列为虚拟列,包括3个虚拟单元。
如图8所示,在示例性实施方式中,单元行可以至少包括沿着第一方向X依次排列的多个电路单元,多个单元行可以沿着第二方向Y依次设置,单元列可以至少包括沿着第二方向Y依次排列的多个电路单元,多个单元列可以沿着第一方向X依次设置。至少一个电路单元可以包括像素驱动电路,像素驱动电路可以包括多个晶体管和存储电容,像素驱动电路分别与第一扫描信号线21、第二扫描信号线22、发光控制线23、第一初始信号线47、第二初始信号线31、数据信号线51和第一电源线52连接。在示例性实施方式中,第一扫描信号线21和第二扫描信号线22被配置为分别接收第一扫描信号和第二扫描信号,发光控制线23被配置为接收发光控制信号,数据信号线51被配置为接收数据信号,第一电源线52被配置为接收第一电源信号,第一初始信号线47和第二初始信号线31被配置为分别接收第一初始信号和第二初始信号,第一初始信号可以被配置为对存储电容的第一极板进行初始化(复位),第二初始信号可以被配置为对发光器件的阳极进行初始化(复位)。
在示例性实施方式中,像素驱动电路中的多个晶体管可以至少包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。第一晶体管T1的第一极与第一初始信号线47连接,第四晶体管T4的第一极与数据信号线51连接,第五晶体管T5的第一极与第一电源线52连接,第七晶体管T7的第一极与第二初始信号线31连接,第一晶体管T1的第二极与第二晶体管T2的第一极和第三晶体管T3的栅电极连接,第二晶体管T2的第二极与第三晶体管T3的第二极和第六晶体管T6的第一极连接,第三晶体管T3的第一极与第四晶体管T4的第二极和第五晶体管T5的第二极连接,第六晶体管T6的第二极与第七晶体管T7的第二极连接。
在示例性实施方式中,像素驱动电路还可以包括阳极连接电极54,阳极连接电极54分别与第六晶体管T6的第二极与第七晶体管T7的第二极连接,阳极连接电极54在基底上的正投影与第一初始信号线47在基底上的正投影至少部分重叠。
在示例性实施方式中,阳极连接电极54可以包括第一电极、第二电极和第三电极,第一电极的第一端通过过孔与第六晶体管T6的第二极连接,第一电极的第二端沿着第一方向X的反方向延伸后,与第二电极的第一端连接,第二电极的第二端沿着第二方向Y的反方向延伸后,与第三电极的第一端连接,第三电极的第二端沿着第一方向X延伸后,通过过孔与第七晶体管T7的第二极连接,第二电极在基底上的正投影与第一初始信号线47在基底上的正投影至少部分重叠。
在示例性实施方式中,在垂直于显示基板的平面内,驱动电路层可以至少包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层;半导体层可以至少包括多个晶体管的有源层,第一导电层可以至少包括多个晶体管的栅电极和存储电容的第一极板,第二导电层可以至少包括第一连接线60和存储电容的第二极板,第三导电层可以至少包括第一初始信号线47和第一初始电极70,第四导电层可以至少包括数据信号线51和第一电源线52。
在示例性实施方式中,驱动电路层可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第一平坦层,第一绝缘层设置在基底与半导体层之间,第二绝缘层设置在半导体层和第一导电层之间,第三绝缘层设置在第一导电层与第二导电层之间,第四绝缘层设置在第二导电层与第三导电层之间,第一平坦层设置在第三导电层与第四导电层之间。
在示例性实施方式中,第一连接线60的形状可以为主体部分沿着第一方向X延伸的线形状,第一初始信号线47的形状可以为主体部分沿着第二方向Y延伸的线形状,第一初始信号线47和第一连接线60通过第一初始电极70相互连接,形成网状结构的初始信号线。本公开中,A沿B方向延伸是指,A可以包括主要部分和与主要部分连接的次要部分,主要部分是线、线段或条形状体,主要部分沿B方向伸展,且主要部分沿B方向伸展的长度大于次要部分沿其它方向伸展的长度。
图9为本公开示例性实施例一种第一电路区中网状结构的初始信号线的示意图,电路单元和虚拟单元的排布与图8所示排布相同。如图9所示,在示例性实施方式中,第一初始信号线47可以设置在每个单元列和虚拟列中,第一连接线60可以设置在虚拟行中,第二初始信号线31可以设置在每个单元行中。
在示例性实施方式中,第一初始电极70可以设置在虚拟行中的至少一个虚拟单元中,第一初始电极70的第一端与所在虚拟单元中的第一初始信号线47直接连接,第一初始电极70的第二端通过过孔和连接块与所在虚拟单元中的第一连接线60连接,实现了沿着第二方向Y延伸的第一初始信号线47与沿着第一方向X延伸的第一连接线60的连接,使得第一初始信号线47和第一连接线60在显示区域形成网状的传输第一初始信号的网状结构,不仅可以有效降低第一初始信号线的电阻,减小第一初始信号的压降,而且可以有效提升显示基板中第一初始信号的均一性,有效提升显示均一性,提高了显示品质和显示质量。
在示例性实施方式中,第一初始信号线47和第一初始电极70可以同层设置,通过同一次图案化工艺同步形成,且为相互连接的一体结构。
在示例性实施方式中,第一初始电极70可以通过过孔与第七有源层的第一区连接,第七有源层是第七晶体管T7的有源层。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”,对于金属材料、无机材料或透明导电材料,包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理,对于有机材料,包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种,涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种,刻蚀可以采用干刻和湿刻中的任意一种或多种,本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺,则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺,则在图案化工艺前称为“薄膜”,图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指,A和B通过同一次图案化工艺同时形成,膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中,“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指,B的正投影的边界落入A的正投影的边界范围内,或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中,以第一电路区中8个电路单元和7个虚拟单元为例,驱动电路层的制备过程可以包括如下操作。
(11)形成半导体层图案。在示例性实施方式中,形成半导体层图案可以包括:在基底上依次沉积第一绝缘薄膜和半导体薄膜,通过图案化工艺对半导体薄膜进行图案化,形成覆盖基底的第一绝缘层,以及设置在第一绝缘层上的半导体层,如图10所示。
在示例性实施方式中,电路单元的半导体层可以包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17,且第一有源层11至第六有源层16为相互连接的一体结构,第七有源层17可以单独设置。
在示例性实施方式中,第M-1行电路单元中的第一有源层11、第二有源层12、第四有源层14和第七有源层17位于本电路单元的第三有源层13远离第M行电路单元的一侧,第一有源层11和第七有源层17位于第二有源层12和第四有源层14远离第三有源层13的一侧,第M-1行电路单元中的第五有源层15和第六有源层16位于第三有源层13靠近第M行电路单元的一侧。
在示例性实施方式中,第一有源层11的形状可以呈“n”字形,第二有源层12、第五有源层15和第六有源层16的形状可以呈“L”字形,第三有源层13的形状可以呈“几”字形,第四有源层14和第七有源层17的形状可以呈“I”字形。
在示例性实施方式中,每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中,第一有源层11的第二区11-2同时作为第二有源层12的第一区12-1,第三有源层13的第一区13-1同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2,第三有源层13的第二区13-2同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1,第一有源层11的第一区11-1、第四有源层14的第一区14-1、第五有源层15的第一区15-1、第六有源层16的第二区16-2、第七有源层17的第一区17-1和第七有源层17的第二区17-2单独设置。
在示例性实施方式中,虚拟单元的半导体层与电路单元的半导体层可以基本上相同,所不同的是,虚拟单元的第一有源层11的第一区11-1和第一有源层11的第二区11-2之间设置有断口18,第七有源层17的第一区17-1和第七有源层17的第二区17-2之间设置有断口18。
在示例性实施方式中,断口18的位置可以与后续形成的第二扫描信号线的位置相对应,使得第一有源层11和第七有源层17只有第一区和第二区,而没有沟道区,即第一晶体管的有源层缺少沟道区,第七晶体管的有源层缺少沟道区,虚拟单元的第一晶体管和第七晶体管不能进行信号传递,形成虚设的第一晶体管和虚设的第七晶体管。本公开通过在虚拟单元设置断开的第一有源层和第七有源层,可以使得虚拟单元中后续形成的第一扫描信号线、第二扫描信号线和/或发光控制信号线具有较灵活地连接结构,可以较自由地连接到相关直流信号中。例如,第M行中的第一扫描信号线、第二扫描信号线和发光控制信号线可以连接边框区域的边框电源引线,从而大大降低传输电源信号的负载,有利于改善显示均一性。
(12)形成第一导电层图案。在示例性实施方式中,形成第一导电层图案可以包括:在形成前述图案的基底上,依次沉积第二绝缘薄膜和第一导电薄膜,通过图案化工艺对第一导电薄膜进行图案化,形成覆盖半导体层图案的第二绝缘层,以及设置在第二绝缘层上的第一导电层图案,如图11a和图11b所示,图11b为图11a中第一导电层的平面示意图。在示例性实施方式中,第一导电层可以称为第一栅金属(GATE 1)层。
在示例性实施方式中,电路单元的第一导电层图案可以至少包括第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24,
在示例性实施方式中,存储电容的第一极板24的形状可以为矩形状,矩形状的角部可以设置倒角,第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分重叠。在示例性实施方式中,第一极板24可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。
在示例性实施方式中,第一扫描信号线21、第二扫描信号线22和发光控制线23的形状可以为主体部分沿着第一方向X延伸的线形状。第M-1行电路单元中的第一扫描信号线21和第二扫描信号线22可以位于本电路单元的第一极板24远离第M行电路单元的一侧,第二扫描信号线22位于本电路单元的第一扫描信号线21远离第一极板24的一侧,发光控制线23可以位于本电路单元的第一极板24靠近第M行电路单元的一侧。
在示例性实施方式中,电路单元的第一扫描信号线21设置有向着第二扫描信号线22一侧凸起的栅极块21-1,第一扫描信号线21和栅极块21-1与第二有源层相重叠的区域作为第二晶体管T2的栅电极,形成双栅结构的第二晶体管T2。
在示例性实施方式中,第一扫描信号线21与第四有源层相重叠的区域作为第四晶体管T4的栅电极。第二扫描信号线22与第一有源层相重叠的区域作为双栅结构的第一晶体管T1的栅电极,第二扫描信号线22与第七有源层相重叠的区域作为第七晶体管T7的栅电极。发光控制线23与第五有源层相重叠的区域作为第五晶体管T5的栅电极,发光控制线23与第六有源层相重叠的区域作为第六晶体管T6的栅电极。
在示例性实施方式中,虚拟单元的第一导电层图案与电路单元的第一导电层图案可以基本上相同,所不同的是,第二扫描信号线22与第一有源层的缺口和第七有源层的缺口相重叠,第一有源层和第七有源层分别为第一晶体管T1的有源层和第七晶体管T7的有源层,相重叠的区域分别形成虚设的第一晶体管T1的栅电极和虚设的第七晶体管T7的栅电极。
在示例性实施方式中,第M-1行和第M+1行中的第一扫描信号线21、第二扫描信号线22、发光控制线23分别与第三电路区130中的栅极驱动电路连接,由栅极驱动电路提供相应的扫描信号和发光控制信号。第M行(虚设行)中的第一扫描信号线21、第二扫描信号线22和发光控制线23可以作为恒压信号线,可以穿过显示区域的第三电路区130延伸到边框区域的左边框和/或右边框,与左边框和/或右边框中设置的边框电源引线连接。在示例性实施方式中,边框电源引线可以被配置为传输高电压电源信号(VDD)或者可以被配置为传输低电压电源信号(VSS)。本公开通过将虚拟行的信号线连接边框区域的边框电源引线,可以大大降低传输高电压电源信号或者低电压电源信号的负载,有利于改善显示均一性。
在示例性实施方式中,形成第一导电层图案后,可以利用第一导电层作为遮挡,对半导体层进行导体化处理,被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区,未被第一导电层遮挡区域的半导体层被导体化,即第一有源层至第七有源层的第一区和第二区均被导体化。
(13)形成第二导电层图案。在示例性实施方式中,形成第二导电层图案可以包括:在形成前述图案的基底上,依次沉积第三绝缘薄膜和第二导电薄膜,采用图案化工艺对第二导电薄膜进行图案化,形成覆盖第一导电层的第三绝缘层,以及设置在第三绝缘层上的第二导电层图案,如图12a和图12b所述,图12b为图12a中第二导电层的平面示意图。在示例性实施方式中,第二导电层可以称为第二栅金属(GATE 2)层。
在示例性实施方式中,电路单元的第二导电层图案至少包括:第二初始信号线31、连接块32、存储电容的第二极板33和极板连接线34。
在示例性实施方式中,第二初始信号线31的形状可以为主体部分沿着第一方向X延伸的线形状。第M-1行电路单元中的第二初始信号线31可以位于本电路单元的第二扫描信号线22远离第M行电路单元的一侧,第二初始信号线31被配置为通过后续形成的第七晶体管T7的第一极与第七有源层的第一区连接。
在示例性实施方式中,电路单元的连接块32的形状可以为矩形状,设置在第二初始信号线31靠近第二扫描信号线22的一侧,且与第二初始信号线31连接。在示例性实施方式中,连接块32被配置为与后续形成的第六连接电极连接,以实现第二初始信号线31将第二初始信号输入到第七晶体管T7的第一极。
在示例性实施方式中,第二初始信号线31和连接块32可以为相互连接的一体结构。
在示例性实施方式中,第二极板33的轮廓形状可以为矩形状,矩形状的角部可以设置倒角,第二极板33在基底上的正投影与第一极板24在基底上的正投影至少部分重叠,第二极板33作为存储电容的另一个极板,第一极板24和第二极板33构成像素驱动电路的存储电容。
在示例性实施方式中,第二极板33上设置有开口35,开口35可以位于第二极板33的中部。开口35可以为矩形状,使第二极板33形成环形结构。开口35暴露出覆盖第一极板24的第三绝缘层,且第一极板24在基底上的正投影包含开口35在基底上的正投影。在示例性实施方式中,开口35被配置为容置后续形成的第一过孔,第一过孔位于开口35内并暴露出第一极板24,使后续形成的第一晶体管T1的第二极与第一极板24连接。
在示例性实施方式中,极板连接线35可以设置在第二极板33第一方向X或者第一方向X的反方向的一侧,极板连接线35的第一端与本电路单元的第二极板33连接,极板连接线35的第二端沿着第一方向X或者第一方向X的反方向延伸后,与相邻电路单元的第二极板33连接,极板连接线35被配置为使一单元行上相邻电路单元的第二极板相互连接。在示例性实施方式中,通过极板连接线35使一单元行中多个电路单元的第二极板形成相互连接的一体结构,一体结构的第二极板可以复用为电源信号线,保证一单元行中的多个第二极板具有相同的电位,有利于提高面板的均一性,避免显示基板的显示不良,保证显示基板的显示效果。
在示例性实施方式中,虚拟单元的第二导电层图案与电路单元的第二导电层图案可以基本上相同,所不同的是,第M行中虚拟单元的第二导电层图案包括第一连接线60,虚拟单元中第一连接线60的位置和形状与电路单元中第二初始信号线31的位置和形状可以基本上相同。
在示例性实施方式中,第M行中虚拟单元的连接块32的形状可以为矩形状,设置在第一连接线60靠近第二扫描信号线22的一侧,且与第一连接线60连接。在示例性实施方式中,连接块32被配置为与后续形成的第一初始电极连接,以实现第一连接线60与第一初始信号线的连接。
第M行中虚拟单元的第一连接线60的形状可以为主体部分沿着第一方向X延伸的线形状。第一连接线60可以位于本虚拟单元的第二扫描信号线22远离第一扫描信号线25的一侧,第一连接线60被配置为通过后续形成的第一初始电极与第一初始信号线连接。
(14)形成第四绝缘层图案。在示例性实施方式中,形成第四绝缘层图案可以包括:在形成前述图案的基底上,沉积第四绝缘薄膜,采用图案化工艺对第四绝缘薄膜进行图案化,形成覆盖第二导电层的第四绝缘层,第四绝缘层上设置有多个过孔,如图13所示。
在示例性实施方式中,电路单元的多个过孔可以至少包括:第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9和第十过孔V10,
在示例性实施方式中,第一过孔V1在基底上的正投影可以位于第二极板33的开口35在基底上的正投影的范围之内,第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉,暴露出第一极板24的表面,第一过孔V1被配置为使后续形成的第一晶体管T1的第二极与通过该过孔与第一极板24连接。
在示例性实施方式中,第二过孔V2在基底上的正投影可以位于第二极板33在基底上的正投影的范围之内,第二过孔V2内的第四绝缘层被刻蚀掉,暴露出第二极板33的表面,第二过孔V2被配置为使后续形成的第五晶体管的第一极通过该过孔与第二极板33连接。在示例性实施方式中,作为电源过孔的第二过孔V2可以包括多个,多个第二过孔V2可以沿着第二方向Y依次排列,以增加连接可靠性。
在示例性实施方式中,第三过孔V3在基底上的正投影可以位于第五有源层的第一区在基底上的正投影的范围之内,第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出第五有源层的第一区的表面,第三过孔V3被配置为使后续形成的第五晶体管的第一极通过该过孔与第五有源层的第一区连接。
在示例性实施方式中,第四过孔V4在基底上的正投影可以位于第六有源层的第二区在基底上的正投影的范围之内,第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出第六有源层的第二区的表面,第四过孔V4被配置为使后续形成的第六晶体管T6的第二极通过该过孔与第六有源层的第二区连接。
在示例性实施方式中,第五过孔V5在基底上的正投影可以位于第四有源层的第一区在基底上的正投影的范围之内,第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出第四有源层的第一区的表面,第五过孔V5被配置为使后续形成的第四晶体管T4的第一极通过该过孔与第四有源层的第一区连接。
在示例性实施方式中,第六过孔V6在基底上的正投影可以位于第一有源层的第二区(也是第二有源层的第一区)在基底上的正投影的范围之内,第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出第一有源层的第二区的表面,第六过孔V6被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第一区连接。
在示例性实施方式中,第七过孔V7在基底上的正投影可以位于第七有源层的第一区在基底上的正投影的范围之内,第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出第七有源层的第一区的表面,第七过孔V7被配置为使后续形成的第七晶体管T7的第一极通过该过孔与第七有源层的第一区连接。
在示例性实施方式中,第八过孔V8在基底上的正投影可以位于第七有源层的第二区在基底上的正投影的范围之内,第八过孔V8内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出第七有源层的第二区的表面,第八过孔V8被配置为使后续形成的第七晶体管T7的第二极通过该过孔与第七有源层的第二区连接。
在示例性实施方式中,第九过孔V9在基底上的正投影可以位于连接块32在基底上的正投影的范围之内,第九过孔V9内的第四绝缘层被刻蚀掉,暴露出连接块32的表面,第九过孔V9被配置为使后续形成的第七晶体管T7的第一极通过该过孔与连接块32连接。
在示例性实施方式中,第十过孔V10在基底上的正投影可以位于第一有源层的第一区在基底上的正投影的范围之内,第十过孔V10内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出第一有源层的第一区的表面,第十过孔V10被配置为使后续形成的第一初始信号线通过该过孔与第一有源层的第一区连接。
在示例性实施方式中,虚拟单元的多个过孔图案与电路单元的第二导电层图案可以基本上相同,所不同的是,第M行中虚拟单元的第七过孔V7被配置为使后续形成的第一初始电极通过该过孔与连接块32连接,第九过孔V9被配置为使后续形成的第一初始电极通过该过孔与第七有源层的第一区连接,以实现第一初始信号线与第一连接线的连接。
(15)形成第三导电层图案。在示例性实施方式中,形成第三导电层可以包括:在形成前述图案的基底上,沉积第三导电薄膜,采用图案化工艺对第三导电薄膜进行图案化,形成设置在第四绝缘层上的第三导电层,如图14a和图14b所示,图14b为图14a中第三导电层的平面示意图。在示例性实施方式中,第三导电层可以称为第一源漏金属(SD1)层。
在示例性实施方式中,电路单元的第三导电层至少包括:第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第五连接电极45、第六连接电极46和第一初始信号线47。
在示例性实施方式中,第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状,第一连接电极41的第一端通过第一过孔V1与第一极板24连接,第一连接电极41的第二端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接。在示例性实施方式中,第一连接电极41可以同时作为第一晶体管T1的第二极和第二晶体管T2的第一极,使第一极板24、第一晶体管T1的第二极和第二晶体管T2的第一极(即像素驱动电路的第二节点N2)具有相同的电位。
在示例性实施方式中,第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状,第二连接电极42的第一端可以通过第三过孔V3与第五有源层的第一区连接,第二连接电极42的第二端可以通过多个第二过孔V2与第二极板33连接。在示例性实施方式中,第二连接电极42可以作为第五晶体管T5的第一极,使第五晶体管T5的第一极和第二极板33具有相同的电位,第二连接电极42被配置为与后续形成的第一电源线连接。
在示例性实施方式中,第三连接电极43的形状可以为多边形状,第三连接电极43可以通过第八过孔V8与第七有源层的第二区连接。在示例性实施方式中,第三连接电极43可以作为第七晶体管T7的第二极,第三连接电极43被配置为与后续形成的阳极连接电极连接。
在示例性实施方式中,第四连接电极44的形状可以为多边形状,第四连接电极44可以通过第四过孔V4与第六有源层的第二区连接。在示例性实施方式中,第四连接电极44可以作为第六晶体管T6的第二极,第四连接电极44被配置为与后续形成的阳极连接电极连接。
在示例性实施方式中,第五连接电极45的形状可以为主体部分沿着第二方向Y延伸的条形状,第五连接电极45可以通过第五过孔V5与第四有源层的第一区连接。在示例性实施方式中,第五连接电极45可以作为第四晶体管T4的第一极,第五连接电极45被配置为与后续形成的数据信号线连接。
在示例性实施方式中,第六连接电极46的形状可以为主体部分沿着第一方向X延伸的条形状,第六连接电极46的第一端通过第九过孔V9与连接块32连接,第六连接电极46的第二端通过第七过孔V7与第七有源层的第一区连接,由于连接块32与第二初始信号线31连接,因而实现了第二初始信号线31与第七有源层的第一区的连接。在示例性实施方式中,第六连接电极46可以作为第七晶体管T7的第一极,使得第二初始信号线31和第七晶体管T7的第一极具有相同的电位,实现第二初始信号线31将第二初始信号输入到第七晶体管T7的第一极。
在示例性实施方式中,第一初始信号线47的形状可以为主体部分沿着第二方向Y延伸的线形状,第一初始信号线47可以通过第十过孔V10与第一有源层的第一区连接,实现第一初始信号线47将第一初始信号输入到第一晶体管T1的第一极。本公开通过设置纵向贯通显示区域的第一初始信号线47,使得来自绑定区域的第一初始信号可以快速传输到显示区域,提高了初始化速度,更有利于提高刷新率,满足高频需求。
在示例性实施方式中,虚拟单元的第三导电层与电路单元的第三导电层可以基本上相同,所不同的是,虚拟单元的第三导电层还包括极间连接电极48,第M行中至少一个虚拟单元的第三导电层还包括第一初始电极70。
在示例性实施方式中,极间连接电极48的形状可以为矩形状,极间连接电极48的第一端与第一连接电极41连接,极间连接电极48的第二端与第二连接电极42连接。由于第一连接电极41与第一极板24连接,第二连接电极42与第二极板33连接,因而通过极间连接电极48可以使得虚拟单元的第一极板24和第二极板33具有相同的电位。由于第二连接电极42被配置为与后续形成的第一电源线连接,因而虚拟单元的第一极板24、第二极板33和第一电源线具有相同的电位,即像素驱动电路的第二节点N2与第一电源线具有相同的电位,可以消除因虚拟单元的第二节点N2浮设(floating)对显示的影响,提高显示品质。
在示例性实施方式中,虚拟单元的第一连接电极41、第二连接电极42和极间连接电极48可以为相互连接的一体结构。
在示例性实施方式中,第M行中虚拟单元的第一初始电极70的位置和形状可以与电路单元的第六连接电极46的位置和形状基本上相同,所不同的是,第一初始电极70与第一初始信号线47连接。
在示例性实施方式中,第一初始电极70的形状可以为主体部分沿着第一方向X延伸的条形状,第一初始电极70的第一端与第一初始信号线47连接,第一初始电极70的第二端沿着第一方向X延伸后,一方面通过第九过孔V9与连接块32连接,另一方面通过第七过孔V7与第七有源层的第一区连接。
在示例性实施方式中,由于第M行中的连接块一方面与第M行中的第一连接线60连接,另一方面通过过孔与第一初始电极70连接,而第一初始电极70与第一初始信号线47连接,因而实现了沿着第二方向Y延伸的第一初始信号线47与沿着第一方向X延伸的第一连接线60的连接,使得第一初始信号线47和第一连接线60在显示区域形成网状的传输第一初始信号的网状结构,不仅可以有效降低第一初始信号线的电阻,减小第一初始信号的压降,而且可以有效提升显示基板中第一初始信号的均一性,有效提升显示均一性,提高了显示品质和显示质量。
在示例性实施方式中,第一初始电极70和第一初始信号线47可以为相互连接的一体结构。
(16)形成第一平坦层图案。在示例性实施方式中,形成第一平坦层图案可以包括:在形成前述图案的基底上,涂覆第一平坦薄膜,采用图案化工艺对第一平坦薄膜进行图案化,形成覆盖第三导电层的第一平坦层,第一平坦层上设置有多个过孔,如图15所示。
在示例性实施方式中,电路单元的多个过孔至少包括:第十一过孔V11、第十二过孔V12、第十三过孔V13和第十四过孔V14。
在示例性实施方式中,第十一过孔V11在基底上的正投影可以位于第五连接电极45在基底上的正投影的范围之内,第十一过孔V11内的第一平坦层被去掉,暴露出第五连接电极45的表面,第十一过孔V11被配置为使后续形成的数据信号线通过该过孔与第五连接电极45连接。
在示例性实施方式中,第十二过孔V12在基底上的正投影可以位于第二连接电极42在基底上的正投影的范围之内,第十二过孔V12内的第一平坦层被去掉,暴露出第二连接电极42的表面,第十二过孔V12被配置为使后续形成的第一电源线通过该过孔与第二连接电极42连接。
在示例性实施方式中,第十三过孔V13在基底上的正投影可以位于第四连接电极44在基底上的正投影的范围之内,第十三过孔V13内的第一平坦层被去掉,暴露出第四连接电极44的表面,第十三过孔V13被配置为使后续形成的阳极连接电极通过该过孔与第四连接电极44连接。
在示例性实施方式中,第十四过孔V14在基底上的正投影可以位于第三连接电极43在基底上的正投影的范围之内,第十四过孔V14内的第一平坦层被去掉,暴露出第三连接电极43的表面,第十四过孔V14被配置为使后续形成的阳极连接电极通过该过孔与第三连接电极43连接。
在示例性实施方式中,虚拟单元的多个过孔图案与电路单元的多个过孔图案可以基本上相同。
(17)形成第四导电层图案。在示例性实施方式中,形成第四导电层图案可以包括:在形成前述图案的基底上,沉积第四导电薄膜,采用图案化工艺对第四导电薄膜进行图案化,形成设置在第一平坦层上的第四导电层,如图16a和图16b所示,图16b为图16a中第四导电层的平面示意图。在示例性实施方式中,第四导电层可以称为第二源漏金属(SD2)层。
在示例性实施方式中,电路单元的第四导电层至少包括:数据信号线51、第一电源线52、屏蔽电极53和阳极连接电极54。
在示例性实施方式中,数据信号线51的形状可以为主体部分沿着第二方向Y延伸的线形状,数据信号线51可以通过第十一过孔V11与第五连接电极45连接。由于第五连接电极45通过过孔与第四有源层的第一区连接,因而实现了数据信号线51通过第五连接电极45将数据信号写入第四晶体管T4的第一极。
在示例性实施方式中,第一电源线52的形状可以为主体部分沿着第二方向Y延伸的线形状,第一电源线52可以通过第十二过孔V12与第二连接电极42连接。由于第二连接电极42通过过孔与第五有源层的第一区和第二极板33连接,因而实现了第一电源线52通过第二连接电极42将第一电源信号写入第五晶体管T5的第一极,且第二极板33和第一电源线52具有相同的电位。
在示例性实施方式中,屏蔽电极53的形状可以为矩形状,设置在第一电源线52靠近第一连接电极41的一侧,且与第一电源线52连接,屏蔽电极53在基底上的正投影与第一连接电极41在基底上的正投影至少部分重叠。在示例性实施方式中,由于屏蔽电极53与第一电源线52连接,具有与第一电源线52相同的电位,且屏蔽电极53在基底上的正投影与第一连接电极41在基底上的正投影至少部分重叠,因而可以有效屏蔽像素驱动电路上的关键节点(第二节点N2),不仅可以避免相应信号(如数据电压跳变信号)影响像素驱动电路的关键节点的电位,而且可以消除不同电路单元中第二节点N2所在区域的寄生电容的差异,提高了显示均一性,提高了显示效果。
在示例性实施方式中,阳极连接电极54的形状可以为“C”字形,阳极连接电极54的第一端可以通过第十三过孔V13与第四连接电极44连接,阳极连接电极54的第二端可以通过第十四过孔V14与第三连接电极43连接。由于第三连接电极43通过过孔与第七有源层的第二区连接,第四连接电极44通过过孔与第六有源层的第二区连接连接,因而实现了阳极连接电极54分别通过第三连接电极43和第四连接电极44分别与第六晶体管T6的第二极和第七晶体管T7的第二极连接,实现了同极复位。在示例性实施方式中,阳极连接电极54被配置为与后续形成的阳极连接。
在示例性实施方式中,阳极连接电极54在基底上的正投影与第一初始信号线47在基底上的正投影至少部分重叠。
在示例性实施方式中,阳极连接电极54可以包括相互连接的第一电极54-1、第二电极54-2和第三电极54-3,第一电极54-1和第三电极54-3的形状可以为主体部分沿着第一方向X延伸的条形状,第二电极54-2的形状可以为主体部分沿着第二方向Y延伸的条形状。
在示例性实施方式中,第一电极54-1的第一端通过第十三过孔V13与第四连接电极44连接,第一电极54-1的第二端沿着第一方向X的反方向(向着靠近本电路单元中的第一初始信号线47的方向)延伸后,与第二电极54-2的第一端连接。第二电极54-2的第二端沿着第二方向Y的反方向(向着靠近本电路单元中第七晶体管T7的方向)延伸后,与第三电极54-3的第一端连接。第三电极54-3的第二端沿着第一方向X(向着远离本电路单元中的第一初始信号线47的方向)延伸后,通过第十四过孔V14与第三连接电极43连接。
在示例性实施方式中,第二电极54-2在基底上的正投影与第一初始信号线47在基底上的正投影至少部分重叠,使得第一初始信号线47可以起到屏蔽作用,避免阳极连接电极54对像素驱动电路中关键节点的影响,有利于改善显示均一性,而且可以充分利用布局空间,避免因设置阳极连接电极54影响光透过率,提高了显示效果。
在示例性实施方式中,第N-2列、第N-1列、第N+1列和第N+2列的数据信号线51与第二电路区120中的数据扇出线连接,由数据扇出线提供数据信号。第N列的数据信号线51可以作为恒压信号线,第N列的数据信号线51可以穿过第二电路区120延伸到绑定区域,与绑定区域中的绑定电源引线连接。在示例性实施方式中,绑定电源引线可以被配置为传输高电压电源信号(VDD)或者可以被配置为传输低电压电源信号(VSS)。本公开通过将虚拟列的数据信号线连接绑定区域的绑定电源引线,可以大大降低传输高电压电源信号或者低电压电源信号的负载,有利于改善显示均一性。
在一些可能的示例性实施方式中,第N列的数据信号线51可以延伸到边框区域的上边框,与上边框中的边框电源引线,本公开在此不做限定。
在示例性实施方式中,虚拟单元的第四导电层图案与电路单元的第四导电层图案可以基本上相同。
后续制备过程可以包括:形成第二平坦层图案,完成驱动电路层,随后在驱动电路层上制备发光结构层和封装结构层。
在示例性实施方式中,形成第二平坦层图案可以包括:在形成前述图案的基底上,涂覆第二平坦薄膜,采用图案化工艺对第二平坦薄膜进行图案化,形成覆盖第四导电层的第二平坦层,第二平坦层上设置有多个第二十一过孔,第二十一过孔在基底上的正投影可以位于阳极连接电极54在基底上的正投影的范围之内,第二十一过孔内的第二平坦层被去掉,暴露出阳极连接电极54的表面,第二十一过孔配置为使后续形成的阳极通过该过孔与阳极连接电极54连接。
在示例性实施方式中,制备发光结构层可以包括:形成阳极图案,阳极通过第十四过孔与阳极连接电极连接。形成像素定义层图案,像素定义层上设置有暴露出阳极的像素开口。采用蒸镀或喷墨打印工艺形成有机发光层,有机发光层通过像素开口与阳极连接。形成阴极,阴极与有机发光层连接。
在示例性实施方式中,封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层,第一封装层和第三封装层可以采用无机材料,第二封装层可以采用有机材料,第二封装层设置在第一封装层和第三封装层之间,可以保证外界水汽无法进入发光结构层。
至此,制备完成包括驱动电路层、发光结构层和封装结构层的显示基板。在平行于显示基板的平面内,驱动电路层可以至少包括多个电路单元和多个虚拟单元,电路单元可以包括像素驱动电路,虚拟单元可以包括虚拟驱动电路,以及与像素驱动电路和虚拟驱动电路连接的第一扫描信号线、第二扫描信号线、发光控制线、数据信号线、第一电源线、第一初始信号线和第二初始信号线。
在示例性实施方式中,像素驱动电路可以至少包括第一晶体管至第七晶体管,虚拟驱动电路可以至少包括第一晶体管至第七晶体管,虚拟驱动电路第一晶体管的有源层缺少沟道区,第七晶体管的有源层缺少沟道区。
在示例性实施方式中,在垂直于显示基板的平面内,驱动电路层可以包括在基底上依次叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第一平坦层、第四导电层和第二平坦层。
在示例性实施方式中,基底可以是柔性基底,或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种,柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中,柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层,第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料,第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等,用于提高基底的抗水氧能力,半导体层的材料可以采用非晶硅(a-si)。
在示例性实施方式中,第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料,如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种,可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层,用于提高基底的抗水氧能力,第二绝缘层和第三绝缘层称为栅绝缘(GI)层,第四绝缘层称为层间绝缘(ILD)层。第一平坦层和第二平坦层可以采用有机材料,如树脂等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料,即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。
从以上描述的显示基板的结构以及制备过程可以看出,本公开提供的显示基板,通过在虚拟行中设置主体部分沿着第一方向延伸的第一连接线,第一连接线与主体部分沿着第二方向延伸的第一初始信号线连接,使得传输第一初始信号的初始信号线形成网状结构,不仅有效降低了第一初始信号线的电阻,减小了第一初始电压的压降,而且有效提升了显示基板中第一初始电压的均一性,有效提升了显示均一性,提高了显示品质和显示质量。本公开通过将第一连接线设置在虚拟行中,将虚拟行中的部分或全部信号线与边框区域的边框电源引线连接,将虚拟列中的数据信号线与绑定区域的绑定电源引线连接,不仅使得虚拟行和虚拟列中的信号线得到合理利用,避免了显示区域空间的浪费,而且可以大大降低传输电源信号的负载,有利于改善显示均一性。
图17为本公开示例性实施例第一电路区中另一种网状结构的初始信号线的示意图,电路单元和虚拟单元的排布与图8所示排布相同。如图17所示,在示例性实施方式中,第二初始信号线31可以设置在每个单元行和虚拟行中,第一初始信号线47可以设置在每个单元列中,第二连接线80可以设置在每个虚拟列中。
在示例性实施方式中,第二初始电极90可以设置在虚拟列中的至少一个虚拟单元中,第二初始电极90的第一端与所在虚拟单元中的第二连接线80直接连接,第二初始电极90的第二端通过过孔和连接块与所在虚拟单元中的第二初始信号线31连接,实现了沿着第一方向X延伸的第二初始信号线31与沿着第二方向Y延伸的第二连接线80的连接,使得第二初始信号线31和第二连接线80在显示区域形成网状的传输第二初始信号的网状结构,不仅可以有效降低第二初始信号线的电阻,减小第二初始信号的压降,而且可以有效提升显示基板中第二初始信号的均一性,有效提升显示均一性,提高了显示品质和显示质量。
在示例性实施方式中,本示例性实施例中电路单元的结构与前述实施例中电路单元的结构可以基本上相同。
在示例性实施方式中,本示例性实施例显示基板的制备过程可以包括:
(21)形成半导体层图案、第一导电层图案、第二导电层图案和第四绝缘层图案,制备过程和所形成导电图案与前述实施例步骤(11)至步骤(14)基本上相同,所不同的是,单元行中的电路单元和虚拟行中的虚拟单元的第二导电层图案均可以包括第二初始信号线31。
(22)形成第三导电层图案,第三导电层图案与前述实施例步骤(15)中形成的第三导电层图案基本上相同,所不同的是:第N列中多个虚拟单元的第三导电层可以包括第二连接线80和第二初始电极90,如图18所示。
在示例性实施方式中,第N列中第二连接线80的形状可以为主体部分沿着第二方向Y延伸的线形状,至少一个虚拟单元的第二初始电极90的形状可以为主体部分沿着第一方向X延伸的条形状,第二初始电极90的第一端与第二连接线80连接,第二初始电极90的第二端沿着第一方向X延伸后,一方面通过第九过孔与连接块连接,另一方面通过第七过孔与第七有源层的第一区连接。
在示例性实施方式中,由于第N列中的连接块一方面与第二初始信号线31连接,另一方面通过过孔与第二初始电极90连接,而第二初始电极90与第二连接线80连接,因而实现了沿着第一方向X延伸的第二初始信号线31与沿着第二方向Y延伸的第二连接线80的连接,使得第二初始信号线31和第二连接线80在显示区域形成网状的传输第二初始信号的网状结构,不仅可以有效降低第二初始信号线的电阻,减小第二初始信号的压降,而且可以有效提升显示基板中第二初始信号的均一性,有效提升显示均一性,提高了显示品质和显示质量。
在示例性实施方式中,第二初始电极90和第二连接线80可以为相互连接的一体结构。
在示例性实施方式中,第二连接线80可以通过过孔与第一有源层的第一区连接,以实现将第二初始信号输入到第一晶体管T1的第一极。
(23)形成第一平坦层图案和第四导电层图案,制备过程和所形成的图案与前述实施例步骤(16)至步骤(17)基本上相同,这里不再赘述。
本公开示例性实施例所提供的显示基板,通过在虚拟列中设置主体部分沿着第二方向延伸的第二连接线,第二连接线与主体部分沿着第一方向延伸的第二初始信号线连接,使得传输第二初始信号的初始信号线形成网状结构,不仅有效降低了第二初始信号线的电阻,减小了第二初始电压的压降,而且有效提升了显示基板中第二初始电压的均一性,有效提升了显示均一性,提高了显示品质和显示质量。
图19为本公开示例性实施例第一电路区中又一种网状结构的初始信号线的示意图,电路单元和虚拟单元的排布与图8所示排布相同。如图19所示,在示例性实施方式中,第二初始信号线31可以设置在单元行中,第一连接线60可以设置在虚拟行中,第一初始信号线47可以设置在单元列中,第二连接线80可以设置在虚拟列中。
在示例性实施方式中,第一初始电极70可以设置在虚拟行中的至少一个虚拟单元中(除了虚拟行和虚拟列交汇处的虚拟单元),第一初始电极70的第一端与所在虚拟单元中的第一初始信号线47直接连接,第一初始电极70的第二端通过过孔与所在虚拟单元中的第一连接线60连接,实现了沿着第二方向Y延伸的第一初始信号线47与沿着第一方向X延伸的第一连接线60的连接,使得第一初始信号线47和第一连接线60在显示区域形成网状的传输第一初始信号的网状结构。
在示例性实施方式中,第二初始电极90可以设置在虚拟列中的至少一个虚拟单元中(除了虚拟行和虚拟列交汇处的虚拟单元),第二初始电极90的第一端与所在虚拟单元中的第二连接线80直接连接,第二初始电极90的第二端通过过孔与所在虚拟单元中的第二初始信号线31连接,实现了沿着第一方向X延伸的第二初始信号线31与沿着第二方向Y延伸的第二连接线80的连接,使得第二初始信号线31和第二连接线80在显示区域形成网状的传输第二初始信号的网状结构。
在示例性实施方式中,虚拟行和虚拟列交汇处的虚拟单元中设置有第六连接电极46,本示例性实施例中电路单元的结构与前述实施例中电路单元的结构可以基本上相同。
在示例性实施方式中,本示例性实施例显示基板的制备过程可以包括:
(31)形成半导体层图案、第一导电层图案、第二导电层图案和第四绝缘层图案,制备过程和所形成导电图案与前述实施例步骤(11)至步骤(14)基本上相同,这里不再赘述。
(32)形成第三导电层图案,第三导电层图案与前述实施例步骤(15)中形成的第三导电层图案基本上相同,所不同的是:第M行中(除了第N列)虚拟单元的第三导电层可以包括第一初始信号线47和第一初始电极70,第N列中(除了第M行)虚拟单元的第三导电层可以包括第二连接线80和第二初始电极90,第M行、第N列的虚拟单元的第三导电层可以包括第二连接线80和第六连接电极46,如图20所示。
在示例性实施方式中,第M行的至少一个虚拟单元(除了位于第N列的虚拟单元)中,第一初始电极70的第一端与第一初始信号线47连接,第一初始电极70的第二端沿着第一方向X延伸后,一方面通过第九过孔与连接块连接,另一方面通过第七过孔与第七有源层的第一区连接,因而实现了沿着第二方向Y延伸的第一初始信号线47与沿着第一方向X延伸的第一连接线60的连接,使得第一初始信号线47和第一连接线60在显示区域形成网状的传输第一初始信号的网状结构。
在示例性实施方式中,第N列的至少一个虚拟单元(除了位于第M行的虚拟单元)中,第二初始电极90的第一端与第二连接线80连接,第二初始电极90的第二端沿着第一方向X延伸后,一方面通过第九过孔与连接块连接,另一方面通过第七过孔与第七有源层的第一区连接,因而实现了沿着第一方向X延伸的第二初始信号线31与沿着第二方向Y延伸的第二连接线80的连接,使得第二初始信号线31和第二连接线80在显示区域形成网状的传输第二初始信号的网状结构。
在示例性实施方式中,第M行、第N列的虚拟单元中,第六连接电极46一方面通过第九过孔与连接块连接,另一方面通过第七过孔与第七有源层的第一区连接,即第M行、第N列的虚拟单元中的第六连接电极46只与第一连接线60连接,而不与第二连接线80连接。
(33)形成第一平坦层图案和第四导电层图案,制备过程和所形成的图案与前述实施例步骤(16)至步骤(17)基本上相同,这里不再赘述。
本公开示例性实施例所提供的显示基板,一方面通过在虚拟行中设置主体部分沿着第一方向延伸的第一连接线,第一连接线与主体部分沿着第二方向延伸的第一初始信号线连接,使得传输第一初始信号的初始信号线形成网状结构,另一方面通过在虚拟列中设置主体部分沿着第二方向延伸的第二连接线,第二连接线与主体部分沿着第一方向延伸的第二初始信号线连接,使得传输第二初始信号的初始信号线形成网状结构,同时实现了传输第一初始信号的初始信号线和传输第二初始信号的初始信号线的网状布局,不仅有效降低了第一初始信号线和第二初始信号线的电阻,减小了第一初始电压和第二初始电压的压降,而且有效提升了显示基板中第一初始电压和第二初始电压的均一性,有效提升了显示均一性,提高了显示品质和显示质量。
本公开通过设置阳极连接电极在基底上的正投影与第一初始信号线在基底上的正投影至少部分重叠,可以避免阳极连接电极影响像素驱动电路的关键节点的电位,有利于改善显示均一性。
本公开通过设置屏蔽电极,屏蔽电极在基底上的正投影与像素驱动电路的第二节点N2在基底上的正投影至少部分重叠,不仅可以避免相应信号影响像素驱动电路的关键节点的电位,而且可以消除不同电路单元中第二节点N2所在区域的寄生电容的差异,提高了显示均一性,提高了显示效果。
本公开通过设置纵向贯通显示区域的第一初始信号线,使得来自绑定区域的第一初始信号可以快速传输到显示区域,提高了初始化速度,更有利于提高刷新率,满足高频需求。
本公开的制备工艺可以很好地与现有制备工艺兼容,工艺实现简单,易于实施,生产效率高,生产成本低,良品率高。
本公开前述所示结构及其制备过程仅仅是一种示例性说明,在示例性实施方式中,可以根据实际需要变更相应结构以及增加或减少构图工艺,本公开在此不做限定。
本公开显示基板可以应用于具有像素驱动电路的其它显示装置中,本公开在此不做限定。
本公开还提供一种显示基板的制备方法,以制作上述实施例提供的显示基板。在示例性实施方式中,所述显示基板可以包括显示区域、设置在所述显示区域一侧的绑定区域和设置在所述显示区域其它侧的边框区域,所述显示区域可以包括:构成多个单元行和多个单元列的多个电路单元,以及构成至少一个虚拟行和/或至少一个虚拟列的多个虚拟单元,所述虚拟行包括沿着第一方向依次排列的多个虚拟单元,所述虚拟列包括沿着第二方向依次排列的多个虚拟单元,所述第一方向与所述第二方向交叉;所述制备方法可以包括:
在至少一个单元列形成沿着所述第二方向延伸的第一初始信号线,在至少一个虚拟行形成沿着所述第一方向延伸的第一连接线,所述第一初始信号线与所述第一连接线连接,形成传输第一初始信号的网状结构;和/或,
在至少一个单元行形成沿着所述第一方向延伸的第二初始信号线,在至少一个虚拟列形成有沿着所述第二方向延伸的第二连接线,所述第二初始信号线与所述第二连接线连接,形成传输第二初始信号的网状结构。
本公开还提供一种显示装置,显示装置包括前述的显示基板。显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件,本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上,但所述的内容仅为便于理解本公开而采用的实施方式,并非用以限定本发明。任何所属领域内的技术人员,在不脱离本公开所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (19)
1.一种显示基板,包括显示区域、设置在所述显示区域一侧的绑定区域和设置在所述显示区域其它侧的边框区域,所述显示区域包括:构成多个单元行和多个单元列的多个电路单元,以及构成至少一个虚拟行和/或至少一个虚拟列的多个虚拟单元,所述虚拟行包括沿着第一方向依次排列的多个虚拟单元,所述虚拟列包括沿着第二方向依次排列的多个虚拟单元,所述第一方向与所述第二方向交叉;至少一个单元列设置有沿着所述第二方向延伸的第一初始信号线,至少一个虚拟行设置有沿着所述第一方向延伸的第一连接线,所述第一初始信号线与所述第一连接线连接,形成传输第一初始信号的网状结构;和/或,至少一个单元行设置有沿着所述第一方向延伸的第二初始信号线,至少一个虚拟列设置有沿着所述第二方向延伸的第二连接线,所述第二初始信号线与所述第二连接线连接,形成传输第二初始信号的网状结构。
2.根据权利要求1所述的显示基板,其中,所述虚拟行中的至少一个虚拟单元包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端与所述第一连接线连接。
3.根据权利要求1所述的显示基板,其中,所述虚拟列中的至少一个虚拟单元包括第二初始电极,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端与所述第二初始信号线连接。
4.根据权利要求1所述的显示基板,其中,所述虚拟行中的至少一个虚拟单元包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端与所述第一连接线连接;所述虚拟列中的至少一个虚拟单元包括第二初始电极,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端与所述第二初始信号线连接。
5.根据权利要求1至4任一项所述的显示基板,其中,至少一个电路单元包括像素驱动电路,所述像素驱动电路至少包括存储电容和多个晶体管,所述晶体管包括有源层、栅电极、第一极和第二极;在垂直于显示基板的平面内,所述显示基板包括在基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层,所述半导体层至少包括多个晶体管的有源层,所述第一导电层至少包括所述存储电容的第一极板和多个晶体管的栅电极,所述第二导电层至少包括所述存储电容的第二极板和所述第二初始信号线,所述第三导电层至少包括所述第一初始信号线以及多个晶体管的第一极和第二极。
6.根据权利要求5所述的显示基板,其中,所述第二导电层还包括所述第一连接线,所述第三导电层还包括第一初始电极,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端通过过孔与所述第一连接线连接。
7.根据权利要求5所述的显示基板,其中,所述第三导电层还包括第二初始电极和所述第二连接线,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端通过过孔与所述第二初始信号线连接。
8.根据权利要求5所述的显示基板,其中,所述第二导电层还包括所述第一连接线,所述第三导电层还包括第一初始电极、第二初始电极和所述第二连接线,所述第一初始电极的第一端与所述第一初始信号线连接,所述第一初始电极的第二端通过过孔与所述第一连接线连接,所述第二初始电极的第一端与所述第二连接线连接,所述第二初始电极的第二端通过过孔与所述第二初始信号线连接。
9.根据权利要求5所述的显示基板,其中,所述多个晶体管包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管;所述第一晶体管的第一极与所述第一初始信号线连接,所述第四晶体管的第一极与数据信号线连接,所述第五晶体管的第一极与第一电源线连接,所述第七晶体管的第一极与所述第二初始信号线连接,所述第一晶体管的第二极与所述第二晶体管的第一极和所述第三晶体管的栅电极连接,所述第二晶体管的第二极与所述第三晶体管的第二极和所述第六晶体管的第一极连接,所述第三晶体管的第一极与所述第四晶体管的第二极和所述第五晶体管的第二极连接,所述第六晶体管的第二极与所述第七晶体管的第二极连接。
10.根据权利要求9所述的显示基板,其中,所述像素驱动电路还包括阳极连接电极,所述阳极连接电极分别与所述第六晶体管的第二极与所述第七晶体管的第二极连接,所述阳极连接电极在所述基底上的正投影与所述第一初始信号线在所述基底上的正投影至少部分重叠。
11.根据权利要求10所述的显示基板,其中,所述阳极连接电极包括第一电极、第二电极和第三电极,所述第一电极的第一端通过过孔与所述第六晶体管的第二极连接,所述第一电极的第二端沿着所述第一方向的反方向延伸后,与所述第二电极的第一端连接,所述第二电极的第二端沿着所述第二方向的反方向延伸后,与所述第三电极的第一端连接,所述第三电极的第二端沿着所述第一方向延伸后,通过过孔与所述第七晶体管的第二极连接,所述第二电极在所述基底上的正投影与所述第一初始信号线在所述基底上的正投影至少部分重叠。
12.根据权利要求9所述的显示基板,其中,所述像素驱动电路还包括屏蔽电极,所述屏蔽电极与所述第一电源线连接,所述屏蔽电极在所述基底上的正投影与所述第一晶体管的第二极在所述基底上的正投影至少部分重叠。
13.根据权利要求9所述的显示基板,其中,至少一个虚拟单元包括虚拟驱动电路,所述虚拟驱动电路至少包括存储电容以及第一晶体管至第七晶体管,所述存储电容包括第一极板和第二极板,所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠,所述虚拟驱动电路的第一极板和所述虚拟驱动电路的第二极板均与所述第一电源线连接。
14.根据权利要求13所述的显示基板,其中,所述虚拟驱动电路中的第一晶体管的有源层缺少沟道区,所述虚拟驱动电路中的第七晶体管的有源层缺少沟道区。
15.根据权利要求1至4任一项所述的显示基板,其中,所述显示区域至少包括第一电路区、第二电路区和第三电路区;所述第一电路区包括多个单元行、多个单元列、至少一个虚拟行和至少一个虚拟列,所述第二电路区设置在所述第一电路区与所述边框区域之间,所述第二电路区包括栅极驱动电路、多个单元行、多个单元列和至少一个虚拟行,所述第三电路区设置在所述第一电路区与所述绑定区域之间,所述第三电路区包括数据扇出线、多个单元行、多个单元列和至少一个虚拟列。
16.根据权利要求15所述的显示基板,其中,所述虚拟行中的至少一个虚拟单元至少包括虚拟驱动电路,所述虚拟驱动电路与第一扫描信号线、第二扫描信号线和发光控制线连接,所述虚拟行中的第一扫描信号线、第二扫描信号线和发光控制线沿着所述第一方向延伸到所述边框区域,与所述边框区域中的边框电源引线连接,所述边框电源引线被配置为传输高电压电源信号或者低电压电源信号。
17.根据权利要求15所述的显示基板,其中,所述虚拟列中的至少一个虚拟单元至少包括虚拟驱动电路,所述虚拟驱动电路与数据信号线连接,所述虚拟列中的数据信号线沿着所述第二方向延伸到所述绑定区域,与所述绑定区域中的绑定电源引线连接,所述绑定电源引线被配置为传输高电压电源信号或者低电压电源信号。
18.一种显示装置,包括如权利要求1至17任一项所述的显示基板。
19.一种显示基板的制备方法,所述显示基板包括显示区域、设置在所述显示区域一侧的绑定区域和设置在所述显示区域其它侧的边框区域,所述显示区域包括:构成多个单元行和多个单元列的多个电路单元,以及构成至少一个虚拟行和/或至少一个虚拟列的多个虚拟单元,所述虚拟行包括沿着第一方向依次排列的多个虚拟单元,所述虚拟列包括沿着第二方向依次排列的多个虚拟单元,所述第一方向与所述第二方向交叉;所述制备方法包括:
在至少一个单元列形成沿着所述第二方向延伸的第一初始信号线,在至少一个虚拟行形成沿着所述第一方向延伸的第一连接线,所述第一初始信号线与所述第一连接线连接,形成传输第一初始信号的网状结构;和/或,
在至少一个单元行形成沿着所述第一方向延伸的第二初始信号线,在至少一个虚拟列形成有沿着所述第二方向延伸的第二连接线,所述第二初始信号线与所述第二连接线连接,形成传输第二初始信号的网状结构。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/088977 WO2023205997A1 (zh) | 2022-04-25 | 2022-04-25 | 显示基板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115004375A CN115004375A (zh) | 2022-09-02 |
CN115004375B true CN115004375B (zh) | 2023-07-11 |
Family
ID=83023072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280000870.1A Active CN115004375B (zh) | 2022-04-25 | 2022-04-25 | 显示基板及其制备方法、显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115004375B (zh) |
WO (1) | WO2023205997A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113471268A (zh) * | 2021-06-30 | 2021-10-01 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
WO2022052194A1 (zh) * | 2020-09-10 | 2022-03-17 | 京东方科技集团股份有限公司 | 一种显示基板及相关装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4617861B2 (ja) * | 2004-12-10 | 2011-01-26 | ソニー株式会社 | 液晶表示装置 |
CN107479766A (zh) * | 2017-09-30 | 2017-12-15 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
US11177295B2 (en) * | 2018-08-29 | 2021-11-16 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate, manufacturing method thereof and display device |
CN112071882B (zh) * | 2020-09-16 | 2023-07-28 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
CN112053661B (zh) * | 2020-09-28 | 2023-04-11 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法、显示面板和显示装置 |
CN114120905A (zh) * | 2021-11-12 | 2022-03-01 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
CN114373774A (zh) * | 2022-01-11 | 2022-04-19 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2022
- 2022-04-25 CN CN202280000870.1A patent/CN115004375B/zh active Active
- 2022-04-25 WO PCT/CN2022/088977 patent/WO2023205997A1/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022052194A1 (zh) * | 2020-09-10 | 2022-03-17 | 京东方科技集团股份有限公司 | 一种显示基板及相关装置 |
CN113471268A (zh) * | 2021-06-30 | 2021-10-01 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115004375A (zh) | 2022-09-02 |
WO2023205997A1 (zh) | 2023-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114784082B (zh) | 显示基板和显示装置 | |
CN114730538B (zh) | 显示基板及其制备方法、显示装置 | |
CN114937686B (zh) | 显示基板及其驱动方法、显示装置 | |
CN115004376B (zh) | 显示基板及显示装置 | |
CN115000147B (zh) | 显示基板及其制备方法、显示装置 | |
CN115398641B (zh) | 显示基板及其制备方法、显示装置 | |
CN115398639B (zh) | 显示基板及其制备方法、显示装置 | |
CN115004375B (zh) | 显示基板及其制备方法、显示装置 | |
CN116322168A (zh) | 显示基板及其制作方法、显示装置 | |
CN221057129U (zh) | 显示基板和显示装置 | |
CN115835701B (zh) | 显示基板及其制备方法、显示装置 | |
WO2023184352A1 (zh) | 显示基板及显示装置 | |
CN117296476A (zh) | 显示基板及其制备方法、显示装置 | |
CN117918029A (zh) | 显示基板及其驱动方法、显示装置 | |
CN118076990A (zh) | 显示基板及其制备方法、显示装置 | |
CN116965176A (zh) | 显示基板及其制备方法、显示装置 | |
CN117643198A (zh) | 显示基板及其制备方法、显示装置 | |
CN118140612A (zh) | 显示基板和显示装置 | |
CN117796178A (zh) | 显示基板及其制备方法、显示装置 | |
CN117652231A (zh) | 显示基板和显示装置 | |
CN117480609A (zh) | 显示基板及其制备方法、显示装置 | |
CN117296475A (zh) | 显示基板及其制备方法、显示装置 | |
CN117280472A (zh) | 显示基板及其制备方法、显示装置 | |
CN118020401A (zh) | 显示基板、显示装置 | |
CN117859415A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |