CN117796178A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN117796178A CN117796178A CN202280002468.7A CN202280002468A CN117796178A CN 117796178 A CN117796178 A CN 117796178A CN 202280002468 A CN202280002468 A CN 202280002468A CN 117796178 A CN117796178 A CN 117796178A
- Authority
- CN
- China
- Prior art keywords
- line
- region
- area
- display
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 235
- 238000002360 preparation method Methods 0.000 title claims description 15
- 238000005538 encapsulation Methods 0.000 claims description 75
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 452
- 239000010408 film Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 31
- 230000004888 barrier function Effects 0.000 description 28
- 230000008569 process Effects 0.000 description 28
- 238000004806 packaging method and process Methods 0.000 description 27
- 238000003860 storage Methods 0.000 description 26
- 238000000059 patterning Methods 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 17
- 239000010409 thin film Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 16
- 238000005520 cutting process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000002131 composite material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置。显示基板包括显示区域(100)、绑定区域(200)和边框区域(300)；在垂直于显示基板的平面上，显示基板包括基底(101)和驱动电路层(102)，基底(101)至少包括设置在第一柔性层(10A)和第二柔性层(10C)之间的基底导电层，基底导电层至少包括第一连接线(70)，驱动电路层(102)至少包括数据信号线(60)和第二连接线(80)，第二连接线(80)通过第一搭接过孔(DV1)与第一连接线(70)连接，数据信号线(60)通过第二搭接过孔(DV2)与第二连接线(80)连接，第一搭接过孔(DV1)设置在边框区域(300)。
Description
本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括显示区域、位于所述显示区域一侧的绑定区域以及位于所述显示区域其它侧的边框区域；在垂直于所述显示基板的平面上，所述显示基板包括基底和设置在所述基底上的驱动电路层，所述基底至少包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，所述基底导电层至少包括第一连接线，所述驱动电路层至少包括数据信号线和第二连接线，所述第二连接线通过第一搭接过孔与所述第一连接线连接，所述数据信号线通过第二搭接过孔与所述第二连接线连接，所述第一搭接过孔设置在所述边框区域。
在示例性实施方式中，所述绑定区域至少包括多条引出线，多条引出线的第一端与所述绑定区域中的集成电路对应连接，多条引出线的第二端与多条第一连接线的第一端对应连接，多条第一连接线的第二端从所述绑定区域 经过所述显示区域延伸到所述边框区域后，通过所述第一搭接过孔与所述第二连接线的第一端连接，所述第二连接线的第二端从所述边框区域延伸到所述显示区域后，通过所述第二搭接过孔与所述数据信号线连接。
在示例性实施方式中，所述驱动电路层至少包括在所述基底上依次设置的第一导电层、第二导电层和第三导电层，所述第二连接线设置在所述第二导电层中，所述数据信号线设置在所述第三导电层中。
在示例性实施方式中，所述第二连接线在所述基底上的正投影与所述第一连接线在所述基底上的正投影至少部分交叠。
在示例性实施方式中，所述第二连接线在所述基底上的正投影位于所述第一连接线在所述基底上的正投影的范围之内。
在示例性实施方式中，第一搭接过孔的边缘与所述第一连接线的边缘之间的第一宽度大于或等于2.5μm，所述第一宽度是远离所述第一搭接过孔方向的尺寸。
在示例性实施方式中，所述第二连接线覆盖所述第一搭接过孔内底部暴露出的所述第一连接线以及覆盖所述第一搭接过孔内侧壁暴露出的无机层，且所述第二连接线覆盖所述第一搭接过孔外侧的绝缘层，所述第二连接线覆盖绝缘层的第二宽度大于或等于2.5μm，所述第二宽度是远离所述第一搭接过孔方向的尺寸。
在示例性实施方式中，所述第二搭接过孔设置在所述显示区域远离所述绑定区域的一侧。
在示例性实施方式中，所述绑定区域位于所述显示区域第二方向的一侧，所述边框区域至少包括位于所述显示区域远离所述绑定区域一侧的上边框区和位于所述显示区域第一方向至少一侧的侧边框区，所述第一方向与所述第二方向交叉，所述第一搭接过孔分别设置在所述上边框区和所述侧边框区。
在示例性实施方式中，所述上边框区包括由封装线划分的第一封装区和第一非封装区，所述封装线是封装结构层覆盖所述上边框区的边界，所述第一封装区设置在所述封装线靠近所述显示区域的一侧，所述第一非封装区设 置在所述封装线远离所述显示区域的一侧，所述第一搭接过孔设置在所述第一非封装区。
在示例性实施方式中，所述第一封装区至少包括多个静电释放电路，所述静电释放电路至少包括静电晶体管和静电电容，所述第一连接线在所述基底上的正投影与所述静电释放电路中的静电晶体管和静电电容在所述基底上的正投影没有交叠，所述第二连接线在所述基底上的正投影与所述静电释放电路中的静电晶体管和静电电容在所述基底上的正投影没有交叠。
在示例性实施方式中，所述侧边框区包括由封装线划分的第二封装区和第二非封装区，所述封装线是封装结构层覆盖所述侧边框区的边界，所述第二封装区设置在所述封装线靠近所述显示区域的一侧，所述第二非封装区设置在所述封装线远离所述显示区域的一侧，所述第一搭接过孔设置在所述第二非封装区。
在示例性实施方式中，所述第二封装区至少包括多个行驱动电路，所述行驱动电路至少包括行驱动晶体管和行驱动电容，所述第一连接线在所述基底上的正投影与所述行驱动电路中的行驱动晶体管和行驱动电容在所述基底上的正投影没有交叠，所述第二连接线在所述基底上的正投影与所述行驱动电路中的行驱动晶体管和行驱动电容在所述基底上的正投影没有交叠。
在示例性实施方式中，所述行驱动电路与时钟信号线连接，所述时钟信号线被配置为向所述行驱动电路输出时钟信号，所述行驱动电路根据所述时钟信号进行扫描信号输出，所述时钟信号线分别设置在所述上边框区和所述侧边框区。
在示例性实施方式中，所述上边框区的时钟信号线设置有断口，所述断口将所述上边框区的时钟信号线截断。
在示例性实施方式中，所述边框区域还包括所述上边框区与所述侧边框区交界区域的边框角部，所述边框角部设置有至少一个所述第一搭接过孔、至少一条所述第一连接线以及至少一条所述第二连接线。
在示例性实施方式中，所述边框角部设置有至少一个虚设搭接过孔、至少一条第一虚设线以及至少一条第二虚设线，所述第一虚设线从所述显示区 域延伸到所述边框角部后，通过所述虚设搭接过孔与所述第二虚设线连接，所述第二虚设线从所述边框角部延伸到所述显示区域，所述第二虚设线与所述数据信号线没有连接。
另一方面，本公开还提供了一种显示装置，包括前述的显示基板。
又一方面，本公开还提供了一种显示基板的制备方法，所述显示基板包括显示区域、位于所述显示区域一侧的绑定区域以及位于所述显示区域其它侧的边框区域；所述制备方法包括：
形成基底，所述基底至少包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，所述基底导电层至少包括第一连接线；
在所述基底上形成驱动电路层，所述驱动电路层至少包括数据信号线和第二连接线，所述第二连接线通过第一搭接过孔与所述第一连接线连接，所述数据信号线通过第二搭接过孔与所述第二连接线连接，所述第一搭接过孔设置在所述边框区域。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的结构示意图；
图3为一种显示基板中显示区域的平面结构示意图；
图4为一种显示基板中显示区域的剖面结构示意图；
图5为一种像素驱动电路的等效电路示意图；
图6A至图6C为本公开示例性实施例一种显示基板的平面结构示意图；
图7A至图7D为本公开示例性实施例边框区域的结构示意图；
图8为本公开示例性实施例一种数据连接线的平面结构示意图；
图9为本公开示例性实施例一种数据连接线的剖面结构示意图；
图10为本公开实施例显示基板中形成基底后的示意图；
图11为本公开实施例显示基板中形成半导体层后的示意图；
图12为本公开实施例显示基板中形成第一导电层后的示意图；
图13为本公开实施例显示基板中形成第一搭接过孔后的示意图；
图14为本公开实施例显示基板中形成第二导电层后的示意图；
图15为本公开实施例显示基板中形成第四绝缘层后的示意图；
图16为本公开实施例显示基板中形成第三导电层后的示意图。
附图标记说明:
10A—第一柔性层； 10B—第一阻挡层； 10C—第二柔性层；
10D—第二阻挡层； 11—第一有源层； 12—第二有源层；
13—第三有源层； 14—第四有源层； 15—第五有源层；
16—第六有源层； 17—第七有源层； 21—第一扫描信号线；
22—第二扫描信号线； 23—发光控制线； 24—第一极板；
31—初始信号线； 32—第二极板； 33—极板连接线；
34—开口； 41—第一连接电极； 42—第二连接电极；
43—第三连接电极； 44—第一电源线； 60—数据信号线；
70—第一连接线； 70X—第一虚设线； 70A—延伸线；
71—第一子线； 72—第二子线； 73—第一连接块；
80—第二连接线； 80X—第二虚设线； 81—第三子线；
82—第四子线； 83—第二连接块； 91—第一绝缘层；
92—第二绝缘层； 93—第三绝缘层； 94—第四绝缘层；
100—显示区域； 101—基底； 102—驱动电路层；
103—发光结构层； 104—封装结构层； 200—绑定区域；
201—引出线区； 202—弯折区； 220—引出线；
300—边框区域； 310—上边框区； 310A—第一封装区；
310B—第一非封装区； 311—静电电路区； 312—第一隔离坝区；
320—侧边框区； 320A—第二封装区； 320B—第二非封装区；
321—栅极电路区； 322—第二隔离坝区； 330—静电释放电路；
340—行驱动电路； 350—时钟信号线； 360—断口；
410—第一隔离坝； 420—第二隔离坝。
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的 词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的， 可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在示例性实施方式中，显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。
在示例性实施方式中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域100，可以至少包括多条数据扇出线，多条数据扇出线被配置为以扇出(Fanout)走线方式连接显示区域的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以至少包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据扇出线连接。绑定引脚区可以至少包括多个绑定引脚(Bonding Pad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。
在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描信号线、第二扫描信号线和发光控制线连接。电源线区连接到电路区，可以至少包括边框电源走线，边框电源走线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。
在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域靠近绑定区域或者靠近边框区域一侧的边缘。
图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示 基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和第四子像素P4。每个子像素可以均包括电路单元和发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，四个子像素可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施方式中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。
在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
图4为一种显示基板中显示区域的剖面结构示意图，示意了显示区域中四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动电路层102可以包括多个电路单元，电路单元可以至少包括像素驱动电路。发光结构层103可以至少多个发光器件，发光器件可以至少包括阳极、有机发光层和阴极，有机发光层在阳极和阴极的驱动下出射相应颜色的光线。发光结构层103还可以包括像素定义层，像素定义层覆盖阳极，像素 定义层上设置有像素开口，像素开口暴露出阳极的表面。封装结构层104可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水氧无法进入发光结构层103。
在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。
图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的栅电极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的栅电极连接。
第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电 压传输到第三晶体管T3的栅电极，以使第三晶体管T3的栅电极的电荷量初始化。
第二晶体管T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的栅电极与第二极连接。
第三晶体管T3的栅电极与第二节点N2连接，即第三晶体管T3的栅电极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其栅电极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的栅电极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的栅电极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件EL的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件EL发光。
第七晶体管T7的栅电极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件EL的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始电压传输到发光器件EL的第一极，以使发光器件EL的第一极中累积的电荷量初始化或释放发光器件EL的第一极中累积的电荷量。
在示例性实施方式中，发光器件EL可以是OLED，包括叠设的第一极 (阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光器件EL的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
下面以7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得初始信号线INIT的初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、 第五晶体管T5和第六晶体管T6断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)
2＝K*[(Vdd-Vd+|Vth|)-Vth]
2＝K*[(Vdd-Vd]
2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计 在OLED显示产品设计中越来越受到重视。一种显示基板中，数据扇出线设置在绑定区域的扇出区，由于扇出区的宽度小于显示区域的宽度，因而数据扇出线需要通过扇出走线方式才能引入到较宽的显示区域，显示区域与绑定区域的宽度差距越大，扇形区中斜向扇出线越多，扇形区占用空间越大。此外，随着显示屏分辨率逐渐增加，扇出线的占用宽度会逐渐增加，导致下边框的窄化设计难度较大，下边框一直维持在2.0mm左右。
本公开示例性实施例提供了一种显示基板，采用数据连接线位于显示区域(Fanout in AA，简称FIAA)结构，多条数据连接线的一端与显示区域中的多条数据信号线对应连接，多条数据连接线的另一端延伸到绑定区域，与绑定区域的集成电路对应连接。由于绑定区域中不需要设置扇形状的斜线，因而缩减了扇出区的宽度，有效减小了下边框宽度。
在示例性实施方式中，在平行于显示基板的平面上，显示基板可以至少包括显示区域、位于显示区域一侧的绑定区域和位于显示区域其它侧的边框区域。在垂直于显示基板的平面上，显示基板可以包括设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。
在示例性实施方式中，基底可以至少包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层。显示区域的驱动电路层可以包括构成多个单元行和多个单元列的多个电路单元，至少一个电路单元可以包括像素驱动电路，像素驱动电路被配置为向所连接的发光器件输出相应的电流。显示区域的发光结构层可以包括构成像素阵列的多个子像素，至少一个子像素可以包括发光器件，发光器件与对应电路单元的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，本公开中所说的子像素，是指按照发光器件划分的区域，本公开中所说的电路单元，是指按照像素驱动电路划分的区域。在示例性实施方式中，子像素在基底上正投影的位置与电路单元在基底上正投影的位置可以是对应的，或者，子像素在基底上正投影的位置与电路单元在基底上正投影的位置可以是不对应的。
在示例性实施方式中，本公开示例性实施例显示基板可以包括显示区域、位于所述显示区域一侧的绑定区域以及位于所述显示区域其它侧的边框区域；在垂直于所述显示基板的平面上，所述显示基板包括基底和设置在所述基底上的驱动电路层，所述基底至少包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，所述基底导电层至少包括第一连接线，所述驱动电路层至少包括数据信号线和第二连接线，所述第二连接线通过第一搭接过孔与所述第一连接线连接，所述数据信号线通过第二搭接过孔与所述第二连接线连接，所述第一搭接过孔设置在所述边框区域。
在示例性实施方式中，第一连接线和第二连接线构成数据连接线。
在示例性实施方式中，所述绑定区域至少包括多条引出线，多条引出线的第一端与所述绑定区域中的集成电路对应连接，多条引出线的第二端与多条第一连接线的第一端对应连接，多条第一连接线的第二端从所述绑定区域经过所述显示区域延伸到所述边框区域后，通过所述第一搭接过孔与所述第二连接线的第一端连接，所述第二连接线的第二端从所述边框区域延伸到所述显示区域后，通过所述第二搭接过孔与所述数据信号线连接。
在示例性实施方式中，所述驱动电路层至少包括在所述基底上依次设置的第一导电层、第二导电层和第三导电层，所述第二连接线设置在所述第二导电层中，所述数据信号线设置在所述第三导电层中。
在示例性实施方式中，所述第二连接线在所述基底上的正投影与所述第一连接线在所述基底上的正投影至少部分交叠。
在示例性实施方式中，在所述边框区域，所述第二连接线在所述基底上的正投影位于所述第一连接线在所述基底上的正投影的范围之内。
图6A为本公开示例性实施例一种显示基板的平面结构示意图，显示基板中的数据连接线采用FIAA结构，图6B为图6A中第一连接线的结构，图6C为图6A中第二连接线的结构。如图6A至图6C所示，在平行于显示基板的平面上，显示基板可以包括显示区域100、位于显示区域100第二方向Y一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。
在示例性实施方式中，显示区域100可以至少包括构成多个单元行和多个单元列的多个电路单元，沿着第一方向X依次设置的多个电路单元可以称 为单元行，沿着第二方向Y依次设置的多个电路单元可以称为单元列，多个单元行和多个单元列构成阵列排布的电路单元阵列，第一方向X与第二方向Y交叉。显示区域100还可以包括多条数据连接线60，数据信号线60的形状可以为主体部分沿着第二方向Y延伸的线形状，多条数据信号线60在第一方向X上以设定的间隔依次设置。至少一个电路单元可以至少包括像素驱动电路，每条数据信号线60与一个单元列中多个电路单元的像素驱动电路连接。在示例性实施方式中，第二方向Y可以是数据信号线60的延伸方向(竖直方向)，第一方向X可以与第二方向Y垂直(水平方向)。
本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。在示例性实施方式中，第二方向Y可以是从显示区域指向绑定区域的方向，第二方向Y的反方向可以是从绑定区域指向显示区域的方向。
在示例性实施方式中，绑定区域200可以至少包括沿着远离显示区域100的方向依次设置的引出线区201和弯折区202，引出线区201可以包括多条引出线220，引出线220的第一端与绑定区域200中的集成电路连接，引出线220的第二端经过弯折区202延伸到引出线区201。
在示例性实施方式中，边框区域300可以包括由封装线FX划分的封装区和非封装区，封装线FX可以是封装结构层覆盖边框区域300的边界，封装线FX靠近显示区域100的一侧为封装区，封装线FX远离显示区域100的一侧为非封装区，即非封装区可以位于封装区远离显示区域100的一侧。
在示例性实施方式中，边框区域300可以包括位于显示区域100第二方向Y的反方向(显示区域100远离绑定区域200)一侧的上边框区310和位于显示区域100第一方向X两侧的侧边框区320。上边框区310可以包括由封装线FX划分的第一封装区310A和第一非封装区310B，第一封装区310A可以位于显示区域100远离绑定区域200一侧，第一非封装区310B可以位于第一封装区310A远离显示区域100的一侧。侧边框区320可以包括由封装线FX划分的第二封装区320A和第二非封装区320B，第二封装区320A 可以位于显示区域100第一方向X的两侧，第二非封装区320B可以位于第二封装区320A远离显示区域100的一侧。
在示例性实施方式中，显示基板还可以包括多条第一连接线70和第二连接线80，第一连接线70和第二连接线80构成数据连接线。多条第一连接线70的第一端与引出线区201的多条引出线220对应连接，多条第一连接线70的第二端从引出线区201延伸到显示区域100，并经过显示区域100延伸到边框区域300后，通过第一搭接过孔DV1与多条第二连接线80的第一端对应连接。多条第二连接线80的第二端从边框区域300延伸到显示区域100后，通过第二搭接过孔DV2与多条数据信号线60对应连接，形成第一搭接过孔DV1设置在边框区域300、第二搭接过孔DV2设置在显示区域100的数据连接线结构。
在示例性实施方式中，由于引出线220与绑定区域200中的集成电路连接，第一连接线70与引出线220连接，第二连接线80与第一连接线70连接，数据信号线60与第二连接线80连接，因而显示区域中的数据信号线60通过第二连接线80、第一连接线70和引出线220与绑定区域中的集成电路连接，实现了集成电路向数据信号线60提供数据信号。由于绑定区域中不需要设置扇形状的斜线，因而缩减了扇出区的宽度，可以有效减小下边框宽度。
在示例性实施方式中，数据连接线的数量与数据信号线的数量可以相同，或者，数据连接线的数量可以小于数据信号线的数量，本公开在此不做限定。
在示例性实施方式中，多个第一搭接过孔DV1可以分别设置在边框区域300的非封装区，即多个第一搭接过孔DV1分别设置在封装线FX远离显示区域100的一侧。
在示例性实施方式中，一部分第一搭接过孔DV1可以设置在上边框区310的第一非封装区310B，另一部分第一搭接过孔DV1可以设置在侧边框区320的第二非封装区320B。
在示例性实施方式中，多个第二搭接过孔DV2可以设置在显示区域100靠近上边框区310(即远离绑定区域200)的一侧。本公开通过将多个第二搭接过孔DV2设置在显示区域100的靠近上边框区310的区域，可以使第二连接线80的延伸长度基本上相近，使得多条数据连接线的电阻基本上相近，多 条数据连接线的电阻压降差异很小，可以实现更加均匀的屏幕显示，提高了显示品质。
在示例性实施方式中，多条第一连接线70可以按照是延伸到上边框区310还是延伸到侧边框区320，划分为第一连线组和第二连线组。第一连线组中的多条第一连接线70延伸到上边框区310后，通过第一搭接过孔DV1与多条第二连接线80对应连接，第二连线组中的多条第一连接线70延伸到侧边框区320后，通过第一搭接过孔DV1与多条第二连接线80对应连接。
在示例性实施方式中，第一连线组的第一连接线70可以包括相互连接的延伸线70A和第一子线71，延伸线70A的形状可以为沿着第二方向Y延伸的线形状，延伸线70A的第一端与引出线区201的引出线220连接，延伸线70A的第二端从引出线区201延伸到显示区域100后，与第一子线71的第一端连接。第一子线71的第二端从显示区域100延伸到上边框区310后，通过第一搭接过孔DV1与第二连接线80的第一端连接。
在示例性实施方式中，第一子线71与第二方向Y之间具有第一夹角β1，第一夹角β1可以小于或等于30°。
在示例性实施方式中，第一夹角β1可以约为0°，即第一子线71的形状为沿着第二方向Y延伸的线形状，延伸线70A和第一子线71均与数据信号线60平行。
在示例性实施方式中，第二连线组的第一连接线70可以包括相互连接的延伸线70A和第二子线72，延伸线70A的形状可以为沿着第二方向Y延伸的线形状，延伸线70A的第一端与引出线区201的引出线220连接，延伸线70A的第二端从引出线区201延伸到显示区域100后，与第二子线72的第一端连接。第二子线72的第二端从显示区域100延伸到侧边框区320后，通过第一搭接过孔DV1与第二连接线80的第一端连接。
在示例性实施方式中，第二子线72与第二方向Y之间具有第二夹角β2，第二夹角β2可以大于或等于60°，且小于或等于90°。
在示例性实施方式中，第二夹角β2可以约为90°，即第二子线72的形状为沿着第一方向X延伸的线形状，延伸线70A与数据信号线60平行，第二子线72与数据信号线60垂直。
在示例性实施方式中，延伸线70A的延伸长度可以大于或等于0.5*显示区域长度，延伸长度可以是延伸线70A第二方向Y的尺寸，显示区域长度可以是显示区域第二方向Y的尺寸。
在示例性实施方式中，多条第二连接线80可以按照是从上边框区310延伸到显示区域100还是从侧边框区320延伸到显示区域100，划分为第三连线组和第四连线组。第三连线组的多条第二连接线80从上边框区310延伸到显示区域100后，通过第二搭接过孔DV2与多条数据信号线60对应连接，第四连线组的多条第二连接线80从侧边框区320延伸到显示区域100后，通过第二搭接过孔DV2与多条数据信号线60对应连接。
在示例性实施方式中，第三连线组可以包括多条第三子线81，多条第三子线81的第一端在上边框区310通过第一搭接过孔DV1与多条第一连接线70中的第一子线71对应连接，多条第三子线81的第二端延伸到显示区域100后，通过第二搭接过孔DV2与多条数据信号线60对应连接。
在示例性实施方式中，第三子线81与第二方向Y之间具有第三夹角β3，第三夹角β3可以等于第一夹角β1。
在示例性实施方式中，第三夹角β3可以约为0°，即第三子线81的形状为沿着第二方向Y延伸的线形状，第三子线81与数据信号线60平行。
在示例性实施方式中，第四连线组可以包括多条第四子线82，多条第四子线82的第一端在侧边框区320通过第一搭接过孔DV1与多条第一连接线70中的第二子线72对应连接，多条第四子线82的第二端延伸到显示区域100后，通过第二搭接过孔DV2与多条数据信号线60对应连接。
在示例性实施方式中，第四子线82与第二方向Y之间具有第四夹角β4，第四夹角β4可以等于第二夹角β2。
在示例性实施方式中，第四夹角β4可以约为90°，即第四子线82的形状为沿着第一方向X延伸的线形状，第四子线82与数据信号线60垂直。
在示例性实施方式中，第一子线71在显示基板平面上的正投影与第三子线81在显示基板平面上的正投影至少部分交叠，第二子线72在显示基板平面上的正投影与第四子线82在显示基板平面上的正投影至少部分交叠。
在示例性实施方式中，在上边框区310，第三子线81在显示基板平面上的正投影可以位于第一子线71在显示基板平面上的正投影的范围之内，在侧边框区320，第四子线82在显示基板平面上的正投影可以位于第二子线72在显示基板平面上的正投影的范围之内，形成第一连接线70和第二连接线80的上下叠层走线，以降低传输数据信号的集成电容。
在示例性实施方式中，在平行于显示基板的平面上，第一搭接过孔DV1的形状可以包括如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形。
在示例性实施方式中，在平行于显示基板的平面上，第二搭接过孔DV2的形状可以包括如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形。
在示例性实施方式中，在垂直于显示基板的平面上，显示基板可以包括基底以及设置在基底上的驱动电路层。基底可以至少包括第一连接线70，驱动电路层可以至少包括数据信号线60和第二连接线80，第一连接线70通过位于边框区域的第一搭接过孔DV1与第二连接线80连接，第二连接线80通过位于显示区域的第二搭接过孔DV2与数据信号线60连接。
在示例性实施方式中，基底可以至少包括第一柔性层、第二柔性层以及设置在第一柔性层和第二柔性层之间的基底导电层(SD0)，第一连接线70可以设置在基底导电层中。
在示例性实施方式中，电路单元中的像素驱动电路可以包括存储电容和多个晶体管。驱动电路层可以至少包括沿着远离基底方向依次设置的第一导电层、第二导电层和第三导电层，存储电容的第一极板可以设置在第一导电层(GATE1)中，第二连接线80和存储电容的第二极板可以设置在第二导电层(GATE2)中，第二连接线80通过第一搭接过孔DV1与第一连接线70连接，数据信号线60可以设置在第三导电层(SD1)中，数据信号线60通过二搭接过孔DV2与第二连接线80连接。
图7A为本公开示例性实施例一种上边框区的结构示意图，为图6A中A区域的放大图。如图6A和图7A所示，在平行于显示基板的平面上，边框区 域300的上边框区310可以位于显示区域100远离绑定区域的一侧，上边框区310可以包括由封装线FX划分的第一封装区310A和第一非封装区310B，封装线FX可以是封装结构层覆盖上边框区310的边界，封装线FX靠近显示区域100的一侧为第一封装区310A，封装线FX远离显示区域100的一侧为第一非封装区310B。
在示例性实施方式中，第一封装区310A可以至少包括沿着远离显示区域方向依次设置的静电电路区311和第一隔离坝区312。
在示例性实施方式中，静电电路区311可以设置有多个静电释放(Electro-Static Discharge，简称ESD)电路330，多个静电释放电路330可以沿着平行于显示区域边缘的方向依次设置。每个静电释放电路330可以至少包括静电晶体管和静电电容。通常，静电释放电路330中的静电晶体管和静电电容与显示区域中像素驱动电路中的晶体管和存储电容同步制备。
在示例性实施方式中，第一隔离坝区312可以设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420可以沿着平行于显示区域边缘的方向延伸，且与侧边框区的第一隔离坝和第二隔离坝连接，形成环绕显示区域的环形结构，显示区域边缘是显示区域靠近上边框区一侧的边缘。通常，第一隔离坝410和第二隔离坝420与显示区域中发光结构层同步制备。
在示例性实施方式中，第一非封装区310B可以至少包括沿着远离显示区域方向依次设置的裂缝坝区和切割区。裂缝坝区可以连接到第一隔离坝区312，可以至少包括在复合绝缘层上设置的多个裂缝，形成裂缝坝，裂缝坝被配置为在切割过程中减小显示区域的受力，截断裂纹向显示区域方向传递。切割区可以连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。
在示例性实施方式中，多个第一搭接过孔DV1可以设置在第一非封装区310B。在一些示例性实施方式中，多个第一搭接过孔DV1可以设置在上边框区310的第二隔离坝和裂缝坝之间。
在示例性实施方式中，多条第一连接线70从显示区域100延伸到上边框区310，依次经过静电电路区311和第一隔离坝区312后，在第一非封装区 310B通过第一搭接过孔DV1与第二连接线80连接，第二连接线80则依次经过第一隔离坝区312和静电电路区311延伸到显示区域100后，通过第二搭接过孔(未示出)与数据信号线连接。
在示例性实施方式中，在上边框区310，第一连接线70在基底上的正投影与第二连接线80在基底上的正投影至少部分交叠。
在示例性实施方式中，在上边框区310，第二连接线80在基底上的正投影可以位于第一连接线70在基底上的正投影的范围之内，形成第一连接线70和第二连接线80的上下叠层走线。
在示例性实施方式中，在第一方向X相邻的静电释放电路330之间具有第一间隔，第一连接线70和第二连接线80均设置在第一间隔所在区域，第一连接线70和第二连接线80在基底上的正投影与静电晶体管和静电电容在基底上的正投影没有交叠，使得第一连接线70和第二连接线80避开静电释放电路330的静电晶体管和静电电容。由于第一连接线70位于基底导电层，如果静电晶体管和静电电容与第一连接线70存在交叠，位于静电晶体管和静电电容下方的第一连接线70会引起静电晶体管和静电电容之间的介质层厚度发生变化，进而引起电学特性改变。本公开通过设置第一连接线与静电释放电路的位置关系，可以保证静电释放电路的工作稳定性和可靠性。
图7B为本公开示例性实施例一种侧边框区的结构示意图，为图6A中B区域的放大图。如图6A和图7B所示，在平行于显示基板的平面上，边框区域300的侧边框区320可以位于显示区域100第一方向X的一侧或者两侧，侧边框区320可以包括由封装线FX划分的第二封装区320A和第二非封装区320B，封装线FX可以是封装结构层覆盖侧边框区320的边界，封装线FX靠近显示区域100的一侧为第二封装区320A，封装线FX远离显示区域100的一侧为第二非封装区320B。
在示例性实施方式中，第二封装区320A可以至少包括沿着远离显示区域方向依次设置的栅极电路区321和第二隔离坝区322。
在示例性实施方式中，栅极电路区321可以设置有多个阵列基板行驱动(Gate On Array，简称GOA)电路340，多个行驱动电路340可以沿着平行于显示区域边缘的方向依次设置。每个行驱动电路340可以至少包括行驱动 晶体管和行驱动电容。通常，行驱动电路340中的行驱动晶体管和行驱动电容与显示区域中像素驱动电路中的晶体管和存储电容同步制备。
在示例性实施方式中，第二隔离坝区322可以设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420可以沿着平行于显示区域边缘的方向延伸，且与上边框区的第一隔离坝和第二隔离坝连接，形成环绕显示区域的环形结构。
在示例性实施方式中，第二非封装区320B可以至少包括沿着远离显示区域方向依次设置的裂缝坝区和切割区，侧边框区320的裂缝坝区和切割区与上边框区310的裂缝坝区和切割区的结构可以基本上相同。
在示例性实施方式中，多个第一搭接过孔DV1可以设置在第二非封装区320B。在一些示例性实施方式中，多个第一搭接过孔DV1可以设置在侧边框区320的第二隔离坝和裂缝坝之间。
在示例性实施方式中，多条第一连接线70从显示区域100延伸到侧边框区320，依次经过栅极电路区321和第二隔离坝区322后，在第二非封装区320B通过第一搭接过孔DV1与第二连接线80连接，第二连接线80则依次经过第二隔离坝区322和栅极电路区321延伸到显示区域100后，通过第二搭接过孔(未示出)与数据信号线连接。
在示例性实施方式中，在侧边框区320，第一连接线70在基底上的正投影与第二连接线80在基底上的正投影至少部分交叠。
在示例性实施方式中，在侧边框区320，第二连接线80在基底上的正投影可以位于第一连接线70在基底上的正投影的范围之内，形成第一连接线70和第二连接线80的上下叠层走线。
在示例性实施方式中，在第二方向Y相邻的行驱动电路340之间具有第二间隔，第一连接线70和第二连接线80均设置在第二间隔所在区域，第一连接线70和第二连接线80在基底上的正投影与行驱动晶体管和行驱动电容在基底上的正投影没有交叠，使得第一连接线70和第二连接线80避开行驱动电路340的行驱动晶体管和行驱动电容。由于第一连接线70位于基底导电层，如果行驱动晶体管和行驱动电容与第一连接线70存在交叠，位于行驱动 晶体管和行驱动电容下方的第一连接线70会引起行驱动晶体管和行驱动电容之间的介质层厚度发生变化，进而引起电学特性改变。本公开通过设置第一连接线与行驱动电路的位置关系，可以保证行驱动电路的工作稳定性和可靠性。
图7C为本公开示例性实施例一种边框角部的结构示意图，为图6A中C区域的放大图。如图6A和图7C所示，在平行于显示基板的平面上，边框区域300的边框角部可以位于上边框区310和侧边框区320的交界区域，边框角部可以包括由封装线FX划分的封装区和非封装区，封装区可以至少包括沿着远离显示区域方向依次设置的电路区和隔离坝区。
在示例性实施方式中，电路区可以设置有多个静电释放电路330或者行驱动电路340，隔离坝区可以设置有第一隔离坝410和第二隔离坝420，非封装区可以包括沿着远离显示区域方向依次设置的裂缝坝区和切割区。
在示例性实施方式中，边框角部可以设置有至少一个第一搭接过孔DV1以及至少一条第一连接线70和第二连接线80，第一连接线70从显示区域延伸到边框角部后，通过第一搭接过孔DV1与第二连接线80连接，第二连接线80则从边框角部延伸到显示区域后，通过第二搭接过孔与数据信号线连接。第一连接线70在基底上的正投影与第二连接线80在基底上的正投影至少部分交叠，形成第一连接线70和第二连接线80的上下叠层走线。
在示例性实施方式中，相邻的静电释放电路330或者行驱动电路340之间具有间隔，第一连接线70和第二连接线80均设置在间隔所在区域，使得第一连接线70和第二连接线80避开静电释放电路330或者行驱动电路340，保证静电释放电路330或者行驱动电路340的工作稳定性和可靠性。
在示例性实施方式中，边框角部可以还设置有至少一个虚设搭接过孔DVX以及至少一条第一虚设线70X和第二虚设线80X，第一虚设线70X从显示区域延伸到边框角部后，通过虚设搭接过孔DVX与第二虚设线80X连接，第二虚设线80X则从边框角部延伸到显示区域，第二虚设线80X与数据信号线没有连接。
在示例性实施方式中，虚设搭接过孔DVX的结构与第一搭接过孔DV1 的结构可以基本上相同，第一虚设线70X的结构与第一连接线70的结构可以基本上相同，第二虚设线80X的结构与第二连接线80的结构可以基本上相同，第一虚设线70X在基底上的正投影与第二虚设线80X在基底上的正投影至少部分交叠。
在示例性实施方式中，由于边框角部的形状不规则，设置静电释放电路330或者行驱动电路340的数量较少，设置第一连接线70和第二连接线80数量较少，因而边框角部设置第一搭接过孔的数量较少。从边框角部到上边框区310，第一搭接过孔会由稀疏逐渐变得密集，并在上边框区310上均匀布置。从边框角部到侧边框区320，第一搭接过孔会由稀疏逐渐变得密集，并在侧边框区320上均匀布置。本公开通过在边框角部区域设置虚设搭接过孔DVX，可以保证边框区域中搭接过孔的刻蚀均一性，提高搭接过孔的刻蚀质量，保证连接可靠性。本公开通过在边框角部区域设置第一虚设线70X和第二虚设线80X，可以保证边框区域中连接线的刻蚀均一性，提高连接线的刻蚀质量，保证连接可靠性。
图7D为本公开示例性实施例一种时钟信号线的结构示意图。如图7B和图7D所示，侧边框区320中的多个行驱动电路340均与多条时钟信号(GOA Clock)线350连接，时钟信号线350被配置为向每个行驱动电路340输出时钟信号，使得行驱动电路340根据所接收的时钟信号进行扫描信号输出。
在示例性实施方式中，本公开示例性实施例的时钟信号线350分别设置在上边框区310和侧边框区320，上边框区310和侧边框区320中时钟信号线350的形状可以为沿着平行于显示区域边缘的方向延伸的线形状，在上边框区310，多条时钟信号线350可以沿着第一方向X延伸，在侧边框区320多条时钟信号线350可以沿着第二方向Y延伸，且上边框区310的时钟信号线350与侧边框区320的时钟信号线350可以为相互连接的一体结构。
在示例性实施方式中，上边框区310中的多条时钟信号线350可以设置有断口360，断口360将多条时钟信号线350截断，即断口360两侧的时钟信号线350没有连通。通常，多条时钟信号线350和断口360可以与显示区域中多条扫描信号线同步制备，来自绑定区域的时钟信号从左右两侧向上传输，到顶部后继续向中部传输，在上边框区310中部两侧的时钟信号不连通。
在示例性实施方式中，由于侧边框区320的多条第一连接线70(第二连接线80)为横向延伸的线形状，而多条时钟信号线350为竖向延伸的线形状，因而多条第一连接线70(第二连接线80)会从多条时钟信号线350下穿过，第一连接线70(第二连接线80)在基底上的正投影与时钟信号线350在基底上的正投影至少部分交叠。研究表明，由于侧边框区320的第一连接线70(第二连接线80)与时钟信号线350之间存在集成电容，因而时钟信号线350传输的时钟信号会影响第一连接线70(第二连接线80)传输的数据信号。
本公开示例性实施例通过在上边框区310设置时钟信号线350，由于上边框区310的多条第一连接线70(第二连接线80)为竖向延伸的线形状，而多条时钟信号线350为横向延伸的线形状，因而多条第一连接线70(第二连接线80)会从多条时钟信号线350下穿过，第一连接线70(第二连接线80)在基底上的正投影与时钟信号线350在基底上的正投影至少部分交叠，使得上边框区310的第一连接线70(第二连接线80)与时钟信号线350之间也存在集成电容。这样，由于上边框区310和侧边框区320均存在集成电容，使得上边框区310和侧边框区320的环境和集成电容一致，因而可以保证第一连接线70(第二连接线80)传输信号的均一性。与仅在侧边框区320设置时钟信号线350的现有结构相比，本公开提高了数据信号传输的均一性，提高了显示效果。
图8为本公开示例性实施例一种数据连接线的平面结构示意图，示意了显示区域和上边框区数据连接线的结构。如图8所示，在平行于显示基板的平面上，显示区域100可以包括构成多个单元行和多个单元列的多个电路单元，至少一个电路单元可以包括像素驱动电路，像素驱动电路可以至少包括多个晶体管和存储电容，数据信号线60与一个单元列的多个像素驱动电路连接，数据信号线60被配置为向像素驱动电路提供数据信号。
在示例性实施方式中，第一连接线70和第二连接线80可以设置在显示区域100和上边框区310，连接第一连接线70和第二连接线80的第一搭接过孔DV1可以设置在上边框区310，且第一搭接过孔DV1可以设置在封装线FX远离显示区域100的一侧，连接第二连接线80和数据信号线60的第二搭接过孔DV2可以设置在显示区域100。
在示例性实施方式中，第一连接线70从显示区域100延伸到上边框区310后，通过第一搭接过孔DV1与第二连接线80连接，第二连接线80从上边框区310延伸到显示区域100后，通过第二搭接过孔DV2与数据信号线60连接。
图9为本公开示例性实施例一种数据连接线的剖面结构示意图，为图8中E-E向的剖视图。如图9所示，在垂直于显示基板的平面上，显示基板可以至少包括设置在基底101上的驱动电路层102。在示例性实施方式中，基底101可以至少包括第一柔性层10A、第二柔性层10C以及设置在第一柔性层10A和第二柔性层10C之间的基底导电层，基底导电层可以至少包括第一连接线70。驱动电路层102可以至少包括数据信号线60和第二连接线80，数据信号线60通过第二搭接过孔DV2与第二连接线80连接，第二连接线80通过第一搭接过孔DV1与第一连接线70连接。
在示例性实施方式中，驱动电路层102可以至少包括在基底101上依次设置的第一绝缘层91、半导体层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94和第三导电层。半导体层可以至少包括像素驱动电路的多个晶体管的有源层，第一导电层可以至少包括多个晶体管的栅电极和存储电容的第一极板，第二导电层可以至少包括第二连接线80和存储电容的第二极板，第三导电层可以至少包括数据信号线60以及多个晶体管的第一极和第二极。
在示例性实施方式中，基底101还可以包括第一阻挡层10B和第二阻挡层10D，第一阻挡层10B设置在第一柔性层10A和基底导电层之间，第二阻挡层10D设置在第二柔性层10C远离第一柔性层10A的一侧。
在示例性实施方式中，第一搭接过孔DV1的边缘与第一连接线70的边缘之间的第一宽度L1可以大于或等于2.5μm，第一宽度L1可以是远离第一搭接过孔DV1方向的尺寸。
在示例性实施方式中，第二连接线80覆盖第一搭接过孔DV1内底部暴露出的第一连接线70以及覆盖第一搭接过孔DV1内侧壁暴露出的柔性层和多个无机层，且第二连接线80覆盖第一搭接过孔DV1外侧的第三绝缘层。
在示例性实施方式中，第二连接线80覆盖第一搭接过孔DV1外侧的第三绝缘层的第二宽度L2可以大于或等于2.5μm，第二宽度L2可以是远离第一搭接过孔DV1方向的尺寸。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开在此不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施方式中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，本示例性实施例显示基板的制备过程可以包括如下操作。
(1)制备基底。在示例性实施方式中，制备基底可以包括：先在玻璃载板上涂布一层第一柔性材料，固化成膜后形成第一柔性层10A。然后在第一柔性层10A上依次沉积第一阻挡薄膜和基底导电薄膜，通过图案化工艺对基底导电薄膜进行图案化，形成覆盖第一柔性层的第一阻挡(Barrier)层，以及设置在第一阻挡层上的基底导电层图案。然后再涂布一层第二柔性材料，固化成膜后形成覆盖基底导电层图案的第二柔性层。然后，再沉积第二阻挡薄膜，形成覆盖第二柔性层的第二阻挡层，如10所示。在示例性实施方式中，基底导电层可以称为第0源漏金属(SD0)层。
在示例性实施方式中，基底导电层图案可以至少包括设置在显示区域 100和上边框区310的多条第一连接线70。第一连接线70的形状可以为主体部分沿着第二方向Y延伸的线形状，第一连接线70的第一端与绑定区域中的引出线连接，第一连接线70的第二端从绑定区域延伸到显示区域100，并跨过显示区域100延伸到上边框区310。
在示例性实施方式中，第一连接线70远离显示区域100的端部(第一连接线70的第二端)设置有第一连接块73，第一连接块73的形状可以为矩形状，第一连接块73与第一连接线70可以为相互连接的一体结构，第一连接块73被配置为通过第一搭接过孔与后续形成的第二连接线连接。
在示例性实施方式中，第一连接块73可以设置在封装线FX远离显示区域的一侧。
在示例性实施方式中，多个第一连接线70可以沿着第一方向X间隔设置，多个第一连接线70的设置位置可以根据走线均匀性进行设置，本公开在此不做限定。
在示例性实施方式中，第一柔性层和第二柔性层的材料可以包括但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。第一阻挡层和第二阻挡层的材料可以包括但不限于硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，用于提高基底的抗水氧能力。基底导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料。例如，基底导电层可以采用金属钼。
在示例性实施方式中，基底导电层可以采用钛/铝/钛(Ti/Al/Ti)的复合结构，有利于降低第一连接线的电阻。虽然第一连接线延伸到上边框区增加了第一连接线的长度，但通过多膜层和多条并联等结构设计，可以有效降低第一连接线的电阻。
本公开示例性实施例显示基板，通过在基底的双柔性层之间设置基底导电层，基底导电层包括在显示区域和边框区域实现扇出功能的第一连接线，有利于减小绑定区域的走线密度。
(2)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，如图11所示。
在示例性实施方式中，显示区域中每个电路单元的半导体层图案可以至少包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构。在第二方向Y上，本单元行电路单元中的第六有源层16与下一单元行电路单元中的第七有源层17相互连接。
在示例性实施方式中，在第一方向X上，第二有源层12和第六有源层16可以位于本电路单元中第三有源层13的同一侧，第四有源层14和第五有源层15可以位于本电路单元中第三有源层13的同一侧，第二有源层12和第四有源层14可以位于本电路单元的第三有源层13的不同侧。在第二方向Y上，第一有源层11、第二有源层12、第四有源层14和第七有源层17可以位于本电路单元中第三有源层13第二方向Y的反方向的一侧，第五有源层15和第六有源层16可以位于本电路单元中第三有源层13第二方向Y的一侧。
在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第二有源层12和第五有源层15的形状可以呈“L”字形，第三有源层13的形状可以呈“Ω”字形，第四有源层14、第六有源层16和第七有源层17的形状可以呈“I”字形。
在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11的第一区11-1可以作为第七有源层17的第一区17-1，第一有源层11的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以作为第七有源层17的第二区17-2，第四有源层14的第一区14-1和第五有源层15的第一区15-1可以单独设置。
(3)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图12所示。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE1)层。
在示例性实施方式中，显示区域中每个电路单元的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。
在示例性实施方式中，第一极板24的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分交叠。在示例性实施方式中，第一极板24可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。
在示例性实施方式中，第一扫描信号线21的形状可以为主体部分沿着第一方向X延伸的线形状，第一扫描信号线21可以位于本电路单元的第一极板24第二方向Y的反方向的一侧。每个电路单元的第一扫描信号线21设置有栅极块，栅极块的第一端与第一扫描信号线21连接，栅极块的第二端向着远离第一极板24的方向延伸。第一扫描信号线21和栅极块与本电路单元的第二有源层相重叠的区域作为双栅结构的第二晶体管T2的栅电极，第一扫描信号线21与本电路单元的第四有源层相重叠的区域作为第四晶体管T4的栅电极。
在示例性实施方式中，第二扫描信号线22的形状可以为主体部分沿着第一方向X延伸的线形状，第二扫描信号线22可以位于本电路单元的第一扫描信号线21远离第一极板24的一侧，第二扫描信号线22与本电路单元的第一有源层相重叠的区域作为双栅结构的第一晶体管T1的栅电极，第二扫描信号线22与本电路单元的第七有源层相重叠的区域作为第七晶体管T7的栅电极。
在示例性实施方式中，发光控制线23的形状可以为主体部分沿着第一方向X延伸的线形状，发光控制线23可以位于本电路单元的第一极板24第二方向Y的一侧，发光控制线23与本电路单元的第五有源层相重叠的区域作 为第五晶体管T5的栅电极，发光控制线23与本电路单元的第六有源层相重叠的区域作为第六晶体管T6的栅电极。
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。
在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一晶体管T1至第七有源层的第一区和第二区均被导体化。
(4)形成第一搭接过孔图案。在示例性实施方式中，形成第一搭接过孔图案可以包括：在形成前述图案的基底上，沉积第三绝缘薄膜，采用图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，第三绝缘层上形成多个第一搭接过孔DV1，如图13所示。
在示例性实施方式中，多个第一搭接过孔DV1可以设置在封装线FX远离显示区域100的一侧，即第一搭接过孔DV1可以设置在上边框区310内的非封装区。
在示例性实施方式中，第一搭接过孔DV1在基底上的正投影可以位于第一连接块73在基底上的正投影的范围之内，第一搭接过孔DV1内的第三绝缘层、第二绝缘层、第一绝缘层、第二阻挡层和第二柔性层被去掉，暴露出第一连接块73的表面，第一搭接过孔DV1被配置为使后续形成的第二连接线通过该过孔与第一连接块73连接。
在示例性实施方式中，第一搭接过孔DV1的面积可以小于第一连接块73的面积，第一搭接过孔DV1的边缘与第一连接块73的边缘之间的第一宽度可以大于或等于2.5μm，第一宽度可以是远离第一搭接过孔DV1方向的尺寸。
在示例性实施方式中，第一搭接过孔DV1的形状可以为如下任意一种或 多种：三角形、矩形、五边形、六边形、圆形和椭圆形。
(5)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，沉积第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，在第三绝缘层上形成第二导电层图案，如图14所示。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。
在示例性实施方式中，显示区域中每个电路单元的第二导电层图案至少包括：初始信号线31、存储电容的第二极板32和极板连接线33。
在示例性实施方式中，第二极板32的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板32在基底上的正投影与第一极板24在基底上的正投影至少部分交叠，第二极板32可以作为存储电容的另一个极板，第一极板24和第二极板32构成像素驱动电路的存储电容。
在示例性实施方式中，第二极板32上设置有开口34，开口34的形状可以为矩形状，可以位于第二极板32的中部，使第二极板32形成环形结构。开口34暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口34在基底上的正投影。在示例性实施方式中，开口34被配置为容置后续形成的第一过孔，第一过孔位于开口34内并暴露出第一极板24，使后续形成的第一晶体管T1的第二极与第一极板24连接。
在示例性实施方式中，一个单元行中相邻两个子像素中的第二极板32可以通过极板连接线33相互连接。在示例性实施方式中，由于每个电路单元中的第二极板32与后续形成的第一电源线连接，通过将相邻电路单元的第二极板32形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，可以保证一单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，初始信号线31的形状可以为主体部分沿着第一方向X延伸的线形状，初始信号线31可以位于本电路单元的第二扫描信号线22远离第一扫描信号线21的一侧，初始信号线31被配置为与后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)连接。
在示例性实施方式中，第二导电层图案还可以包括多条第二连接线80。第二连接线80的形状可以为主体部分沿着第二方向Y延伸的线形状，第二 连接线80远离显示区域100的端部(第二连接线80的第一端)设置有第二连接块83，第二连接块83的形状可以为矩形状，第二连接块83通过第一搭接过孔DV1与第一连接块73连接。第二连接线80的第二端延伸到显示区域100，第二连接线80的第二端被配置为与后续形成的数据信号线连接。
在示例性实施方式中，第二连接块83的面积可以小于第一连接块73的面积，第二连接块83在基底上的正投影位于第一连接块73在基底上的正投影的范围之内。
在示例性实施方式中，第二连接块83覆盖第一搭接过孔DV1内底部暴露出的第一连接块73以及覆盖第一搭接过孔DV1内侧壁暴露出的柔性层和多个无机层，且第二连接块83覆盖第一搭接过孔DV1外侧的第三绝缘层。
在示例性实施方式中，第二连接块83覆盖第一搭接过孔DV1外侧的第三绝缘层的第二宽度可以大于或等于2.5μm，第二宽度可以是远离第一搭接过孔DV1方向的尺寸。
(6)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图15所示。
在示例性实施方式中，显示区域中每个电路单元的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7和第八过孔V8。
在示例性实施方式中，第一过孔V1在基底上的正投影位于开口34在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一极板24连接。
在示例性实施方式中，第二过孔V2在基底上的正投影位于第二极板32在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板32的表面，第二过孔V2被配置为使后续形成的第一电源线通过该过孔与第二极板32连接。在示例性实施方式中，第二过孔V2可以是多 个，多个第二过孔V2可以沿着第二方向Y依次设置，以提高连接可靠性。
在示例性实施方式中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第一电源线通过该过孔与第五有源层的第一区连接。
在示例性实施方式中，第四过孔V4在基底上的正投影位于第六有源层的第二区(也是第七有源层的第二区)在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极(也是第七晶体管T7的第二极)通过该过孔与第六有源层的第二区连接。
在示例性实施方式中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的数据信号线通过该过孔与第四有源层的第一区连接。
在示例性实施方式中，第六过孔V6在基底上的正投影位于第一有源层的第二区(也是第二有源层的第一区)在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第六过孔V6被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第二区(也是第二有源层的第一区)连接。
在示例性实施方式中，第七过孔V7在基底上的正投影位于第一有源层的第一区(也是第七有源层的第一区)在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出的第一有源层的第一区表面，第七过孔V7被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与第一有源层的第一区(也是第七有源层的第一区)连接。
在示例性实施方式中，第八过孔V8在基底上的正投影位于初始信号线31在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出初始信号线31的表面，第八过孔V8被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与初始信号线31连接。
在示例性实施方式中，第四绝缘层还可以设置有第二搭接过孔DV2，第二搭接过孔DV2可以设置在部分电路单元中。第二搭接过孔DV2在基底上的正投影位于第二连接线80的第二端在基底上的正投影的范围之内，第二搭接过孔DV2内的第四绝缘层被刻蚀掉，暴露出第二连接线80的第二端的表面，第二搭接过孔DV2被配置为使后续形成的数据信号线通过该过孔与第二连接线80连接。
在示例性实施方式中，第二搭接过孔DV2在基底上的正投影与第一搭接过孔在基底上的正投影没有交叠。
(7)形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图16所示。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。
在示例性实施方式中，显示区域中每个电路单元的第三导电层至少包括：第一连接电极41、第二连接电极42、第三连接电极43、第一电源线44和数据信号线60。
在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状，第一连接电极41的第一端通过第一过孔V1与第一极板24连接，第一连接电极41的第二端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接，使第一极板24、第一有源层的第二区和第二有源层的第一区具有相同的电位。在示例性实施方式中，第一连接电极41可以同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。
在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状，第二连接电极42的第一端通过第八过孔V8与初始信号线31连接，第二连接电极42的第二端通过第七过孔V7与第一有源层的 第一区(也是第七有源层的第一区)连接。在示例性实施方式中，第二连接电极42可以同时作为第一晶体管T1的第一极和第七晶体管T7的第一极。
在示例性实施方式中，第三连接电极43的形状可以为块形状，第三连接电极43通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施方式中，第三连接电极43可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，第三连接电极43被配置为与后续形成的阳极连接电极连接。
在示例性实施方式中，第一电源线44的形状可以为主体部分沿着第二方向Y延伸的直线状，一方面，第一电源线44通过第二过孔V2与第二极板32连接，另一方面，第一电源线44通过第三过孔V3与第五有源层的第一区连接，实现了将电源信号写入第五晶体管T5的第一极，且第二极板32和第五晶体管T5的第一极具有相同的电位。
在示例性实施方式中，数据信号线60的形状可以为主体部分沿着第二方向Y延伸的直线状，数据信号线60通过第五过孔V5与第四有源层的第一区连接，实现了将数据信号写入第四晶体管T4的第一极。
在示例性实施方式中，数据信号线60还通过第二搭接过孔DV2与第二连接线80连接。由于第二连接线80通过第一搭接过孔与第一连接线70连接，因而实现了显示区域100的数据信号线60通过第一连接线70和第二连接线80与绑定区域的引出线的连接。
后续制备工艺中，可以包括形成第一平坦层、形成第四导电层和形成第二平坦层等工艺，在玻璃载板上制备完成驱动电路层。
在示例性实施方式中，侧边框区中第一连接线和第二连接线的连接结构与上边框区中第一连接线和第二连接线的连接结构基本上相同，这里不再赘述。
在示例性实施方式中，在平行于显示基板的平面上，显示区域的驱动电路层可以包括多个电路单元，每个电路单元可以包括像素驱动电路，像素驱动电路分别与第一扫描信号线21、第二扫描信号线22、发光控制线23、初始信号线31、第一电源线44和数据信号线60连接。显示区域和边框区域的驱动电路层可以包括多条第一连接线70和多条第二连接线80，第二连接线 80通过第一搭接过孔DV1与第一连接线70连接，数据信号线60通过第二搭接过孔DV2与第二连接线80。
在示例性实施方式中，在垂直于显示基板的平面上，驱动电路层可以设置在基底上。基底可以包括叠设的第一柔性层10A、第一阻挡层10B、基底导电层、第二柔性层10C和第二阻挡层10D，基底导电层可以至少包括位于显示区域和边框区域的第一连接线70。驱动电路层可以至少包括在基底上依次设置的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层和第三导电层。半导体层可以至少包括第一晶体管至第七晶体管的有源层，第一导电层可以至少包括第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24，第二导电层可以至少包括初始信号线31、存储电容的第二极板32、极板连接线33和第二连接线80，第二连接线80通过第一搭接过孔DV1与第一连接线70连接。第三导电层可以至少包括第一连接电极41、第二连接电极42、第三连接电极43、第一电源线44和数据信号线60，数据信号线60通过第二搭接孔DV2与第二连接线80连接。
在示例性实施方式中，第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为栅绝缘(GI)层，第四绝缘层可以称为层间绝缘(ILD)层。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或者聚噻吩等材料，即本发明实施例适用于基于氧化物(Oxide)技术、硅技术或者有机物技术制造的薄膜晶体管。
在示例性实施方式中，制备完成驱动电路层后，可以在驱动电路层依次制备发光结构层和封装结构层。制备发光结构层可以包括：先形成阳极导电 层，阳极导电层可以至少包括多个阳极图案。随后形成像素定义层，每个电路单元的像素定义层上设置有像素开口，像素开口内的像素定义层被去掉，暴露出所在电路单元的阳极。随后采用蒸镀或喷墨打印工艺形成有机发光层，然后在有机发光层上形成阴极。封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水氧无法进入发光结构层。
在示例性实施方式中，封装结构层可以形成在显示区域和边框区域，边框区域中的封装结构层可以位于封装线FX靠近显示区域的一侧。
从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过在基底的双柔性层之间设置基底导电层，基底导电层包括第一连接线，第一连接线通过第二连接线与数据信号线连接，在显示区域实现了数据走线，可以缩减下边框宽度，有利于实现全面屏显示。
一种采用FIAA结构的显示基板中，实现第一连接线与第二连接线连接的第一搭接过孔以及实现第二连接线与数据信号线连接的第二搭接孔均设置在显示区域。研究表明，由于第一搭接过孔的挖孔膜层包括第二柔性层，第一搭接过孔的深度大，深度约为5μm至8μm，且第一搭接过孔内填充有机材料层，使得第一搭接过孔区域易导致封装失效，外界水氧会通过第一搭接过孔侵入发光结构层，影响显示装置的信赖性寿命。本公开示例性实施例提供的显示基板，通过将连接第一连接线和第二连接线的第一搭接过孔设置在封装线远离显示区域的一侧，即将第一搭接过孔设置在封装区之外，使得第一搭接过孔内没有有机材料层，不会形成水氧入侵路径，不仅可以避免第一搭接过孔引起的封装失效，降低设计风险，而且可以有效降低封装工艺的难度，降低封装的信耐性风险，最大限度地提高了工艺质量和产品质量。此外，本公开通过将第一搭接过孔设置在隔离坝之外，可以有效保证开设第一搭接过孔的工艺质量，开设较深的第一搭接过孔对显示区域的膜层结构影响较小，占用空间小，生产成本低。本公开制备过程可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实 施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，显示基板可以包括遮挡导电层。又如，第二连接线可以设置在遮挡导电层或者第一导电层中，本公开在此不做限定。
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的其它显示装置中，如量子点显示等，本公开在此不做限定。
本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施方式中，所述显示基板包括显示区域、位于所述显示区域一侧的绑定区域以及位于所述显示区域其它侧的边框区域；所述制备方法包括：
形成基底，所述基底至少包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，所述基底导电层至少包括第一连接线；
在所述基底上形成驱动电路层，所述驱动电路层至少包括数据信号线和第二连接线，所述第二连接线通过第一搭接过孔与所述第一连接线连接，所述数据信号线通过第二搭接过孔与所述第二连接线连接，所述第一搭接过孔设置在所述边框区域。
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (19)
- 一种显示基板，包括显示区域、位于所述显示区域一侧的绑定区域以及位于所述显示区域其它侧的边框区域；在垂直于所述显示基板的平面上，所述显示基板包括基底和设置在所述基底上的驱动电路层，所述基底至少包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，所述基底导电层至少包括第一连接线，所述驱动电路层至少包括数据信号线和第二连接线，所述第二连接线通过第一搭接过孔与所述第一连接线连接，所述数据信号线通过第二搭接过孔与所述第二连接线连接，所述第一搭接过孔设置在所述边框区域。
- 根据权利要求1所述的显示基板，其中，所述绑定区域至少包括多条引出线，多条引出线的第一端与所述绑定区域中的集成电路对应连接，多条引出线的第二端与多条第一连接线的第一端对应连接，多条第一连接线的第二端从所述绑定区域经过所述显示区域延伸到所述边框区域后，通过所述第一搭接过孔与所述第二连接线的第一端连接，所述第二连接线的第二端从所述边框区域延伸到所述显示区域后，通过所述第二搭接过孔与所述数据信号线连接。
- 根据权利要求1所述的显示基板，其中，所述驱动电路层至少包括在所述基底上依次设置的第一导电层、第二导电层和第三导电层，所述第二连接线设置在所述第二导电层中，所述数据信号线设置在所述第三导电层中。
- 根据权利要求1所述的显示基板，其中，所述第二连接线在所述基底上的正投影与所述第一连接线在所述基底上的正投影至少部分交叠。
- 根据权利要求4所述的显示基板，其中，所述第二连接线在所述基底上的正投影位于所述第一连接线在所述基底上的正投影的范围之内。
- 根据权利要求1所述的显示基板，其中，第一搭接过孔的边缘与所述第一连接线的边缘之间的第一宽度大于或等于2.5μm，所述第一宽度是远离所述第一搭接过孔方向的尺寸。
- 根据权利要求1所述的显示基板，其中，所述第二连接线覆盖所述第一搭接过孔内底部暴露出的所述第一连接线以及覆盖所述第一搭接过孔内侧 壁暴露出的无机层，且所述第二连接线覆盖所述第一搭接过孔外侧的绝缘层，所述第二连接线覆盖绝缘层的第二宽度大于或等于2.5μm，所述第二宽度是远离所述第一搭接过孔方向的尺寸。
- 根据权利要求1所述的显示基板，其中，所述第二搭接过孔设置在所述显示区域远离所述绑定区域的一侧。
- 根据权利要求1至8任一项所述的显示基板，其中，所述绑定区域位于所述显示区域第二方向的一侧，所述边框区域至少包括位于所述显示区域远离所述绑定区域一侧的上边框区和位于所述显示区域第一方向至少一侧的侧边框区，所述第一方向与所述第二方向交叉，所述第一搭接过孔分别设置在所述上边框区和所述侧边框区。
- 根据权利要求9所述的显示基板，其中，所述上边框区包括由封装线划分的第一封装区和第一非封装区，所述封装线是封装结构层覆盖所述上边框区的边界，所述第一封装区设置在所述封装线靠近所述显示区域的一侧，所述第一非封装区设置在所述封装线远离所述显示区域的一侧，所述第一搭接过孔设置在所述第一非封装区。
- 根据权利要求10所述的显示基板，其中，所述第一封装区至少包括多个静电释放电路，所述静电释放电路至少包括静电晶体管和静电电容，所述第一连接线在所述基底上的正投影与所述静电释放电路中的静电晶体管和静电电容在所述基底上的正投影没有交叠，所述第二连接线在所述基底上的正投影与所述静电释放电路中的静电晶体管和静电电容在所述基底上的正投影没有交叠。
- 根据权利要求9所述的显示基板，其中，所述侧边框区包括由封装线划分的第二封装区和第二非封装区，所述封装线是封装结构层覆盖所述侧边框区的边界，所述第二封装区设置在所述封装线靠近所述显示区域的一侧，所述第二非封装区设置在所述封装线远离所述显示区域的一侧，所述第一搭接过孔设置在所述第二非封装区。
- 根据权利要求12所述的显示基板，其中，所述第二封装区至少包括多个行驱动电路，所述行驱动电路至少包括行驱动晶体管和行驱动电容， 所述第一连接线在所述基底上的正投影与所述行驱动电路中的行驱动晶体管和行驱动电容在所述基底上的正投影没有交叠，所述第二连接线在所述基底上的正投影与所述行驱动电路中的行驱动晶体管和行驱动电容在所述基底上的正投影没有交叠。
- 根据权利要求13所述的显示基板，其中，所述行驱动电路与时钟信号线连接，所述时钟信号线被配置为向所述行驱动电路输出时钟信号，所述行驱动电路根据所述时钟信号进行扫描信号输出，所述时钟信号线分别设置在所述上边框区和所述侧边框区。
- 根据权利要求14所述的显示基板，其中，所述上边框区的时钟信号线设置有断口，所述断口将所述上边框区的时钟信号线截断。
- 根据权利要求9所述的显示基板，其中，所述边框区域还包括所述上边框区与所述侧边框区交界区域的边框角部，所述边框角部设置有至少一个所述第一搭接过孔、至少一条所述第一连接线以及至少一条所述第二连接线。
- 根据权利要求16所述的显示基板，其中，所述边框角部设置有至少一个虚设搭接过孔、至少一条第一虚设线以及至少一条第二虚设线，所述第一虚设线从所述显示区域延伸到所述边框角部后，通过所述虚设搭接过孔与所述第二虚设线连接，所述第二虚设线从所述边框角部延伸到所述显示区域，所述第二虚设线与所述数据信号线没有连接。
- 一种显示装置，包括如权利要求1至17任一项所述的显示基板。
- 一种显示基板的制备方法，所述显示基板包括显示区域、位于所述显示区域一侧的绑定区域以及位于所述显示区域其它侧的边框区域；所述制备方法包括：形成基底，所述基底至少包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，所述基底导电层至少包括第一连接线；在所述基底上形成驱动电路层，所述驱动电路层至少包括数据信号线和第二连接线，所述第二连接线通过第一搭接过孔与所述第一连接线连接，所 述数据信号线通过第二搭接过孔与所述第二连接线连接，所述第一搭接过孔设置在所述边框区域。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/108888 WO2024021002A1 (zh) | 2022-07-29 | 2022-07-29 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117796178A true CN117796178A (zh) | 2024-03-29 |
Family
ID=89704984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280002468.7A Pending CN117796178A (zh) | 2022-07-29 | 2022-07-29 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117796178A (zh) |
| WO (1) | WO2024021002A1 (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190278145A1 (en) * | 2016-09-27 | 2019-09-12 | Sharp Kabushiki Kaisha | Display panel |
-
2022
- 2022-07-29 WO PCT/CN2022/108888 patent/WO2024021002A1/zh unknown
- 2022-07-29 CN CN202280002468.7A patent/CN117796178A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024021002A1 (zh) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114784082B (zh) | 显示基板和显示装置 | |
| CN114730538B (zh) | 显示基板及其制备方法、显示装置 | |
| CN115004376B (zh) | 显示基板及显示装置 | |
| CN117156907A (zh) | 显示基板和显示装置 | |
| CN115398641B (zh) | 显示基板及其制备方法、显示装置 | |
| CN115769296A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117500321A (zh) | 显示基板和显示装置 | |
| CN115398639B (zh) | 显示基板及其制备方法、显示装置 | |
| CN116322168A (zh) | 显示基板及其制作方法、显示装置 | |
| CN117796178A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115004375B (zh) | 显示基板及其制备方法、显示装置 | |
| CN117480609A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116686414B (zh) | 显示基板及其驱动方法、显示装置 | |
| CN221057129U (zh) | 显示基板和显示装置 | |
| CN115835701B (zh) | 显示基板及其制备方法、显示装置 | |
| CN117280472A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117296476A (zh) | 显示基板及其制备方法、显示装置 | |
| CN118076990A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116704882A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117204138A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117918029A (zh) | 显示基板及其驱动方法、显示装置 | |
| CN115705821A (zh) | 显示基板及其制备方法、显示装置 | |
| CN118284969A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116613164A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117441420A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |