CN117441420A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN117441420A CN117441420A CN202280001294.2A CN202280001294A CN117441420A CN 117441420 A CN117441420 A CN 117441420A CN 202280001294 A CN202280001294 A CN 202280001294A CN 117441420 A CN117441420 A CN 117441420A
- Authority
- CN
- China
- Prior art keywords
- connection electrode
- pixel
- sub
- signal
- signal connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 253
- 238000002360 preparation method Methods 0.000 title description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 41
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000003860 storage Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 529
- 239000010408 film Substances 0.000 description 38
- 230000008569 process Effects 0.000 description 38
- 238000000059 patterning Methods 0.000 description 26
- 238000004806 packaging method and process Methods 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 16
- 239000010409 thin film Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 11
- 230000005611 electricity Effects 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000003068 static effect Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 7
- 239000011147 inorganic material Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置。显示基板包括多个子像素，至少一个子像素包括像素驱动电路，像素驱动电路分别与扫描信号线(41，42)和第一电源线(60)连接；至少一个子像素中，扫描信号线(41，42)设置有至少一个断口(K1，K2)，断口(K1，K2)两侧的扫描信号线(41，42)通过信号连接电极(91，92)相互连接，信号连接电极(91，92)的长度大于第一电源线(60)的宽度，信号连接电极(91，92)的长度小于子像素宽度。
Description
本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的显示装置已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括多个子像素，至少一个子像素包括像素驱动电路，所述像素驱动电路分别与沿着第一方向延伸的扫描信号线和沿着第二方向延伸的第一电源线连接，所述扫描信号线被配置为向所述像素驱动电路提供扫描信号，所述第一电源线被配置为向所述像素驱动电路提供电源信号，所述第一方向与所述第二方向交叉；至少一个子像素中，所述扫描信号线设置有至少一个截断所述扫描信号线的断口，所述断口两侧的扫描信号线通过信号连接电极相互连接，所述信号连接电极的长度大于所述第一电源线的宽度，所述信号连接电极的长度小于子像素宽度，所述长度为所述信号连接电极所述第一方向的尺寸，所述宽度为所述第一电源线所述第一方向的尺寸，子像素宽度为所述子像素所述第一方向X的尺寸。
在示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第 一扫描信号的第一扫描信号线，所述断口包括截断所述第一扫描信号线的第一断口，所述信号连接电极包括第一信号连接电极，所述第一信号连接电极的第一端通过过孔与所述第一断口一侧的所述第一扫描信号线连接，所述第一信号连接电极的第二端通过过孔与所述第一断口另一侧的所述第一扫描信号线连接，所述第一信号连接电极的长度大于所述第一电源线的宽度，所述第一信号连接电极的长度小于子像素宽度。
在示例性实施方式中，所述多个子像素包括沿着所述第一方向依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第一断口和第一信号连接电极设置在所述第一子像素内，或者，所述第一断口和第一信号连接电极设置在所述第二子像素内，或者，所述第一断口和第一信号连接电极设置在所述第三子像素内，或者，所述第一断口和第一信号连接电极设置在所述第四子像素内。
在示例性实施方式中，在垂直于显示基板的平面上，所述显示基板包括多个导电层，所述第一信号连接电极和所述第一电源线设置在相同的导电层中，所述第一扫描信号线和所述第一电源线设置在不同的导电层中。
在示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第二扫描信号线的第二断口，所述信号连接电极包括第二信号连接电极，所述第二信号连接电极的第一端通过过孔与所述第二断口一侧的所述第二扫描信号线连接，所述第二信号连接电极的第二端通过过孔与所述第二断口另一侧的所述第二扫描信号线连接，所述第二信号连接电极的长度大于所述第一电源线的宽度，所述第二信号连接电极的长度小于所述子像素宽度。
在示例性实施方式中，在垂直于显示基板的平面上，所述显示基板包括多个导电层，所述第二信号连接电极和所述第一电源线设置在相同的导电层中，所述第二扫描信号线和所述第一电源线设置在不同的导电层中。
在示例性实施方式中，所述像素驱动电路还与补偿信号线连接，所述补偿信号线被配置为向所述像素驱动电路提供补偿信号；至少一个子像素中，所述补偿信号线至少包括补偿连接电极以及间隔设置的第一补偿信号线和第二补偿信号线，所述补偿连接电极的第一端通过过孔与所述第一补偿信号线 连接，所述补偿连接电极的第二端通过过孔与所述第二补偿信号线连接。
在示例性实施方式中，所述补偿连接电极在显示基板上的正投影与所述第二断口在显示基板上的正投影至少部分交叠。
在示例性实施方式中，所述补偿连接电极在显示基板上的正投影与所述第二信号连接电极在显示基板上的正投影至少部分交叠。
在示例性实施方式中，所述第二信号连接电极上设置有至少一个通孔，所述通孔在显示基板上的正投影与所述补偿连接电极在显示基板上的正投影至少部分重叠。
在示例性实施方式中，所述多个子像素包括沿着所述第一方向依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第一补偿信号线、第二补偿信号线和补偿连接电极设置在所述第二子像素和第三子像素之间。
在示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第二扫描信号线的第二断口，所述信号连接电极包括第三信号连接电极、第四信号连接电极和第五信号连接电极，所述第三信号连接电极的第一端和所述第二断口一侧的所述第二扫描信号线分别通过过孔与所述第四信号连接电极连接，所述第三信号连接电极的第二端和所述第二断口另一侧的所述第二扫描信号线分别通过过孔与所述第五信号连接电极连接，所述第三信号连接电极的长度大于所述第一电源线的宽度，所述第三信号连接电极的长度小于所述子像素宽度。
在示例性实施方式中，在垂直于显示基板的平面上，所述显示基板包括多个导电层，所述第四信号连接电极、所述第五信号连接电极和所述第一电源线设置在相同的导电层中，所述第二扫描信号线和所述第一电源线设置在不同的导电层中。
在示例性实施方式中，所述多个子像素包括沿着所述第一方向依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第四信号连接电极设置在所述第二子像素内，所述第五信号连接电极设置在所述第三子像素内。
在示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第一扫描信号的第一扫描信号线和向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第一扫描信号线的第一断口和截断所述第二扫描信号线的第二断口，所述信号连接电极包括第一信号连接电极和第二信号连接电极，所述第一信号连接电极分别通过过孔与所述第一断口两侧的所述第一信号连接电极连接，所述第二信号连接电极分别通过过孔与所述第二断口两侧的所述第二信号连接电极连接。
在示例性实施方式中，所述像素驱动电路至少包括存储电容；在垂直于显示基板的平面上，所述显示基板包括在基底上依次设置的透明导电层、第一导电层、半导体层、第二导电层和第三导电层，所述透明导电层至少包括所述存储电容的第一极板，所述半导体层至少包括所述存储电容的第二极板，所述第二导电层至少包括所述扫描信号线，所述第三导电层至少包括所述第一电源线，所述信号连接电极设置在所述第三导电层中，或者，所述信号连接电极分别设置在所述第一导电层和所述第三导电层中。
在示例性实施方式中，所述扫描信号线包括第一扫描信号线，所述信号连接电极包括第一信号连接电极，所述第一扫描信号线设置在所述第二导电层中，所述第一信号连接电极设置在所述第三导电层中。
在示例性实施方式中，所述扫描信号线包括第二扫描信号线，所述信号连接电极包括第二信号连接电极，所述第二扫描信号线设置在所述第二导电层中，所述第二信号连接电极设置在所述第三导电层中。
在示例性实施方式中，所述第一导电层还包括补偿连接电极，所述第三导电层还包括第一补偿信号线和第二补偿信号线。
在示例性实施方式中，所述扫描信号线包括第二扫描信号线，所述信号连接电极包括第三信号连接电极、第四信号连接电极和第五信号连接电极，所述第二扫描信号线设置在所述第二导电层中，所述第三信号连接电极设置在所述第一导电层中，所述第四信号连接电极和第五信号连接电极设置在所述第三导电层中。
另一方面，本公开还提供了一种显示装置，包括前述的显示基板。
又一方面，本公开还提供了一种显示基板的制备方法，所述显示基板包括多个子像素，所述制备方法包括：
在至少一个子像素中形成像素驱动电路，所述像素驱动电路分别与沿着第一方向延伸的扫描信号线和沿着第二方向延伸的第一电源线连接，所述扫描信号线被配置为向所述像素驱动电路提供扫描信号，所述第一电源线被配置为向所述像素驱动电路提供电源信号，所述第一方向与所述第二方向交叉；所述扫描信号线设置有至少一个截断所述扫描信号线的断口，所述断口两侧的扫描信号线通过信号连接电极相互连接，所述信号连接电极的长度大于所述第一电源线的宽度，所述信号连接电极的长度小于子像素宽度，所述长度为所述信号连接电极所述第一方向的尺寸，所述宽度为所述第一电源线所述第一方向的尺寸，子像素宽度为所述子像素所述第一方向X的尺寸。
在阅读理解了附图和详细描述后，可以明白其他方面。
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种显示装置的结构示意图；
图2为一种显示基板的平面结构示意图；
图3为一种显示基板的剖面结构示意图；
图4为一种像素驱动电路的等效电路示意图；
图5为本公开示例性实施例一种显示基板的结构示意图；
图6为本公开实施例一种形成透明导电层图案后的示意图；
图7a和图7b为本公开实施例一种形成第一导电层图案后的示意图；
图8a和图8b为本公开实施例一种形成半导体层图案后的示意图；
图9a和图9b为本公开实施例一种形成第二导电层图案后的示意图；
图10为本公开实施例一种形成第三绝缘层图案后的示意图；
图11a和图11b为本公开实施例一种形成第三导电层图案后的示意图；
图12为本公开实施例一种形成平坦层图案后的示意图；
图13为本公开实施例一种形成阳极导电层图案后的示意图；
图14为本公开实施例一种形成像素定义层图案后的示意图；
图15为本公开示例性实施例另一种显示基板的结构示意图；
图16为本公开实施例另一种形成第一导电层图案后的示意图；
图17为本公开实施例另一种形成半导体层图案后的示意图；
图18为本公开实施例另一种形成第二导电层图案后的示意图；
图19为本公开实施例另一种形成第三绝缘层图案后的示意图；
图20为本公开实施例另一种形成第三导电层图案后的示意图。
附图标记说明:
11—第一极板； 12—连接板； 13—连接线；
21—电源连接线； 22—补偿连接线； 23—遮挡层；
24—层间连接电极； 31—第一有源层； 32—第二有源层；
33—第三有源层； 34—第二极板； 41—第一扫描信号线；
42—第二扫描信号线； 43—第二栅电极； 44—辅助电源线；
45—辅助数据线； 46—辅助补偿线； 51—第一连接电极；
52—第二连接电极； 53—第三连接电极； 54—第四连接电极；
55—第五连接电极； 56—第六连接电极； 60—第一电源线；
70—数据信号线； 80—补偿信号线； 81—第一补偿信号线；
82—第二补偿信号线； 83—补偿连接电极； 91—第一信号连接电极；
92—第二信号连接电极； 93—第三信号连接电极； 94—第四信号连接电极；
95—第五信号连接电极； 101—基底； 102—驱动电路层；
103—发光结构层； 104—封装结构层； 301—阳极；
302—像素定义层； 303—有机发光层； 304—阴极；
401—第一封装层； 402—第二封装层； 403—第三封装层。
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器和像素阵列，时序控制器分别与数据驱 动器和扫描驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路与扫描信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和D的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至D，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。
图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和出射第四颜色光线的第四子像素P4，四个子像素可以均包括电路单元和发光器件，电路单元可以包括像素驱动电路，像素驱动电路分别与扫描信号线和数据信号线连接，像素驱动电路被配置为在扫描信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个像素单元中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射白色光线的白色子像素(W)，第三子 像素P3可以是出射蓝色光线的蓝色子像素(B)，第四子像素P4可以是出射绿色光线的绿色子像素(G)。
在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形。在一种示例性实施方式中，四个子像素可以采用水平并列方式排列，形成RWBG像素排布。在另一种示例性实施方式中，四个子像素可以采用正方形(Square)、钻石形(Diamond)或竖直并列等方式排列，本公开在此不做限定。
在示例性实施方式中，水平方向依次设置的多个子像素称为像素行，竖直方向依次设置的多个子像素称为像素列，多个像素行和多个像素列构成阵列排布的像素阵列。
图3为一种显示基板的剖面结构示意图，示意了显示基板四个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板中每个子像素可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装结构层104。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以至少包括由多个晶体管和存储电容构成的像素驱动电路。每个子像素的发光结构层103可以至少包括发光器件和像素定义层302，发光器件可以包括阳极301、有机发光层303和阴极304，阳极301与像素驱动电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中，有机发光层可以包括叠设的空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、发光层(EML)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中， 所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层可以是连接在一起的共通层，所有子像素的发光层可以是连接在一起的共通层，或者可以是相互隔离的，相邻子像素的发光层可以有少量的交叠。在一些可能的实现方式中，显示基板可以包括其它膜层，本公开在此不做限定。
图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图4所示，像素驱动电路为3T1C结构，可以包括3个晶体管(第一晶体管T1、第二晶体管T2和第三晶体管T3)、1个存储电容C和6个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、补偿信号线S、第一电源线VDD和第二电源线VSS)。
在示例性实施方式中，第一晶体管T1为开关晶体管，第二晶体管T2为驱动晶体管，第三晶体管T3为补偿晶体管。存储电容C的第一极与第二晶体管T2的栅电极耦接，存储电容C的第二极与第二晶体管T2的第二极耦接，存储电容C用于存储第二晶体管T2的栅电极的电位。第一晶体管T1的栅电极耦接于第一扫描信号线S1，第一晶体管T1的第一极耦接于数据信号线D，第一晶体管T1的第二极耦接于第二晶体管T2的栅电极，第一晶体管T1用于在第一扫描信号线S1控制下，接收数据信号线D传输的数据信号，使第二晶体管T2的栅电极接收所述数据信号。第二晶体管T2的栅电极耦接于第一晶体管T1的第二极，第二晶体管T2的第一极耦接于第一电源线VDD，第二晶体管T2的第二极耦接于发光器件的第一极，第二晶体管T2用于在其栅电极所接收的数据信号控制下，在第二极产生相应的电流。第三晶体管T3的栅电极耦接于第二扫描信号线S2，第三晶体管T3的第一极耦接于补偿信号线S，第三晶体管T3的第二极耦接于第二晶体管T2的第二极，第三晶体管T3用于响应补偿时序提取第二晶体管T2的阈值电压Vth以及迁移率，以对阈值电压Vth进行补偿。
在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，OLED的第一极耦接于第二晶体管T2的第二极，OLED的第二极耦接于第二电源线VSS，OLED用于响应第二晶 体管T2的第二极的电流而发出相应亮度的光。
在示例性实施方式中，第一电源线VDD的信号为持续提供的高电平信号，第二电源线VSS的信号为持续提供的低电平信号。第一晶体管T1到第三晶体管T3可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。
在示例性实施方式中，第一晶体管T1到第三晶体管T3可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点。在示例性实施方式中，可以将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现高分辨率(Pixel Per Inch，简称PPI)，低频驱动，可以降低功耗，可以提高显示品质。
在示例性实施方式中，以3个晶体管均为N型晶体管为例，图4示例的像素驱动电路的工作过程可以包括：
第一阶段A1，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号，数据信号线D输出数据电压，补偿信号线S输出补偿电压，第一电源线VDD的信号为高电平，第二电源线VSS的信号为低电平。第一扫描信号线S1的信号为高电平信号，使第一晶体管T1导通，数据信号线D输出的数据电压写入第一节点N1，将第一节点N1的电位拉高，对存储电容C进行充电，此时第一节点N1的电位为V
1＝V
data。第二扫描信号线S2的信号为高电平信号，使第三晶体管T3导通，补偿信号线S输出的补偿电压写入第二节点N2，此时第二节点N2的电位V
2＝V
s。由于第一节点N1和第二节点N2的电位之差大于第二晶体管T2的阈值电压V
th，第二晶体管T2导通，第一电源线VDD输出的电源电压通过导通的第二晶体管T2向OLED的第一极提供驱动电压，驱动OLED发光。
第二阶段A2，第一扫描信号线S1和第二扫描信号线S2的信号为低电平信号，使第一晶体管T1和第三晶体管T3关断，存储电容C中的电压仍使得第二晶体管T2处于导通状态，第一电源线VDD输出的电源电压持续拉高第二节点N2的电位，OLED持续发光。当第二节点N2的电位等于V
data-V
th时，第二晶体管T2关断，OLED不再发光。
在示例性实施方式中，为了驱动OLED正常发光，OLED和第二晶体管T2均正向偏置，在第一阶段中，第一电源线VDD输出的电源电压大于数据信号线D输出数据电压，数据信号线D输出数据电压大于补偿信号线S输出的补偿电压，补偿信号线S输出的补偿电压大于第二电源线VSS输出的电源电压。
本公开示例性实施例提供了一种显示基板，包括多个子像素，至少一个子像素包括像素驱动电路，所述像素驱动电路分别与沿着第一方向延伸的扫描信号线和沿着第二方向延伸的第一电源线连接，所述扫描信号线被配置为向所述像素驱动电路提供扫描信号，所述第一电源线被配置为向所述像素驱动电路提供高电压信号，所述第一方向与所述第二方向交叉；至少一个子像素中，所述扫描信号线设置有至少一个截断所述扫描信号线的断口，所述断口两侧的扫描信号线通过信号连接电极相互连接，所述信号连接电极的长度大于所述第一电源线的宽度，所述信号连接电极的长度小于子像素宽度，所述长度为所述信号连接电极所述第一方向的尺寸，所述宽度为所述第一电源线所述第一方向的尺寸，子像素宽度为所述子像素所述第一方向X的尺寸。
在一种示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第一扫描信号的第一扫描信号线，所述断口包括截断所述第一扫描信号线的第一断口，所述信号连接电极包括第一信号连接电极，所述第一信号连接电极的第一端通过过孔与所述第一断口一侧的所述第一扫描信号线连接，所述第一信号连接电极的第二端通过过孔与所述第一断口另一侧的所述第一扫描信号线连接，所述第一信号连接电极的长度大于所述第一电源线的宽度，所述第一信号连接电极的长度小于所述子像素宽度。
在另一种示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第二扫描信号 线的第二断口，所述信号连接电极包括第二信号连接电极，所述第二信号连接电极的第一端通过过孔与所述第二断口一侧的所述第二扫描信号线连接，所述第二信号连接电极的第二端通过过孔与所述第二断口另一侧的所述第二扫描信号线连接，所述第二信号连接电极的长度大于所述第一电源线的宽度，所述第二信号连接电极的长度小于所述子像素宽度。
在又一种示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第二扫描信号线的第二断口，所述信号连接电极包括第三信号连接电极、第四信号连接电极和第五信号连接电极，所述第三信号连接电极的第一端和所述第二断口一侧的所述第二扫描信号线分别通过过孔与所述第四信号连接电极连接，所述第三信号连接电极的第二端和所述第二断口另一侧的所述第二扫描信号线分别通过过孔与所述第五信号连接电极连接，所述第三信号连接电极的长度大于所述第一电源线的宽度，所述第三信号连接电极的长度小于所述子像素宽度。
在又一种示例性实施方式中，所述扫描信号线包括向所述像素驱动电路提供第一扫描信号的第一扫描信号线和向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第一扫描信号线的第一断口和截断所述第二扫描信号线的第二断口，所述信号连接电极包括第一信号连接电极和第二信号连接电极，所述第一信号连接电极分别通过过孔与所述第一断口两侧的所述第一信号连接电极连接，所述第二信号连接电极分别通过过孔与所述第二断口两侧的所述第二信号连接电极连接。
图5为本公开示例性实施例一种显示基板的结构示意图，示意了一种底发射显示基板中一个像素单元(四个子像素)的驱动电路层的结构。如图5所示，在平行于显示基板的方向上，至少一个像素单元可以包括沿着第一方向X依次排布的第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4，每个子像素均可以包括像素驱动电路和存储电容。后面描述中，子像素均是指设置像素驱动电路的区域。
在示例性实施方式中，至少一个像素单元可以包括一条第一扫描信号线41、一条第二扫描信号线42、两条第一电源线60、四条数据信号线70、一 条补偿信号线80，上述信号线均与四个子像素中的像素驱动电路连接。
在示例性实施方式中，第一扫描信号线41和第二扫描信号线42的形状可以为沿着第一方向X延伸的直线状，第一扫描信号线41和第二扫描信号线42沿着第二方向Y依次设置，第一方向X与第二方向Y交叉。
在示例性实施方式中，第一电源线60、数据信号线70和补偿信号线80的形状可以为沿着第二方向Y延伸的直线状。
在示例性实施方式中，两条第一电源线60可以分别设置在像素单元第一方向X的两侧，四条数据信号线70和一条补偿信号线80可以设置在两条第一电源线60之间，四条数据信号线70中的两条数据信号线70可以位于补偿信号线80与一条第一电源线60之间，四个数据信号线70中的另两条数据信号线70可以位于补偿信号线80与另一条第一电源线60之间。这样，两条第一电源线60之间通过设置四条数据信号线70和一条补偿信号线80可以形成四个子像素，相应的，两条补偿信号线80之间通过设置两条第一电源线60和四条数据信号线70也可以形成四个子像素。
在示例性实施方式中，一条第一电源线60与第一方向X邻近的一条数据信号线70之间形成第一子像素P1，补偿信号线80与第一方向X的反方向邻近的一条数据信号线70之间形成第二子像素P2，补偿信号线80与第一方向X邻近的一条数据信号线70之间形成第三子像素P3，另一条第一电源线60与第一方向X的反方向邻近的一条数据信号线70之间形成第四子像素P4。
在示例性实施方式中，像素单元的四个子像素中，至少一个子像素的像素驱动电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容。第一晶体管T1、第二晶体管T2和第三晶体管T3均可以包括有源层、栅电极、第一极和第二极，存储电容可以包括透明的第一极板和透明的第二极板，形成透明的存储电容。
在示例性实施方式中，第一扫描信号线41与每个子像素中第一晶体管T1的栅电极连接，第二扫描信号线42与每个子像素中第三晶体管T3的栅电极连接，数据信号线70与每个子像素中第一晶体管T1的第一极连接，补偿 信号线80与每个子像素中第三晶体管T3的第一极连接，第一电源线60与每个子像素中第二晶体管T2的第一极连接，每个子像素中第一晶体管T1的第二极与第二晶体管T2的栅电极连接，每个子像素中第二晶体管T2的第二极与第三晶体管T3的第一极和发光器件的阳极连接，每个子像素中第一极板分别与第二晶体管T2的第二极和第三晶体管T3的第二极连接，每个子像素中第二极板分别与第一晶体管T1的第二极和第二晶体管T2的栅电极连接。
在示例性实施方式中，至少一个像素单元还可以包括多条连接线，多条连接线可以至少包括两条沿着第一方向X延伸的电源连接线21和两条沿着第一方向X延伸的补偿连接线22，形成第一电源线的一拖二结构和补偿信号线的一拖四结构。
在示例性实施方式中，一条电源连接线21设置在第一子像素P1和第二子像素P2，该电源连接线21的第一端通过过孔与位于第一子像素P1中的第一电源线60连接，第二端通过过孔与第二子像素P2中的第二晶体管T2连接。另一条电源连接线21设置在第三子像素P3和第四子像素P4，该电源连接线21的第一端通过过孔与位于第四子像素P4中的第一电源线60连接，第二端通过过孔与第三子像素P3中的第二晶体管T2连接。这样，一条第一电源线60通过一条电源连接线21能够向两个子像素的像素驱动电路提供电源信号。
在示例性实施方式中，一条补偿连接线22设置在第一子像素P1和第二子像素P2，该补偿连接线22一方面通过过孔与补偿信号线80连接，另一方面通过过孔分别与第一子像素P1和第二子像素P2的第三晶体管T3连接。另一条补偿连接线22设置在第三子像素P3和第四子像素P4，该补偿连接线22一方面通过过孔与补偿信号线80连接，另一方面通过过孔分别与第三子像素P3和第四子像素P4中的第三晶体管T3连接。这样，一条补偿信号线80能够向四个子像素的像素驱动电路提供补偿信号。
本公开实施例实施例通过第一电源线的一拖二结构和补偿信号线的一拖四结构，节省了信号线数量，减小了占用空间，结构简洁，布局合理，充分利用布图空间，提高了空间利用率，有利于提高分辨率。
在示例性实施方式中，第一扫描信号线41和第二扫描信号线42中的至少一个设置有至少一个截断扫描信号线的断口，断口两侧的扫描信号线通过信号连接电极相互连接。
在一种示例性实施方式中，至少一个子像素中的第一扫描信号线41设置有截断第一扫描信号线41的第一断口K1，第一断口K1两侧的第一扫描信号线41通过第一信号连接电极91连接。在示例性实施方式中，第一信号连接电极91的第一端通过过孔与第一断口K1第一方向X的反方向一侧的第一扫描信号线41连接，第一信号连接电极91的第二端通过过孔与第一断口K1第一方向X一侧的第一扫描信号线41连接，因而实现了第一扫描信号的连续传输。
在示例性实施方式中，第一信号连接电极92具有第一长度L1，第一电源线60具有宽度M。第一长度L1可以为第一信号连接电极91第一方向X的尺寸，即第一信号连接电极91延伸方向的尺寸。宽度M可以为第一电源线60第二方向Y的尺寸，即垂直于第一电源线60延伸方向的尺寸。在示例性实施方式中，宽度M可以为第一电源线60第二方向Y的最大尺寸，或者，宽度M可以为第一电源线60第二方向Y的平均尺寸。
在示例性实施方式中，第一信号连接电极91的第一长度L1可以大于第一电源线60的宽度M。
在示例性实施方式中，至少一个子像素具有子像素宽度，子像素宽度可以为子像素第一方向X的尺寸，第一信号连接电极91的第一长度L1可以小于子像素宽度。
在示例性实施方式中，第一信号连接电极91的第一长度L1可以约为子像素宽度的50％至80％。
在示例性实施方式中，第一信号连接电极91在显示基板上的正投影与第一电源线60和数据信号线70在显示基板上的正投影没有交叠。
在示例性实施方式中，第一断口K1和第一信号连接电极91可以设置在第一子像素P1内，或者，第一断口K1和第一信号连接电极91可以设置在第二子像素P2内，或者，第一断口K1和第一信号连接电极91可以设置在 第三子像素P3内，或者，第一断口K1和第一信号连接电极91可以设置在第四子像素P4内。
在另一种示例性实施方式中，至少一个子像素中的第二扫描信号线42设置有截断第二扫描信号线42的第二断口K2，第二断口K2两侧的第二扫描信号线42通过第二信号连接电极92连接。在示例性实施方式中，第二信号连接电极92的第一端通过过孔与第二断口K2第一方向X的反方向一侧的第二扫描信号线42连接，第二信号连接电极92的第二端通过过孔与第二断口K2第一方向X一侧的第二扫描信号线42连接，因而实现了第二扫描信号的连续传输。
在示例性实施方式中，第二信号连接电极92具有第二长度L2，第一电源线60具有宽度M，第二长度L2可以为第二信号连接电极92第一方向X的尺寸，即第二信号连接电极92延伸方向的尺寸。
在示例性实施方式中，第二信号连接电极92的第二长度L2可以大于第一电源线60的宽度M。
在示例性实施方式中，第二信号连接电极92的第二长度L2可以小于子像素宽度。
在示例性实施方式中，第二信号连接电极92的第二长度L2可以约为子像素宽度的50％至80％。
在示例性实施方式中，第二信号连接电极92在显示基板上的正投影与第一电源线60和数据信号线70在显示基板上的正投影没有交叠。
在示例性实施方式中，第二断口K2和第二信号连接电极92可以设置在第二子像素P2和第三子像素P3之间的区域。
在示例性实施方式中，至少一个子像素中的补偿信号线80可以至少包括间隔设置的第一补偿信号线81和第二补偿信号线82，以及连接第一补偿信号线81和第二补偿信号线82的补偿连接电极83。补偿连接电极83的第一端通过过孔与第一补偿信号线81连接，补偿连接电极83的第二端通过过孔与第二补偿信号线82连接，因而实现了补偿信号的连续传输。
在示例性实施方式中，第一补偿信号线81、第二补偿信号线82和补偿连接电极83可以设置在第二子像素P2和第三子像素P3之间。
在示例性实施方式中，补偿连接电极83在显示基板上的正投影与第二断口K2在显示基板上的正投影至少部分交叠。
在示例性实施方式中，补偿连接电极83在显示基板上的正投影与第二信号连接电极92在显示基板上的正投影至少部分交叠。
在示例性实施方式中，第二信号连接电极上设置有至少一个通孔，通孔在显示基板上的正投影与补偿连接电极83在显示基板上的正投影至少部分重叠。
在又一种示例性实施方式中，至少一个子像素中的第一扫描信号线41设置有截断第一扫描信号线41的第一断口K1，至少一个子像素中的第二扫描信号线42设置有截断第二扫描信号线42的第二断口K2，第一断口K1两侧的第一扫描信号线41通过第一信号连接电极91连接，第二断口K2两侧的第二扫描信号线42通过第二信号连接电极92连接。
在示例性实施方式中，第一断口K1和第一信号连接电极91可以设置在如下任意一个或多个位置：第一子像素P1，第二子像素P2，第三子像素P3，第四子像素P4，第二子像素P2和第三子像素P3之间的区域。第二断口K2和第二信号连接电极92可以设置在如下任意一个或多个位置：第一子像素P1，第二子像素P2，第三子像素P3，第四子像素P4，第二子像素P2和第三子像素P3之间的区域。例如，第一断口K1和第一信号连接电极91可以设置在第一子像素P1至第四子像素P4的至少一个子像素内，第二断口K2和第二信号连接电极92可以设置在第一子像素P1至第四子像素P4的至少一个子像素内。又如，第一断口K1和第一信号连接电极91可以设置在第一子像素P1至第四子像素P4的至少一个子像素内，第二断口K2和第二信号连接电极92可以设置在第二子像素P2和第三子像素P3之间的区域。再如，第一断口K1和第一信号连接电极91可以设置在第二子像素P2和第三子像素P3之间的区域，第二断口K2和第二信号连接电极92可以设置在第一子像素P1至第四子像素P4的至少一个子像素内。再如，第一断口K1和第一信号连接电极91可以设置在第二子像素P2和第三子像素P3之间的区域， 第二断口K2和第二信号连接电极92可以设置在第二子像素P2和第三子像素P3之间的区域。
在示例性实施方式中，在垂直于显示基板的方向上，显示基板可以包括在基底上叠设的透明导电层、第一导电层、第一绝缘层、半导体层、第二绝缘层、第二导电层、第三绝缘层和第三导电层。
在示例性实施方式中，透明导电层可以至少包括存储电容的第一极板，半导体层可以至少包括所述存储电容的第二极板，第一极板在基底上的正投影与第二极板在基底上的正投影至少部分交叠，形成透明的存储电容。第二导电层可以至少包括第一扫描信号线41和第二扫描信号线42，第三导电层可以至少包括第一电源线60、第一信号连接电极91和第二信号连接电极92，即第一信号连接电极91和第二信号连接电极92可以与第一电源线60同层设置，第一扫描信号线41和第二扫描信号线42可以与第一电源线60异层设置。
在示例性实施方式中，第一导电层还可以包括补偿连接电极83，第三导电层还可以包括第一补偿信号线81和第二补偿信号线82。
在示例性实施方式中，透明导电层可以至少包括存储电容的第一极板，第一导电层可以至少包括电源连接线21、补偿连接线22、遮挡层23和补偿连接电极83，半导体层可以至少包括存储电容的第二极板以及三个晶体管的有源层，第二导电层可以至少包括第一扫描信号线41、第二扫描信号线42以及三个晶体管的栅电极，第三导电层可以至少包括第一电源线60、数据信号线70、补偿信号线80、三个晶体管的第一极和第二极、第一信号连接电极91以及第二信号连接电极92。
在示例性实施方式中，第二晶体管的有源层在基底上的正投影位于遮挡层在基底上的正投影的范围之内。
在示例性实施方式中，第一扫描信号线41和第二扫描信号线42上可以设置有多个通孔，通孔在基底上的正投影与第一电源线60、数据信号线70和补偿信号线80在基底上的正投影至少部分重叠。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、 显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，以四个子像素(第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4)为例，显示基板的制备过程可以包括如下操作。
(11)形成透明导电层图案。在示例性实施方式中，形成透明导电层图案可以包括：在基底上沉积透明导电薄膜，通过图案化工艺对透明导电薄膜进行图案化，在基底上形成透明导电层图案，如图6所示。在示例性实施例中，透明导电层可以称为ITO层。
在示例性实施方式中，每个子像素的透明导电层图案可以至少包括存储电容的第一极板11、连接板12和连接线13。
在示例性实施方式中，第一极板11的形状可以为矩形状，矩形状的角部可以设置倒角，矩形状的边缘可以为折线，第一极板11可以设置在子像素第二方向Y的中部区域，第一极板11被配置为形成透明的存储电容的一个透明极板。
在示例性实施方式中，连接板12的形状可以为多边形状，连接板12可以设置在第一极板11第二方向Y的一侧，且与第一极板11连接，连接板12被配置为与后续形成的遮挡层连接。
在示例性实施方式中，连接线13的形状可以为沿着第二方向Y延伸的条形状，连接线13可以设置在第一极板11远离连接板12的一侧，且与第一极板11连接。连接线13远离第一极板11的端部可以设置有连接块13-1，连接块13-1的形状可以为沿着第一方向X延伸的条形状，且与连接线13连接，连接块13-1被配置为与后续形成的层间连接电极连接。
在示例性实施方式中，第一极板11、连接板12和连接线13可以为相互连接的一体结构。
(12)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上沉积第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，在透明导电层上形成第一导电层图案，如图7a和图7b所示，图7b为图7a中第一导电层的平面示意图。在示例性实施例中，第一导电层可以称为遮挡金属(SHL)层。
在示例性实施方式中，每个子像素中的第一导电层图案可以至少包括电源连接线21、补偿连接线22、遮挡层23和层间连接电极24。
在示例性实施方式中，电源连接线21的形状可以为沿着第一方向X延伸的条形状，电源连接线21复用为像素单元的电源横向连接线，通过与后续形成的第一电源线连接，向所在子像素的第二晶体管T2提供电源电压。
在示例性实施方式中，在第一方向X上相邻的子像素的电源连接线21可以为相互连接的一体结构。例如，第一子像素P1和第二子像素P2中的电源连接线21相互连接，第三子像素P3和第四子像素P3中的电源连接线21相互连接，但第二子像素P2和第三子像素P3中的电源连接线21没有连接。
在示例性实施方式中，补偿连接线22的形状可以为沿着第一方向X延伸的条形状，补偿连接线22复用为像素单元的补偿横向连接线，通过与后续形成的补偿信号线连接，向所在子像素的第三晶体管T3提供补偿电压。
在示例性实施方式中，在第一方向X上相邻的子像素的补偿连接线22可以为相互连接的一体结构。例如，第一子像素P1和第二子像素P2中的补偿连接线22相互连接，第三子像素P3和第四子像素P3中的补偿连接线22相互连接，但第二子像素P2和第三子像素P3中的补偿连接线22没有连接。
在示例性实施方式中，遮挡层23的形状可以为矩形状，可以设置在电源连接线21和补偿连接线22之间，遮挡层23被配置为对第二晶体管T2提供遮挡，避免光线对沟道产生影响，降低漏电流，从而避免光照对晶体管特性的影响，保证第二晶体管T2的电学性能。
在示例性实施方式中，遮挡层23在基底上的正投影可以位于连接板12在基底上的正投影的范围之内，且遮挡层23与连接板12直接搭接。
在示例性实施方式中，层间连接电极24的形状可以为矩形状，可以设置在遮挡层23和补偿连接线22之间，层间连接电极24被配置为与后续形成的第三晶体管T3的第二极连接。
在示例性实施方式中，层间连接电极24在基底上的正投影与连接线13的连接块13-1在基底上的正投影至少部分交叠，且层间连接电极24与连接块13-1直接搭接。
在示例性实施方式中，每个像素单元的透明导电层图案还可以包括补偿连接电极83。补偿连接电极83的形状可以为沿着第二方向Y延伸的条形状，补偿连接电极83可以设置在第一方向X上相邻的补偿连接线22之间，即补偿连接电极83可以设置在第二子像素P2和第三子像素P3之间，补偿连接电极83被配置为作为补偿信号线的连接电极，通过与后续形成的补偿信号线连接，将间隔设置的第一补偿信号线和第二补偿信号线连接起来。
(13)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在形成前述图案的基底上，依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖第一导电层的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，如图8a和图8b所示，图8b为图8a中半导体层的平面示意图。
在示例性实施方式中，每个子像素中的半导体层图案可以至少包括第一有源层31、第二有源层32、第三有源层33和第二极板34。
在示例性实施方式中，第二极板34的形状可以为矩形状，第二极板34在基底上的正投影与第一极板11在基底上的正投影至少部分交叠，第二极板34被配置为形成透明的存储电容的另一个透明极板，第一极板11和第二极 板34构成透明的存储电容。
在示例性实施方式中，第一有源层31可以作为第一晶体管T1的有源层，第二有源层32可以作为第二晶体管T2的有源层，第三有源层33可以作为第三晶体管T3的有源层，第一有源层31和第二有源层32可以设置在电源连接线21和第二极板34之间，第三有源层33可以设置在补偿连接线22和第二极板34之间。
在示例性实施方式中，第一有源层31、第二有源层32和第三有源层33均可以包括沟道区和位于沟道区两侧的第一区和第二区。
在示例性实施方式中，第一有源层31的形状可以呈“L”字形，第一有源层31的第一区31-1可以位于沟道区远离第二极板34的一侧，第一有源层31的第二区31-2可以位于沟道区靠近第二极板34的一侧，第一有源层31的第二区31-2在基底上的正投影与遮挡层23在基底上的正投影至少部分重叠。
在示例性实施方式中，第一有源层31的第二区31-2可以与第二极板34连接，第一有源层31和第二极板34可以为相互连接的一体结构。
在示例性实施方式中，第二有源层32的形状可以呈“I”字形，第二有源层32在基底上的正投影与遮挡层23在基底上的正投影至少部分重叠。第二有源层32的沟道区在基底上的正投影可以位于遮挡层23在基底上的正投影的范围之内，遮挡层23可以遮挡第二有源层32的沟道区，避免光线对沟道产生影响，降低漏电流，从而避免光照对晶体管特性的影响。第二有源层32的第一区32-1可以位于沟道区远离第二极板34的一侧，第二有源层32的第一区32-1在基底上的正投影可以位于遮挡层23在基底上的正投影的范围之内。第二有源层32的第二区32-2可以位于沟道区靠近第二极板34的一侧，第二有源层32的第二区32-2在基底上的正投影可以位于遮挡层23在基底上的正投影的范围之内。
在示例性实施方式中，第三有源层33的形状可以呈“I”字形，第三有源层33在基底上的正投影与第二极板34在基底上的正投影间隔设置，即第三有源层33与第二极板42之间没有交叠区域，有利于根据相关需求设计第三 晶体管的沟道宽长比。第三有源层33的第一区33-1可以位于沟道区远离第二极板34的一侧，第三有源层33的第一区33-1在基底上的正投影与补偿连接线22在基底上的正投影至少部分重叠。第三有源层33的第二区33-2可以位于沟道区靠近第二极板34的一侧，第三有源层33的第二区33-2在基底上的正投影与层间连接电极24在基底上的正投影至少部分重叠。
在示例性实施方式中，半导体层可以采用金属氧化物，如包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等。半导体层可以单层，或者可以是双层，或者可以是多层。
(14)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖半导体层的第二绝缘层，以及设置在第二绝缘层上的第二导电层图案，如图9a和图9b所示，图9b为图9a中第二导电层的平面示意图。在示例性实施例中，第二导电层可以称为栅金属(GATE)层。
在示例性实施方式中，每个像素单元中的第二导电层图案可以至少包括第一扫描信号线41、第二扫描信号线42、第二栅电极43、辅助电源线44、辅助数据线45和辅助补偿线46。
在示例性实施方式中，第一扫描信号线41的形状可以为沿着第一方向X延伸的条形状，第一扫描信号线41可以位于第二极板34第二方向Y的一侧，每个子像素的第一扫描信号线41上设置有第一栅电极41-1，第一栅电极41-1作为第一晶体管T1的栅电极，第一栅电极41-1在基底上的正投影与第一有源层31在基底上的正投影至少部分重叠。
在示例性实施方式中，第一扫描信号线41可以为等宽度设置，宽度为第一扫描信号线41第二方向Y的尺寸。第一扫描信号线41上可以设置有多个通孔，多个通孔在基底上的正投影与后续形成的第一电源线、数据信号线和补偿信号线在基底上的正投影至少部分重叠，多个通孔被配置为降低第一扫描信号线41与第一电源线、数据信号线和补偿信号线之间的寄生电容。
在示例性实施方式中，第二扫描信号线42的形状可以为沿着第一方向X延伸的条形状，第二扫描信号线42可以位于第二极板34远离第一扫描信号线41的一侧，第二扫描信号线42在基底上的正投影与每个子像素中的第三有源层33在基底上的正投影至少部分重叠，重叠区域的第二扫描信号线42可以作为第三晶体管T3的栅电极。
在示例性实施方式中，第二扫描信号线42可以为非等宽度设置，宽度为第二扫描信号线42第二方向Y的尺寸。第二扫描信号线42包括与第三有源层33相重叠的区域和与第三有源层33不相重叠的区域，与第三有源层33相重叠的区域的第二扫描信号线42的宽度可以小于与第三有源层33不相重叠的区域的第二扫描信号线42的宽度。与第三有源层33不相重叠的区域中，第二扫描信号线42上可以设置有多个通孔，多个通孔在基底上的正投影与后续形成的第一电源线、数据信号线和补偿信号线在基底上的正投影至少部分重叠，多个通孔被配置为降低第二扫描信号线42与第一电源线、数据信号线和补偿信号线之间的寄生电容。
在示例性实施方式中，第一扫描信号线41和第二扫描信号线42可以平行设置。
在示例性实施方式中，第一扫描信号线41和第二扫描信号线42均为非连续设置，在至少一个子像素中，第一扫描信号线41上设置有至少一个第一断口K1，第二扫描信号线42上设置有至少一个第二断口K2。
在示例性实施方式中，第一断口K1可以设置在如下任意一个或多个位置：第一子像素P1，第二子像素P2，第三子像素P3，第四子像素P4，第二子像素P2和第三子像素P3之间。第二断口K2可以设置在如下任意一个或多个位置：第一子像素P1，第二子像素P2，第三子像素P3，第四子像素P4，第二子像素P2和第三子像素P3之间。
在示例性实施方式中，至少一个第一断口K1可以设置在第一子像素P1，第一断口K1将第一扫描信号线41断开，形成非连续结构的第一扫描信号线41。在示例性实施方式中，第一断口K1两侧的第一扫描信号线41可以通过后续形成的第一信号连接电极相互连接，实现第一扫描信号的传输。
在示例性实施方式中，至少一个第二断口K2可以设置在第二子像素P2和第三子像素P3之间，第二断口K2将第二扫描信号线42断开，形成非连续结构的第二扫描信号线42。在示例性实施方式中，第二断口K2两侧的第二扫描信号线42可以通过后续形成的第二信号连接电极相互连接，实现第二扫描信号的传输。
在示例性实施方式中，补偿连接电极83可以设置在第二断口K2内，补偿连接电极83在基底上的正投影与第二断口K2在基底上的正投影至少部分交叠。
在示例性实施方式中，第二栅电极43的形状可以为沿着第一方向X延伸的条形状，第二栅电极43可以作为第二晶体管T2的栅电极。在每个子像素内，一方面，第二栅电极43在基底上的正投影与第二有源层32在基底上的正投影至少部分重叠，另一方面，第二栅电极43在基底上的正投影与第一有源层31的第二区31-2至少部分重叠。
在示例性实施方式中，辅助电源线44的形状可以为沿着第二方向Y延伸的条形状，可以分别设置在第一子像素P1和第四子像素P4内。在第一子像素P1内，辅助电源线44位于第二极板34第一方向X的反方向的一侧。在第四子像素P4内，辅助电源线44位于第二极板34第一方向X的一侧。辅助电源线44被配置为与后续形成的第一电源线连接，形成双层走线，保证电源信号传输的可靠性，并降低第一电源线的电阻。
在示例性实施方式中，辅助数据线45的形状可以为沿着第二方向Y延伸的条形状，可以分别设置在每个子像素内。在第一子像素P1和第三子像素P3内，辅助数据线45位于第二极板34第一方向X的一侧。在第二子像素P2和第四子像素P4内，辅助数据线45位于第二极板34第一方向X的反方向的一侧。辅助数据线45被配置为与后续形成的数据信号线连接，形成双层走线，保证数据信号传输的可靠性，并降低数据信号线的电阻。
在示例性实施方式中，辅助补偿线46的形状可以为沿着第二方向Y延伸的条形状，可以设置在第二子像素P2和第三子像素P3之间。辅助补偿线46被配置为与后续形成的补偿信号线连接，形成双层走线，保证补偿信号传输的可靠性，并降低补偿信号线的电阻。
在示例性实施方式中，辅助电源线44、辅助数据线45和辅助补偿线46的主体部分可以平行设置。
在示例性实施方式中，第一子像素P1和第四子像素P4内的第二栅电极43可以相对于辅助补偿线46镜像对称设置，第二子像素P2和第三子像素P3内的第二栅电极43可以相对于辅助补偿线46镜像对称设置。
在示例性实施方式中，第一子像素P1和第四子像素P4内的辅助电源线44可以相对于辅助补偿线46镜像对称设置，第二扫描信号线42可以相对于辅助补偿线46镜像对称设置。
在示例性实施方式中，本次工艺还包括导体化处理。导体化处理是在形成第二导电层图案后，利用第二导电层作为遮挡进行等离子体处理，被第二导电层遮挡的半导体层作为晶体管的沟道区域，未被第二导电层遮挡的半导体层被处理成导体化层，形成导体化的第二极板34和导体化的源漏区域。
(15)形成第三绝缘层图案。在示例性实施例中，形成第三绝缘层图案可以包括：在形成前述图案的基底上，沉积第三绝缘薄膜，采用图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第二导电层的第三绝缘层，第三绝缘层上设置有多个过孔，如图10所示。
在示例性实施方式中，多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10、第十一过孔V11、第十三过孔V13、第十四过孔V14、第十五过孔V15、第十六过孔V16、第十七过孔V17和第十八过孔V18。
在示例性实施例中，第一过孔V1可以设置在每个子像素，第一过孔V1在基底上的正投影位于第一有源层的第一区在基底上的正投影的范围之内，第一过孔V1内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面，第一过孔V1被配置为使后续形成的数据信号线与通过该过孔与第一有源层的第一区连接。
在示例性实施例中，第二过孔V2可以设置在每个子像素，第二过孔V2在基底上的正投影位于第一有源层的第二区在基底上的正投影的范围之内，且第二过孔V2在基底上的正投影与第二栅电极43在基底上的正投影至少部 分重叠，第二过孔V2内的第三绝缘层和第二绝缘层被刻蚀掉，同时暴露出第一有源层的第二区的表面和第二栅电极43的表面。第二过孔V2为转接过孔，转接过孔由两个半孔组成，一个半孔形成在第一有源层的第二区上，另一个半孔形成在第二栅电极43上，使得两个半孔组成的转接过孔同时暴露出第一有源层的第二区的表面和第二栅电极43的表面。在示例性实施例中，第二过孔V2被配置为使后续形成的第一晶体管T1的第二极通过该过孔同时与第二栅电极43和第一有源层的第二区连接。
在示例性实施例中，第三过孔V3可以设置在每个子像素，第三过孔V3在基底上的正投影位于第二有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层的第一区的表面，第三过孔V3被配置为使后续形成的第一电源线通过该过孔与第二有源层的第一区连接。
在示例性实施例中，第四过孔V4可以设置在每个子像素，一方面，第四过孔V4在基底上的正投影与第二有源层的第二区在基底上的正投影至少部分重叠，另一方面，第四过孔V4在基底上的正投影与遮挡层23在基底上的正投影至少部分重叠，第四过孔V4内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，同时暴露出第二有源层的第二区的表面和遮挡层23的表面，第四过孔V4被配置为使后续形成的第二晶体管T2的第二极通过该过孔同时与第二有源层的第二区和遮挡层23连接。
在示例性实施例中，第五过孔V5可以设置在每个子像素，一方面，第五过孔V5在基底上的正投影与第三有源层的第一区在基底上的正投影至少部分重叠，另一方面，第五过孔V5在基底上的正投影与补偿连接线22在基底上的正投影至少部分重叠，第五过孔V5内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，同时暴露出第三有源层的第一区的表面和补偿连接线22的表面，第五过孔V5被配置为使后续形成的第三晶体管T3的第一极通过该过孔同时与补偿连接线22和第三有源层的第一区连接。
在示例性实施例中，第六过孔V6可以设置在每个子像素，一方面，第六过孔V6在基底上的正投影与第三有源层的第二区在基底上的正投影至少部分重叠，另一方面，第六过孔V6在基底上的正投影与层间连接电极24在 基底上的正投影至少部分重叠，第六过孔V6内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，同时暴露出第三有源层的第二区的表面和层间连接电极24的表面，第六过孔V6被配置为使后续形成的第三晶体管T3的第二极通过该过孔同时与层间连接电极24和第三有源层的第二区连接。
在示例性实施例中，第七过孔V7可以设置在第一子像素P1和第四子像素P4，第七过孔V7在基底上的正投影位于电源连接线21的第一端在基底上的正投影的范围之内，第七过孔V7内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出电源连接线21的第一端的表面，第七过孔V7被配置为使后续形成的第一电源线通过该过孔与电源连接线21的第一端连接。
在示例性实施例中，第八过孔V8可以设置在第二子像素P2和第三子像素P3，第八过孔V8在基底上的正投影位于电源连接线21的第二端在基底上的正投影的范围之内，第八过孔V8内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出电源连接线21的第二端的表面，第八过孔V8被配置为使后续形成的第二晶体管T2的第一极通过该过孔与电源连接线21的第二端连接。
在示例性实施例中，第九过孔V9可以设置在第一子像素P1和第四子像素P4，第九过孔V9在基底上的正投影位于辅助电源线44在基底上的正投影的范围之内，第九过孔V9内的第三绝缘层被刻蚀掉，暴露出辅助电源线44的表面，第九过孔V9被配置为使后续形成的第一电源线通过该过孔与辅助电源线44连接。在示例性实施例中，第九过孔V9可以包括多个，多个第九过孔V9可以沿着第二方向Y依次排列，以增加第一电源线与辅助电源线44的连接可靠性。
在示例性实施例中，第十过孔V10可以设置在每个子像素，第十过孔V10在基底上的正投影位于辅助数据线45在基底上的正投影的范围之内，第十过孔V10内的第三绝缘层被刻蚀掉，暴露出辅助数据线45的表面，第十过孔V10被配置为使后续形成的数据信号线通过该过孔与辅助数据线45连接。在示例性实施例中，第十过孔V10可以包括多个，多个第十过孔V10可以沿着第二方向Y依次排列，以增加数据信号线与辅助数据线45的连接可靠性。
在示例性实施例中，第十一过孔V11可以设置在第二子像素P2和第三子像素P3之间，第十一过孔V11在基底上的正投影位于辅助补偿线46在基底上的正投影的范围之内，第十一过孔V11内的第三绝缘层被刻蚀掉，暴露出辅助补偿线46的表面，第十一过孔V11被配置为使后续形成的补偿信号线通过该过孔与辅助补偿线46连接。在示例性实施例中，第十一过孔V11可以包括多个，多个第十一过孔V11可以沿着第二方向Y依次排列，以增加补偿信号线与辅助补偿线46的连接可靠性。
在示例性实施例中，第十三过孔V13和第十四过孔V14可以设置在第一子像素P1，第十三过孔V13在基底上的正投影可以位于第一断口K1一侧的第一扫描信号线41在基底上的正投影的范围之内，第十四过孔V14在基底上的正投影可以位于第一断口K1另一侧的第一扫描信号线41在基底上的正投影的范围之内，第十三过孔V13和第十四过孔V14内的第三绝缘层被刻蚀掉，分别暴露出第一断口K1两侧的第一扫描信号线41的表面，第十三过孔V13和第十四过孔V14被配置为使后续形成的第一信号连接电极通过该过孔与第一扫描信号线41连接。
在示例性实施例中，第十五过孔V15可以设置在第二子像素P2，第十六过孔V16可以设置在第三子像素P3，第十五过孔V15在基底上的正投影可以位于第二断口K2一侧的第二扫描信号线42在基底上的正投影的范围之内，第十六过孔V16在基底上的正投影可以位于第二断口K2另一侧的第二扫描信号线42在基底上的正投影的范围之内，第十五过孔V15和第十六过孔V16内的第三绝缘层被刻蚀掉，分别暴露出第二断口K2两侧的第二扫描信号线42的表面，第十五过孔V15和第十六过孔V16被配置为使后续形成的第二信号连接电极通过该过孔与第二扫描信号线42连接。
在示例性实施例中，第十七过孔V17可以设置在第二子像素P2和第三子像素P3之间，第十七过孔V17在基底上的正投影可以位于补偿连接电极83的第一端在基底上的正投影的范围之内，第十七过孔V17内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出补偿连接电极83的第一端的表面，第十七过孔V17被配置为使后续形成的补偿信号线通过该过孔与补偿连接电极83的第一端连接。
在示例性实施例中，第十八过孔V18可以设置在第二子像素P2和第三子像素P3之间，第十八过孔V18在基底上的正投影可以位于补偿连接电极83的第二端在基底上的正投影的范围之内，第十八过孔V18内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出补偿连接电极83的第二端的表面，第十八过孔V18被配置为使后续形成的补偿信号线通过该过孔与补偿连接电极83的第二端连接。
(16)形成第三导电层图案。在示例性实施例中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第三绝缘层上的第三导电层，如图11a和图11b所示，图11b为图11a中第三导电层的平面示意图。在示例性实施例中，第三导电层可以称为源漏金属(SD)层。
在示例性实施方式中，每个像素单元中的第三导电层图案至少包括：第一连接电极51、第二连接电极52、第三连接电极53、第四连接电极54、第五连接电极55、第六连接电极56、第一电源线60、数据信号线70、补偿信号线80、第一信号连接电极91和第二信号连接电极92。
在示例性实施例中，第一电源线60可以分别设置在第一子像素P1和第四子像素P4，第一电源线60的形状可以为主体部分沿着第二方向Y延伸的线形状。一方面，第一电源线60通过第三过孔V3与第二有源层的第一区连接，实现将电源信号写入第二晶体管T2，另一方面，第一电源线60通过第七过孔V7与电源连接线21的第一端连接，第一电源线60将电源信号传输给电源连接线21，使得电源连接线21可以将电源信号分别传输到第二子像素P2和第三子像素P3，又一方面，第一电源线60通过多个第九过孔V9与辅助电源线44连接，使得第一电源线60和辅助电源线44形成双层走线。
在示例性实施方式中，第一电源线60可以为等宽度的直线或折线，或者为非等宽度的直线或折线，采用变宽度的直线或折线，不仅可以便于像素结构的布局，而且可以降低寄生电容。
在示例性实施例中，数据信号线70分别设置在每个子像素，数据信号线70的形状可以为主体部分沿着第二方向Y延伸的线形状。一方面，数据信号线70通过第一过孔V1与第一有源层的第一区连接，实现将数据信号写入第 一晶体管T1，另一方面，数据信号线70通过多个第十过孔V10与辅助数据线45连接，使得数据信号线70和辅助数据线45形成双层走线。
在示例性实施方式中，数据信号线70可以为等宽度的直线或折线，或者为非等宽度的直线或折线，采用变宽度设置的直线或折线，不仅可以便于像素结构的布局，而且可以降低寄生电容。
在示例性实施例中，补偿信号线设置在第二子像素P2和第三子像素P3之间，补偿信号线可以包括分别设置第二信号连接电极92第二方向Y两侧的第一补偿信号线81和第二补偿信号线82，第一补偿信号线81和第二补偿信号线82的形状可以为主体部分沿着第二方向Y延伸的条形状，形成间隔设置的补偿信号线。
在示例性实施例中，第一补偿信号线81通过第十七过孔V17与补偿连接电极83的第一端连接，第二补偿信号线82通过第十八过孔V18与补偿连接电极83的第二端连接，使得第二信号连接电极92两侧的第一补偿信号线81和第二补偿信号线82通过补偿连接电极83实现了相互连接。
在示例性实施例中，第二补偿信号线82还可以通过多个第十一过孔V11与辅助补偿线46连接，使得第二补偿信号线82和辅助补偿线46形成双层走线。
在示例性实施方式中，第一补偿信号线81和第二补偿信号线82可以为等宽度的直线或折线，或者为非等宽度的直线或折线，采用变宽度设置的直线或折线，不仅可以便于像素结构的布局，而且可以降低寄生电容。
在示例性实施例中，第一连接电极51的形状可以为矩形状，可以分别设置在每个子像素中，每个子像素中的第一连接电极51通过第二过孔V2同时与第一有源层的第二区和第二栅电极连接。在示例性实施例中，第一连接电极51可以作为第一晶体管T1的第二极，由于第一有源层的第二区与第二极板34连接，因而第一连接电极51使得第一晶体管T1的第二极、第二栅电极43和第二极板34具有相同的电位，即像素驱动电路中第一节点N1的电位。
在示例性实施例中，第二连接电极52的形状可以为矩形状，可以分别设置在每个子像素中，每个子像素中的第二连接电极52通过第四过孔V4同时 与第二有源层的第二区和遮挡层23连接。在示例性实施例中，第二连接电极52可以作为第二晶体管T2的第二极，由于遮挡层23与连接板12连接，连接板12与第一极板11连接，因而第二连接电极52使得第二晶体管T2的第二极和第一极板11具有相同的电位。
在示例性实施例中，第三连接电极53的形状可以为矩形状，可以分别设置在每个子像素中，每个子像素中的第三连接电极53通过第六过孔V6同时与第三有源层的第二区和层间连接电极连接。在示例性实施例中，第三连接电极53可以作为第三晶体管T3的第二极，由于层间连接电极24与连接线13连接，连接线13与第一极板11连接，因而第三连接电极53使得第三晶体管T3的第二极和第一极板11具有相同的电位。
在示例性实施例中，由于第二连接电极52使得第一极板11与第二晶体管T2的第二极具有相同的电位，第三连接电极53使得第一极板11与第三晶体管T3的第二极具有相同的电位，因而第二晶体管T2的第二极、第三晶体管T3的第二极和第一极板11具有相同的电位，即像素驱动电路中第二节点N2的电位。
在示例性实施例中，第四连接电极54的形状可以为矩形状，可以分别设置在每个子像素中，每个子像素中的第四连接电极54通过该子像素的第五过孔V5同时与第三有源层的第一区和补偿连接线22连接。在示例性实施例中，第四连接电极54可以作为第三晶体管T3的第一极，由于补偿连接线22与第一补偿信号线81连接，因而第四连接电极54可以将补偿信号写入每个子像素的第三晶体管T3的第一极。
在示例性实施例中，第五连接电极55的形状可以为沿着第一方向X延伸的条形状，可以分别设置在第二子像素P2和第三子像素P3中，第五连接电极55的第一端与第一补偿信号线81连接，第五连接电极55的第二端沿着第一方向X的反方向延伸到第二子像素P2或者沿着第一方向X延伸到第三子像素P3，与所在子像素的第四连接电极54连接。在示例性实施例中，第五连接电极55可以作为辅助连接线，由于第五连接电极55与第一补偿信号线81连接，第四连接电极54与第五连接电极55，补偿连接线22与第四连接电极54连接，因而实现了补偿连接线22与第一补偿信号线81的连接，第 一补偿信号线81将补偿信号传输给补偿连接线22。
在示例性实施例中，第二子像素P2和第三子像素P3中的第一补偿信号线81、第四连接电极54和第五连接电极55可以为相互连接的一体结构。
在示例性实施例中，第六连接电极56的形状可以为沿着第二方向Y延伸的条形状，可以分别设置在第二子像素P2和第三子像素P3中，第六连接电极56的第一端通过第八过孔V8与电源连接线21连接，第六连接电极56的第二端通过该子像素的第三过孔V3与第二有源层的第一区连接。在示例性实施例中，第六连接电极56可以作为第二晶体管T2的第一极，由于电源连接线21与第一电源线60连接，因而第六连接电极56可以将电源信号写入第二子像素P2和第三子像素P3的第二晶体管T2的第一极。
在示例性实施例中，第一信号连接电极91的形状可以为沿着第一方向X延伸的条形状，可以设置在第一子像素P1中，第一信号连接电极91的第一端通过第十三过孔V13与位于第一断口K1一侧的第一扫描信号线41连接，第一信号连接电极91的第二端通过第十四过孔V14与位于第一断口K1另一侧的第一扫描信号线41连接，使得第一断口K1两侧的第一扫描信号线41通过第一信号连接电极91实现了相互连接。
在示例性实施方式中，第一信号连接电极92可以具有第一长度L1，第一电源线60具有宽度M。第一长度L1可以为第一信号连接电极91第一方向X的尺寸，即第一信号连接电极91延伸方向的尺寸。宽度M可以为第一电源线60第二方向Y的尺寸，即垂直于第一电源线60延伸方向的尺寸。在示例性实施方式中，宽度M可以为第一电源线60第二方向Y的最大尺寸，或者，宽度M可以为第一电源线60第二方向Y的平均尺寸。
在示例性实施方式中，第一信号连接电极91的第一长度L1可以大于第一电源线60的宽度M。
在示例性实施方式中，至少一个子像素具有子像素宽度，子像素宽度可以为子像素第一方向X的尺寸，第一信号连接电极91的第一长度L1可以小于子像素宽度。
在示例性实施方式中，第一信号连接电极91的第一长度L1可以约为子像素宽度的50％至80％。
在示例性实施例中，第二信号连接电极92的形状可以为沿着第一方向X延伸的条形状，可以设置在第二子像素P2和第三子像素P3之间，第二信号连接电极92的第一端通过第十五过孔V15与位于第二断口K2一侧的第二扫描信号线42连接，第二信号连接电极92的第二端通过第十六过孔V16与位于第二断口K2另一侧的第二扫描信号线42连接，使得第二断口K2两侧的第二扫描信号线42通过第二信号连接电极92实现了相互连接。
在示例性实施例中，第二信号连接电极92上可以设置有至少一个通孔，通孔在基底上的正投影与补偿连接电极83通孔被配置为降低第二信号连接电极92与补偿连接电极83之间的寄生电容，即降低第二扫描信号线与补偿信号线之间的寄生电容。
在示例性实施方式中，第二信号连接电极92具有第二长度L2，第二长度L2可以为第二信号连接电极92第一方向X的尺寸，即第二信号连接电极92延伸方向的尺寸。
在示例性实施方式中，第二信号连接电极92的第二长度L2可以大于第一电源线60的宽度M。
在示例性实施方式中，第二信号连接电极92的第二长度L2可以小于子像素宽度。
在示例性实施方式中，第二信号连接电极92的第二长度L2可以约为子像素宽度的50％至80％。
本公开示例性实施例通过在每个子像素中设置沿着第二方向Y延伸的数据信号线70，数据信号线70通过过孔与本子像素的第一晶体管T1连接，实现了将数据信号分别写入四个子像素的第一晶体管T1的第一极。
本公开示例性实施例通过在像素单元中设置沿着第二方向Y延伸的两条第一电源线60和沿着第一方向X延伸的两条电源连接线21，实现了将电源信号分别写入四个子像素的第二晶体管T2。其中，在第一子像素P1和第四子像素P4，第一电源线60分别通过过孔与第二晶体管T2的第一极直接连接。 在第二子像素P2和第三子像素P3，第一电源线60分别通过第六连接电极56与第二晶体管T2的第一极连接。
本公开示例性实施例通过在像素单元中设置主体部分沿着第二方向Y延伸的一条补偿信号线(通过补偿连接电极83连接的第一补偿信号线81和第二补偿信号线82)和沿着第一方向X延伸的两条补偿连接线22，实现了将补偿信号分别写入四个子像素的第三晶体管T3。其中，在第二子像素P2和第三子像素P3，补偿信号线分别通过第五连接电极55和第四连接电极54与第三晶体管T3的第一极连接。在第一子像素P1和第四子像素P4，补偿信号线分别通过补偿连接线22和第四连接电极54与第三晶体管T3的第一极连接。本公开通过设置一条补偿信号线向四个子像素提供补偿信号，可以保证补偿信号在写入晶体管前RC延迟基本上相同，保证了显示均一性。
本公开示例性实施例在第一扫描信号线上设置至少一个第一断口，第一断口两侧的第一扫描信号线通过第一信号连接电极相互连接。与显示基板采用连续的扫描信号线相比，本公开示例性实施例通过将第一扫描信号线分成多段，第一信号连接电极的第一长度大于第一电源线的宽度，不仅有效减小了干刻过程中扫描信号线产生的静电量，而且避免了因静电集聚导致击穿晶体管沟道的情况，有效避免了显示装置出现边缘暗点，在保证第一扫描信号连续传输的前提下，提高了良品率，提高了显示品质。
本公开示例性实施例在第二扫描信号线上设置至少一个第二断口，第二断口两侧的第二扫描信号线通过第二信号连接电极相互连接。与显示基板采用连续的扫描信号线相比，本公开示例性实施例通过将第二扫描信号线分成多段，第二信号连接电极的第二长度大于第二电源线的宽度，不仅有效减小了干刻过程中扫描信号线产生的静电量，而且避免了因静电集聚导致击穿晶体管沟道的情况，有效避免了显示装置出现边缘暗点，在保证第二扫描信号连续传输的前提下，提高了良品率，提高了显示品质。
本公开示例性实施例通过将第二断口设置在第二子像素P2和第三子像素P3之间，将补偿信号线分成多段，补偿信号线通过补偿连接电极实现了相互连接，有效减小了干刻过程中补偿信号线产生的静电量，而且避免了因静电集聚导致击穿晶体管沟道的情况，有效避免了显示装置出现边缘暗点， 在保证补偿信号线连续传输的前提下，提高了良品率，提高了显示品质。
(17)形成平坦层图案。在示例性实施例中，形成平坦层图案可以包括：在形成前述图案的基底上，涂覆平坦薄膜，采用图案化工艺对平坦薄膜进行图案化，形成覆盖第三导电层的平坦层图案，平坦层上开设有多个过孔，多个过孔至少包括位于每个子像素中第二十一过孔V21，如图12所示。
在示例性实施方式中，第二十一过孔V21在基底上的正投影位于第二连接电极52在基底上的正投影的范围之内，第二十一过孔V21内的平坦层被去掉，暴露出第二连接电极52的表面，第二十一过孔V21被配置为使后续形成的阳极通过该过孔与第二连接电极52连接。
在示例性实施方式中，显示基板可以包括第四绝缘层和彩膜层，在形成有前述图案的基底上，先形成第四绝缘层，然后在第四绝缘层上形成彩膜层，随后涂覆平坦薄膜，采用图案化工艺对平坦薄膜和第四绝缘薄膜进行图案化，形成覆盖第三导电层的第四绝缘层、设置在第四绝缘层上的彩膜层以及覆盖彩膜层的平坦层图案，平坦层和第四绝缘层上开设有多个过孔。
(18)形成阳极导电层图案。在示例性实施例中，形成阳极导电层图案可以包括：在形成前述图案的基底上，沉积阳极导电薄膜，采用图案化工艺对阳极导电薄膜进行图案化，形成设置在平坦层上的阳极导电层图案，阳极导电层图案至少包括位于每个子像素中阳极301，如图13所示。
在示例性实施方式中，阳极导电层图案可以包括位于第一子像素P1中的红色阳极、位于第二子像素P2中的白色阳极、位于第三子像素P3中的蓝色阳极和位于第四子像素P4中的绿色阳极，每个子像素中的阳极通过第二十一过孔V21与第二连接电极52连接。由于第二连接电极52作为第二晶体管T2的第二极，因而实现了阳极301与第二晶体管T2的第二极的连接。
在示例性实施方式中，阳极301可以为沿着第二方向Y延伸的条形状，每个子像素中的阳极第二方向Y的一侧设置有凸起部，凸起部通过第二十一过孔V21与第二连接电极52连接。
在示例性实施方式中，每个子像素中的阳极在基底上的正投影包含所在子像素中的存储电容在基底上的正投影。
(19)形成像素定义层图案。在示例性实施例中，形成像素定义层图案可以包括：在形成前述图案的基底上涂覆像素定义薄膜，采用图案化工艺对像素定义薄膜进行图案化，形成像素定义层图案，像素定义层图案至少包括位于每个子像素中像素开口302K，如图14所示。
在示例性实施例中，不同子像素的像素开口302K的形状和面积可以不同。本公开示例性实施例通过将四个子像素设计成不同开口率，可以适应不同子像素彩膜层的透过率，使得四个子像素的发光器件可以在不同电流时出射相同亮度，最大限度地优化了四个子像素发光器件的寿命，保证了产品寿命。
在示例性实施方式中，四个子像素的像素开口的形状可以相同，或者可以不同，四个子像素的像素开口的面积可以相同，或者可以不同。
在示例性实施方式中，像素开口的形状可以包括如下任意一种或多种：三角形、矩形、梯形、平行四框形、五框形、六框形、圆形和椭圆形。
在示例性实施例中，每个子像素中的像素开口302K在基底上的正投影与所在子像素中存储电容在基底上的正投影至少部分重叠。
在示例性实施例中，每个子像素中存储电容在基底上的正投影可以位于所在子像素中像素开口302K在基底上的正投影的范围之内。
在示例性实施例中，后续制备流程可以包括：采用蒸镀或喷墨打印工艺形成有机发光层，有机发光层通过像素开口与阳极连接，在有机发光层上形成阴极，阴极与有机发光层连接。形成封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
至此，在基底上制备完成驱动电路层、设置在驱动电路层上的发光结构层和设置在发光结构层上的，封装结构层。在垂直于显示基板的平面内，驱动电路层可以包括在基底上依次叠设的透明导电层、第一导电层、第一绝缘层、半导体层、第二绝缘层、第二导电层、第三绝缘层、第三导电层和平坦层。发光结构层可以包括在阳极、像素定义层、有机发光层和阴极，封装结 构层可以包括叠设的第一封装层、第二封装层和第三封装层。
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
在示例性实施方式中，透明导电层和阳极导电层可以采用透明导电材料，如氧化铟锡ITO或氧化铟锌IZO等。第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层和第三绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，第二绝缘层称为栅绝缘(GI)层，第三绝缘层称为层间绝缘(ILD)层。平坦层可以采用有机材料，如树脂等，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯。
如图6至图14所示，本公开示例性实施例所提供的显示基板可以包括：
基底；
设置在基底上的透明导电层，透明导电层至少包括第一极板11；
设置在透明导电层上的第一导电层，第一导电层至少包括电源连接线21、补偿连接线22、遮挡层23和补偿连接电极83，遮挡层23与第一极板11连接；
覆盖第一导电层的第一绝缘层；
设置在第一绝缘层上的半导体层，半导体层至少包括第一有源层31、第二有源层32、第三有源层33和第二极板34，第一有源层31和第二极板34可以为相互连接的一体结构，第二极板34与第一极板11构成透明的存储电容；
覆盖半导体层的第二绝缘层；
设置在第二绝缘层上的第二导电层，第二导电层至少包括第一扫描信号线41、第二扫描信号线42和第二栅电极43，第一扫描信号线41上设置有至少一个第一断口K1，第二扫描信号线42上设置有至少一个第二断口K2；
覆盖第二导电层的第三绝缘层，第三绝缘层开设有多个过孔；
设置在第三绝缘层上的第三导电层，第三导电层至少包括第一电源线60、数据信号线70、补偿信号线的第一补偿信号线81和第二补偿信号线81、第一信号连接电极91以及第二信号连接电极92，第一信号连接电极91与第一断口K1两侧第一扫描信号线41连接，第二信号连接电极92与第二断口K2两侧的第二扫描信号线42，第一补偿信号线81和第二补偿信号线81通过补偿连接电极83相互连接；
覆盖第三导电层的平坦层，其上开设有多个过孔；
设置在平坦层上的阳极导电层，阳极导电层至少包括阳极301；
像素定义层，其上开设有暴露出阳极301的像素开口302K。
随着显示技术的发展，超大尺寸显示装置的应用越来越广泛。研究表明，由于超大尺寸显示装置的扫描线较长，在干刻过程会出现大量静电，静电集聚会击穿晶体管的沟道，导致面板发生边缘暗点，影响产品良率。本公开示例性实施例提供了一种将扫描信号线分成多段的显示基板，在第一扫描信号线上设置至少一个第一断口，第一断口两侧的第一扫描信号线通过第一信号连接电极相互连接，在第二扫描信号线上设置至少一个第二断口，在第二断口两侧的第二扫描信号线通过第二信号连接电极相互连接，不仅有效减小了干刻过程中扫描信号线产生的静电量，而且避免了因静电集聚导致击穿晶体管沟道的情况，有效避免了显示装置出现边缘暗点，在保证扫描信号连续传输的前提下，提高了良品率，提高了显示品质。
本公开示例性实施例显示基板通过采用透明存储电容，存储电容由透明的透明导电层和透明的半导体层组成，由于光线可以透过透明存储电容出射，因而存储电容可以设置在像素开口内，有效增加了存储电容的电容量，有效增加了像素开口率。本公开的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
图15为本公开示例性实施例另一种显示基板的结构示意图，示意了一种底发射显示基板中一个像素单元(四个子像素)的驱动电路层的结构。如图15所示，本实施例显示基板的主体结构与前述实施例显示基板的主体结构基本上相同，所不同的是，第一扫描信号线41上设置的第一断口K1通过第一信号连接电极91连接，第二扫描信号线42上的第二断口K2通过第三信号连接电极93、第四信号连接电极94和第五信号连接电极95连接。
在示例性实施方式中，第一扫描信号线41、第一断口K1和第一信号连接电极91的结构可以与前述实施例基本上相同。
在示例性实施方式中，第二扫描信号线42设置有截断第二扫描信号线42的第二断口K2，第二断口K2可以设置在第二子像素P2和第三子像素P3之间，第四信号连接电极94可以设置在第二子像素P2，第五信号连接电极95可以设置在第三子像素P3，第三信号连接电极93的第一端一方面通过过孔与第四信号连接电极94连接，另一方面通过过孔与第二断口K2第二子像素P2一侧的第二扫描信号线42连接，第三信号连接电极93的第二端一方面通过过孔与第五信号连接电极95连接，另一方面通过过孔与第二断口K2第三子像素P3一侧的第二扫描信号线42连接，使得第二断口K2两侧的第二扫描信号线42通过第四信号连接电极94、第三信号连接电极93和第五信号连接电极95实现连接，实现了第二扫描信号线42的连续传输。
在示例性实施方式中，第四信号连接电极94和第五信号连接电极95可以与第一电源线60同层设置，第一扫描信号线41和第二扫描信号线42可以与第一电源线60异层设置。
在示例性实施方式中，第三信号连接电极93具有第三长度L3，第三长度L2可以大于第一电源线60的宽度M。
在示例性实施方式中，第三信号连接电极93的第三长度L3可以小于子像素宽度。
在示例性实施方式中，第三信号连接电极93的第三长度L3可以约为子像素宽度的50％至80％。
在示例性实施方式中，第三信号连接电极93在显示基板上的正投影与第一电源线60和数据信号线70在显示基板上的正投影没有交叠。
在示例性实施方式中，补偿信号线80可以为连续设置的线形状，补偿信号线80在显示基板上的正投影与第三信号连接电极93在显示基板上的正投影至少部分交叠。
在示例性实施方式中，第三信号连接电极93上设置有至少一个通孔，通孔在显示基板上的正投影与补偿信号线80在显示基板上的正投影至少部分重叠。
在示例性实施方式中，在垂直于显示基板的方向上，显示基板可以包括在基底上叠设的透明导电层、第一导电层、第一绝缘层、半导体层、第二绝缘层、第二导电层、第三绝缘层和第三导电层。透明导电层可以至少包括存储电容的第一极板，第一导电层可以至少包括电源连接线21、补偿连接线22、遮挡层23第三信号连接电极93，半导体层可以至少包括存储电容的第二极板以及三个晶体管的有源层，第二导电层可以至少包括第一扫描信号线41、第二扫描信号线42以及三个晶体管的栅电极，第三导电层可以至少包括第一电源线60、数据信号线70、补偿信号线80、三个晶体管的第一极和第二极、第一信号连接电极91、第四信号连接电极94和第五信号连接电极95。
在示例性实施方式中，本示例性实施例显示基板的制备过程可以包括如下操作。
(21)形成透明导电层图案。在示例性实施方式中，形成透明导电层图案可以与前述实施例步骤(11)基本上相同，所形成的透明导电层结构与前述实施例的透明导电层结构基本上相同。
(22)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以与前述实施例步骤(12)基本上相同，所形成的第一导电层图案可以 至少包括电源连接线21、补偿连接线22、遮挡层23、层间连接电极24和第三信号连接电极93，如图16所示。
在示例性实施方式中，电源连接线21、补偿连接线22、遮挡层23和层间连接电极24的结构与前述实施例基本上相同，这里不再赘述。
在示例性实施方式中，第三信号连接电极93的形状可以为沿着第一方向X延伸的条形状，可以设置在第二子像素P2和第三子像素P3之间，第三信号连接电极93被配置为通过后续形成的第四信号连接电极和第五信号连接电极使后续形成的第二断口两侧的第二扫描信号线连接起来。
在示例性实施例中，第三信号连接电极93上可以设置有至少一个通孔，通孔在基底上的正投影与后续形成的补偿信号线在基底上的正投影至少部分重叠，以降低第三信号连接电极与补偿信号线之间的寄生电容。
在示例性实施方式中，第三信号连接电极93具有第三长度L3，第三长度L3可以为第三信号连接电极93第一方向X的尺寸，即第三信号连接电极93延伸方向的尺寸。
在示例性实施方式中，第三信号连接电极93的第三长度L3可以大于后续形成的第一电源线60的宽度。
在示例性实施方式中，第三信号连接电极93的第三长度L3可以小于子像素宽度。
在示例性实施方式中，第三信号连接电极93的第三长度L3可以约为子像素宽度的50％至80％。
(23)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以与前述实施例步骤(13)基本上相同，所形成的半导体层结构与前述实施例的半导体层结构基本上相同，如图17所示。
(24)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以与前述实施例步骤(14)基本上相同，所形成的第二导电层结构与前述实施例的第二导电层结构基本上相同，如图18所示。
(25)形成第三绝缘层图案。在示例性实施例中，形成第三绝缘层图案 可以与前述实施例步骤(15)基本上相同，所形成的多个过孔至少包括：第一过孔V1至第十一过孔V11、第十三过孔V13至第十八过孔V18，如图19所示。
在示例性实施方式中，第一过孔V1至第十一过孔V11、第十三过孔V13至第十四过孔V14与前述实施例的过孔基本上相同。
在示例性实施例中，第十五过孔V15和第十七过孔V17可以设置在第二子像素P2。第十五过孔V15在基底上的正投影可以位于第二断口K2一侧的第二扫描信号线42在基底上的正投影的范围之内，第十五过孔V15内的第三绝缘层被刻蚀掉，暴露出第二断口K2一侧的第二扫描信号线42的表面。第十七过孔V17在基底上的正投影可以位于第三信号连接电极93在基底上的正投影的范围之内，第十七过孔V17内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出第三信号连接电极93的表面。第十五过孔V15和第十七过孔V17被配置为使后续形成的第四信号连接电极通过该过孔分别与第三信号连接电极93和第二断口K2一侧的第二扫描信号线42连接。
在示例性实施方式中，第十六过孔V16和第十八过孔V18可以设置在第三子像素P3。第十六过孔V16在基底上的正投影可以位于第二断口K2另一侧的第二扫描信号线42在基底上的正投影的范围之内，第十六过孔V16内的第三绝缘层被刻蚀掉，暴露出第二断口K2另一侧的第二扫描信号线42的表面。第十八过孔V18在基底上的正投影可以位于第三信号连接电极93在基底上的正投影的范围之内，第十八过孔V18内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出第三信号连接电极93的表面。第十六过孔V16和第十八过孔V18被配置为使后续形成的第五信号连接电极通过该过孔分别与第三信号连接电极93和第二断口K2另一侧的第二扫描信号线42连接。
(26)形成第三导电层图案。在示例性实施例中，形成第三导电层可以与前述实施例步骤(16)基本上相同，所形成的第三导电层结构至少包括：第一连接电极51、第二连接电极52、第三连接电极53、第四连接电极54、第五连接电极55、第六连接电极56、第一电源线60、数据信号线70、第一信号连接电极91、第四信号连接电极94和第五信号连接电极95，如图20 所示。
在示例性实施方式中，第一连接电极51至第六连接电极56、第一电源线60、数据信号线70、补偿信号线80和第一信号连接电极91的结构与前述实施例基本上相同，这里不再赘述。
在示例性实施方式中，第四信号连接电极94可以设置在第二子像素P2内，第五信号连接电极95可以设置在第三子像素P3内，第四信号连接电极94和第五信号连接电极95的形状可以为矩形状。第四信号连接电极94一方面通过第十五过孔V15与第二断口K2一侧的第二扫描信号线42连接，另一方面通过第十七过孔V17与第三信号连接电极93连接，使得第二断口K2一侧的第二扫描信号线42和第三信号连接电极93通过第四信号连接电极94连接起来。第五信号连接电极95一方面通过第十六过孔V16与第二断口K2另一侧的第二扫描信号线42连接，另一方面通过第十八过孔V18与第三信号连接电极93连接，使得第二断口K2另一侧的第二扫描信号线42和第三信号连接电极93通过第五信号连接电极95连接起来。这样，使得第二断口K2两侧的第二扫描信号线42通过第四信号连接电极94、第三信号连接电极93和第五信号连接电极95连接起来。
在示例性实施方式中，补偿信号线80设置在第二子像素P2和第三子像素P3之间，补偿信号线80的形状可以为主体部分沿着第二方向Y延伸的条形状，补偿信号线80为连续结构。
在示例性实施方式中，补偿信号线80在基底上的正投影与第三信号连接电极93在基底上的正投影至少部分重叠，补偿信号线80在基底上的正投影与第四信号连接电极94在基底上的正投影没有交叠，补偿信号线80在基底上的正投影与第五信号连接电极95在基底上的正投影没有交叠。
(27)形成平坦层、阳极导电层、像素定义层、有机发光层、阴极以及封装结构层图案。在示例性实施例中，形成平坦层、阳极导电层、像素定义层、有机发光层、阴极以及封装结构层图案可以与前述实施例基本上相同，这里不再赘述。
如图16至图20所示，本公开示例性实施例所提供的显示基板可以包 括：
基底；
设置在基底上的透明导电层，透明导电层至少包括第一极板11；
设置在透明导电层上的第一导电层，第一导电层至少包括电源连接线21、补偿连接线22、遮挡层23和第三信号连接电极93，遮挡层23与第一极板11连接；
覆盖第一导电层的第一绝缘层；
设置在第一绝缘层上的半导体层，半导体层至少包括第一有源层31、第二有源层32、第三有源层33和第二极板34，第一有源层31和第二极板34可以为相互连接的一体结构，第二极板34与第一极板11构成透明的存储电容；
覆盖半导体层的第二绝缘层；
设置在第二绝缘层上的第二导电层，第二导电层至少包括第一扫描信号线41、第二扫描信号线42和第二栅电极43，第一扫描信号线41上设置有至少一个第一断口K1，第二扫描信号线42上设置有至少一个第二断口K2；
覆盖第二导电层的第三绝缘层，第三绝缘层开设有多个过孔；
设置在第三绝缘层上的第三导电层，第三导电层至少包括第一电源线60、数据信号线70、补偿信号线的第一补偿信号线81和第二补偿信号线81、第一信号连接电极91、第四信号连接电极94和第五信号连接电极95，第一信号连接电极91与第一断口K1两侧第一扫描信号线41连接，第二断口K2两侧的第二扫描信号线42通过第四信号连接电极94、第三信号连接电极93和第五信号连接电极95相互连接；
覆盖第三导电层的平坦层，其上开设有多个过孔；
设置在平坦层上的阳极导电层，阳极导电层至少包括阳极；
像素定义层，其上开设有暴露出阳极301的像素开口。
本公开示例性实施例提供了另一种将扫描信号线分成多段的显示基板， 在第一扫描信号线上设置至少一个第一断口，第一断口两侧的第一扫描信号线通过第一信号连接电极相互连接，在第二扫描信号线上设置至少一个第二断口，在第二断口两侧的第二扫描信号线通过第四信号连接电极94、第三信号连接电极93和第五信号连接电极95相互连接，不仅有效减小了干刻过程中扫描信号线产生的静电量，而且避免了因静电集聚导致击穿晶体管沟道的情况，有效避免了显示装置出现边缘暗点，在保证扫描信号连续传输的前提下，提高了良品率，提高了显示品质。
本公开所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少图案化工艺，本公开在此不做限定。
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。
本公开示例性实施例还提供了一种显示基板的制备方法，所述显示基板可以包括多个子像素；所述制备方法可以包括：
在至少一个子像素中形成像素驱动电路，所述像素驱动电路分别与沿着第一方向延伸的扫描信号线和沿着第二方向延伸的第一电源线连接，所述扫描信号线被配置为向所述像素驱动电路提供扫描信号，所述第一电源线被配置为向所述像素驱动电路提供电源信号，所述第一方向与所述第二方向交叉；所述扫描信号线设置有至少一个截断所述扫描信号线的断口，所述断口两侧的扫描信号线通过信号连接电极相互连接，所述信号连接电极的长度大于所述第一电源线的宽度，所述信号连接电极的长度小于子像素宽度，所述长度为所述信号连接电极所述第一方向的尺寸，所述宽度为所述第一电源线所述第一方向的尺寸，子像素宽度为所述子像素所述第一方向X的尺寸。
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (22)
- 一种显示基板，包括多个子像素，至少一个子像素包括像素驱动电路，所述像素驱动电路分别与沿着第一方向延伸的扫描信号线和沿着第二方向延伸的第一电源线连接，所述扫描信号线被配置为向所述像素驱动电路提供扫描信号，所述第一电源线被配置为向所述像素驱动电路提供电源信号，所述第一方向与所述第二方向交叉；至少一个子像素中，所述扫描信号线设置有至少一个截断所述扫描信号线的断口，所述断口两侧的扫描信号线通过信号连接电极相互连接，所述信号连接电极的长度大于所述第一电源线的宽度，所述信号连接电极的长度小于子像素宽度，所述长度为所述信号连接电极所述第一方向的尺寸，所述宽度为所述第一电源线所述第一方向的尺寸，子像素宽度为所述子像素所述第一方向X的尺寸。
- 根据权利要求1所述的显示基板，其中，所述扫描信号线包括向所述像素驱动电路提供第一扫描信号的第一扫描信号线，所述断口包括截断所述第一扫描信号线的第一断口，所述信号连接电极包括第一信号连接电极，所述第一信号连接电极的第一端通过过孔与所述第一断口一侧的所述第一扫描信号线连接，所述第一信号连接电极的第二端通过过孔与所述第一断口另一侧的所述第一扫描信号线连接，所述第一信号连接电极的长度大于所述第一电源线的宽度，所述第一信号连接电极的长度小于所述子像素宽度。
- 根据权利要求2所述的显示基板，其中，所述多个子像素包括沿着所述第一方向依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第一断口和第一信号连接电极设置在所述第一子像素内，或者，所述第一断口和第一信号连接电极设置在所述第二子像素内，或者，所述第一断口和第一信号连接电极设置在所述第三子像素内，或者，所述第一断口和第一信号连接电极设置在所述第四子像素内。
- 根据权利要求2所述的显示基板，其中，在垂直于显示基板的平面上，所述显示基板包括多个导电层，所述第一信号连接电极和所述第一电源线设置在相同的导电层中，所述第一扫描信号线和所述第一电源线设置在不同的导电层中。
- 根据权利要求1所述的显示基板，其中，所述扫描信号线包括向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第二扫描信号线的第二断口，所述信号连接电极包括第二信号连接电极，所述第二信号连接电极的第一端通过过孔与所述第二断口一侧的所述第二扫描信号线连接，所述第二信号连接电极的第二端通过过孔与所述第二断口另一侧的所述第二扫描信号线连接，所述第二信号连接电极的长度大于所述第一电源线的宽度，所述第二信号连接电极的长度小于所述子像素宽度。
- 根据权利要求5所述的显示基板，其中，在垂直于显示基板的平面上，所述显示基板包括多个导电层，所述第二信号连接电极和所述第一电源线设置在相同的导电层中，所述第二扫描信号线和所述第一电源线设置在不同的导电层中。
- 根据权利要求5所述的显示基板，其中，所述像素驱动电路还与补偿信号线连接，所述补偿信号线被配置为向所述像素驱动电路提供补偿信号；至少一个子像素中，所述补偿信号线至少包括补偿连接电极以及间隔设置的第一补偿信号线和第二补偿信号线，所述补偿连接电极的第一端通过过孔与所述第一补偿信号线连接，所述补偿连接电极的第二端通过过孔与所述第二补偿信号线连接。
- 根据权利要求7所述的显示基板，其中，所述补偿连接电极在显示基板上的正投影与所述第二断口在显示基板上的正投影至少部分交叠。
- 根据权利要求7所述的显示基板，其中，所述补偿连接电极在显示基板上的正投影与所述第二信号连接电极在显示基板上的正投影至少部分交叠。
- 根据权利要求7所述的显示基板，其中，所述第二信号连接电极上设置有至少一个通孔，所述通孔在显示基板上的正投影与所述补偿连接电极在显示基板上的正投影至少部分重叠。
- 根据权利要求7所述的显示基板，其中，所述多个子像素包括沿着所述第一方向依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第一补偿信号线、第二补偿信号线和补偿连接电极设置在所述第二 子像素和第三子像素之间。
- 根据权利要求1所述的显示基板，其中，所述扫描信号线包括向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第二扫描信号线的第二断口，所述信号连接电极包括第三信号连接电极、第四信号连接电极和第五信号连接电极，所述第三信号连接电极的第一端和所述第二断口一侧的所述第二扫描信号线分别通过过孔与所述第四信号连接电极连接，所述第三信号连接电极的第二端和所述第二断口另一侧的所述第二扫描信号线分别通过过孔与所述第五信号连接电极连接，所述第三信号连接电极的长度大于所述第一电源线的宽度，所述第三信号连接电极的长度小于所述子像素宽度。
- 根据权利要求12所述的显示基板，其中，在垂直于显示基板的平面上，所述显示基板包括多个导电层，所述第四信号连接电极、所述第五信号连接电极和所述第一电源线设置在相同的导电层中，所述第二扫描信号线和所述第一电源线设置在不同的导电层中。
- 根据权利要求12所述的显示基板，其中，所述多个子像素包括沿着所述第一方向依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第四信号连接电极设置在所述第二子像素内，所述第五信号连接电极设置在所述第三子像素内。
- 根据权利要求1所述的显示基板，其中，所述扫描信号线包括向所述像素驱动电路提供第一扫描信号的第一扫描信号线和向所述像素驱动电路提供第二扫描信号的第二扫描信号线，所述断口包括截断所述第一扫描信号线的第一断口和截断所述第二扫描信号线的第二断口，所述信号连接电极包括第一信号连接电极和第二信号连接电极，所述第一信号连接电极分别通过过孔与所述第一断口两侧的所述第一信号连接电极连接，所述第二信号连接电极分别通过过孔与所述第二断口两侧的所述第二信号连接电极连接。
- 根据权利要求1到15任一项所述的显示基板，其中，所述像素驱动电路至少包括存储电容；在垂直于显示基板的平面上，所述显示基板包括在基底上依次设置的透明导电层、第一导电层、半导体层、第二导电层和第三导电层，所述透明导电层至少包括所述存储电容的第一极板，所述半导体层 至少包括所述存储电容的第二极板，所述第二导电层至少包括所述扫描信号线，所述第三导电层至少包括所述第一电源线，所述信号连接电极设置在所述第三导电层中，或者，所述信号连接电极分别设置在所述第一导电层和所述第三导电层中。
- 根据权利要求16所述的显示基板，其中，所述扫描信号线包括第一扫描信号线，所述信号连接电极包括第一信号连接电极，所述第一扫描信号线设置在所述第二导电层中，所述第一信号连接电极设置在所述第三导电层中。
- 根据权利要求16所述的显示基板，其中，所述扫描信号线包括第二扫描信号线，所述信号连接电极包括第二信号连接电极，所述第二扫描信号线设置在所述第二导电层中，所述第二信号连接电极设置在所述第三导电层中。
- 根据权利要求18所述的显示基板，其中，所述第一导电层还包括补偿连接电极，所述第三导电层还包括第一补偿信号线和第二补偿信号线。
- 根据权利要求15所述的显示基板，其中，所述扫描信号线包括第二扫描信号线，所述信号连接电极包括第三信号连接电极、第四信号连接电极和第五信号连接电极，所述第二扫描信号线设置在所述第二导电层中，所述第三信号连接电极设置在所述第一导电层中，所述第四信号连接电极和第五信号连接电极设置在所述第三导电层中。
- 一种显示装置，其中，包括如权利要求1到20任一项所述的显示基板。
- 一种显示基板的制备方法，所述显示基板包括多个子像素，所述制备方法包括：在至少一个子像素中形成像素驱动电路，所述像素驱动电路分别与沿着第一方向延伸的扫描信号线和沿着第二方向延伸的第一电源线连接，所述扫描信号线被配置为向所述像素驱动电路提供扫描信号，所述第一电源线被配置为向所述像素驱动电路提供电源信号，所述第一方向与所述第二方向交叉；所述扫描信号线设置有至少一个截断所述扫描信号线的断口，所述断口两侧 的扫描信号线通过信号连接电极相互连接，所述信号连接电极的长度大于所述第一电源线的宽度，所述信号连接电极的长度小于子像素宽度，所述长度为所述信号连接电极所述第一方向的尺寸，所述宽度为所述第一电源线所述第一方向的尺寸，子像素宽度为所述子像素所述第一方向X的尺寸。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/093857 WO2023221040A1 (zh) | 2022-05-19 | 2022-05-19 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117441420A true CN117441420A (zh) | 2024-01-23 |
Family
ID=88834304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280001294.2A Pending CN117441420A (zh) | 2022-05-19 | 2022-05-19 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117441420A (zh) |
| WO (1) | WO2023221040A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645801B (zh) * | 2011-04-07 | 2014-10-29 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板、彩膜基板、制作方法和显示设备 |
| CN104253159B (zh) * | 2014-08-19 | 2017-06-13 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
| CN111902855B (zh) * | 2018-03-26 | 2022-02-18 | 夏普株式会社 | 显示装置的制造方法以及显示装置 |
-
2022
- 2022-05-19 CN CN202280001294.2A patent/CN117441420A/zh active Pending
- 2022-05-19 WO PCT/CN2022/093857 patent/WO2023221040A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023221040A1 (zh) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| CN114730544B (zh) | 显示基板及其制备方法、显示装置 | |
| CN114730538B (zh) | 显示基板及其制备方法、显示装置 | |
| CN215578569U (zh) | 显示基板和显示装置 | |
| CN113964109A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117500321A (zh) | 显示基板和显示装置 | |
| US20240081115A1 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN116097925A (zh) | 显示基板及显示装置 | |
| WO2023004763A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN117441420A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115835701B (zh) | 显示基板及其制备方法、显示装置 | |
| CN115004375B (zh) | 显示基板及其制备方法、显示装置 | |
| WO2022267556A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2024065629A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20230180521A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
| CN116887635A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023016341A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023283768A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN117859415A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117480609A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116613164A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117882509A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117796178A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117280472A (zh) | 显示基板及其制备方法、显示装置 | |
| CN118020401A (zh) | 显示基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |