CN116613164A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN116613164A
CN116613164A CN202210105738.9A CN202210105738A CN116613164A CN 116613164 A CN116613164 A CN 116613164A CN 202210105738 A CN202210105738 A CN 202210105738A CN 116613164 A CN116613164 A CN 116613164A
Authority
CN
China
Prior art keywords
electrode
display substrate
transistor
power supply
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210105738.9A
Other languages
English (en)
Inventor
徐元杰
黄炜赟
尹相天
周桢力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210105738.9A priority Critical patent/CN116613164A/zh
Publication of CN116613164A publication Critical patent/CN116613164A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制备方法、显示装置。所述显示基板包括多个子像素，至少一个子像素包括数据信号线、第一电源线和像素驱动电路，所述像素驱动电路至少包括驱动晶体管、补偿晶体管和存储电容，所述存储电容包括第一极板和第二极板，所述驱动晶体管包括作为所述第一极板的栅电极、与所述数据信号线连接的第一极和与所述补偿晶体管连接的第二极；所述第一电源线通过电源过孔与所述第二极板连接，所述电源过孔在显示基板的平面上的正投影与所述驱动晶体管的第二极在显示基板的平面上的正投影没有交叠。本公开通过第二极板和第一电源线的结构布局，有效减小了驱动晶体管的第二极所在区域的寄生电容，有效解决了现有结构存在的短期残像问题。

Description

显示基板及其制备方法、显示装置
技术领域
本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
经本申请发明人研究发现，现有显示基板存在短期残像问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，以解决现有显示基板存在的短期残像问题。
一方面，本公开提供了一种显示基板，包括多个子像素，至少一个子像素包括数据信号线、第一电源线和像素驱动电路，所述像素驱动电路至少包括驱动晶体管、补偿晶体管和存储电容，所述存储电容包括第一极板和第二极板，所述驱动晶体管包括作为所述第一极板的栅电极、与所述数据信号线连接的第一极和与所述补偿晶体管连接的第二极；所述第一电源线通过电源过孔与所述第二极板连接，所述电源过孔在所述显示基板的平面上的正投影与所述驱动晶体管的第二极在所述显示基板的平面上的正投影没有交叠。
在示例性实施方式中，所述电源过孔位于所述驱动晶体管的第二极远离所述第一极板的一侧。
在示例性实施方式中，所述第二极板包括主体部和连接部，所述主体部在所述显示基板的平面上的正投影与所述第一极板在所述显示基板的平面上的正投影至少部分重叠，所述连接部的第一端与所述主体部连接，所述连接部的第二端与像素行方向相邻的子像素的主体部连接，所述第一电源线通过电源过孔与所述连接部连接，所述电源过孔在显示基板的平面上的正投影与所述主体部在显示基板的平面上的正投影没有交叠。
在示例性实施方式中，所述连接部在显示基板的平面上的正投影与所述驱动晶体管的第二极在显示基板的平面上的正投影具有第一重叠区域，，所述第一重叠区域在像素列方向的宽度为2.5μm至3.0μm。
在示例性实施方式中，在像素行方向，所述主体部靠近所述驱动晶体管的第二极一侧的边缘与所述驱动晶体管的第二极靠近所述主体部一侧的边缘之间的距离大于或等于1.5μm。
在示例性实施方式中，所述主体部靠近所述驱动晶体管的第二极的一侧设置有凹槽，在所述凹槽所在区域，所述主体部靠近所述驱动晶体管的第二极一侧的边缘与所述驱动晶体管的第二极靠近所述主体部一侧的边缘之间的距离，大于所述第一极板靠近所述驱动晶体管的第二极一侧的边缘与所述驱动晶体管的第二极靠近所述第一极板一侧的边缘之间的距离。
在示例性实施方式中，所述主体部靠近所述驱动晶体管的第二极一侧的边缘与所述第一极板靠近所述驱动晶体管的第二极一侧的边缘之间的距离大于或等于1.5μm。
在示例性实施方式中，所述第一电源线包括依次连接的第一电源部、第二电源部、第三电源部、第四电源部和第五电源部，所述第一电源部、第三电源部和第五电源部为沿着像素列方向延伸的直线，沿着倾斜方向延伸的第二电源部设置在所述第一电源部和第三电源部之间，沿着倾斜方向延伸的第四电源部设置在所述第三电源部和第五电源部之间，第二电源部的倾斜方向与第四电源部的倾斜方向相反，所述第四电源部通过所述电源过孔与所述第二极板连接；所述倾斜方向与所述像素列方向具有夹角，所述夹角大于0度，小于90度。
在示例性实施方式中，所述第四电源部在显示基板的平面上的正投影与所述驱动晶体管的第二极在显示基板的平面上的正投影具有第二重叠区域，所述第二重叠区域在像素列方向的宽度为1.5μm至5μm。
在示例性实施方式中，所述第五电源部靠近所述第二极板的主体部一侧的边缘与所述第二极板的主体部靠近所述第五电源部一侧的边缘之间的距离，大于所述驱动晶体管的第二极靠近所述第二极板的主体部一侧的边缘与所述第二极板的主体部靠近所述驱动晶体管的第二极一侧之间的边距离。
在示例性实施方式中，所述第五电源部在显示基板的平面上的正投影与所述驱动晶体管的第二极在显示基板的平面上的正投影具有第三重叠区域，所述第三重叠区域在像素列方向的宽度小于或等于1.5μm。
在示例性实施方式中，所述第一电源线位于所述第一极板远离所述驱动晶体管的第二极的一侧。
在示例性实施方式中，所述数据信号线位于所述第一电源线远离所述第一极板的一侧。
在示例性实施方式中，在垂直于显示基板的平面内，所述显示基板包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述半导体层至少包括所述驱动晶体管的驱动有源层和补偿晶体管的补偿有源层，所述第一导电层至少包括所述第一极板，所述第二导电层至少包括所述第二极板，所述第三导电层至少包括所述第一电源线，所述第四导电层至少包括所述数据信号线。
在示例性实施方式中，所述驱动有源层包括沟道区、第一区和第二区，所述驱动有源层的第二区作为所述驱动晶体管的第二极，与所述补偿有源层连接，所述驱动有源层的第二区的导电率大于所述驱动有源层的沟道区的导电率。
另一方面，本公开还提供了一种显示装置，包括前述的显示基板。
又一方面，本公开还提供了一种显示基板的制备方法，显示基板包括多个子像素，至少一个子像素包括数据信号线、第一电源线和像素驱动电路，所述像素驱动电路至少包括驱动晶体管、补偿晶体管和存储电容，所述存储电容包括第一极板和第二极板，所述驱动晶体管包括作为所述第一极板的栅电极、与所述数据信号线连接的第一极和与所述补偿晶体管连接的第二极；所述制备方法包括：
形成驱动晶体管的第二极和第二极板；
形成第一电源线，所述第一电源线通过电源过孔与所述第二极板连接，所述电源过孔在所述显示基板的平面上的正投影与所述驱动晶体管的第二极在所述显示基板的平面上的正投影没有交叠。
本公开所提供的显示基板及其制备方法、显示装置，通过第二极板和第一电源线的结构布局，有效减小了驱动晶体管的第二极所在区域的寄生电容，有效解决了现有结构存在的短期残像问题。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的平面结构示意图；
图3为一种显示基板的剖面结构示意图；
图4为一种像素驱动电路的等效电路示意图；
图5为一种第三节点N处寄生电容的示意图；
图6为本公开示例性实施例一种显示基板的结构示意图；
图7为图6中A区域的放大图；
图8为本公开实施例形成半导体层图案后的示意图；
图9a和图9b为本公开实施例形成第一导电层图案后的示意图；
图10a和图10b为本公开实施例形成第二导电层图案后的示意图；
图10c为图10a中B区域的放大图；
图11为本公开实施例形成第四绝缘层图案后的示意图；
图12a和图12b为本公开实施例形成第三导电层图案后的示意图；
图12c为图12a中C区域的放大图；
图13为本公开实施例形成第一平坦层图案后的示意图；
图14a和图14b为本公开实施例形成第四导电层图案后的示意图；
图15至图17为本公开实施例另一种显示基板的结构示意图；
图18为本公开示例性实施例又一种显示基板的结构示意图；
图19为图18所示显示基板中形成半导体层图案后的示意图；
图20为图18所示显示基板中形成第一导电层图案后的示意图；
图21为图18所示显示基板中形成第二导电层图案后的示意图；
图22为图18所示显示基板中形成第三导电层图案后的示意图；
图23为图18所示显示基板中形成第四导电层图案后的示意图。
附图标记说明:
11—第一有源层； 12—第二有源层； 13—第三有源层；
14—第四有源层； 15—第五有源层； 16—第六有源层；
17—第七有源层； 21—第一扫描信号线； 21-1—栅极块；
22—第二扫描信号线； 23—发光控制线； 24—第一极板；
31—初始信号线； 32—第二极板； 32-1—主体部；
32-2—连接部； 33—屏蔽电极； 33-1—第一子电极；
33-2—第二子电极； 33-3—第三子电极； 34—开口；
35—凹槽； 41—第一连接电极； 42—第二连接电极；
43—第三连接电极； 44—第三连接电极； 45—第五连接电极；
46—第一电源线； 47—第七连接电极； 48—第八连接电极；
51—阳极连接电极； 52—数据信号线； 60—第三节点电极；
61—第一交叠区域； 62—第二交叠区域； 63—第三交叠区域；
71—第一初始信号线； 72—第二初始信号线； 101—基底；
102—驱动电路层； 103—发光结构层； 104—封装结构层；
301—阳极； 302—像素定义层； 303—有机发光层；
304—阴极； 401—第一封装层； 402—第二封装层；
403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示基板的平面结构示意图。在示例性实施方式中，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括一个出射第一颜色光线的第一子像素P1、一个出射第二颜色光线的第二子像素P2和一个出射第三颜色光线的第三子像素P3，三个子像素可以均包括电路单元和发光器件，电路单元可以包括扫描信号线、数据信号线和发光信号线和像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字等方式排列。在一种示例性实施方式中，至少一个像素单元P可以包括四个子像素，本公开在此不做限定。
图3为一种显示基板的剖面结构示意图，示意了显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括多个信号线和像素驱动电路，像素驱动电路可以包括多个晶体管和存储电容，图3中仅以一个驱动晶体管102A和一个存储电容102B为例进行示意。每个子像素的发光结构层103可以包括构成发光器件的多个膜层，多个膜层可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管102A的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中，有机发光层303可以包括发光层(EML)以及如下任意一层或多层：空穴注入层HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的。
图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
在示例性实施方式中，第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
在示例性实施方式中，第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。
在示例性实施方式中，第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
在示例性实施方式中，第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
在示例性实施方式中，第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
在示例性实施方式中，第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在示例性实施方式中，以7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：
第一阶段，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化(复位)，清除存储电容中原有数据电压。第二扫描信号线S2的信号为低电平信号使第七晶体管T7导通，初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vd+|Vth|)-Vth]2＝K*[(Vdd-Vd]2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
经本申请发明人研究发现，现有显示基板存在短期残像问题的原因之一，是由于第三节点N处的寄生电容造成的。图5为一种第三节点N处寄生电容的示意图。如图5所示，在示例性实施方式中，一种第三节点N处寄生电容CF是由第三导电层的第一电源线与第三晶体管T3的第二极形成的。研究表明，从L255→L48灰阶(反扫)和L0→L48(正扫)变化时，寄生电容CF会在数据写入阶段向第二节点N2充电，由于L255→L48变化时寄生电容CF的电荷量小于L0→L48变化时寄生电容CF的电荷量，L255→L48变化时寄生电容CF向第二节点N2的充电量小于L0→L48变化时寄生电容CF向第二节点N2的充电量，即两个阶段中存在充电量差，因而造成正扫阶段中第二节点N2的电压与反扫阶段中第二节点N2的电压不同，即两个阶段中第二节点N2存在电压差。由于第二节点N2的电压与驱动晶体管的开启状态正相关，驱动晶体管的开启状态与驱动晶体管的电流正相关，驱动晶体管的电流与画面亮度正相关，因而较大的寄生电容CF会造成正扫阶段和反扫阶段中显示L48的画面亮度有差异，导致残像测试时出现短期残像问题。在示例性实施方式中，第二导电层的第二极板与第三晶体管T3的第二极也会形成寄生电容。
在示例性实施方式中，在平行于显示基板的平面内，显示基板可以包括多个子像素，多个子像素可以沿着第一方向依次排布形成像素行，多个子像素可以沿着第二方向依次排布形成像素列，多个像素行和多个像素列构成阵列排布的像素阵列，第一方向与第二方向交叉。
图6为本公开示例性实施例一种显示基板的结构示意图，示意了一个子像素的平面结构。如图6所示，至少一个子像素可以至少包括第一电源线46、数据信号线52和像素驱动电路，第一电源线46和数据信号线52的形状可以为主体部分沿着第二方向Y延伸的线形状，且与像素驱动电路连接，第一电源线46被配置为向像素驱动电路提供电源信号，数据信号线52被配置为向像素驱动电路提供数据信号。像素驱动电路可以包括多个晶体管和存储电容，多个晶体管至少包括驱动晶体管和补偿晶体管，存储电容可以包括第一极板24和第二极板32，第一极板24在显示基板的平面上的正投影与第二极板32在显示基板的平面上的正投影至少部分重叠，驱动晶体管可以包括栅电极、第一极和第二极，第一极板24可以作为驱动晶体管的栅电极，驱动晶体管的第一极可以与数据信号线52连接，驱动晶体管的第二极可以与补偿晶体管连接。在示例性实施方式中，第一电源线46可以通过电源过孔K与第二极板32连接，电源过孔K在显示基板的平面上的正投影与驱动晶体管的第二极在显示基板的平面上的正投影没有交叠。
本公开中，A沿B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其它方向伸展的长度。
本公开中，驱动晶体管的第二极是指图4中的第三节点N3，可以为导体化的第三有源层的第二区。后续描述中，将第三晶体管T3的第二极称为第三节点电极60。
在示例性实施方式中，第三节点电极60的形状可以为主体部分沿着第二方向Y延伸的条形状，电源过孔K可以位于第三节点电极60远离第一极板24的一侧。
在示例性实施方式中，第二极板32可以包括主体部32-1和连接部32-2，主体部32-1在显示基板的平面上的正投影与第一极板24在显示基板的平面上的正投影至少部分重叠，连接部32-2的第一端与主体部32-1连接，连接部32-2的第二端与第一方向X(像素行方向)相邻的子像素的主体部32-1连接。电源过孔K可以位于连接部32-2所在区域，电源过孔K在显示基板的平面上的正投影位于连接部32-2在显示基板的平面上的正投影的范围之内，第一电源线46通过电源过孔K与连接部32-2连接，且电源过孔K在显示基板的平面上的正投影与主体部32-1在显示基板的平面上的正投影没有交叠。
在示例性实施方式中，第一电源线46可以包括沿着第二方向Y依次连接的第一电源部46-1、第二电源部46-2、第三电源部46-3、第四电源部46-4和第五电源部46-5，第一电源部46-1、第三电源部46-3和第五电源部46-5可以为沿着第二方向Y延伸的直线，沿着在第一方向X上向着靠近第一极板24的倾斜方向延伸的第二电源部46-2设置在第一电源部46-1和第三电源部46-3之间，沿着在第一方向X上向着远离第一极板24的倾斜方向延伸的第四电源部46-4设置在第三电源部46-3和第五电源部46-5之间。在示例性实施方式中，第四电源部46-4通过电源过孔K与第二极板32的连接部32-2连接。
在示例性实施方式中，显示基板还可以包括主体部分沿着第一方向X延伸的第一扫描信号线21、第二扫描信号线22、发光控制线23和初始信号线31，第一扫描信号线21和第二扫描信号线22被配置为向像素驱动电路提供扫描信号，发光控制线23被配置为向像素驱动电路提供发光控制信号，初始信号线31被配置为向像素驱动电路提供初始信号。
在示例性实施方式中，像素驱动电路中的多个晶体管可以包括第一晶体管至第七晶体管。在示例性实施方式中，存储电容的第一极板24可以作为第三晶体管(即驱动晶体管)的栅电极，第三晶体管的栅电极分别与第一晶体管的第二极和第二晶体管的第一极连接，第三晶体管的第一极分别与第四晶体管的第二极和第五晶体管的第二极连接，第三晶体管的第二极分别与第二晶体管的第二极和第六晶体管的第一极连接。第一晶体管的栅电极与第二扫描信号线22连接，第一晶体管的第一极与初始信号线31连接，第二晶体管(即补偿晶体管)的栅电极与第一扫描信号线21连接，第四晶体管的栅电极与第一扫描信号线21连接，第四晶体管的第一极与数据信号线52连接，第五晶体管的栅电极与发光信号线23连接，第五晶体管的第一极分别与第一电源线46和存储电容的第二极板32连接，第六晶体管的栅电极与发光信号线23连接，第六晶体管的第二极分别与第七晶体管的第二极和发光器件的第一极连接，第七晶体管的栅电极与第二扫描信号线22连接，第七晶体管的第一极与初始信号线31连接。
在示例性实施方式中，像素驱动电路还可以包括屏蔽电极33，屏蔽电极33可以通过过孔与第一电源线46连接，屏蔽电极33被配置为屏蔽数据电压跳变对像素驱动电路关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。
在示例性实施方式中，在垂直于显示基板的平面内，显示基板可以包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。半导体层可以包括多个晶体管的有源层，第一导电层可以包括第一扫描信号线21、第二扫描信号线22、发光控制线23、存储电容的第一极板24和多个晶体管的栅电极，第二导电层可以包括初始信号线31、存储电容的第二极板32和屏蔽电极33，第三导电层可以包括第一电源线46，第四导电层可以包括数据信号线52。
在示例性实施方式中，显示基板可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第一平坦层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一导电层之间，第三绝缘层设置在第一导电层与第二导电层之间，第四绝缘层设置在第二导电层与第三导电层之间，第一平坦层设置在第三导电层与第四导电层之间。
在示例性实施方式中，多个晶体管的有源层至少包括驱动晶体管的驱动有源层和补偿晶体管的补偿有源层，驱动有源层可以包括沟道区、第一区和第二区，驱动有源层的第二区与补偿有源层连接且作为第三节点电极60，驱动有源层的第二区的导电率大于所述驱动有源层的沟道区的导电率。
图7为图6中A区域的放大图。如图7所示，第二极板32的连接部32-2在显示基板的平面上的正投影与第三节点电极60在显示基板的平面上的正投影具有第一重叠区域，在第二方向Y(像素列方向)，第一重叠区域的第一宽度B1可以约为2.5μm至3.0μm。
在示例性实施方式中，第四电源部46-4在显示基板的平面上的正投影与第三节点电极60在显示基板的平面上的正投影具有第二重叠区域，在第二方向Y上，第二重叠区域的第二宽度B2可以约为1.5μm至5μm。
在示例性实施方式中，在第一方向X(像素行方向)上，第三节点电极60靠近主体部32-1一侧的边缘与第二极板32的主体部32-1靠近第三节点电极60一侧的边缘之间具有第一距离L1，第一距离L1可以大于或等于1.5μm。
在示例性实施方式中，第五电源部46-5靠近第二极板32的主体部32-1一侧的边缘与第二极板32的主体部32-1靠近第五电源部46-5一侧的边缘之间具有第二距离L2，第二距离L2大于第一距离L1，即第五电源部46-5靠近主体部32-1一侧的边缘位于第三节点电极60靠近主体部32-1一侧的边缘远离主体部32-1的一侧。
在示例性实施方式中，第五电源部46-5在显示基板的平面上的正投影与第三节点电极60在显示基板的平面上的正投影具有第三重叠区域，在第一方向X上，第三重叠区域的第三宽度B3可以小于或等于1.5μm。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，以一个子像素为例，显示基板的制备过程可以包括如下操作。
(1)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图8所示。
在示例性实施方式中，每个子像素的半导体层可以包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构。
在示例性实施方式中，第四有源层14和第五有源层15可以位于第三有源层13第一方向X的一侧，第二有源层12和第六有源层16可以位于第三有源层13第一方向X的反方向的一侧，第五有源层15和第六有源层16可以位于第三有源层13第二方向Y的一侧，第一有源层11、第二有源层12、第四有源层14和第七有源层17可以位于第三有源层13第二方向Y的反方向的一侧。
在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第三有源层13的形状可以呈“几”字形，第二有源层12、第五有源层15、第六有源层16和第七有源层17的形状可以呈“L”字形，第四有源层14的形状可以呈“I”字形。
在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11的第一区11-1和第七有源层17的第一区17-1可以相互连接，即第一有源层11的第一区11-1同时作为第七有源层17的第一区17-1。第一有源层11的第二区11-2和第二有源层12的第一区12-1可以相互连接，即第一有源层11的第二区11-2同时作为第二有源层12的第一区12-1。第三有源层13的第一区13-1、第四有源层14的第二区14-2和第五有源层15的第二区15-2可以相互连接，即第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2。第三有源层13的第二区13-2、第二有源层12的第二区12-2和第六有源层16的第一区16-1可以相互连接，即第三有源层13的第二区13-2同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1。第六有源层16的第二区16-2和第七有源层17的第二区17-2可以相互连接，即第六有源层16的第二区16-2同时作为第七有源层17的第二区17-2。
(2)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图9a和图9b所示，图9b为图9a中第一导电层的平面示意图。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE 1)层。
在示例性实施方式中，每个子像素的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。
在示例性实施方式中，第一极板24的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分交叠。在示例性实施方式中，第一极板24可以同时作为第三晶体管T3的栅电极和存储电容的第一基板。
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23的形状可以为主体部分沿着第一方向X延伸的线形状，发光控制线23可以位于第一极板24第二方向Y的一侧，第一扫描信号线21可以位于第一极板24第二方向Y的反方向的一侧，第二扫描信号线22可以位于第一扫描信号线21远离第一极板24的一侧，即存储电容的第一极板24可以设置在第一扫描信号线21和发光控制线23之间。
在示例性实施方式中，第一扫描信号线21设置有向第二扫描信号线22一侧凸起的栅极块21-1，第一扫描信号线21和栅极块21-1与第二有源层相重叠的区域可以作为双栅结构的第二晶体管T2的栅电极，第一扫描信号线21与第四有源层14相重叠的区域作为第四晶体管T4的栅电极。第二扫描信号线22与第一有源层11相重叠的区域可以作为双栅结构的第一晶体管T1的栅电极，第二扫描信号线22与第七有源层17相重叠的区域可以作为第七晶体管T7的栅电极。发光控制线23与第五有源层15相重叠的区域可以作为第五晶体管T5的栅电极，发光控制线23与第六有源层16相重叠的区域可以作为第六晶体管T6的栅电极。
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以为等宽度设置，或者可以为非等宽度设置，本公开在此不做限定。
在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。
在示例性实施方式中，相互连接的第三有源层13的第二区13-2、第二有源层12的第二区12-2和第六有源层16的第一区16-1被导体化后，形成第三节点电极60(第三晶体管T3的第二极，图4中的第三节点N3)。
(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图10a和图10b所示，图10b为图10a中第二导电层的平面示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE 2)层。
在示例性实施方式中，每个子像素的第二导电层图案至少包括：初始信号线31、存储电容的第二极板32和屏蔽电极33。
在示例性实施方式中，初始信号线31的形状可以为主体部分沿着第一方向X延伸的线形状，设置在第二扫描信号线22远离第一扫描信号线21的一侧，初始信号线31可以为等宽度设置，或者可以为非等宽度设置。
在示例性实施方式中，第二极板32可以包括主体部32-1和连接部32-2，连接部32-2设置在主体部32-1第一方向X的两侧，连接部32-2的第一端与本子像素的主体部32-1连接，连接部32-2的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻子像素的主体部32-1连接。
在示例性实施方式中，第二极板32的连接部32-2被配置为与后续形成的第一电源线连接，使得一子像素行中的多个第二极板32形成相互连接的一体结构，保证一子像素行中的多个第二极板32具有相同的电位，一体结构的第二极板32可以复用为电源信号线，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，第二极板32的主体部32-1的形状可以为矩形状，矩形状的角部可以设置倒角，位于第一扫描信号线21和发光控制线23之间，主体部32-1在基底上的正投影与第一极板24在基底上的正投影至少部分重叠，主体部32-1作为存储电容的另一个极板，第一极板24和第二极板32的主体部32-1构成像素驱动电路的存储电容。
在示例性实施方式中，第二极板32的主体部32-1上设置有开口34，开口34可以位于主体部32-1的中部，开口34可以为矩形，矩形状的角部可以设置倒角，使主体部32-1形成环形结构。开口34暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口34在基底上的正投影。在示例性实施方式中，开口34被配置为容置后续形成的第一过孔，第一过孔位于开口34内并暴露出第一极板24，使后续形成的第一连接电极通过第一过孔与第一极板24连接。
在示例性实施方式中，屏蔽电极33的形状可以为呈“n”字形，可以位于第一扫描信号线21(不包含栅极块21-1的主体部分)和第二扫描信号线22之间，屏蔽电极33被配置为与后续形成的第一电源线连接，以屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。
在示例性实施方式中，屏蔽电极33可以包括第一子电极33-1、第二子电极33-2和第三子电极33-3。第一子电极33-1可以位于第二有源层的第一极与第四有源层的第一极之间，第一子电极33-1的第一端靠近第一扫描信号线21，第一子电极33-1的第二端向着第二扫描信号线22的方向延伸后，与第二子电极33-2的第一端连接，第二子电极33-2的第二端沿着第一方向X的反方向延伸后，与第三子电极33-3的第一端连接，第三子电极33-3的第二端向着靠近第一扫描信号线21的方向延伸到第一扫描信号线21靠近第二扫描信号线22的一侧。
在示例性实施方式中，在第一方向X上，栅极块21-1位于第一子电极33-1和第三子电极33-3之间，第三子电极33-3在基底上的正投影与第三有源层的第二区在基底上的正投影至少部分交叠。
图10c为图10a中B区域的放大图。如图10c所示，沿第一方向X延伸的连接部32-2在基底上的正投影与沿第二方向Y延伸的第三节点电极60在基底上的正投影具有第一交叠区域61。
在示例性实施方式中，第一交叠区域61的形状可以为矩形状，第一交叠区域61在第二方向Y上具有第一宽度B1。
在示例性实施方式中，第一宽度B1的最大值可以约为2.5μm至3.0μm，以减小连接部与第三节点电极之间形成的寄生电容。例如，第一宽度B1可以约为2.8μm。
在示例性实施方式中，第二极板32的主体部32-1在基底上的正投影与第三节点电极60在基底上的正投影没有交叠，主体部32-1靠近第三节点电极60一侧的边缘与第三节点电极60靠近主体部32-1一侧的边缘具有第一距离L1。
在示例性实施方式中，第一距离L1可以大于或等于1.5μm，以减小主体部与第三节点电极之间形成的寄生电容。
(4)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图11所示。
在示例性实施方式中，每个子像素的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9。
在示例性实施方式中，第一过孔V1在基底上的正投影可以位于开口34在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面，第一过孔V1被配置为使后续形成的第一连接电极通过该过孔与第一极板24连接。
在示例性实施方式中，第二过孔V2在基底上的正投影可以位于连接部32-2在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出连接部32-2的表面，第二过孔V2被配置为使后续形成的第一电源线通过该过孔与连接部32-2连接。在示例性实施方式中，第二过孔V2可以称为电源过孔。
在示例性实施方式中，第二过孔V2可以位于第三节点电极60远离主体部32-1的一侧，第二过孔V2在基底上的正投影与第三节点电极60在基底上的正投影没有交叠，以利于减小第一电源线与第三节点电极60的交叠面积。
在示例性实施方式中，第三过孔V3在基底上的正投影可以位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第五连接电极通过该过孔与第五有源层的第一区连接。
在示例性实施方式中，第四过孔V4在基底上的正投影可以位于第六有源层的第二区在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区(也是第七有源层的第二区)的表面，第四过孔V4被配置为使后续形成的第三连接电极通过该过孔与第六有源层的第二区连接。
在示例性实施方式中，第五过孔V5在基底上的正投影可以位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的第四连接电极通过该过孔与第四有源层的第一区连接。
在示例性实施方式中，第六过孔V6在基底上的正投影可以位于第一有源层的第二区在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区(也是第二有源层的第一区)的表面，第六过孔V6被配置为使后续形成的第一连接电极通过该过孔与第一有源层的第二区连接。
在示例性实施方式中，第七过孔V7在基底上的正投影可以位于第七有源层的第一区(也是第一有源层的第一区)在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区的表面，第七过孔V7被配置为使后续形成的第二连接电极通过该过孔与第七有源层的第一区连接。
在示例性实施方式中，第八过孔V8在基底上的正投影可以位于屏蔽电极33在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出屏蔽电极33的表面，第八过孔V8被配置为使后续形成的第一电源线通过该过孔与屏蔽电极33连接。在示例性实施方式中，第八过孔V8的位置可以与第二子电极33-2的位置相对应，第八过孔V8在基底上的正投影可以位于第二子电极33-2在基底上的正投影的范围之内。
在示例性实施方式中，第九过孔V9在基底上的正投影可以位于初始信号线31在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层被刻蚀掉，暴露出初始信号线31的表面，第九过孔V9被配置为使后续形成第二连接电极通过该过孔与初始信号线31连接。
(5)形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图12a和图12b所示，图12b为图12a中第三导电层的平面示意图。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。
在示例性实施方式中，每个子像素的第三导电层至少包括：第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第五连接电极45和第一电源线46。
在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状，第一连接电极41的第一端通过第一过孔V1与第一极板24连接，第一连接电极41的第二端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接，使第一极板24(第三晶体管T3的栅电极)、第一有源层的第二区和第二有源层的第一区具有相同的电位。在示例性实施方式中，第一连接电极41可以同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。
在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状，第二连接电极42的第一端通过第七过孔V7与第七有源层的第一区(也是第一有源层的第一区)连接，第二连接电极42的第二端通过第九过孔V9与初始信号线31连接，使第一有源层的第一区和第七有源层的第一区具有与初始信号线31具有相同的电位。在示例性实施方式中，第二连接电极42可以同时作为第一晶体管T1的第一极和第七晶体管T7的第一极。
在示例性实施方式中，第三连接电极43的形状可以为矩形状，第三连接电极43通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接，使第六有源层的第二区和第七有源层的第二区具有相同的电位。在示例性实施方式中，第三连接电极43可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，第三连接电极43被配置为与后续形成的阳极连接电极连接。
在示例性实施方式中，第四连接电极44的形状可以为矩形状，第四连接电极44通过第五过孔V5与第四有源层的第一区连接。在示例性实施方式中，第四连接电极44可以作为第四晶体管T4的第一极，第四连接电极44被配置为与后续形成的数据信号线连接。
在示例性实施方式中，第五连接电极45的形状可以为主体部分沿着第一方向X延伸的条形状，第五连接电极45的第一端与第一电源线46连接，第五连接电极45的第二端通过第三过孔V3与第五有源层的第一区连接。在示例性实施方式中，第五连接电极45可以作为第五晶体管T5的第一极。
在示例性实施方式中，第五连接电极45和第一电源线46可以是相互连接的一体结构。
在示例性实施方式中，第一电源线46的形状可以为主体部分沿着第二方向Y延伸的折线状。一方面，第一电源线46通过第二过孔V2与第二极板32的连接部32-2连接，另一方面，第一电源线46通过第八过孔V8与屏蔽电极33连接，使得第二极板32和屏蔽电极33具有相同的电位。
在示例性实施方式中，由于屏蔽电极33与第一电源线46连接，屏蔽电极33中的第一子电极在基底上的正投影位于第一连接电极41(作为第一晶体管T1的第二极和第二晶体管T2的第一极，即第二节点N2)在基底上的正投影与第四连接电极44(作为第四晶体管T4的第一极)在基底上的正投影之间，因而屏蔽电极33可以有效屏蔽了数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。
在示例性实施方式中，一个子像素中的第一电源线46可以包括沿着第二方向Y依次连接的第一电源部46-1、第二电源部46-2、第三电源部46-3、第四电源部46-4和第五电源部46-5。
在示例性实施方式中，第一电源部46-1、第三电源部46-3和第五电源部46-5可以为沿着第二方向Y延伸的直线状，第二电源部46-2可以为向着第一方向X弯折的斜线状，沿着第一倾斜方向延伸的第二电源部46-2设置在直线状的第一电源部46-1和第三电源部46-3之间，第四电源部46-4可以为向着第一方向X的反方向弯折的斜线状，沿着第二倾斜方向延伸的第四电源部46-4设置在直线状的第三电源部46-3和第五电源部46-5之间。
第二电源部46-2的第一端与第一电源部46-1连接，第二电源部46-2的第二端向着第一方向X弯折并沿着第一倾斜方向延伸后，与第三电源部46-3连接，第一倾斜方向与第二方向Y具有第一夹角，第一夹角可以大于0度，且小于90度。第四电源部46-4的第一端与第三电源部46-3连接，第四电源部46-4的第二端向着第一方向X的反方向弯折并沿着第二倾斜方向延伸后，与第五电源部46-5连接，第二倾斜方向与第二方向Y具有第二夹角，第二夹角可以大于0度，且小于90度。在示例性实施方式中，第一夹角可以等于第二夹角。
在示例性实施方式中，斜线状的第二电源部46-2通过第八过孔V8与屏蔽电极33的第二子电极33-2连接。
在示例性实施方式中，斜线状的第四电源部46-4通过第二过孔V2与第二极板32的连接部32-2连接。
图12c为图12a中C区域的放大图。图图12c所示，在示例性实施方式中，斜线状的第四电源部46-4从第三节点电极60的内侧延伸到第三节点电极60的外侧，形成跨过沿着第二方向Y延伸的第三节点电极60的结构，第四电源部46-4在基底上的正投影与第三节点电极60在基底上的正投影具有第二重叠区域62。
在示例性实施方式中，第二重叠区域62的形状可以为多边形状，第二重叠区域62在第二方向Y上具有第二宽度B2。
在示例性实施方式中，第二宽度B2可以约为1.5μm至5μm，以减小第一电源线与第三节点电极之间形成的寄生电容。例如，第二宽度B2可以约为2.0μm至3.0μm。
在示例性实施方式中，第三节点电极60靠近主体部32-1一侧的边缘与第二极板32的主体部32-1靠近第三节点电极60一侧的边缘之间具有第一距离L1，第五电源部46-5靠近第二极板32的主体部32-1一侧的边缘与第二极板32的主体部32-1靠近第五电源部46-5一侧的边缘之间具有第二距离L2，第二距离L2大于第一距离L1，即第五电源部46-5靠近第二极板32一侧的边缘位于第三节点电极60靠近第二极板32一侧的边缘远离主体部32-1的一侧。
在示例性实施方式中，沿着第二方向Y延伸的第五电源部46-5在基底上的正投影与沿着第二方向Y延伸的第三节点电极60在基底上的正投影至少部分重叠，具有第三重叠区域63。
在示例性实施方式中，第三重叠区域63的形状可以为沿着第二方向Y延伸的条形状，第三重叠区域63在第一方向X上具有第三宽度B3。
在示例性实施方式中，第三宽度B3可以小于或等于1.5μm，以减小第一电源线与第三节点电极之间形成的寄生电容。例如，第三宽度B3可以约为0.5μm至1.5μm。
在示例性实施方式中，沿着第二方向Y延伸的第五电源部46-5在基底上的正投影与沿着第二方向Y延伸的第三节点电极60在基底上的正投影可以没有交叠，以最大限度地减小第一电源线与第三节点电极之间形成的寄生电容。
在示例性实施方式中，第三电源部46-3的宽度可以大于或等于第一电源部46-1的宽度，第三电源部46-3的宽度可以大于或等于第五电源部46-5的宽度，第一电源部46-1的宽度可以等于第五电源部46-5的宽度。本公开采用变宽度的折线设置，不仅可以便于像素结构的布局，而且可以降低寄生电容。
(6)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成覆盖第三导电层的第一平坦层，第一平坦层上设置有多个过孔，如图13所示。
在示例性实施方式中，每个子像素的多个过孔至少包括第十一过孔V11和第十二过孔V12。
在示例性实施方式中，第十一过孔V11在基底上的正投影位于第三连接电极43在基底上的正投影的范围之内，第十一过孔V11内的第一平坦层被去掉，暴露出第三连接电极43的表面，第十一过孔V11配置为使后续形成的阳极连接电极通过该过孔与第三连接电极43连接。
在示例性实施方式中，第十二过孔V12在基底上的正投影位于第四连接电极44在基底上的正投影的范围之内，第十二过孔V12内的第一平坦层被去掉，暴露出第四连接电极44的表面，第十二过孔V12配置为使后续形成的数据信号线通过该过孔与第四连接电极44连接。
(7)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图14a和图14b所示，图14b为图14a中第四导电层的平面示意图。
在示例性实施方式中，每个子像素的第四导电层至少包括：阳极连接电极51和数据信号线52。
在示例性实施方式中，阳极连接电极51的形状可以为矩形状，阳极连接电极51通过第十一过孔V11与第三连接电极43连接，阳极连接电极51被配置为与后续形成的阳极连接。由于第三连接电极43通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而实现了阳极通过阳极连接电极51和第三连接电极43与第六有源层的第二区(也是第七有源层的第二区)连接。
在示例性实施方式中，数据信号线52的形状可以为主体部分沿着第二方向Y延伸的线形状，数据信号线52通过第十二过孔V12与第四连接电极44连接。由于第四连接电极44通过过孔与第四有源层的第一区连接，因而实现了数据信号线52通过第四连接电极44与第四有源层的第一区连接，将数据信号写入第四晶体管T4。
随后形成第二平坦层，在基底上制备完成驱动电路层。在平行于显示基板的平面内，驱动电路层可以包括多个子像素，每个子像素可以包括像素驱动电路，以及与像素驱动电路连接的第一扫描信号线、第二扫描信号线、发光控制线、初始信号线、第一电源线和数据信号线。在垂直于显示基板的平面内，驱动电路层可以包括在基底上依次叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第一平坦层、第四导电层和第二平坦层。
在示例性实施方式中，后续制备流程可以包括：先形成阳极导电层，然后形成形成像素定义层，然后采用蒸镀或喷墨打印工艺形成有机发光层，在有机发光层上形成阴极，然后形成封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入有机发光层。
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
在示例性实施方式中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层。第一平坦层可以采用有机材料，如树脂等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。
从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过第二极板和第一电源线的结构布局，有效减小了第三节点电极所在区域的寄生电容，有效解决了现有结构存在的短期残像问题。本公开通过设置第二极板的连接部与第三节点电极的交叠宽度，通过设置第二极板的主体部与第三节点电极之间的间距，有效减小了第二极板与第三节点电极的交叠面积，有效减小了第二极板与第三节点电极之间形成的寄生电容。本公开通过设置电源过孔在基底上的正投影与第三节点电极在基底上的正投影没有交叠，且电源过孔位于第三节点电极的外侧，使得第一电源线整体上向外侧偏移，有效减小了第一电源线与第三节点电极的交叠面积，有效减小了第一电源线与第三节点电极之间形成的寄生电容。本公开通过有效减小第三节点电极所在区域的寄生电容，不仅减小了L255→L48灰阶和L0→L48变化时寄生电容向第二节点N2的充电量，而且减小了两个阶段的充电量差，减小了两个阶段中第二节点N2的电压差，因而减小了正扫阶段和反扫阶段的画面亮度差异，有效解决了残像测试时出现短期残像问题，提高了显示品质和显示质量。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
图15为本公开示例性实施例另一种显示基板的结构示意图，图16为图15中第二极板的平面示意图，图17为图15中D区域的放大图。在示例性实施方式中，本示例性实施例显示基板的主体结构与前述图6所示实施例的主体结构基本上相近，所不同的是，本示例性实施例中第二极板的主体部上设置有凹槽，凹槽设置在主体部靠近第三节点电极的一侧。在凹槽所在区域，主体部靠近第三节点电极一侧的边缘与第三节点电极靠近主体部一侧的边缘之间具有第三距离，第一极板靠近第三节点电极一侧的边缘与第三节点电极靠近第一极板一侧的边缘之间具有第四距离，第三距离大于第四距离。
如图15至图17所示，第二极板32可以包括主体部32-1和连接部32-2，连接部32-2的结构与前述实施例基本上相同，主体部32-1上设置有凹槽35，凹槽35可以位于主体部32-1靠近第三节点电极60的一侧，凹槽35可以为多边形(如梯形)，使主体部32-1靠近第三节点电极60一侧的轮廓为向着远离第三节点电极60方向弯折的折线状。
在示例性实施方式中，在凹槽35所在区域，主体部32-1靠近第三节点电极60一侧的边缘与第三节点电极60靠近主体部32-1一侧的边缘之间具有第三距离L3，第一极板24靠近第三节点电极60一侧的边缘与第三节点电极60靠近第一极板24一侧的边缘之间具有第四距离L4，第三距离L3可以大于第四距离L4，在凹槽35所在区域形成第一极板24包裹第二极板32的结构，凹槽35所在区域的主体部32-1在基底上的正投影位于第一极板24在基底上的正投影的范围之内。
在示例性实施方式中，在凹槽35以外区域，主体部32-1覆盖第一极板24的边缘，形成主体部32-1包裹第一极板24的结构。
在示例性实施方式中，主体部32-1靠近第三节点电极60一侧的边缘与第一极板24靠近第三节点电极60一侧的边缘之间的距离可以大于或等于1.5μm，即第三距离L3与第四距离L4之差可以大于或等于1.5μm。
本示例性实施例通过第二极板的结构设计，可以进一步减小第三节点电极所在区域的寄生电容，有效解决了现有结构存在的短期残像问题。本示例性实施例通过在第二极板的主体部上设置凹槽，不仅进一步增加了第二极板的主体部与第三节点电极之间的间距，而且有效减小了第二极板的主体部与第三节点电极之间的交叠面积，有效减小了第二极板与第三节点电极之间形成的寄生电容，不仅减小了L255→L48灰阶和L0→L48变化时寄生电容向第二节点N2的充电量，而且减小了两个阶段的充电量差，减小了两个阶段中第二节点N2的电压差，因而减小了正扫阶段和反扫阶段的画面亮度差异，有效解决了残像测试时出现短期残像问题，提高了显示品质和显示质量。
图18为本公开示例性实施例又一种显示基板的结构示意图，示意了一个子像素的平面结构。如图18所示，至少一个子像素可以至少包括第一电源线46、数据信号线52和像素驱动电路，第一电源线46和数据信号线52的形状可以为主体部分沿着第二方向Y延伸的线形状，且与像素驱动电路连接。像素驱动电路可以包括多个晶体管和存储电容，多个晶体管至少包括驱动晶体管和补偿晶体管，存储电容可以包括第一极板24和第二极板32，第一极板24在显示基板的平面上的正投影与第二极板32在显示基板的平面上的正投影至少部分重叠，驱动晶体管可以至少包括第三节点电极60(驱动晶体管的第二极)，第三节点电极60位于第一极板24第一方向X的反方向的一侧。与前述实施例不同的是，本示例性实施例中第一电源线46和数据信号线52均位于第一极板24第一方向X的一侧，即第一电源线46和数据信号线52位于子像素的同一侧，第一电源线46和第三节点电极60位于第一极板24的两侧。
在示例性实施方式中，数据信号线52可以位于第一电源线46远离第一极板24的一侧，第一电源线46可以通过电源过孔与第二极板32连接，电源过孔在显示基板的平面上的正投影与第三节点电极60在显示基板的平面上的正投影没有交叠。
在示例性实施方式中，第二极板32可以包括主体部和连接部，主体部在显示基板的平面上的正投影与第一极板在显示基板的平面上的正投影至少部分重叠，连接部的第一端与主体部连接，连接部的第二端与第一方向X相邻的子像素的主体部连接。连接部在显示基板的平面上的正投影与第三节点电极60在显示基板的平面上的正投影具有第一重叠区域，在第二方向Y，第一重叠区域的第一宽度可以约为2.5μm至3.0μm。
在示例性实施方式中，第一电源线46可以包括沿着第二方向Y依次连接的多个电源部，任意一个电源部在显示基板的平面上的正投影与第三节点电极60在显示基板的平面上的正投影没有交叠。
在示例性实施方式中，显示基板还可以包括主体部分沿着第一方向X延伸的第一扫描信号线21、第二扫描信号线22、发光控制线23、第一初始信号线71和第二初始信号线72，第一扫描信号线21和第二扫描信号线22被配置为向像素驱动电路提供扫描信号，发光控制线23被配置为向像素驱动电路提供发光控制信号，第一初始信号线71和第二初始信号线72被配置为向像素驱动电路分别提供第一初始信号和第二初始信号。
在示例性实施方式中，像素驱动电路可以包括第一晶体管至第七晶体管。存储电容的第一极板24可以作为第三晶体管(即驱动晶体管)的栅电极，第三晶体管的栅电极分别与第一晶体管的第二极和第二晶体管的第一极连接，第三晶体管的第一极分别与第四晶体管的第二极和第五晶体管的第二极连接，第三晶体管的第二极分别与第二晶体管的第二极和第六晶体管的第一极连接。第一晶体管的栅电极与第二扫描信号线22连接，第一晶体管的第一极与第一初始信号线71连接，第二晶体管(即补偿晶体管)的栅电极与第一扫描信号线21连接，第四晶体管的栅电极与第一扫描信号线21连接，第四晶体管的第一极与数据信号线52连接，第五晶体管的栅电极与发光信号线23连接，第五晶体管的第一极分别与第一电源线46和存储电容的第二极板32连接，第六晶体管的栅电极与发光信号线23连接，第六晶体管的第二极分别与第七晶体管的第二极和发光器件的第一极连接，第七晶体管的栅电极与第二扫描信号线22连接，第七晶体管的第一极与第二初始信号线72连接。
在示例性实施方式中，像素驱动电路还可以包括屏蔽电极33，屏蔽电极33可以通过过孔与第一电源线46连接，屏蔽电极33被配置为屏蔽数据电压跳变对像素驱动电路关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。
在示例性实施方式中，多个晶体管的有源层至少包括驱动晶体管的驱动有源层和补偿晶体管的补偿有源层，驱动有源层可以包括沟道区、第一区和第二区，驱动有源层的第二区作为第三节点电极60。
在示例性实施方式中，在第一方向X(像素行方向)上，第三节点电极60靠近第二极板32的主体部一侧的边缘与第二极板32的主体部靠近第三节点电极60一侧的边缘之间具有第一距离，第一距离可以大于或等于1.5μm。
图19至图23为图18所示显示基板各个膜层的示意图。在示例性实施方式中，在垂直于显示基板的平面内，显示基板可以包括在基底上依次设置的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层、第四导电层和第一平坦层。半导体层可以包括多个晶体管的有源层，第一导电层可以包括第一扫描信号线21、第二扫描信号线22、发光控制线23、存储电容的第一极板24和多个晶体管的栅电极，第二导电层可以包括第一初始信号线71、第二初始信号线72、存储电容的第二极板32和屏蔽电极33，第三导电层可以包括第一电源线46，第四导电层可以包括数据信号线52。
如图19所示，每个子像素的半导体层中各个有源层的位置和形状与图8所示结构基本上相同，所不同的是，本示例性实施例的第一有源层11至第六有源层16为相互连接的一体结构，本子像素的第六有源层16与第二方向Y相邻子像素的第七有源层17相互连接，第一有源层11的第一区与第七有源层17的第一区单独设置。
如图20所示，每个子像素的第一导电层至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24，上述结构的位置和形状与图9a和图9b所示结构基本上相同。
如图21所示，每个子像素的第二导电层图案至少包括：第一初始信号线71、第二初始信号线72、存储电容的第二极板32和屏蔽电极33。第二极板32和屏蔽电极33的位置和形状与图10a和图10b所示结构基本上相同。
在示例性实施方式中，第二初始信号线72的形状可以为主体部分沿着第一方向X延伸的线形状，设置在第二扫描信号线22远离第一扫描信号线21的一侧。第一初始信号线71的形状可以为主体部分沿着第一方向X延伸的线形状，设置在第二初始信号线72远离第一扫描信号线21的一侧。
在示例性实施方式中，第二极板32可以包括主体部和连接部。沿第一方向X延伸的连接部在基底上的正投影与沿第二方向Y延伸的第三节点电极60在基底上的正投影具有第一交叠区域，第一交叠区域的形状可以为矩形状，第一交叠区域在第二方向Y上具有第一宽度，第一宽度B1的最大值可以约为2.5μm至3.0μm，以减小连接部与第三节点电极之间形成的寄生电容。
在示例性实施方式中，第二极板32的主体部在基底上的正投影与第三节点电极60在基底上的正投影没有交叠，主体部靠近第三节点电极60一侧的边缘与第三节点电极60靠近主体部一侧的边缘具有第一距离，第一距离L1可以大于或等于1.5μm，以减小主体部与第三节点电极之间形成的寄生电容。
如图22所示，每个子像素的第三导电层至少包括：第一连接电极41、第三连接电极43、第四连接电极44、第一电源线46、第七连接电极47和第八连接电极48，第一连接电极41、第三连接电极43和第四连接电极44的形状、位置和连接结构与图12a和图12b所示结构基本上相同。
在示例性实施方式中，第七连接电极47的形状可以为主体部分沿着第二方向Y延伸的条形状，第七连接电极47的第一端通过过孔与第一初始信号线71连接，第七连接电极47的第二端通过过孔与第一有源层的第一区连接，第七连接电极47可以作为第一晶体管T1的第一极。
在示例性实施方式中，第八连接电极48的形状可以为主体部分沿着第二方向Y延伸的条形状，第八连接电极48的第一端通过过孔与第二初始信号线72连接，第八连接电极48的的第二端通过过孔与第七有源层的第一区连接，第八连接电极48可以作为第七晶体管T7的第一极。
在示例性实施方式中，第一电源线46的形状可以为主体部分沿着第二方向Y延伸的折线状，位于第一极板24远离第三节点电极60的一侧。一方面，第一电源线46通过过孔与第二极板32的主体部连接，另一方面，第一电源线46通过过孔与屏蔽电极33连接，又一方面，第一电源线46通过过孔与第五有源层的第一区连接。
在示例性实施方式中，第一电源线46可以包括相互连接的多个电源部，任意一个电源部在基底上的正投影与第三节点电极60在基底上的正投影没有交叠。
如图23所示，每个子像素的第四导电层至少包括：阳极连接电极51和数据信号线52，上述结构的形状、位置和连接结构与图14a和图14b所示结构基本上相同。
本示例性实施例通过第一电源线的位置设计，可以进一步减小第三节点电极所在区域的寄生电容，有效解决了现有结构存在的短期残像问题。本示例性实施例的第三节点电极位于子像素的一侧，而第一电源线位于子像素的另一侧，两者之间没有交叠，消除了第一电源线与第三节点电极之间的寄生电容，第三节点电极所在区域的寄生电容仅包括第二极板与第三节点电极之间形成的寄生电容，最大限度地减小了第三节点电极所在区域的寄生电容，不仅减小了L255→L48灰阶和L0→L48变化时寄生电容向第二节点N2的充电量，而且减小了两个阶段的充电量差，减小了两个阶段中第二节点N2的电压差，因而减小了正扫阶段和反扫阶段的画面亮度差异，有效解决了残像测试时出现短期残像问题，提高了显示品质和显示质量。
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。
本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施方式中，显示基板包括多个子像素，至少一个子像素包括数据信号线、第一电源线和像素驱动电路，所述像素驱动电路至少包括驱动晶体管、补偿晶体管和存储电容，所述存储电容包括第一极板和第二极板，所述驱动晶体管包括作为所述第一极板的栅电极、与所述数据信号线连接的第一极和与所述补偿晶体管连接的第二极；所述制备方法可以包括：
形成驱动晶体管的第二极和第二极板；
形成第一电源线，所述第一电源线通过电源过孔与所述第二极板连接，所述电源过孔在所述显示基板的平面上的正投影与所述驱动晶体管的第二极在所述显示基板的平面上的正投影没有交叠。
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (17)

1.一种显示基板，其特征在于，包括多个子像素，至少一个子像素包括数据信号线、第一电源线和像素驱动电路，所述像素驱动电路至少包括驱动晶体管、补偿晶体管和存储电容，所述存储电容包括第一极板和第二极板，所述驱动晶体管包括作为所述第一极板的栅电极、与所述数据信号线连接的第一极和与所述补偿晶体管连接的第二极；所述第一电源线通过电源过孔与所述第二极板连接，所述电源过孔在所述显示基板的平面上的正投影与所述驱动晶体管的第二极在所述显示基板的平面上的正投影没有交叠。
2.根据权利要求1所述的显示基板，其特征在于，所述电源过孔位于所述驱动晶体管的第二极远离所述第一极板的一侧。
3.根据权利要求1所述的显示基板，其特征在于，所述第二极板包括主体部和连接部，所述主体部在所述显示基板的平面上的正投影与所述第一极板在所述显示基板的平面上的正投影至少部分重叠，所述连接部的第一端与所述主体部连接，所述连接部的第二端与像素行方向相邻的子像素的主体部连接，所述第一电源线通过电源过孔与所述连接部连接，所述电源过孔在显示基板的平面上的正投影与所述主体部在显示基板的平面上的正投影没有交叠。
4.根据权利要求3所述的显示基板，其特征在于，所述连接部在显示基板的平面上的正投影与所述驱动晶体管的第二极在显示基板的平面上的正投影具有第一重叠区域，，所述第一重叠区域在像素列方向的宽度为2.5μm至3.0μm。
5.根据权利要求3所述的显示基板，其特征在于，在像素行方向，所述主体部靠近所述驱动晶体管的第二极一侧的边缘与所述驱动晶体管的第二极靠近所述主体部一侧的边缘之间的距离大于或等于1.5μm。
6.根据权利要求3所述的显示基板，其特征在于，所述主体部靠近所述驱动晶体管的第二极的一侧设置有凹槽，在所述凹槽所在区域，所述主体部靠近所述驱动晶体管的第二极一侧的边缘与所述驱动晶体管的第二极靠近所述主体部一侧的边缘之间的距离，大于所述第一极板靠近所述驱动晶体管的第二极一侧的边缘与所述驱动晶体管的第二极靠近所述第一极板一侧的边缘之间的距离。
7.根据权利要求6所述的显示基板，其特征在于，所述主体部靠近所述驱动晶体管的第二极一侧的边缘与所述第一极板靠近所述驱动晶体管的第二极一侧的边缘之间的距离大于或等于1.5μm。
8.根据权利要求1所述的显示基板，其特征在于，所述第一电源线包括依次连接的第一电源部、第二电源部、第三电源部、第四电源部和第五电源部，所述第一电源部、第三电源部和第五电源部为沿着像素列方向延伸的直线，沿着倾斜方向延伸的第二电源部设置在所述第一电源部和第三电源部之间，沿着倾斜方向延伸的第四电源部设置在所述第三电源部和第五电源部之间，第二电源部的倾斜方向与第四电源部的倾斜方向相反，所述第四电源部通过所述电源过孔与所述第二极板连接；所述倾斜方向与所述像素列方向具有夹角，所述夹角大于0度，小于90度。
9.根据权利要求8所述的显示基板，其特征在于，所述第四电源部在显示基板的平面上的正投影与所述驱动晶体管的第二极在显示基板的平面上的正投影具有第二重叠区域，所述第二重叠区域在像素列方向的宽度为1.5μm至5μm。
10.根据权利要求8所述的显示基板，其特征在于，所述第五电源部靠近所述第二极板的主体部一侧的边缘与所述第二极板的主体部靠近所述第五电源部一侧的边缘之间的距离，大于所述驱动晶体管的第二极靠近所述第二极板的主体部一侧的边缘与所述第二极板的主体部靠近所述驱动晶体管的第二极一侧之间的边距离。
11.根据权利要求8所述的显示基板，其特征在于，所述第五电源部在显示基板的平面上的正投影与所述驱动晶体管的第二极在显示基板的平面上的正投影具有第三重叠区域，所述第三重叠区域在像素列方向的宽度小于或等于1.5μm。
12.根据权利要求1所述的显示基板，其特征在于，所述第一电源线位于所述第一极板远离所述驱动晶体管的第二极的一侧。
13.根据权利要求12所述的显示基板，其特征在于，所述数据信号线位于所述第一电源线远离所述第一极板的一侧。
14.根据权利要求1至13任一项所述的显示基板，其特征在于，在垂直于显示基板的平面内，所述显示基板包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述半导体层至少包括所述驱动晶体管的驱动有源层和补偿晶体管的补偿有源层，所述第一导电层至少包括所述第一极板，所述第二导电层至少包括所述第二极板，所述第三导电层至少包括所述第一电源线，所述第四导电层至少包括所述数据信号线。
15.根据权利要求14所述的显示基板，其特征在于，所述驱动有源层包括沟道区、第一区和第二区，所述驱动有源层的第二区作为所述驱动晶体管的第二极，与所述补偿有源层连接，所述驱动有源层的第二区的导电率大于所述驱动有源层的沟道区的导电率。
16.一种显示装置，其特征在于，包括如权利要求1至15任一项所述的显示基板。
17.一种显示基板的制备方法，其特征在于，显示基板包括多个子像素，至少一个子像素包括数据信号线、第一电源线和像素驱动电路，所述像素驱动电路至少包括驱动晶体管、补偿晶体管和存储电容，所述存储电容包括第一极板和第二极板，所述驱动晶体管包括作为所述第一极板的栅电极、与所述数据信号线连接的第一极和与所述补偿晶体管连接的第二极；所述制备方法包括：
形成驱动晶体管的第二极和第二极板；
形成第一电源线，所述第一电源线通过电源过孔与所述第二极板连接，所述电源过孔在所述显示基板的平面上的正投影与所述驱动晶体管的第二极在所述显示基板的平面上的正投影没有交叠。
CN202210105738.9A 2022-01-28 2022-01-28 显示基板及其制备方法、显示装置 Pending CN116613164A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210105738.9A CN116613164A (zh) 2022-01-28 2022-01-28 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210105738.9A CN116613164A (zh) 2022-01-28 2022-01-28 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN116613164A true CN116613164A (zh) 2023-08-18

Family

ID=87675134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210105738.9A Pending CN116613164A (zh) 2022-01-28 2022-01-28 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN116613164A (zh)

Similar Documents

Publication Publication Date Title
CN114730544B (zh) 显示基板及其制备方法、显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
CN215578569U (zh) 显示基板和显示装置
CN117500321A (zh) 显示基板和显示装置
CN113594220B (zh) 显示基板及其测试方法、制备方法、显示装置
CN115398639B (zh) 显示基板及其制备方法、显示装置
CN116056504A (zh) 显示基板及其制备方法、显示装置
CN116322168A (zh) 显示基板及其制作方法、显示装置
CN113851490A (zh) 显示基板及其制备方法、显示装置
CN116613164A (zh) 显示基板及其制备方法、显示装置
CN115835701B (zh) 显示基板及其制备方法、显示装置
CN115004375B (zh) 显示基板及其制备方法、显示装置
WO2023016341A1 (zh) 显示基板及其制备方法、显示装置
CN117859415A (zh) 显示基板及其制备方法、显示装置
CN117882509A (zh) 显示基板及其制备方法、显示装置
CN117296475A (zh) 显示基板及其制备方法、显示装置
CN117480609A (zh) 显示基板及其制备方法、显示装置
CN115528063A (zh) 显示基板及其制备方法、显示装置
CN117796178A (zh) 显示基板及其制备方法、显示装置
CN117296476A (zh) 显示基板及其制备方法、显示装置
CN118076990A (zh) 显示基板及其制备方法、显示装置
CN117915683A (zh) 显示基板及其制备方法、显示装置
CN115398632A (zh) 显示基板及其制作方法、显示装置
CN117441420A (zh) 显示基板及其制备方法、显示装置
CN117918029A (zh) 显示基板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination